JPS60198780A - Ｍｏｓトランジスタ装置 - Google Patents

Ｍｏｓトランジスタ装置

Info

Publication number
JPS60198780A
JPS60198780A JP59053914A JP5391484A JPS60198780A JP S60198780 A JPS60198780 A JP S60198780A JP 59053914 A JP59053914 A JP 59053914A JP 5391484 A JP5391484 A JP 5391484A JP S60198780 A JPS60198780 A JP S60198780A
Authority
JP
Japan
Prior art keywords
layer
diffusion layer
type
gate
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59053914A
Other languages
English (en)
Inventor
Masaharu Ozaki
尾崎　正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP59053914A priority Critical patent/JPS60198780A/ja
Publication of JPS60198780A publication Critical patent/JPS60198780A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＭＯＥＩ　）ランジスタ装置に、関し、更に詳
細に述べると、オフセット構造を有する高耐圧、大電流
用のＭＱＳ）ランジスタ装置に関する。
ＭＱＳ　）ランジスノの高耐圧化を図るため、従来から
、オフセット構造を有するＭＱＳ　トランジスタが用い
られているが、従来のオフセット構造ＭＯ８）ランジス
タにおいては、ゲート電圧が高くなるにつれてドレイン
・ソース間の耐圧が低下するという問題点を有している
、 第１図には、従来のオフセット型ＭＯ８）ランジスタの
構造の一例を示す断面図が示されている。
符号１で示されるのはＰ″′−型基板であり、該Ｐ−型
基板１には、ソース領域を形成するＮ＋型拡散層層２と
、ドレイン領域を形成するＮ増数散層３とが形成されて
いる。そして、絶縁層４上に形成されるゲート電ｇｌＬ
５とドレイン領域を形成するＮ＋型型数散層５は、所定
距離ｔだけオフセットされて配置され、且つ、このオフ
セット部分には、Ｎ型拡散層６が図示の如く形成されて
いる。同、第１図中、７はソース電極、８はドレインを
極である。
上述の如く構成されたオフセット型ＭＯ８）ランジスタ
は、ゲート電圧ＶＯが零の場合には、高耐圧特性を得る
ことができるが、ゲート電圧Ｖａが高くなるＫつれて耐
圧性が低下し、より低いドレイン電圧ＶＤについてドレ
イン・ソース間がブレークダウンを起こしてしまう。こ
の様子が、第２図に、横軸にドレイン電圧ＶＤ、縦軸に
ドレイン電流よりをとり、ゲート電圧Ｖａをパラメータ
にして示しである。
この耐圧低下の原因は、ゲート電圧Ｖａが高くなるにつ
れて、Ｎ型拡散層６を流れる電流が増大することに起因
している。しかし、これを避けるためＮ型拡散層６の拡
散深さを深くすると、その表面の不純物濃度が低下して
しまい、表面部分の導電型が反転してしまうので、オフ
セット部の電気的接続が断状態となってしまうという不
具合を生じる。また、Ｎ型拡散層６の拡散深さを深くす
ると共に表面不純物濃度を上けると、ゲート電圧Ｖ　Ｇ
＝、Ｏの場合の耐圧特性まで低下してしまうという不具
合を生じてしまう。
本発明の目的は、従って、ゲート電圧の値に影響される
ことなく、高耐圧性を保持することができるオフセット
構造を有する高耐圧型のＭＯＳ　）ランジスタ装置を提
供することにある。
本発明によるＭＯＳトランジスタ装置の構成は、ゲート
領域とドレイ、ン領域との間又は、ゲート領域とソース
領域との間の少なくとも一方にオフセット部を設け、該
オフセント部に、該オフセット部を形成する２つの領域
を結合する所要の導電型の二重拡散層を設けると共に、
該二重拡散層部分に相応する部分のケート酸化膜の厚さ
を他の部分より厚くした点に特徴を有する。
以下、図示の実施例により本発明の詳細な説明する。
第５図には、本発明によるＭＯＳ）ランジスタの一実施
例の断面構造が示されている。このＭＯＳトランジスタ
１１は、Ｐ−一型基板１２を有し、該基板１２には、ソ
ース領域として働くＮ　型拡散層１５がＰ−型拡散層１
４を介して形成されてお虻、絶縁層１５にあけられた窓
１６を介して、Ｎ＋型型数散層１５ソースを極１７が接
続されている。
Ｐ−型基板１２には、更に、ドレイン領域として働くＮ
＋型型数散層１８設けられており、絶縁層１５にあけら
れた窓１９を介して、ドレイン電極２０がＮ十型拡散層
１８に接続されている。
ＭＯＳ　）ランジスタ１１は、絶縁層１５のゲート絶縁
膜を形成する部分が、従来通りの薄膜部分ｔＳａと、薄
膜部分１５ａｏ膜厚より厚い膜厚に形成され、Ｎ＋型型
数散層１８までのびる厚膜部分１５ｂとから成っている
。しかしＭＯＳ）ランジスタ１１を本質的にオフセント
構造形のＭＱＳトランジスタとして構成するため、Ｎ＋
型型数散層１８、絶縁層１５の薄膜部分１５ａの端部と
水平方向に距離ｔだけ離されており、薄膜部分１５ａの
下にドレイン電圧が形成されないようになってい３る。
ゲート電極２１は、薄膜部分１５ａと厚膜部分１５ｂと
の上に図示の如く形成されている。
薄膜部分１５ａの下部に形成されるゲート領域と、ドレ
イン領域として働くＮ＋＋散層１８との間に設けられた
オフセット部には、二重拡散層２２が設けられており、
該二重拡散層２２によってゲート領域とドレイン領域と
が結合される構成となっている。
二重拡散層２２Ｆｉ、図示の実施例では、Ｎ＋型拡−散
層１８とｐ−型基板１２との間に設けられその一端がゲ
ート絶縁膜の薄膜部分１５ａの下部にまで達するように
形成されたＮ−型の第１拡散層２５と、該第１拡散）＠
２５内であってゲート絶縁膜の薄膜部分１５ａの下部か
らＮ＋型型数散層１８内まで延びるように形成されたＮ
型の第２拡散層２４とから成っている。
第４図には、第１及び第２拡散層２５．２４の不純物プ
ロファイルが、夫々、特性曲線（イ）及び（ロ）で示さ
れている。第４図から判るように、第１拡散層２５では
、基板表面からの深さＤＩＣ対してその不純濃度Ｃがゆ
るやかに変化し、且つ、基板表面（Ｄ＝０）での不純物
濃度Ｃが比較的小さくなるようにその不純物プロファイ
ルが定められている。
一方、第２拡散層２４では、基板表面での不純９１Ｊｌ
ｌ！１度Ｃが比較的大きく、深さＤの増大に対して不純
物濃度Ｃは急激に減少する不純物プロファイルとなって
いる。
上述の如き構造の二重拡散層２２を設けると、ソースと
、ドレインとの間に流れる電流は、オフセット部を通過
する際忙、主として第２拡散層２４内を流れるが、第１
拡散層２５を介しても流れ、従って、第１拡散層２５に
よって第２拡散層２４の拡散深さを等測的に深くする効
果が与えられる。そして、この場合、第２拡散層２４の
不純物濃度は第４図に示した如く、比較的高く設定され
ているので、従来の一重拡散の場合の如く、表面の不純
物濃度が低下してその表面部分の導電型が反転してしま
う等の不具合を生じることがない。
更に、オフセット部に対応して、厚い絶縁ゲート膜を設
け、ゲート電圧によるチャンネル制御効果。−一をオ、
ヤツト部にも及はすようにしえ。
で、オフセント部の絶＃Ｉ＠側表面における導電型の反
転を有効に抑えることができ、二重拡散層としたことに
よる耐圧特性の向上効果と相俟ってより一層すぐれた特
性のＭＱＳ）ランジスタを得ることが期待できるもので
ある。
また、上述の如く、オフセット部を流れる電流は、第１
拡敵層２３にも分散して流れ、第２拡散層２４に集中し
て流れることが防止できるので、ゲート電圧を印加して
も、その耐圧特性が低下することがなく、第５図に示す
構造のＭＱＳ）ランジスタのドレイン電圧ＶＤ−ドレイ
ン電流よりの特性曲線は、第５図に示す如くなる。この
特性曲線から判るように、ゲート電圧ＶＯの値を大きく
しても、Ｖａ＝Ｏの場合の耐圧特性を維持することがで
きる。
従って、高耐圧、大電流のＭＱＳ）う、ンジスタとして
有効である。
上記実施例では、本発明を一実施例について説明したが
、本発明はこの実施例に限定されるものではなく、例え
ば、他の導電型のＭＱＳ　）ランジスタにも同様にして
適用可能である。
更に、上記実施例では、ゲート領域とドレイン領域との
間にオフセット部を設け、ここに二重拡散層２２を形成
すると共に膜厚のゲート絶縁膜を形成した場合について
説明したが、ゲート領域とソース領域との間に上記と同
様の構成のオフセント部を設けてもよい。この場合、上
述のオフセット部はゲート領域とドレイン領域との間、
又はゲート領域とソース領域との間のいずれか一方、成
るいは両方に設けてもよい。
本発明によれば、上述の如く、オフセット構造を有する
ＭＱＳ　）ランジスタにおいて、オフセット部に二重拡
散層を設けたので、ゲート電圧の値によらず高耐圧性を
維持することができ、且つ、大電流にて使用することが
できる。高耐圧、大電流用のＭａｓト？ンジスタ装置を
提案することができる。
【図面の簡単な説明】
第１図は、従来のオフセット構造形ＭＯ８）ランジスタ
の構造の一例を示す断面図、 第２図は第１図に示したＭ　ＯＢ）ランジスタの特性図
、 第５図は本発明によるオフセット構造形ＭＯ日トランジ
スタの一実施例の構造を示す断面図、第４図は第５図に
示す二重拡散層の各拡散層の不純物プロファイルを示す
図、 第５図は第５図に示したＭＱＳ）ランジスタの特性図で
ある。 １１・・・ＭＱＳ　）ランジスタ、 １２・・・Ｐ−型基板、１５・・・Ｎ＋型型数散層１４
・・・Ｐ−型拡散層、１５・・・絶縁層、１５ａ・・・
薄験部分、１５ｂ・・・厚膜部分、１７・・・ソース電
極、１８・・・Ｎ＋型型数散層２０・・・ドレイン電極
、２１・・・ゲート電極、２２・・・二重拡散層、　２
５・・・第１拡散層、２４・・・第２拡散層〇 以　上 出願人　セイコー電子工業株式会社 第５図 Ｖ。

Claims (1)

    【特許請求の範囲】
  1. ゲート領域とドレイン領域との間又は前記ゲート領域と
    ソース領域との間の少なくとも一方にオフセット部を設
    け、該オフセット部に、該オフセット部を形成する２つ
    の領域を結合する所要の導電型の二重拡散層を設けると
    共に、該二重拡散層部分に相応する部分のゲート酸化膜
    の厚さを他の部分より厚くしたことを特徴とするＭＱＳ
    　）ランジスタ装置。
JP59053914A 1984-03-21 1984-03-21 Ｍｏｓトランジスタ装置 Pending JPS60198780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59053914A JPS60198780A (ja) 1984-03-21 1984-03-21 Ｍｏｓトランジスタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59053914A JPS60198780A (ja) 1984-03-21 1984-03-21 Ｍｏｓトランジスタ装置

Publications (1)

Publication Number Publication Date
JPS60198780A true JPS60198780A (ja) 1985-10-08

Family

ID=12955975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59053914A Pending JPS60198780A (ja) 1984-03-21 1984-03-21 Ｍｏｓトランジスタ装置

Country Status (1)

Country Link
JP (1) JPS60198780A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195607A2 (en) * 1985-03-20 1986-09-24 Fujitsu Limited Semiconductor device
US4935802A (en) * 1987-09-21 1990-06-19 Mitsubishi Denki Kabushiki Kaisha EPROM IC having reduced impurity regions
US5486487A (en) * 1990-03-30 1996-01-23 Sgs-Thomson Microelectronics S.R.L. Method for adjusting the threshold of a read-only memory to achieve low capacitance and high breakdown voltage
US6638827B2 (en) 2000-04-26 2003-10-28 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing it
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195607A2 (en) * 1985-03-20 1986-09-24 Fujitsu Limited Semiconductor device
US4928163A (en) * 1985-03-20 1990-05-22 Fujitsu Limited Semiconductor device
US4935802A (en) * 1987-09-21 1990-06-19 Mitsubishi Denki Kabushiki Kaisha EPROM IC having reduced impurity regions
US5486487A (en) * 1990-03-30 1996-01-23 Sgs-Thomson Microelectronics S.R.L. Method for adjusting the threshold of a read-only memory to achieve low capacitance and high breakdown voltage
US6638827B2 (en) 2000-04-26 2003-10-28 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing it
US7087961B2 (en) 2000-04-26 2006-08-08 Sanyo Electric Co., Ltd. Semiconductor device with reduced on-state resistance
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法
TWI487103B (zh) * 2008-08-13 2015-06-01 Seiko Instr Inc 半導體裝置及其製造方法

Similar Documents

Publication Publication Date Title
JP4421144B2 (ja) 半導体装置
JP2001044424A (ja) 高耐圧半導体装置
JPH07202205A (ja) 高い表面破壊電圧を有する半導体素子
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
JPH05343691A (ja) 縦型絶縁ゲート電界効果トランジスタ
JPS60198780A (ja) Ｍｏｓトランジスタ装置
JPS63252480A (ja) 縦形モス電界効果トランジスタ
JPH04355968A (ja) 電力用半導体装置
JPH0653500A (ja) 半導体装置
JPH05121738A (ja) Ｍｉｓｆｅｔを有する半導体装置
JPS61281554A (ja) Ｍｉｓ型半導体装置
JPH04363069A (ja) 縦型半導体装置
JPH02307271A (ja) 半導体装置
US5523601A (en) High-breakdown-voltage MOS transistor
JPH0349266A (ja) Ｍｏｓ型半導体装置
JPH04280474A (ja) Ｍｏｓ型トランジスタ
JPS62101076A (ja) 縦型絶縁ゲ−ト形電界効果半導体装置
JPH02174168A (ja) Ｍｉｓ電界型トランジスタ
JP2540754B2 (ja) 高耐圧トランジスタ
JPH0548109A (ja) 縦型ｍｏｓトランジスタおよびその製造方法
JPH02102575A (ja) 半導体装置
JPS60107866A (ja) 半導体装置
JPH0582782A (ja) Ｍｏｓｆｅｔ
JPH01286367A (ja) 縦型電界効果トランジスタ
JPH02312281A (ja) 伝導度変調型ｍｏｓｆｅｔ