TW201344800A - 修整側壁子的方法和半導體結構 - Google Patents

Abstract

本發明提供一種修整側壁子的方法，其主要特徵在於利用蝕刻製程形成最外側的側壁子時，同時蝕刻內側的氧化矽側壁子，使得在緊貼在閘極上的氮碳化矽側壁子曝露出部分面積，然後在後續移除最外側的側壁子時，由於氮碳化矽側壁子增加了曝露面積，因此氮碳化矽側壁子的移除效果也會增加，最後氮碳化矽側壁子的頂部至少有部分會比閘極電極的頂部低，提升後續沉積的材料層的平坦度。

Description

修整側壁子的方法和半導體結構

本發明係關於一種修整側壁子的方法和利用該方法所形成的半導體結構，特別是關於修整氮碳化矽側壁子的方法和半導體結構。

隨著半導體製程之線寬的不斷縮小，金氧半電晶體(MOSFET)之尺寸亦不斷地朝向微型化發展，然而目前半導體製程之線寬已發展至瓶頸的情況下，如何提升載子遷移率以增加MOS電晶體之速度已成為目前半導體技術領域中之一大課題。

在目前已知的技術中，已有利用應力層的應用來提升NMOS電晶體與PMOS電晶體的整體效能，應力層的方式係藉由在MOS電晶體上形成高伸張或高壓縮的應力層，使得矽的帶結構(band structure)發生改變，而造成載子移動性增加。

一般而言，現今的MOS電晶體大多具有多重側壁子，因此目前的製程在形成應力層之前，會先將閘極電極上最外側的側壁子移除，使得應力層可以較靠近閘極下面的基底，讓基底應變程度更佳。然而，由於傳統技術上，製作側壁子的材料關係，在移除最外側的側壁子之後，緊貼在閘極電極上的側壁子會突出於閘極電極的頂部，造成後續沉積在閘極電極上的應力層不平坦。

有鑑於此，本發明之主要目的係提供一種修整側壁子的方法以用前述方法所形成的半導體結構，以改善上述習知之問題。

為達上述目的，本發明提供一種修整側壁子的方法，包含：首先提供一基底，一Y方向係和基底之上表面的法向量平行，一閘極結構設於基底上，其中閘極結構包含一閘極介電層和一閘極電極，一遮罩設置在閘極結構上，一氮碳化矽側壁子環繞閘極結構和遮罩，一第一側壁子材料層覆蓋閘極結構、遮罩和氮碳化矽側壁子，一第二側壁子材料層順應地覆蓋第一側壁子材料層，然後進行一蝕刻製程，蝕刻第二側壁子材料層、第一側壁子材料層、遮罩，蝕刻後的第一側壁子材料層形成一第一側壁子環繞氮碳化矽側壁子，蝕刻後的第二側壁子材料層形成一第二側壁子環繞第一側壁子，使得氮碳化矽側壁子曝露出一第一部分，其中蝕刻後的遮罩具有一厚度和一上表面，蝕刻後的第一側壁子具有一第一上表面，第一上表面在Y方向上與遮罩的上表面之距離大於二分之一厚度，接著進行一第一移除步驟，以移除部分之第一側壁子，並且使得氮碳化矽側壁子曝露出一第二部分，最後進行一第二移除步驟，移除步驟包含清洗閘極結構、氮碳化矽側壁子、第一側壁子和第二側壁子，以移除第二側壁子、遮罩和氮碳化矽側壁子曝露的第一和第二部分。

為達上述目的，本發明提供一種半導體結構，包含：一基底，一閘極電極設置在基底上，其中閘極電極具有一第一上表面，一閘極介電層設置於基底和閘極電極之間，一氮碳化矽側壁子環繞閘極電極，其中氮碳化矽側壁子具有一第二上表面，第二上表面不高於第一上表面以及一氧化矽側壁子環繞氮碳化矽側壁子。

為達上述目的，本發明提供一種半導體結構，包含：一基底，一閘極電極設置在基底上，其中閘極電極具有一第一上表面，一閘極介電層設置於基底和閘極電極之間，一氮碳化矽側壁子環繞閘極電極，其中氮碳化矽側壁子具有一第二上表面，第二上表面不高於第一上表面以及一氧化矽側壁子環繞氮碳化矽側壁子。

本發明在移除氮化矽側壁子前，利用蝕刻和移除製程，讓氮碳化矽側壁子曝露出一第一部分和第二部分，也就是增加氮碳化矽側壁子的曝露面積，因此進行移除氮化矽側壁子時，氮碳化矽側壁子的移除效果也會增加。

第1圖至第10圖為根據本發明之第一較佳實施例所繪示的一種修整側壁子的方法。如第1圖所示，首先提供一基底10具有一上表面12，在空間中一Y方向定義為和基底10之上表面12的法向量平行，基底10之材質可選用包含例如是矽、矽鍺(SiGe)、磊晶矽或鍺等材質作為基底。接著沿著Y方向利用沉積蝕刻製程，依序形成一閘極介電層16、一閘極電極18和遮罩20於基底10上，其中閘極結構14包含一具有高介電常數之閘極介電層16和一閘極電極18，然後再形成一氮碳化矽側壁子22環繞閘極結構14和遮罩20，接著再形成一第一側壁子材料層23覆蓋閘極結構14、遮罩20和碳化矽側壁子22，一第二側壁子材料層26順應地覆蓋第一側壁子材料層23，前述的第一側壁子材料層23較佳為氧化矽，第二側壁子材料層26和遮罩20的材料較佳皆為氮化矽，閘極電極18較佳為具有摻質的多晶矽，其可以作為一犧牲電極，在後續製程中將被金屬閘極取代。

之後，如第2圖所示進行一蝕刻製程，蝕刻第二側壁子材料層26、第一側壁子材料層23和遮罩20，蝕刻後的第一側壁子材料層23形成一第一側壁子24，而蝕刻後的第二側壁子材料層26形成一第二側壁子126，環繞第一側壁子24，而蝕刻後的第一側壁子24在Y方向上被移除了部分的高度，使得氮碳化矽側壁子22曝露出一第一部分P₁，第一部分P₁較佳介於50至100奈米之間，另外，蝕刻後的遮罩20具有一厚度T和一上表面28，蝕刻後的第一側壁子24具有一第一上表面30曝露出來，第一上表面30在Y方向上與遮罩20的上表面28之距離需大於二分之一的厚度T，但第一側壁子24之上表面30，在Y方向上與遮罩20的上表面28之距離需不大於厚度T，換句話說，第一側壁子24最多可被蝕刻至遮罩20和閘極電極18之介面切齊之位置。根據本發明之較佳實施例，遮罩20的厚度T較佳為大於300埃。然而，厚度T可依第二側壁子126厚度調整，以利第二側壁子126和遮罩20在同一移除步驟被去除。

如第3圖所示，選擇性地利用稀釋的氫氟酸清洗基底10的上表面12，再於閘極結構14兩側的基底10中，分別形成一源極/汲極摻雜區32，接著進行一金屬矽化製程於源極/汲極摻雜區32上分別形成一金屬矽化物層34。另外，在金屬矽化製程之前通常會進行一移除步驟，例如一SiCoNi製程，以去除基底10表面之原生氧化矽(native oxide)，因此在去除原生氧化矽之同時，也有部分的第一側壁子24會被去除，因此使得氮碳化矽側壁子22曝露出一第二部分P₂，在SiCoNi製程之後，第一側壁子24具有一第二上表面36曝露出來，第二上表面36低於遮罩20和閘極電極18之介面。補充說明的是：SiCoNi製程其主要是利用含氟氣體和氧化矽反應生成氟矽酸銨((NH₄)₂SiF₆)，來選擇性移除原生氧化矽，前述含氟氣體可以為氟化氫(HF)或三氟化氮(NF₃)。

根據本發明的另一較佳實施例，可以利用後-接觸金屬矽化製程來取代前述的金屬矽化製程，換句話說，前述的金屬矽化製程在此時不會進行，並且也不會進行SiCoNi製程，後-接觸金屬矽化製程包含在層間介電層形成接觸洞之後，接觸插塞形成之前，在源極/汲極摻雜區32上形成金屬矽化物，但在形成源極/汲極摻雜區32之前，依然會使用稀釋的氫氟酸清洗基底10的上表面12，利用稀釋的氫氟酸就可移除原生氧化矽。或是可進行額外的移除步驟以移除氧原生氧化矽。

如第4圖所示，進行另一移除步驟，包含清洗閘極結構14、氮碳化矽側壁子22、第一側壁子24和第二側壁子126，此移除步驟所使用的溶液通常為磷酸，利用磷酸可以去除氮化矽和部分的氮碳化矽，因此第二側壁子126和遮罩20在此移除步驟被去除，而氮碳化矽側壁子22曝露的第一部分P₁和第二部分P₂在此移除步驟被部分去除。利用磷酸清洗之後，由氧化矽構成的第一側壁子24被保留下來並遮蔽部份之氮碳化矽側壁子22，而使氮碳化矽側壁子22具有一上表面38曝露出來，閘極電極18具有一上表面40曝露出來，至少部分之氮碳化矽側壁子22的上表面38低於閘極電極18的上表面40。又或者如第5圖所示，可調整此移除步驟的時間等參數，使所有氮碳化矽側壁子22的上表面38皆低於閘極電極18上表面40。

請參閱第6圖，第6圖係接續第4圖，在去除第二側壁子126和遮罩20之後，視欲形成之MOS的種類，相對應形成一接觸蝕刻停止層(CESL)42等之應變記憶技術(Stress Memorization technology,SMT)之材料層順應地覆蓋閘極電極18、氮碳化矽側壁子22和第一側壁子24，接著選擇性進行一UV和/或回火製程，使得基底10產生之伸張或壓縮的應變，並且使源極/汲極摻雜區32的摻質擴散。

然後，如第7圖所示，先形成一層間介電(ILD)層43，再進行一平坦化步驟，用以去除閘極結構18上方之部份層間介電(ILD)層與部份接觸蝕刻停止層42，直至曝露閘極電極18為止，其中平坦化步驟可使用例如化學機械研磨製程(Chemical Mechanical Polishing/Planarization,CMP)、乾式蝕刻製程或濕式蝕刻製程或其組合。

如第8圖所示，移除閘極電極18，閘極電極18之去除可採用乾式蝕刻製程或濕式蝕刻製程或其組合，形成一開口44，並且會同時暴露出設置於開口44底部的閘極介電層16。如第9圖所示，緊接著，選擇性利用有機金屬化學氣相沈積法(metal organic chemical vapor deposition,MOCVD)、分子束磊晶法(Molecular Beam Epitaxial)、化學氣相沈積(Chemical Vapor Deposition)製程或物理氣相沉積(Physical Vapor Deposition)製程等來加以形成一功函數調整層45覆蓋於閘極介電層16。接著，形成一金屬閘極46填滿開口44，在本實施例中，金屬閘極可以採用鋁(Al)、鎢(W)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide,CoWP)或是其它金屬。至此，一金屬閘極電晶體38業已完成。後續可以進行內部電連結線路的製作，例如形成層間介電層覆蓋金屬閘極電晶體，並且在層間介電層中製作接觸插塞以電連接金屬閘極電晶體等，即不多贅言。此外，在形成功函數調整層45之前，也可以重新形成一高介電常數閘極介電層，其可包含氧化矽或選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTil-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,BaxSRE-xTiO₃,BST)所組成之群組的高介電常數介電層。

請復參閱第4圖，第4圖繪示的是利用本發明之修整側壁子的方法所製作的半導體結構。如第4圖所示，本發明之一種半導體結構，包含：一基底10，一閘極電極18設置在基底10上，其中閘極電極18具有一上表面40，一閘極介電層16設置於基底10和閘極電極18之間，其中閘極電極18可以一多晶矽犧牲電極，在後續製程(如前述第7圖至第9圖)中可以被金屬閘極取代。一氮碳化矽側壁子22環繞閘極電極18，其中氮碳化矽側壁子22具有一上表面38，至少部分的氮碳化矽側壁子22之上表面38不高於閘極電極18的上表面40，詳細來說，部分的氮碳化矽側壁子22的上表面38低於閘極電極18的上表面40，另外一氧化矽側壁子24環繞氮碳化矽側壁子22，氧化矽側壁子24具有一上表面44，氧化矽側壁子24的上表面44低於氮碳化矽側壁子22的上表面38。第5圖繪示的是利用本發明之修整側壁子的方法所製作的另一半導體結構，請同時參閱第5圖，第5圖和第4圖中的半導體結構差別在於第5圖中的半導體結構之氮碳化矽側壁子22之上表面38完全低於閘極電極18的上表面40，其餘的元件配置則大致和第4圖中的半導體結構相同。

第10圖繪示的是利用本發明之修整側壁子的方法所製作的另一半導體結構。本發明之一種半導體結構，包含一基底10具有一上表面12，一閘極電極18設置在基底10上，其中閘極電極18具有一上表面40，一閘極介電層16設置於基底10和閘極電極18之間，一氮碳化矽側壁子22環繞閘極電極18，其中氮碳化矽側壁子22具有一上表面38，一氧化矽側壁子24環繞氮碳化矽側壁子22，一接觸蝕刻停止層42覆蓋基底10、閘極電極18、氮碳化矽側壁子22和氧化矽側壁子24，其中接觸基底10之上表面12的接觸蝕刻停止層42具有一水平表面50，接觸氧化矽側壁子24之側壁的接觸蝕刻停止層42具有一垂直表面52，水平表面50和垂直表面52之間的夾角θ介於88-96度之間。由於水平表面50和垂直表面52之間的夾角θ若小於特定角度，例如86度，容易造成兩相鄰閘極電極18中間之層間介電層無法填滿而有間隙，引發後續製程問題。若大於特定角度，例如97度，代表接觸蝕刻停止層高度過低，閘極電極有可能已被暴露出來。因此本發明特別將夾角θ控制在88-96度之間。

另外，根據本發明之一較佳實施例，閘極電極18的上表面40至基底10的上表面12之間的距離定義為一第一高度H₁，氮碳化矽側壁子22的上表面38至基底10的上表面12之間的距離定義為一第二高度H₂，其中第一高度H₁不小於第二高度H₂，詳細來說第一高度H₁大於第二高度H₂。

由於對於磷酸來說，氮碳化矽比氮化矽不容易被蝕刻，因此以往的製程方式在利用磷酸完全移除氮化矽側壁子之後，氮碳化矽側壁子會突出於閘極電極的頂部，造成後續全面沉積材料層於閘極電極上時，突出的氮碳化矽側壁子會影響到材料層的平坦度。本發明利用多蝕刻氧化矽側壁子的方式，增加了氮碳化矽側壁子的曝露面積，使得在去除氮化矽側壁子時，氮碳化矽側壁子與蝕刻劑的接觸面積增加，使得至少部分的氮碳化矽側壁子之上表面會低於閘極電極的頂部。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．基底

12．．．上表面

14．．．閘極結構

16．．．閘極介電層

18．．．閘極電極

20．．．遮罩

22．．．氮碳化矽側壁子

23．．．第一側壁子材料層

24．．．第一側壁子

26．．．第二側壁子材料層

28、38、40．．．上表面

30．．．第一上表面

32．．．源極/汲極摻雜區

34．．．金屬矽化物層

36．．．第二上表面

42．．．接觸蝕刻停止層

43．．．層間介電(ILD)層

44．．．開口

46．．．金屬閘極

50．．．水平表面

52．．．垂直表面

126．．．第二側壁子

第1圖至第10圖為根據本發明之較佳實施例所繪示的一種修整側壁子的方法。

10．．．基底

12．．．上表面

14．．．閘極結構

16．．．閘極介電層

18．．．閘極電極

22．．．氮碳化矽側壁子

24．．．第一側壁子

38、40．．．上表面

32．．．源極/汲極摻雜區

34．．．金屬矽化物層

42．．．接觸蝕刻停止層

50．．．水平表面

52．．．垂直表面

Claims (18)

1. 一種修整側壁子的方法，包含：提供一基底，一Y方向係和該基底之一第一上表面的法向量平行，一閘極結構設於該基底上，其中一遮罩設置在該閘極結構上，一氮碳化矽側壁子環繞該閘極結構和該遮罩，一第一側壁子材料層覆蓋該閘極結構、該遮罩和該氮碳化矽側壁子，一第二側壁子材料層順應地覆蓋該第一側壁子材料層；進行一蝕刻製程，蝕刻該第二側壁子材料層、該第一側壁子材料層、該遮罩，蝕刻後的該第一側壁子材料層形成一第一側壁子環繞該氮碳化矽側壁子，蝕刻後的該第二側壁子材料層形成一第二側壁子環繞該第一側壁子，使得該氮碳化矽側壁子曝露出一第一部分，其中蝕刻後的該遮罩具有一厚度和一第二上表面，該第一側壁子具有一第三上表面，該第三上表面在該Y方向上與該遮罩的該第二上表面之距離大於二分之一該厚度；進行一第一移除步驟，以移除部分之該第一側壁子，並且使得該氮碳化矽側壁子曝露出一第二部分；以及進行一第二移除步驟，以移除該第二側壁子、該遮罩和該氮碳化矽側壁子曝露的該第一部分和該第二部分。
2. 如申請專利範圍1所述的修整側壁子的方法，其中在該蝕刻製程之後，該第一側壁子之該第三上表面與該遮罩和該閘極電極之介面切齊。
3. 如申請專利範圍1所述的修整側壁子的方法，其中在該蝕刻製程之後，該第一側壁子之該第三上表面，在該Y方向上與該遮罩的該第二上表面之距離不大於該遮罩的該厚度。
4. 如申請專利範圍1所述的修整側壁子的方法，另包含：在該蝕刻製程之後，分別形成一源極/汲極摻雜區於該第二側壁子之兩側的該基底中；以及進行一金屬矽化製程於該等源極/汲極摻雜區上分別形成一金屬矽化物層。
5. 如申請專利範圍4所述的修整側壁子的方法，另包含：在該金屬矽化製程之前，進行該第一移除步驟，該第一移除步驟係利用SiCoNi製程。
6. 如申請專利範圍1所述的修整側壁子的方法，另包含：進行該第二移除步驟之後，形成一蝕刻停止層覆蓋該閘極電極，該氮碳化矽側壁子和該第一側壁子。
7. 如申請專利範圍1所述的修整側壁子的方法，其中該第一側壁子包含氧化矽。
8. 如申請專利範圍1所述的修整側壁子的方法，其中該第二側壁子包含氮化矽。
9. 如申請專利範圍1所述的修整側壁子的方法，其中該第二移除步驟包含使用磷酸清洗該閘極結構、該氮碳化矽側壁子、該第一側壁子和該第二側壁子。
10. 如申請專利範圍1所述的修整側壁子的方法，其中在該第一移除步驟之後，該第一側壁子具有一第四上表面，該第四上表面低於該遮罩和該閘極電極之介面。
11. 如申請專利範圍1所述的修整側壁子的方法，其中在該第二移除步驟之後該氮碳化矽側壁子具有一第五上表面，該閘極電極具有一第六上表面，部分之該第五上表面低於該第六上表面。
12. 一種半導體結構，包含：一基底；一閘極電極設置在該基底上，其中該閘極電極具有一第一上表面；一氮碳化矽側壁子環繞該閘極電極，其中該氮碳化矽側壁子具有一第二上表面，該第二上表面不高於該第一上表面；以及一氧化矽側壁子環繞該氮碳化矽側壁子。
13. 如申請專利範圍12所述的閘極結構，其中部分之該第二上表面低於該第一上表面。
14. 如申請專利範圍12所述的閘極結構，其中該氧化矽側壁子具有一第三上表面，該第三上表面低於該第二上表面。
15. 一種半導體結構，包含：一基底具有一第一上表面；一閘極電極設置在該基底上；一氮碳化矽側壁子環繞該閘極電極；一氧化矽側壁子環繞該氮碳化矽側壁子；以及一材料層覆蓋該基底、該閘極電極、該氮碳化矽側壁子和該氧化矽側壁子，其中接觸該基底之該第一上表面的該材料層具有一水平表面，接觸該氧化矽側壁子之側壁的該材料層具有一垂直表面，該水平表面和該垂直表面之間的夾角介於88-96度之間。
16. 如申請專利範圍15所述的閘極結構，其中該閘極電極具有一第二上表面，該氮碳化矽側壁子具有一第三上表面，該第二上表面至該第一上表面之間的距離定義為一第一高度，該第三上表面至該第一上表面之間的距離定義為一第二高度。
17. 如申請專利範圍16所述的閘極結構，其中該第一高度不小於該第二高度。
18. 如申請專利範圍16所述的閘極結構，其中該第一高度大於該第二高度。