TWI743494B - 形成相鄰於電晶體裝置之閘極結構的間隔件的方法 - Google Patents

形成相鄰於電晶體裝置之閘極結構的間隔件的方法 Download PDF

Info

Publication number
TWI743494B
TWI743494B TW108121089A TW108121089A TWI743494B TW I743494 B TWI743494 B TW I743494B TW 108121089 A TW108121089 A TW 108121089A TW 108121089 A TW108121089 A TW 108121089A TW I743494 B TWI743494 B TW I743494B
Authority
TW
Taiwan
Prior art keywords
gate structure
cesl
spacer
forming
insulating material
Prior art date
Application number
TW108121089A
Other languages
English (en)
Other versions
TW202013521A (zh
Inventor
輝 臧
長峰 譚
許國偉
海艇 王
周躍
謝瑞龍
德寶 李
史考特 畢索爾
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202013521A publication Critical patent/TW202013521A/zh
Application granted granted Critical
Publication of TWI743494B publication Critical patent/TWI743494B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文中所揭露的一個例示方法包括形成低-k側壁間隔件相鄰於閘極結構的相對側壁、形成接觸蝕刻停止層(CESL)相鄰於該電晶體的該源極/汲極區域中的該低-k側壁間隔件、以及形成第一絕緣材料在該CESL上方。在此範例中，該方法也包括凹化該第一絕緣材料以暴露該CESL的實質直立地朝向部分、移除CESL的該實質直立地朝向部分的該側面寬度的一部分以形成修整CESL、以及形成高-k間隔件在該閘極結構的相對側上，其中，該高-k間隔件的至少一部分是側面地位於相鄰於該修整CESL的該修整實質直立地朝向部分。

Description

形成相鄰於電晶體裝置之閘極結構的間隔件的方法
本揭露大致上是關於積體電路的製作，並且更特別地是關於形成相鄰於電晶體裝置的閘極結構的間隔件的各種方法以及各種電晶體裝置結構。
在現代積體電路中，例如，微處理器、儲存裝置及類似者，非常大數目的電路元件，特別是場效電晶體(FET)，是形成並且運作在受限的晶片區域上。FET有各種不同的組構，例如，平面型裝置、FinFET裝置、奈米線裝置等。這些電晶體可具有不同的通道長度，也就是，短通道裝置和長通道裝置(例如，具有等於或大於20nm的閘極長度的裝置)。
許多先進的電晶體是使用已知的取代閘極製造(RMG)技術加以製作。當使用RMG程序製造裝置涉及形成犧牲閘極結構、在該犧牲閘極結構在適當位置時實施各種程序運作、移除該犧牲閘極結構、以及以最終閘極結構取代該犧牲閘極結構，還有其它事項。典型地，由於實施數個程序運作，因此，可能在該犧牲閘極結構(包括該閘極蓋件)的高度和該最 終閘極結構(包括該閘極蓋件)的高度中有顯著的差異，其中，該最終閘極結構較短。
額外地，在現代積體電路產品中，電晶體裝置的該閘極結構是以側對側(side by side)的方式製作，以使共享源極/汲極區域位在該閘極結構之間的側面空間中。該閘極結構也典型地具有一個或更多個側壁間隔件(例如，低-k間隔件、接觸蝕刻停止層)位於該閘極結構的側壁上，其復減少該閘極結構之間的該空間。其結果是，該閘極結構之間的該空間的長寬比隨著先進裝置技術已經發展並且被帶進市場而已經顯著地增加。最終地，該閘極結構之間的該空間以絕緣材料填充。然而，由於該較高的長寬比，因此，以絕緣材料可靠地填充這種空間而沒有形成不可接受數量的空洞是非常困難的。
額外地，材料製造者已經發展出所謂的「可流動」絕緣材料，其可更容易地填充這種高長寬比空間。這些可流動材料的一些可由旋轉塗布技術加以實施。遺憾地，雖然這些可流動絕緣材料可更容易地填充這種空間，但它們比起其它絕緣材料(例如，HDP氧化物)具有較差品質。也就是，該可流動材料的機械強度低於這種較高品質絕緣材料的機械強度。因此，已經發展出程序流程，其中，在該閘極結構之間的該空間已經以這種可流動材料加以填充後，實施凹口蝕刻程序，以移除該空間內的一些該可流動材料。在那點上，較高品質絕緣材料的蓋件是形成在該凹化的可流動材料上方。
當凹化該可流動絕緣材料時所碰到的一個問題是該間隔件的直立高度位於相鄰於該閘極結構的一部分也會被移除。此可稱為「間隔 件下拉」。在一些情況中，該間隔件下拉可導致該犧牲閘極結構的該側壁的一部分的暴露。存在的另一個問題是關於該較高品質絕緣材料的該保護蓋件層的厚度。最終地，實施一程序，以將該犧牲閘極結構「切割」成分離的希望長度。作為該閘極切割程序運作的部件，該較高品質絕緣材料的保護蓋件層會受到攻擊。如果該較高品質絕緣材料的保護蓋件層太薄，則它會被移除，並且該下覆可流動絕緣材料將會經受該閘極切割蝕刻程序，藉此導致快速移除該較低品質可流動絕緣材料。其結果是，導電材料可最終地形成在該較高品質絕緣材料的保護蓋件層已經非故意地移除的區域中，藉此導致該最終閘極結構與形成在該IC產品上的其它導電結構之間的短路的潛在路徑。
本揭露是關於形成相鄰於電晶體裝置的閘極結構的側壁間隔件的各種方法、以及包括可解決或至少減少上方所識別的問題的一者或更多者的電晶體裝置結構的各種積體電路產品。
接下來呈現該發明的例示實施例的簡化概要，以為了提供本文中所特別地揭露的該發明的例示實施例的一些態樣的基本了解。此概要不是本文中所揭露的該發明的各種例示實施例的窮盡概觀。它不意圖識別本文中所揭露的發明的例示實施例的關鍵或重要元件或勾劃該發明的範疇。它的唯一目的是以簡化形式呈現一些概念，以作為之後所討論的更詳細描述的序文。
大致上，本揭露是關於形成相鄰於電晶體裝置的閘極結構的間隔件的各種方法以及包括電晶體裝置結構的各種積體電路產品。本文中所揭露的一個例示方法包括形成相鄰於閘極結構的相對側壁的低-k側壁間隔件、形成相鄰於該電晶體的該源極/汲極區域中的該低-k側壁間隔件的接觸蝕刻停止層(CESL)、以及形成第一絕緣材料在該CESL上方。在此範例中，該方法也包括凹化該第一絕緣材料以暴露該CESL的實質直立地朝向部分、移除該CESL的該實質直立地朝向部分的側面寬度的部分以形成各包括修整實質直立地朝向部分的修整CESL、以及形成高-k間隔件在該閘極結構的相對側上，其中，該高-k間隔件的至少一部分是位於側面地相鄰於該修整CESL的該修整實質直立地朝向部分。
本文中所揭露的一個例示積體電路產品包括電晶體裝置，該電晶體裝置包括最終閘極結構、閘極蓋件、位於該最終閘極結構的相對側壁上並與該最終閘極結構的相對側壁接觸的低-k側壁間隔件、位於該最終閘極結構的相對側上的第一和第二接觸蝕刻停止層(CESL)(藉此該CESL是位於該低-k側壁間隔件上並與該低-k側壁間隔件接觸)、以及位在該最終閘極結構的相對側上的高-k間隔件，其中，該高-k間隔件是位於形成在該CESL的上部分中的凹口中。
100:IC產品
102:半導體基底
103:鰭件
107:絕緣材料
107R、108S:上表面
108、108-1、108-2、108-3、108-4:犧牲閘極結構
108X:側壁
111:閘極蓋件
112:低-k間隔件
112R:凹化上表面
113:第一層的絕緣材料
113R:凹化上表面
113X:凹化的第一層的絕緣材料
115:凹口蝕刻程序
116:epi半導體材料
117:接觸蝕刻停止層(CESL)、第一和第二共形接觸蝕刻停止層
117R:凹化上表面
117T:修整CESL、第一和第二修整CESL
117X:上直立部分
117Y:上表面
117Z:凹口
118:CESL修整程序
119:高-k間隔件材料
119A:高-k間隔件
119X:上部分
119Y:下部分
121:層絕緣材料
123:取代閘極凹洞
125:最終取代閘極結構
125X:上表面
127:最終閘極蓋件
130:導電源極/汲極結構
該揭露可參考接下來的描述並連同伴隨的圖式加以了解，在該圖式中，相同的元件符號是識別相同的元件，並且在該圖式中： 第1-9圖繪示本文中所揭露的各種方法及各種電晶體裝置結構，該方法是用來形成相鄰於電晶體裝置的閘極結構的間隔件。
雖然本文中所揭露的主題標的可容許各種修飾和替換形式，但其特定的實施例已經藉由該圖式中的範例加以顯示並且在本文中詳細地描述。然而，應了解本文的特定和例示實施例的描述並不意圖將該發明限制至所揭露的特別形式，而是相反地，該意圖是涵蓋落於如該附加的申請專利範圍所定義的該發明的精神和範疇內的所有修飾、均等和替換。
該發明的各種例示實施例在下方描述。為了清楚起見，在此說明書中沒有描述實際實作的所有特徵。當然將體會到在任何這種實際實施例的發展中，必需作出多個實施特定的決定，以達成發展者的特定目標，例如，符合與系統相關及業務相關的限制，其隨著實作的不同而有所變化。此外，將體會到這種發展努力可能是複雜且耗時的，但對於本領域中具有此揭露的利益的通常技術者而言是例常工作。
本主題標的現在將參考該附加的圖式來加以描述。各種結構、系統和裝置是示意地繪示在該圖式中，以僅為了解釋的目的，並且不以本領域中的熟習技術者眾所周知的細節來模糊本揭露。然而，包括該附加的圖式是用來描述和解釋本揭露的例示範例。本文中所使用的文字和詞句應了解並且解讀為具有與相關技術領域中的熟習技術者所了解的文字和詞句一致的意義。本文中的術語或詞句的一致性用法並不意圖暗指該術語或詞句有特別的定義，也就是，與本領域中的熟習技術者所了解的一般和 慣常意義不同的定義。如果術語或詞句意圖有特別的意義，也就是，除了熟習技術者所了解的意義，則這種特別定義會以明確的方式(其直接地且無歧異地提供該術語或詞句的特別定義)明白地提出於說明書中。
本揭露是關於形成相鄰於電晶體裝置的閘極結構的間隔件的各種方法以及各種電晶體裝置結構。可採用本文中所揭露的該方法和裝置來使用各種技術(例如，NMOS、PMOS、CMOS等)以製造產品，並且可採用它們來製造各種不同裝置，例如，記憶體產品、邏輯產品、ASIC等。如本領域的熟習技術者在完整地閱讀本申請案後將體會到的，可採用本文中所揭露的該發明以形成使用各種不同組構的電晶體裝置(例如，平面型裝置、FinFET裝置、奈米線裝置等)的積體電路產品。在本文中所繪示的例示範例中，該電晶體裝置將為FinFET裝置。用於該電晶體裝置的該閘極結構可使用「閘極首先」或「取代閘極」製造技術來加以形成。因此，目前揭露的發明不應視為被限制至任何特別形式的電晶體或該電晶體裝置的該閘極結構所形成的方式。當然，本文中所揭露的該發明的例示實施例不應視為被限制至本文中所繪示和描述的例示範例。參考該附加的圖式，將更詳細地描述本文中所揭露的的方法和裝置的各種例示實施例。下方所描述的各種層的材料可由各種不同已知技術的任何一者來加以形成，例如，化學氣相沉積(CVD)程序、原子層沉積(ALD)程序，熱生長程序、旋轉塗布技術等。再者，如本文中及在該附加的申請專利範圍中所使用的，「相鄰於」文字具有寬廣的解讀，並且應解讀為涵蓋一個特徵實際地接觸另一個特徵或靠近那個其它特徵的情況。
第1-9圖繪示形成相鄰於電晶體裝置的閘極結構的間隔件的各種方法以及用於形成在半導體基底102中和上方的IC產品100的各種電晶體裝置結構。該半導體基底102可具有各種組構，例如，該繪示的體矽組構。該半導體基底102也可具有半導體上絕緣體(SOI)組構，其包括體半導體層、埋置絕緣層、以及位於該埋置絕緣層上的主動半導體層，其中，半導體裝置是形成在該主動層中和上方。該半導體基底102可由矽製成，或者它可由除了矽以外的材料製成。因此，「基底」或「半導體基底」術語應解讀為涵蓋所有半導電材料和所有形式的這種材料。額外地，各種摻雜區域，例如，暈輪布植區域、阱區域及類似者，均沒有繪示在該附加的圖式中。
參考第1圖，該IC產品100大致上包含複數個犧牲閘極結構108(編號為1-4，為了容易參考)，其用於各種電晶體裝置，並且形成在半導體基底102中和上方。在本文中所繪示的例示範例中，該電晶體裝置為FinFET裝置，但本文中所揭露的該發明不應視為被限制至包括FinFET電晶體裝置的IC產品，因為本文中所揭露的該方法可用來形成各種不同類型的電晶體裝置。在第1圖中所顯示的處理點處，鰭件103已經使用傳統製造技術形成在該半導體基底102中。本文中的圖式繪示在該例示的FinFET電晶體裝置的閘極長度(也就是目前透明的)方向(也就是在對應於該鰭件103的長軸的方向)所取用的剖面視圖。
第1圖繪示數個程序運作已經實施後的該IC產品100。首先，如上方所注意的，藉由實施一個或更多個蝕刻程序(例如，異向性蝕刻程序)通過圖案化鰭件形成蝕刻遮罩(未顯示)以形成複數個鰭件形成溝槽 於該半導體基底102中並藉此定義複數個鰭件103於該基底中(僅繪示一個鰭件103，以促進本文中的該主題標的的揭露)，以形成該鰭件103。該鰭件103的寬度和高度可視特別應用而加以變化。額外地，該鰭件形成溝槽和鰭件103的整體尺寸、形狀和組構，可視該特別應用而加以變化。接著，凹化層的絕緣材料107(例如，二氧化矽)(其具有凹化的上表面107R)藉由實施傳統製造技術而形成在該鰭件103之間。
在本文中所繪示的例示範例中，用於該電晶體裝置的該最終閘極結構將使用取代閘極製造技術來加以形成，雖然本文中所揭露的該發明不應視為被限制至這種取代閘極製造技術。因此，仍然參考第1圖，在該層的絕緣材料107被凹化後，該犧牲閘極結構108是形成在該鰭件103上方。該犧牲閘極結構108的各者包括犧牲閘極絕緣層(沒有分別地顯示)，例如，一層二氧化矽和犧牲閘極電極結構(沒有分別地顯示)。該犧牲閘極電極結構可包含材料，例如，多晶矽或非晶矽。第1圖中也繪示位於該犧牲閘極結構108的各者上方的例示閘極蓋件111。形成這些結構的典型方法涉及加熱地生長或沉積一層犧牲絕緣材料(沒有分別地顯示)在該鰭件103於該凹化層的絕緣材料上方的暴露部分上。此後，用於該犧牲閘極結構108的一層材料被毯覆沉積跨越的該半導體基底102(其在跨越該整個基底的該層犧牲閘極絕緣材料上)。接著，用於該閘極蓋件111的一層材料被毯覆沉積跨越用於該犧性閘極結構108的該層材料上方的該整個半導體基底102。之後，圖案化蝕刻遮罩(未顯示)(例如，圖案化OPL層)形成在該IC產品100上。在那點處，實施一個或更多個蝕刻程序，以移除該層閘極蓋件材料 的該暴露部分和用於該犧牲閘極結構的該層材料。典型地，該犧牲閘極絕緣層(未顯示)在這些程序運作結束後殘留在圍繞該整個鰭件103的位置。
繼續參考第1圖，下一個程序運作涉及形成相鄰於該犧牲閘極結構108的相對側面側壁和該閘極蓋件111的例示和簡單繪示的低-k間隔件112。如本文中和該附加的申請專利範圍中所使用的，「低-k」側壁間隔件術語將指由具有等於或小於5.2的介電常數的材料所製成的側壁間隔件。在一個例示範例中，該低-k間隔件112可含例如SiCoNi、SiCo、SiOCN、SiOC、SiBCN等的材料。可藉由實施共形沉積程序(例如，共形ALD程序)以沉積低-k間隔件材料的共形層在該產品上，並且之後實施異向性蝕刻程序以移除該層低-k間隔件材料的水平地位置部分，來形成該低-k間隔件112。該低-k間隔件材料的共形層可形成至任何希望的厚度，例如，6-8nm。該低-k間隔件112可具有任何希望的厚度(如在該低-k間隔件112的基部(base)所測量的)。在一些實施例中，該低-k間隔件112可形成在該犧牲閘極結構108的側壁上並與該犧牲閘極結構108的側壁接觸。在其它實施例中，一個或更多個額外材料可位於該犧牲閘極結構108與該低-k間隔件112之間。因此，當陳述該低-k間隔件112是形成相鄰於該閘極結構時，它應了解為涵蓋上述情形的兩者。
接著，藉由實施簡短氧化物程序(brief oxide process)來移除位在該低-k間隔件112之間的該鰭件103上的該犧牲閘極絕緣層(未顯示)，以暴露該鰭件103在該犧牲閘極結構108的相對側上的該源極/汲極區域中的部分。之後，藉由實施磊晶生長程序，以在該鰭件103的該暴露部分上，也就是，在該裝置的該源極/汲極區域中，形成epi半導體材料116的 區域。該epi半導體材料116可形成至任何希望的厚度。然而，應了解到該epi半導體材料116不需要形成在所有應用中。
該接下來程序運作涉及形成接觸蝕刻停止層(CESL)117在該源極/汲極區域的各者中的該IC產品100上。在該繪示的範例中，該CESL 117是形成在該低-k間隔件112上並與該低-k間隔件112接觸。可藉由實施共形沉積程序，例如，共形ALD程序，以沉積蝕刻停止材料的共形層在該IC產品100上，而形成該CESL 117。該蝕刻停止材料的共形層可形成至任何希望的厚度，例如，3-6nm。該CESL 117可包含各種不同材料的各者。在一個例示範例中，該CESL 117可包含例如矽氮化物等的材料。在該程序流程的此特別點處，該蝕刻停止材料的共形層的部分(未顯示)是位於該閘極蓋件111的上表面上方。
接著，第一層的絕緣材料(ILD)113毯覆沉積在該IC產品100上，使得它過填充(over-fill)該犧牲閘極結構108之間和該CESL 117上方的空間以及該裝置的該源極/汲極區域中的epi半導體材料116的區域。在那點處，使用該閘極蓋件111作為研磨停止而實施一個或更多個化學機械研磨程序。該第一層的絕緣材料113可為具有相對良好填充能力的材料，以確保該犧牲閘極結構108之間的該空間，也就是，該源極/汲極區域上方的該空間，是由第一層的絕緣材料113實質地完全地填充。當這種空間的長寬比繼續增加時，這種可靠的填充能力是高度地希望的。在一個例示實施例中，該第一層的絕緣材料113可為例如可流動氧化物材料(來自Dow Corning和其它製造者)或通常稱為TSOZ的二氧化矽材料的材料。在 一些實施例中，該第一層的絕緣材料113可藉由實施旋轉塗布程序而初始地形成在該IC產品100上。
第2圖繪示實施凹口蝕刻程序115以移除該第一層的絕緣材料(ILD)113的部分以形成凹化的第一層的絕緣材料113X後的該IC產品100。在此程序運作結束處，該凹化的第一層的絕緣材料113X具有凹化上表面113R。該第一層的絕緣材料113的凹化數量可視該特別應用而變化。典型地，該凹化上表面113R將位於該犧牲閘極結構108的上表面108S的高度下方的高度處。在一個特別範例中，該凹化上表面113R可位於該犧牲閘極結構108的該上表面108S的該高度下方大約20-30nm的高度處。在一個例示範例中，該第一層的絕緣材料113的整個直立高度的50-60nm可在此凹口蝕刻程序115期間移除。應注意到，如所繪示的，在該凹口蝕刻程序115期間，該低-k間隔件112的初始直立高度的一些和該CESL 117的初始直立高度的一些也可移除，雖然不是至與該第一層的絕緣材料113的初始直立高度相同的程度。也就是，在此凹口蝕刻程序115的結束處，該CESL 117可具有凹化上表面117R，而該低-k間隔件112可具有凹化上表面112R。在該繪示的範例中，移除該低-k間隔件112和該CESL 117的該直立部分的實質地相等數量，但可能視該特別應用而定而以相對不同的移除速率移除該低-k間隔件112和CESL 117。也注意到，視該低-k間隔件112和該CESL 117的凹化數量而定，該犧性閘極結構108的該側壁108X的一部分可在該凹口蝕刻程序115完成後暴露。
第3圖繪示實施蝕刻程序，也就是，CESL修整程序118，在該CESL 117上以相對於該圍繞材料移除該CESL 117的該暴露的上直 立部分117X的側面厚度的一些並藉此形成修整CESL 117T後的該IC產品100，該修整CESL 117T的修整實質地直立地朝向部分比起該修整CESL 117T的下部分具有減少厚度。該修整CESL 117T具有凹口117Z，該凹口117Z由該上直立部分117X的實質地直立地朝向側壁和該修整CESL 117T的實質地水平地朝向凹化的上表面117Y所定義。該修整CESL 117T的凹化數量和該凹口117Z的尺寸可視該特別應用而變化。在一個例示實施例中，該CESL修整程序118可移除大約該CESL 117的該暴露的上直立部分117X的該側面寬度的大約3-4nm。在一個特別範例中，該蝕刻程序可為等向蝕刻程序。在一些實施例中，實施該CESL修整程序118可導致該修整CESL 117T的整體直立高度的非常少量凹化。
第4和5圖繪示形成相鄰於該犧性閘極結構108和該閘極蓋件111的例示和簡化地繪示的高-k間隔件119A(見第5圖)。如本文中和該附加的申請專利範圍中所使用的，「高-k」側壁間隔件術語將指從具有等於或大於10的介電常數的材料所製成的側壁間隔件。在一個例示範例中，該高-k間隔件119A可包含例如鉿氧化物、AlN、Al2O3等的材料。參考第4圖，可藉由實施共形沉積程序(例如，共形ALD程序)以初始地沉積共形層的高-k間隔件材料119而形成該高-k間隔件119A。之後，如第5圖中所顯示的，實施異向性蝕刻程序以移除該層的高-k間隔件材料119的該水平位置部分。該共形層的高-k間隔件材料119可形成至任何希望的厚度，例如，3-4nm。
參考第5圖，該高-k間隔件119A可為些許「階梯」輪廓，其具有上部分119X和下部分119Y。在一些實施例中，該高-k間隔件119A 的該上部分119X可形成在該犧性閘極結構108的該暴露側壁108X及/或該閘極蓋件111上並與該犧牲閘極結構108的該暴露側壁108X及/或該閘極蓋件111接觸。在其它實施例中，一個或更多個額外材料可位於該高-k間隔件119A的該上部分119X與該犧牲閘極結構108及/或該閘極蓋件111之間。注意在該程序流程的此點處，該高-k間隔件119A的該上部分119X至少部分地位於該低-k間隔件112的該凹化上表面112R上方，並且形成在該低-k間隔件112的該凹化上表面112R上並與該低-k間隔件112的該凹化上表面112R接觸。在一些實施例中，該高-k間隔件119A的該下部分119Y可形成側面地相鄰於該CESL 117的該暴露和修整的上直立部分117X或在該CESL 117的該暴露和修整的上直立部分117X上並與該CESL 117的該暴露和修整的上直立部分117X接觸。在其它實施例中，一個或更多個額外材料可位於該高-k間隔件119A的該下部分119Y與該CESL 117的該暴露和修整的上直立部分117X之間。如果該CESL修整蝕刻程序真的導致該CESL 117的該暴露的上直立部分117X的一些直立下拉(未顯示在該圖式中的情況)，則該高-k間隔件119A的該下部分119Y的一部分可形成在該低-k間隔件112上並與該低-k間隔件112接觸。注意在一個實施例中，該高-k間隔件119A的該下部分119Y的該側面寬度的至少一部分是位於該修整CESL 117T的該凹化的上表面117Y上方，並且形成在該修整CESL 117T的該凹化的上表面117Y上並與該修整CESL 117T的該凹化的上表面117Y接觸。也注意在一些實施例中，該高-k間隔件119A的至少該下部分119Y可位於該修整CESL 117的該凹口117Z中。
第6圖繪示在一層絕緣材料121被毯覆沉積在該IC產品100上使它過填充在該犧牲閘極結構108之間和該凹化的第一層的絕緣材料113X上方的空間後的該IC產品100。之後，實施CMP程序，以使用該閘極蓋件111作為研磨停止而平坦化該層絕緣材料121。大致上，相較於該第一層的絕緣材料113，該層絕緣材料121可為較高品質材料，也就是，比該第一層的絕緣材料113的蝕刻抗性展現更大蝕刻抗性的較高品質氧化物。典型地，該層絕緣材料121可具有較高密度。該層絕緣材料121可包含各種不同材料，其可使用各種不同技術製造。在一個例示實施例中，該層絕緣材料121可為HDP氧化物等。
第7圖繪示實施數個程序運作以藉由實施傳統取代閘極製造技術而形成用於該電晶體裝置的最終(並且簡化地繪示的)取代閘極結構125後的該IC產品100。首先，實施複數個蝕刻程序，以循序地移除該閘極蓋件111及該犧牲閘極結構108(包括用於該犧牲閘極電極的材料和用於該犧牲閘極絕緣層的材料)。此程序運作定義複數個取代閘極凹洞123在由該低-k間隔件112所至少部分地限制(在該水平方向)的該空間中。接著，實施各種程序運作，以形成例示和簡化地繪示的最終取代閘極結構125在該取代閘極凹洞123的各者中。大致上，該最終取代閘極結構125可包含一個或更多個層的絕緣材料(其作為(整體或部分)用於該電晶體裝置的該最終取代閘極結構125的該閘極絕緣層(沒有分別地繪示))及一個或更多個層的導電材料(沒有分別地繪示)(例如，金屬、金屬合金、多晶矽、工作函數調整金屬等，其作用(整體或部分)為該電晶體裝置的該最終取代閘極結構125的該導電閘極電極)。針對N-和P-類型裝置，可以不同材料建構該 最終取代閘極結構125。該最終取代閘極結構125的材料的厚度和組合可視該特別應用而變化。在一個例示實施例中，該閘極絕緣材料由高-k(等於或大於10的k數值)絕緣材料(例如，鉿氧化物)製成，而該導電閘極電極可包含金屬或含金屬材料(例如，鈦氮化物(沒有分別地顯示)，其作用為工作函數調整層)及體層的導電材料(例如，金屬、金屬合金、鎢、或摻雜的多晶矽)。如本領域的熟習技術者在完全閱讀本申請案後將體會到的，本文中所繪示的該最終取代閘極結構125是意圖代表可使用取代閘極製造技術所形成的任何類型的閘極結構。
在一個例示程序流程中，在形成用於該最終取代閘極結構125的材料於該取代閘極凹洞123中後，可實施一個或更多個凹口蝕刻程序，以移除該最終取代閘極結構125的材料在該取代閘極凹洞123內的部分或凹口，以作出用於最終閘極蓋件127的空位。可藉由沉積一層該閘極蓋件材料以在該凹化閘極材料上方的該空間中過填充該取代閘極凹洞123，而形成該最終閘極蓋件127(例如，矽氮化物)。在那點處，可實施一個或更多個CMP程序，以移除位於該取代閘極凹洞123的外側和該層絕緣材料121上方的過多材料。典型地，在這些CMP程序運作期間，消耗該各種結構的該直立高度的一部分。舉例來說，如第7圖中所顯示的，在這些程序運作期間，移除該高-k間隔件119A的該上部分119X，藉此留下該高-k間隔件119A的該下部分119Y，其位於側面地相鄰於該CESL 117的該暴露且修整的上直立部分117X並在該修整CESL 117T的該凹化的上表面117Y上方，也就是，該高-k間隔件位於該凹口117Z中。
第8和9圖繪示在實施數個程序運作後的該IC產品100。第9圖是該IC產品100在第8圖中所顯示的一部分的放大視圖。一開始，實施一個或更多個蝕刻程序，以選擇性相對於該圍繞材料(例如，該修整CESL 117T、該高-k間隔件119A和該低-k間隔件112)而移除該層絕緣材料121和該第一層的絕緣材料113。該層絕緣材料121和該第一層的絕緣材料113的移除暴露該修整CESL 117T。在那點處，實施異向性蝕刻程序，以相對於該圍繞材料而移除該修整CESL 117T的該水平地朝向部分。此蝕刻程序暴露該epi半導體材料116的該上表面。之後，用於例示的導電源極/汲極結構130(例如，溝槽矽化物結構)的材料形成在該IC產品100上方，以過填充該裝置的該源極/汲極區域中的該暴露的epi半導體材料116上方的該空間。在那點處，實施一個或更多個CMP程序運作，以平坦化該IC產品100的該上表面至該最終閘極蓋件127的該上表面。在一個例示實施例中，該導電源極/汲極結構130(有時稱為源極/汲極金屬化結構)可延伸電晶體裝置的該閘極寬度方向中的該主動區域的至少實質整個尺寸(進入或離開第8和9圖中的繪示頁面的平面)，並且在一些案例中可延伸跨越多個電晶體裝置的該源極/汲極區域。
參考第9圖，注意在一個例示實施例中，該最終取代閘極結構125的該上表面125X可位於該修整CESL 117T的該後修整的上表面117Y略微下方。也注意在該繪示的範例中，該低-k間隔件112是位於該最終取代閘極結構125和該最終閘極蓋件127上並與該最終取代閘極結構125和該最終閘極蓋件127接觸，而該修整CESL 117T包括該CESL 117的該修整實質的上直立部分117X的剩餘部分是位於該低-k間隔件112上 並與該低-k間隔件112接觸。最後，應注意到在一個實施例中，該高-k間隔件119A是位於該修整CESL 117T的該修整的上表面117Y和該暴露的上直立部分117X上並與該修整CESL 117T的該修整的上表面117Y和該暴露的上直立部分117X接觸，也就是，該高-k間隔件是形成在該修整CESL 117T中的該凹口117Z中。當然，如上方所注意的，在一些實施例中，額外的材料可呈現在這些材料和結構之間，例如，一個或更多個材料可呈現在該低-k間隔件112與該修整CESL 117T之間。類似地，有一些應用中的一個或更多個材料是位於該高-k間隔件119A與該修整CESL 117T之間。最終地，有一些應用中的一個或更多個材料是呈現在該低-k間隔件112與該最終取代閘極結構125及/或該最終閘極蓋件127之間。
如本領域的熟習技術者在完全閱讀本申請案後將體會到的，有許多新穎方法和裝置揭露在本文中。在一個實施例中，當從單一犧牲閘極結構108的觀點看它時，一個新穎方法可包含形成低-k間隔件112相鄰於該犧牲閘極結構108的相對側壁；形成第一和第二共形接觸蝕刻停止層(CESL)117分別在該電晶體的第一和第二源極/汲極區域的各者上方，其中，該第一和第二CESL 117是位於相鄰於該低-k間隔件112；以及形成該第一層的絕緣材料113在該第一和第二CESL 117上方。在此範例中，該方法也包括凹化該第一層的絕緣材料113以形成暴露該第一和第二CESL 117的直立地朝向部分的凹化的第一層的絕緣材料113X以及移除該第一和第二CESL 117的該暴露直立地朝向部分的側面寬度或厚度的一部分以形成第一和第二修整CESL 117T，該第一和第二修整CESL 117T的各者包含修整實質的上直立部分117X。在此範例中，該方法也包括形成高 -k間隔件119A在該犧牲閘極結構108的相對側上(其中，該高-k間隔件119A是位於側面地相鄰於該第一和第二修整CESL 117T的該實質直立地朝向且修整的上直立部分117X)以及形成層絕緣材料121在位在該第一和第二源極/汲極區域中且相鄰於該高-k間隔件119A的該凹化的第一層的絕緣材料113X上方。
上方所揭露的該特別實施例僅是例示的，因為該發明可以對於本領域中具有本文中的教示的利益的熟習技術者而言是明顯以不同但均等方式加以修飾和實踐。舉例來說，上方所提出的該程序步驟可以不同順序加以實施。此外，不意圖對所顯示的本文中的建構或設計的細節加以限制，除了下方申請專利範圍中所描述的以外。因此，很明顯地，上方所揭露的該特別實施例可加以改變或修飾，並且所有這種變化均應視為在該發明的範疇和精神內。注意在此說明書中和在該附加的申請專利範圍中描述各種程序或結構的術語，例如，「第一」、「第二」、「第三」或「第四」的使用僅用來以速記方式參考這種步驟/結構，而不必然暗指這種步驟/結構是以那種循序的序列實施/形成。當然，視該精確的申請專利範圍語言而定，可能需要或可能不需要這種程序的循序的序列。因此，本文中所尋求的保護是提出於下方的申請專利範圍中。
102:半導體基底
103:鰭件
107:絕緣材料
107R:上表面
112:低-k間隔件
116:epi半導體材料
117T:修整CESL、第一和第二修整CESL
117X:上直立部分
119A:高-k間隔件
119Y:下部分
123:取代閘極凹洞
125:最終取代閘極結構
127:最終閘極蓋件
130:導電源極/汲極結構

Claims (20)

  1. 一種形成電晶體裝置之方法，該電晶體裝置包含閘極結構和在該閘極結構的相對側上的第一和第二源極和汲極區域，該閘極結構具有閘極蓋件位於該閘極結構上方並且包含相對側壁，該方法包含：形成相鄰於該閘極結構的相對側壁的低-k側壁間隔件；形成第一和第二共形接觸蝕刻停止層(CESL)分別在該第一和第二源極和汲極區域的各者上方，該第一和第二CESL位於相鄰於該低-k側壁間隔件；形成第一絕緣材料在該第一和第二CESL上方；凹化該第一絕緣材料，以暴露該第一和第二CESL的實質直立地朝向部分；移除該第一和第二CESL的該實質直立地朝向部分的側面寬度的一部分，以形成第一和第二修整CESL，該第一和第二修整CESL的各者包含修整實質直立地朝向部分；形成高-k間隔件在該閘極結構的相對側上，其中，該高-k間隔件的至少一部分是位於側面地相鄰於該第一和第二修整CESL的該修整實質直立地朝向部分；以及形成第二絕緣材料在該第一和第二源極和汲極區域中的凹化的該第一絕緣材料上方並且相鄰於該高-k側壁間隔件。
  2. 如申請專利範圍第1項所述之方法，其中，該閘極結構為犧牲閘極結構，並且其中，該方法復包含：移除該閘極蓋件； 移除該犧牲閘極結構，以形成取代閘極凹口；形成最終閘極結構在該取代閘極凹口中；以及形成最終閘極蓋件在該最終閘極結構上方。
  3. 如申請專利範圍第1項所述之方法，復包含：移除凹化的該第一絕緣材料上方的該第二絕緣材料，以暴露該第一和第二修整CESL；實施異向性蝕刻程序，以移除該第一和第二修整CESL的水平地朝向部分，並且藉此暴露該第一和第二源極和汲極區域中的epi半導體材料的下覆區域；以及形成導電源極和汲極結構在該第一和第二源極和汲極區域的各者中。
  4. 如申請專利範圍第1項所述之方法，其中，該低-k間隔件包含具有等於或小於5.2的k數值的材料，該高-k間隔件包含具有等於或大於10的k數值的材料，該第一和第二修整CESL包含矽氮化物，該閘極結構為犧牲閘極結構，而該電晶體裝置為FinFET電晶體裝置。
  5. 如申請專利範圍第1項所述之方法，其中，凹化該第一絕緣材料包含實施第一蝕刻程序以移除該第一絕緣材料的部分，藉此實施該第一蝕刻程序減少該低-k側壁間隔件的初始直立高度和該第一和第二CESL的初始直立高度，該第一和第二CESL在完成該第一蝕刻程序後具有減少直立高度。
  6. 如申請專利範圍第5項所述之方法，其中，移除該第一和第二CESL的該實質直立地朝向部分的該側面寬度的該部分包含實施等向蝕刻程序。
  7. 如申請專利範圍第1項所述之方法，其中，形成該高-k間隔件包含形成該高-k間隔件，使得該高-k間隔件的側面寬度的至少一部分直立地位於該第一和第二CESL的凹化水平表面上方。
  8. 如申請專利範圍第1項所述之方法，其中，凹化該第一絕緣材料導致該閘極結構的該側壁的一部分的暴露。
  9. 如申請專利範圍第8項所述之方法，其中，形成該高-k間隔件包含形成該高-k間隔件在該閘極結構的該暴露側壁上並且接觸該閘極結構的該暴露側壁、以及在該閘極蓋件上並且接觸該閘極蓋件。
  10. 如申請專利範圍第1項所述之方法，其中，形成該高-k間隔件包含：實施共形沉積程序，以形成共形層的高-k材料；以及實施異向性蝕刻程序，以移除該共形層的高-k材料的實質水平地朝向部分。
  11. 如申請專利範圍第1項所述之方法，其中，該低-k側壁間隔件是形成在該閘極結構的該相對側壁上並且接觸該閘極結構的該相對側壁，該第一和第二修整CESL是形成在該低-k側壁間隔件上並且接觸該低-k側壁間隔件，而該高-k間隔件是形成在該第一和第二修整CESL的該修整實質直立地朝向部分上並且接觸該第一和第二修整CESL的該修整實質直立地朝向部分。
  12. 一種形成電晶體裝置之方法，該電晶體裝置包含犧牲閘極結構和在該犧牲閘極結構的相對側上的第一和第二源極和汲極區域，該犧 牲閘極結構具有閘極蓋件在該犧牲閘極結構上方並且包含相對側壁，該方法包含：形成低-k側壁間隔件在該犧牲閘極結構的該相對側壁上並且接觸該犧牲閘極結構的該相對側壁；形成第一和第二共形接觸蝕刻停止層(CESL)分別在該第一和第二源極和汲極區域的各者上方，該第一和第二CESL位於該低-k側壁間隔件上並且接觸該低-k側壁間隔件；形成第一絕緣材料在該第一和第二CESL上方；實施第一蝕刻程序，以凹化該第一絕緣材料，以暴露該第一和第二CESL的實質直立地朝向部分並且減少該低-k側壁間隔件的初始直立高度和該第一和第二CESL的直立初始高度，使得該犧牲閘極結構的該側壁的至少一部分在完成該第一蝕刻程序後是暴露的；實施第二蝕刻程序，以移除該第一和第二CESL的該實質直立地朝向部分的側面寬度的一部分，以形成第一和第二修整CESL，該第一和第二修整CESL的各者包含修整實質直立地朝向部分；形成高-k間隔件在該犧牲閘極結構的相對側上，其中，該高-k間隔件是位於該閘極蓋件上並且接觸該閘極蓋件、在該犧牲閘極結構的該側壁的該暴露部分上並且接觸該犧牲閘極結構的該側壁的該暴露部分、以及在該第一和第二修整CESL的該修整實質直立地朝向部分上並且接觸該第一和第二修整CESL的該修整實質直立地朝向部分；以及形成第二絕緣材料在該第一和第二源極和汲極區域中的凹化的該第一絕緣材料上方並且相鄰於該高-k側壁間隔件。
  13. 如申請專利範圍第12項所述之方法，其中，形成該高-k間隔件包含形成該高-k間隔件，使得該高-k間隔件的側面寬度的至少一部分是直立地位於該第一和第二CESL的凹化水平表面上方。
  14. 如申請專利範圍第13項所述之方法，其中，實施該第二蝕刻程序包含實施等向蝕刻程序。
  15. 如申請專利範圍第12項所述之方法，其中，該方法復包含：移除該閘極蓋件；移除該犧牲閘極結構，以形成取代閘極凹口；形成最終閘極結構在該取代閘極凹口中；以及形成最終閘極蓋件在該最終閘極結構上方。
  16. 如申請專利範圍第12項所述之方法，其中，該電晶體裝置為FinFET電晶體。
  17. 一種積體電路產品，包含：最終閘極結構，用於電晶體裝置；閘極蓋件，位於該最終閘極結構上方，該最終閘極結構包含第一和第二相對側壁；第一和第二源極和汲極區域，形成在半導體基底中，其中，該第一和第二源極和汲極區域是分別位於相鄰於該最終閘極結構的分別的該第一和第二相對側壁；低-k側壁間隔件，位於該最終閘極結構的該第一和第二相對側壁上並且接觸該最終閘極結構的該第一和第二相對側壁； 第一和第二接觸蝕刻停止層(CESL)，其中，該第一和第二接觸蝕刻停止層分別位在相鄰於該最終閘極結構的分別的該第一和第二相對側壁，該第一和第二CESL是位於該低-k側壁間隔件上並且接觸該低-k側壁間隔件，該第一和第二CESL的各者具有形成在其上部分中的凹口；以及高-k間隔件，位在該最終閘極結構的相對側上，其中，該高-k間隔件是位於形成在該第一和第二CESL中的該凹口中。
  18. 如申請專利範圍第17項所述之積體電路產品，復包含分別在該第一和第二源極和汲極區域中的第一和第二區域的epi半導體材料，其中，該第一和第二CESL分別地接觸該第一和第二區域的epi半導體材料的分別的上表面。
  19. 如申請專利範圍第17項所述之積體電路產品，其中，該最終閘極結構包含閘極電極和高-k閘極絕緣層，該閘極電極包含金屬層，並且其中，該電晶體裝置為FinFET裝置。
  20. 如申請專利範圍第17項所述之積體電路產品，其中，該低-k間隔件包含具有等於或小於5.2的k數值的材料，該高-k間隔件包含具有等於或大於10的k數值的材料，而該第一和第二CESL包含矽氮化物。
TW108121089A 2018-07-18 2019-06-18 形成相鄰於電晶體裝置之閘極結構的間隔件的方法 TWI743494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/038,384 US10629739B2 (en) 2018-07-18 2018-07-18 Methods of forming spacers adjacent gate structures of a transistor device
US16/038,384 2018-07-18

Publications (2)

Publication Number Publication Date
TW202013521A TW202013521A (zh) 2020-04-01
TWI743494B true TWI743494B (zh) 2021-10-21

Family

ID=69148062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121089A TWI743494B (zh) 2018-07-18 2019-06-18 形成相鄰於電晶體裝置之閘極結構的間隔件的方法

Country Status (3)

Country Link
US (2) US10629739B2 (zh)
DE (1) DE102019210597B4 (zh)
TW (1) TWI743494B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444174B2 (en) * 2018-08-17 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with Fin end spacer dummy gate and method of manufacturing the same
FR3091002B1 (fr) * 2018-12-20 2021-01-08 Commissariat Energie Atomique Procédé de gravure d’une couche diélectrique tridimensionnelle
US11532517B2 (en) * 2020-02-04 2022-12-20 Tokyo Electron Limited Localized etch stop layer
US11164795B2 (en) * 2020-03-24 2021-11-02 Globalfoundries U.S. Inc. Transistors with source/drain regions having sections of epitaxial semiconductor material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070243671A1 (en) * 2006-04-17 2007-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Butted source contact and well strap
TW201344800A (zh) * 2012-04-16 2013-11-01 United Microelectronics Corp 修整側壁子的方法和半導體結構
US20170084714A1 (en) * 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer and method for forming the same
US20180138280A1 (en) * 2016-11-17 2018-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US20180166532A1 (en) * 2016-04-06 2018-06-14 United Microelectronics Corp. Method for fabricating cap layer on an epitaxial layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5364394B2 (ja) * 2009-02-16 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
DE112013006607T5 (de) 2013-03-29 2015-10-29 Intel Corporation Transistorarchitektur mit erweiterten vertieften Abstandhalter- und Source/Drain-Regionen und Verfahren zu deren Herstellung
US9515156B2 (en) 2014-10-17 2016-12-06 Lam Research Corporation Air gap spacer integration for improved fin device performance
US9437503B1 (en) 2015-12-22 2016-09-06 International Business Machines Corporation Vertical FETs with variable bottom spacer recess
US9536793B1 (en) 2016-04-22 2017-01-03 Globalfoundries Inc. Self-aligned gate-first VFETs using a gate spacer recess
US9859389B1 (en) 2016-06-27 2018-01-02 International Business Machines Corporation Sidewall protective layer for contact formation
US9991363B1 (en) 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
TWI728174B (zh) * 2017-08-21 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070243671A1 (en) * 2006-04-17 2007-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Butted source contact and well strap
TW201344800A (zh) * 2012-04-16 2013-11-01 United Microelectronics Corp 修整側壁子的方法和半導體結構
US20170084714A1 (en) * 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer and method for forming the same
TW201712866A (zh) * 2015-09-18 2017-04-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US20180166532A1 (en) * 2016-04-06 2018-06-14 United Microelectronics Corp. Method for fabricating cap layer on an epitaxial layer
US20180138280A1 (en) * 2016-11-17 2018-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof

Also Published As

Publication number Publication date
US10629739B2 (en) 2020-04-21
DE102019210597A1 (de) 2020-01-23
DE102019210597B4 (de) 2023-02-02
US20200027979A1 (en) 2020-01-23
TW202013521A (zh) 2020-04-01
US20200168731A1 (en) 2020-05-28
US10872979B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
TWI701830B (zh) 半導體裝置及其形成方法
US9991352B1 (en) Methods of forming a nano-sheet transistor device with a thicker gate stack and the resulting device
US11349013B2 (en) IC product comprising a novel insulating gate separation structure for transistor devices
TWI743494B (zh) 形成相鄰於電晶體裝置之閘極結構的間隔件的方法
US9640636B1 (en) Methods of forming replacement gate structures and bottom and top source/drain regions on a vertical transistor device
US9799751B1 (en) Methods of forming a gate structure on a vertical transistor device
TWI593103B (zh) 於鰭式場效電晶體半導體元件上形成受應力層之方法及其所產生之元件
US10651293B2 (en) Methods of simultaneously forming bottom and top spacers on a vertical transistor device
US11522068B2 (en) IC product comprising an insulating gate separation structure positioned between end surfaces of adjacent gate structures
CN107689376B (zh) 半导体器件和方法
US9685533B1 (en) Transistor with SiCN/SiOCN mulitlayer spacer
US20120211808A1 (en) Fin-transistor formed on a patterned sti region by late fin etch
US10700173B2 (en) FinFET device with a wrap-around silicide source/drain contact structure
CN109860183A (zh) 半导体器件及其形成方法
US10431499B2 (en) Insulating gate separation structure
TWI649796B (zh) 半導體元件及其製造方法
US10825741B2 (en) Methods of forming single diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US20180366553A1 (en) Methods of forming an air gap adjacent a gate structure of a finfet device and the resulting devices
TWI772935B (zh) 半導體裝置及其製造方法
TWI803956B (zh) 半導體元件及其製造方法
US10879073B2 (en) Insulating gate separation structure for transistor devices
TW202213769A (zh) 半導體裝置
US10777637B2 (en) Integrated circuit product with a multi-layer single diffusion break and methods of making such products
US20200075715A1 (en) Methods of forming air gaps between source/drain contacts and the resulting devices
CN115939044A (zh) 在隔离区形成接缝的方法