TWI772935B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI772935B
TWI772935B TW109137050A TW109137050A TWI772935B TW I772935 B TWI772935 B TW I772935B TW 109137050 A TW109137050 A TW 109137050A TW 109137050 A TW109137050 A TW 109137050A TW I772935 B TWI772935 B TW I772935B
Authority
TW
Taiwan
Prior art keywords
source
layer
drain region
stack
gate
Prior art date
Application number
TW109137050A
Other languages
English (en)
Other versions
TW202117820A (zh
Inventor
馮世鑫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202117820A publication Critical patent/TW202117820A/zh
Application granted granted Critical
Publication of TWI772935B publication Critical patent/TWI772935B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本文描述全繞式閘極裝置及其製造方法，此方法包含在基底上方形成多層結構，並在多層結構中形成複數個源極/汲極區。接著，通過相鄰源極/汲極區將多層結構圖案化為鰭。進行線釋放製程，以移除多層結構中的一層或多層材料。多層結構的剩下層形成與鰭的相鄰源極/汲極區連接的奈米結構的堆疊物。

Description

半導體裝置及其製造方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置及其製造方法。
半導體裝置用於各種電子應用中，例如個人電腦、手機、數位相機和其他電子設備。半導體裝置的製造一般透過依序在半導體基底上方沉積絕緣層或介電層、導電層和半導體材料層，並透過使用微影製程將各種材料層圖案化，以形成半導體基底上的電路組件和元件。
半導體工業透過持續降低最小部件(feature)的尺寸，持續改善各種電子組件(例如電晶體、二極體、電阻、電容等等)的集成密度，使得更多的組件集成於既定面積中。然而，當降低最小部件的尺寸，出現了應解決的附加問題。
在一些實施例中，提供半導體裝置的製造方法，此方法包含在基底上方形成多層堆疊物，多層堆疊物包含第一層、在第一層上方的第二層、在第二層上方的第三層和在第三層上方的第四層，第一層和第三層包含第一半導體材料，且第二層和第四層包含第二半導體材料；在多層堆疊物中蝕刻第一開口，第一開口暴露出基底；在第一開口中形成第一源極/汲極區；在形成第一源極/汲極區之後，從多層堆疊物蝕刻出鰭；從鰭移除第一層和第三層；以及形成閘極結構以圍繞第二層和第四層。
在一些其他實施例中，提供半導體裝置的製造方法，此方法包含在多層結構中形成第一開口；在第一開口中形成第一源極/汲極區；在形成第一源極/汲極區之後，蝕刻多層結構以形成鰭；對鰭進行線釋放製程，以形成複數個奈米結構；以及在進行線釋放製程之後，在複數個奈米結構的每一者周圍沉積閘極結構。
在另外一些實施例中，提供半導體裝置，半導體裝置包含第一源極/汲極區；第二源極/汲極區；奈米結構的堆疊物，在奈米結構的堆疊物中的每個奈米結構延伸於第一源極/汲極區與第二源極/汲極區之間；閘極介電層，圍繞奈米結構的堆疊物中的每個奈米結構，其中閘極介電層直接物理接觸第一源極/汲極區和第二源極/汲極區；以及閘極接點，圍繞閘極介電層。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
請參照第1圖，其顯示依據一些實施例之形成半導體裝置的中間步驟中多層結構100的形成。特別來說，第1圖顯示基底101，其中摻雜物已植入基底101以形成井區。在一實施例中，基底101為半導體基底，其可例如為矽基底、矽鍺基底、鍺基底、第III-V族材料基底(例如GaAs、GaP、GaAsP、AlInAs、AlGaAs、GaInAs、InAs、GaInP、InP、InSb及/或GaInAsP或前述之組合)，或由有著例如高能帶間穿隧(band-to-band tunneling，BTBT)的其他半導體材料形成的基底。基底101可為摻雜或未摻雜。在一些實施例中，基底101可為塊狀(bulk)半導體基底，例如為晶圓的塊狀矽基底、絕緣層上覆半導體(semiconductor-on-insulator，SOI)基底、多層或漸變(gradient)基底或類似物。
第1圖更顯示基底101包括用於形成n型裝置(例如n型金屬氧化物半導體(n-type metal oxide semiconductor，NMOS)電晶體(例如n型全繞式閘極電晶體))的第一裝置區106以及用於形成p型裝置(例如p型金屬氧化物半導體(p-type metal oxide semiconductor，PMOS)電晶體(例如p型全繞式閘極電晶體))的第二裝置區108。為了將第一裝置區106和第二裝置區108隔開，可以n型摻雜物和p型摻雜物將井區(未個別顯示於第1圖)形成於基底101中。為了形成所期望的井區，依據所期望形成的裝置，將n型摻雜物和p型摻雜物植入基底101中。舉例來說，可植入n型摻雜物(例如磷或砷)以形成n型井區，而可植入p型摻雜物(例如硼)以形成p型井區。n型井區和p型井區可透過使用一個或多個佈植技術形成，例如擴散佈植、離子佈植(例如電漿摻雜、束線式佈植摻雜)、選擇性佈植、深井式佈植、類似方法或前述之組合。在第一井區佈植(例如n型井區)製程期間，也可使用遮罩技術來遮蔽基底101的一些區域(例如第二裝置區108)，同時暴露出基底101的其他區域(例如第一裝置區106)。
當已完成第一井區佈植製程之後，移除遮罩以暴露出先前被遮蔽的區域(例如第二裝置區108)，且在第二井區佈植(例如p型井區)製程期間，另一遮罩可設置於先前暴露的區域(例如第一裝置區106)上方。在一些實施例中，可進行進一步的摻雜佈植，以在基底101中形成深井佈植區。
第1圖更顯示依據一些實施例的沉積製程，以形成在製造全繞式閘極(Gate All-Around，GAA)裝置的中間階段中的多層結構100。特別來說，第1圖更顯示進行一系列的沉積，以在基底101上方形成第一層105和第二層107的交替材料的多層堆疊物103。
依據一些實施例，第一層105可透過使用有著第一晶格常數的第一半導體材料形成，例如SiGe、Ge、Si、GaAs、InSb、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、前述之組合或類似物。在一些實施例中，第一層105透過使用沉積技術磊晶成長於基底101上，沉積技術例如磊晶成長、氣相磊晶(vapor-phase epitaxy，VPE)、分子束磊晶(molecular beam epitaxy，MBE)，但是也可使用其他沉積製程，例如化學氣相沉積(chemical vapor deposition，CVD)、低壓化學氣相沉積(low pressure CVD，LPCVD)、原子層化學氣相沉積(atomic layer CVD，ALCVD)、超高真空化學氣相沉積(ultrahigh vacuum CVD，UHVCVD)、減壓化學氣相沉積(reduced pressure CVD，RPCVD)、前述之組合或類似方法。在一些實施例中，形成第一層105至厚度在約4nm與約20nm之間，例如約15nm。然而，可使用任何合適的厚度，同時保持在實施例的範圍中。
當已形成第一層105於基底101上方之後，第二層107可形成於第一層105上方。依據一些實施例，第二層107可透過使用有著不同於第一層105的第一晶格常數之第二晶格常數的第二半導體材料形成，例如Si、SiGe、Ge、GaAs、InSb、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、前述之組合或類似物。在第一層105為矽鍺的一特定實施例中，第二層107的材料例如為矽。然而，可將任何合適的材料組合用於第一層105和第二層107。
在一些實施例中，第二層107透過使用相似於用於形成第一層105的沉積技術磊晶成長於第一層105上。然而，第二層107可透過使用上述用於形成第一層105的任何合適的沉積技術或其他的合適技術形成。依據一些實施例，第二層107形成與第一層105相似的厚度。然而，第二層107也可形成不同於第一層105的厚度。依據一些實施例，第二層可形成至厚度在約4nm與約20nm之間，例如約10nm。然而，可使用任何合適的厚度。
當第二層107已形成於第一層105上方之後，重複沉積製程以形成在一系列交替的第一層105和第二層107的剩下材料層，直到形成多層堆疊物103的所期望最頂層。依據一些實施例，第一層105可形成相同或相似的第一厚度，且第二層107可形成至相同或相似的第一厚度。然而，第一層105可具有彼此不同的厚度，及/或第二層107可具有彼此不同的厚度，且任何厚度的組合可用於第一層105和第二層107。依據目前實施例，多層堆疊物103的最頂層形成為第二層107，然而，在其他實施例中，多層堆疊物103的最頂層形成為第一層105。此外，雖然本文揭露的實施例包括三個第一層105和三個第二層107，但是多層堆疊物103可具有任何合適數量層(例如奈米片)。舉例來說，多層堆疊物103可包括在2至10個奈米片的多個奈米片。在一些實施例中，多層堆疊物103可包括相同數量的第一層105和第二層107。然而，在其他實施例中，第一層105的數量可不同於第二層107的數量。依據一些實施例，多層堆疊物103可形成至第一高度H1在約24nm與約120nm之間，例如約60nm。然而，可使用任何合適的高度。
請參照第2A圖，其顯示依據一些實施例之製造全繞式閘極(GAA)裝置的中間步驟中多層結構100的圖案化製程的俯視圖。在一些實施例中，多層堆疊物103由可與基底101共同作用的半導體材料形成，以形成用於全繞式閘極(GAA)裝置的奈米結構(例如奈米片、奈米線或類似物)。依據一些實施例，圖案化製程包括在多層堆疊物103上方應用一個或多個遮罩，接著顯影並蝕刻光阻，以在多層堆疊物103上方形成遮罩。當形成遮罩之後，接著在蝕刻製程(例如非等向性蝕刻製程)期間使用遮罩，以將遮罩的圖案轉移至下方層，並在多層結構100中形成開口。
當開口已形成於多層結構100中之後，源極/汲極區201可形成於開口中。依據一些實施例，源極/汲極區201可透過使用以適用於形成所期望裝置的半導體材料的成長製程(例如選擇性磊晶製程)形成。舉例來說，在使用源極/汲極區201形成n型金屬氧化物半導體裝置的一實施例中，源極/汲極區201可為半導體材料，例如矽、矽磷、矽碳磷、前述之組合或類似物。依據一特定實施例，源極/汲極區201為矽。磊晶成長製程可使用前驅物，例如矽烷、二氯矽烷、鍺烷和類似物，且可持續約5分鐘至約120分鐘，例如約30分鐘。磊晶成長製程可持續至源極/汲極區201的半導體材料填充及/或過填充開口。依據一些實施例，當已完成磊晶成長製程之後，使用例如化學機械平坦化(chemical mechanical planarization，CMP)的製程移除開口之外的源極/汲極區201的半導體材料。然而，可使用任何其他合適的製程。
當已形成源極/汲極區201的材料之後，可透過植入合適的摻雜物，以在第一裝置區106的剩下部分中補充摻雜物，以將摻雜物植入源極/汲極區201中。舉例來說，可植入n型摻雜物以形成n型金屬氧化物場效電晶體(n-type metal oxide semiconductor field effect transistor，NMOSFET)裝置，n型摻雜物例如磷(P)、碳(C)、砷(As)、矽(Si)、銻(Sb)或類似物和前述之組合(SiP、SiC、SiPC、SiAs、Si、Sb等)。
在另一實施例中，可在源極/汲極區201的磊晶成長期間設置源極/汲極區201的摻雜物。舉例來說，在形成源極/汲極區201時，可原位設置磷。可使用任何合適製程在源極/汲極區201中設置摻雜物，且所有這些製程完全旨在被包含在實施例的範圍中。再者，可進行退火製程以活化源極/汲極區201中的摻雜物。在退火製程期間，源極/汲極區201的摻雜物可橫向地擴散至第二層107中。如此一來，輕摻雜汲極(lightly doped drain，LDD)區可形成於第一裝置區106的第二層107中。
依據一些實施例，源極/汲極區201形成有從源極/汲極區201的頂表面至源極/汲極區201的底表面的筆直側壁。如此一來，當源極/汲極區201從源極/汲極區201的底表面延伸至源極/汲極區201的頂表面時，源極/汲極區201將維持形狀(例如矩形、正方形、圓形等)。如此一來，源極/汲極區201可形成具有一致的第一長度L1在約10nm與約200nm之間，例如約40nm。然而，可使用任何合適的長度。再者，源極/汲極區201可以在相鄰的源極/汲極區201的長度之間的第一間距P1間隔開。依據一些實施例，第一間距P1可在約20nm與約150nm之間，例如約40nm，但是可使用任何合適的間距。依據一些實施例，源極/汲極區201可形成至第一寬度W1在約5nm 與約100nm之間，例如約20nm。然而，可使用任何合適的寬度。再者，源極/汲極區201可以在相鄰的源極/汲極區201的寬度之間的第二間距P2間隔開。依據一些實施例，第二間距P2可在約40nm與約180nm之間，例如約50nm，但是可使用任何合適的間距。
依據一些實施例，第2A圖更顯示切割通過多層結構100的第一切線A-A、第二切線B-B和第三切線C-C，且將在之後圖式中的討論中引用這些切線。特別來說，第一切線A-A在源極/汲極區201的長度方向中延伸通過三個源極/汲極區201。第二切線B-B在源極/汲極區201的寬度方向中延伸通過兩個源極/汲極區201。第三切線C-C在源極/汲極區201的寬度方向中延伸於兩組相鄰的源極/汲極區201之間。
第2B圖顯示沿第一切線A-A截取的多層結構100的剖面示意圖。第2B圖顯示三個源極/汲極區201延伸至基底101中。依據一些實施例，源極/汲極區201形成至第二高度H2在約40nm與約300nm之間，例如約100nm，但是可使用任何合適的高度。第2B圖更顯示源極/汲極區201延伸至基底101中以第一距離Dist1在多層堆疊物103下方。依據一些實施例，第一距離Dist1在約1nm與約100nm之間，例如約10nm。然而，可使用任何合適的距離。雖然源極/汲極區201在此實施例中皆形成至第二高度H2，但是源極/汲極區201也可形成為具有不同高度。舉例來說，第二裝置區108的源極/汲極區201可形成有著與第一裝置區106的源極/汲極區201不同的高度。
第2C圖顯示沿第二切線B-B截取的多層結構100的剖面示意圖。兩個源極/汲極區201皆位於第一裝置區106中。依據一些實施例，源極/汲極區201形成至第二高度H2，並延伸至基底101中以第一距離Dist1在多層堆疊物103下方。然而，可使用任何合適的高度和距離。
第2D圖顯示沿第三切線C-C的多層結構100的剖面示意圖。第2D圖顯示多層堆疊物103有著第2C圖的兩個源極/汲極區201，此兩個源極/汲極區201以虛線標示在示圖中隱藏。
第3A圖顯示依據一些實施例之製造全繞式閘極(GAA)裝置的中間階段時多層結構100的圖案化製程以及隔離區303的形成的俯視圖。圖案化製程用於形成多層結構100中的鰭301。依據一些實施例，使用兩列相鄰的源極/汲極區201將多層結構100中的兩個鰭301圖案化，以形成鰭301。依據一些實施例，第一厚度Th1在約5nm與約150nm之間，例如約20nm。
雖然第3A圖顯示將每列相鄰的源極/汲極區201圖案化為單一鰭，但在其他實施例中，可將每列相鄰的源極/汲極區201圖案化為兩個或多個鰭301。再者，任何合適數量列的相鄰源極/汲極區201可形成於多層結構100中，且每列可圖案化為任何合適數量的鰭301。下文中將參考後續圖式更詳細地討論鰭301的形成。
當已形成鰭301之後，多層堆疊物103的剩下部分定義了鰭301中的通道區305，通道區305透過源極/汲極區201隔開。通道區305被定義具有第二長度L2和第一厚度Th1。依據一些實施例，第二長度L2可在約5nm與約100nm之間，例如約10nm。然而，可使用任何合適的長度和任何合適的厚度。
當已形成鰭301之後，隔離區303形成於基底101上方並將鰭301彼此隔開。隔離區303可形成至第三寬度W3在約15nm與約150nm之間，例如約30nm，但是可使用任何合適的寬度。下文中將參考後續圖式更詳細地討論隔離區303的形成。
請參照第3B圖，此圖式顯示關於關於第二切線B-B上鰭301和隔離區303的形成的更多細節。在一實施例中，多層堆疊物103由可與基底101共同作用的半導體材料形成，以幫助形成用於全繞式閘極(GAA)裝置的奈米結構(例如奈米片、奈米線或類似物)。依據一些實施例，形成鰭301的圖案化製程包括在多層堆疊物103上方應用光阻，接著將光阻圖案化並顯影，以在多層堆疊物103上方形成遮罩。當形成遮罩之後，接著在蝕刻製程(例如非等向性蝕刻製程)期間使用遮罩，以將遮罩的圖案轉移至下方層，以在多層結構100中形成溝槽並定義鰭301，其中鰭301透過溝槽隔開。使用蝕刻製程以形成在多層結構100中有著第一深度D1的溝槽。依據一些實施例，第一深度D1在約20nm與約600nm之間，例如約100nm，但是可使用任何合適的深度。雖然並未於第3A和3B圖的俯視圖和剖面示意圖中具體顯示，但是第一層105、第二層107和基底101的一部分沿鰭301的側壁暴露，因為薄的條帶沿溝槽的第一深度D1交替地堆疊於多層結構100中。
此外，雖然已描述單一遮罩製程，但是此僅為顯示性並未旨在限制，因為全繞式閘極(GAA)裝置結構可透過任何合適的方法來圖案化。舉例來說，此結構可透過使用一個或多個光微影製程(包含雙重圖案化或多重圖案化製程)來圖案化。一般來說，雙重圖案化或多重圖案化製程結合了光微影和自對準製程，以創造具有較小間距的圖案，舉例來說，此圖案具有比使用單一直接光微影製程可獲得的間距更小的圖案。舉例來說，在一實施例中，犧牲層形成於基底上方並透過使用光微影製程圖案化。間隔物透過使用自對準製程形成於圖案化犧牲層旁邊。接著，移除犧牲層，且可接著使用剩下的間隔物將全繞式閘極裝置結構圖案化。
在一實施例中，透過在溝槽中沉積介電材料，形成隔離區303作為淺溝槽隔離區。依據一些實施例，用於形成隔離區303的介電材料可為例如氧化物材料(例如可流動氧化物)、高密度電漿(high-density plasma，HDP)氧化物或類似物。在選擇性清潔及將溝槽襯墊之後，介電材料可透過使用化學氣相沉積(CVD)方法(例如高深寬比製程(high aspect ratio process，HARP))、高密度電漿化學氣相沉積方法或其他合適的形成方法以填充或過填充鰭301周圍的區域來形成。
當緻密化之後，多餘的介電材料可透過合適的製程移除，例如化學機械研磨(chemical mechanical polishing，CMP)、蝕刻、前述之組合或類似方法。在一實施例中，移除製程也移除在鰭301上方的任何介電材料，使得介電材料的移除將鰭301的表面暴露於進一步的加工步驟。
當介電材料已沉積填充或過填充鰭301周圍的區域之後，可接著將介電材料從鰭301的表面凹陷，以形成隔離區303。可進行凹陷以暴露出與鰭301的頂表面相鄰之鰭301的側壁的至少一部分。介電材料可透過使用乾蝕刻來凹陷，此乾蝕刻可透過將鰭301的頂表面浸於對介電材料的材料有選擇性的蝕刻劑，但是可使用其他方法，例如反應性離子蝕刻、乾蝕刻、化學氧化物移除或乾化學清潔。依據一些實施例，隔離區303可形成至第四高度H4在約10nm與約300nm之間，例如約50nm。然而，任何合適的高度可用於第四高度H4。
第3B圖更顯示鰭301在隔離區303之上的暴露區域可為在隔離區303之上的第五高度H5。依據一些實施例，第五高度H5可為高度在約10nm與約300nm之間，例如約50nm。然而，任何合適的高度可用於第五高度H5。
然而，本領域技術人員將理解上述步驟可僅為用於填充及凹陷介電材料的整體製程流程的一部分。舉例來說，也可使用襯墊步驟、清潔步驟、退火步驟、間隙填充步驟、前述之組合或類似方法以形成介電材料。所有的潛在製程步驟完全旨在被包含在實施例的範圍中。
第4A圖顯示依據一些實施例之製造全繞式閘極(GAA)裝置的中間階段時鰭301中的通道區305上方的虛設閘極堆疊物401的形成的俯視圖。特別來說，第4A圖更顯示在鰭301的其中一者的長度方向中延伸通過三個源極/汲極區201和兩個虛設閘極堆疊物401的第一切線A-A。第二切線B-B延伸通過兩個源極/汲極區201，這兩個源極/汲極區201的每一者位於兩個鰭301的不同者中，且第二切線B-B位於虛設閘極堆疊物401之間。第三切線C-C延伸通過一個虛設閘極堆疊物401和兩個鰭301。第4A圖更顯示虛設閘極堆疊物401的第二硬遮罩409，下文中將參考後續圖式更詳細地討論第二硬遮罩409。
請參照第4B圖，此圖式更詳細地顯示參考第一切線A-A之虛設閘極堆疊物401的形成。特別來說，第4B圖顯示兩個虛設閘極堆疊物401形成於鰭301上方。每個虛設閘極堆疊物401位於第一裝置區106和第二裝置區108的其中一者中的通道區305的頂部上。
依據一些實施例，虛設閘極堆疊物401透過在鰭301上方初始形成虛設閘極介電質403來形成。在一實施例中，虛設閘極介電質403可透過熱氧化、化學氣相沉積、濺鍍或本領域技術人員已知並使用於形成閘極介電質的任何其他方法形成。取決於閘極介電質的技術，虛設閘極介電質403在頂部的厚度可不同於虛設閘極介電質403在側壁上的厚度。在一些實施例中，可透過沉積材料(例如矽)，接著將矽層氧化或氮化以形成介電質(例如二氧化矽或氮氧化矽)來形成虛設閘極介電質403。在這些實施例中，虛設閘極介電質403可形成至厚度在約3Å與約100Å之間的範圍中，例如約10Å。在其他實施例中，虛設閘極介電質403也可由高介電常數(high-k)材料形成，例如氧化鑭(La2 O3 )、氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、氮氧化鉿(HfON)或氧化鋯(ZrO2 )或前述之組合，且有著等效氧化物厚度在約0.5Å與約100Å之間，例如約10Å或更薄。此外，也可將二氧化矽、氮氧化矽及/或高介電常數材料用於虛設閘極介電質403。
當已形成虛設閘極介電質403之後，虛設閘極電極405可包括導電材料，且可選自包括多晶矽、W、Al、、Cu、AlCu、W、Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Co、Ni、前述之組合或類似物的群組。虛設閘極電極405可透過化學氣相沉積(CVD)、濺鍍或本領域技術人員已知並使用於沉積導電材料的其他技術來沉積。虛設閘極電極405的厚度可在約5Å與約500Å之間的範圍中。虛設閘極電極405的頂表面可具有非平坦頂表面，且可在將虛設閘極電極405圖案化或閘極蝕刻之前平坦化。在此階段，可將離子或不將離子引入虛設閘極電極405。離子可例如透過離子佈植技術引入。
當已形成虛設閘極電極405之後，可將虛設閘極介電質403和虛設閘極電極405圖案化。在一實施例中，可透過先在虛設閘極電極405上方形成第一硬遮罩407，並且在第一硬遮罩407上方形成第二硬遮罩409來進行圖案化。
依據一些實施例，第一硬遮罩407包括介電材料，例如氧化矽、氮化矽、氮化鈦、氮氧化矽、前述之組合或類似物。第一硬遮罩407可透過使用例如化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積或類似方法的製程形成。然而，可使用任何其他合適的材料和形成方法。第一硬遮罩407可形成至厚度在約20Å與約3000Å之間，例如約20Å。
依據一些實施例，第二硬遮罩409包括個別的介電材料，例如氮化矽、氧化矽、氮化鈦、氮氧化矽、前述之組合或類似物。第二硬遮罩409可透過使用例如化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積或類似方法的製程形成。然而，可使用任何其他合適的材料和形成方法。第二硬遮罩409可形成至厚度在約20Å與約3000Å之間，例如約20Å。
第4C圖更詳細地顯示參考第三切線C-C之虛設閘極堆疊物401的形成。特別來說，第4C圖顯示一個虛設閘極堆疊物401形成於兩個鰭301上方。虛設閘極介電質403沿鰭301的側壁和鰭301的頂部上方形成。虛設閘極電極405形成於鰭301上方並圍繞虛設閘極介電質403。第一硬遮罩407和第二硬遮罩409設置於虛設閘極電極405上方。
請參照第5A和5B圖，這些圖式分別顯示參考第一切線A-A和第二切線B-B的(頂部閘極間隙壁的)第一間隔層501的形成。依據一實施例，第一間隔層501透過在多層結構100上毯覆式沉積形成。如此一來，第一間隔層501沉積於虛設閘極堆疊物401的頂表面和側壁、源極/汲極區201的頂表面和側壁以及隔離區303的頂表面上方。依據一些實施例，第一間隔層501可包括介電材料，例如氧化矽(SiO2 )、氮氧化矽(SiON)、氮化矽(Si3 N4 )、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)，但是可使用任何合適的材料，例如有著介電常數值小於約4.0的低介電常數材料、前述之組合或類似物。第一間隔層501可透過使用例如化學氣相沉積(CVD)、電漿輔助化學氣相沉積、濺鍍、熱氧化或任何其他合適的方法形成。
當已形成第一間隔層501之後，可透過在第一間隔層501上方毯覆式沉積來形成選擇性的第二間隔層(未個別顯示)。選擇性的第二間隔層可透過任何適用於形成第一間隔層501的材料和方法來形成。
當形成第一間隔層501之後，可蝕刻第一間隔層501和(如果有形成的)選擇性第二間隔層，以將在虛設閘極堆疊物401和源極/汲極區201上的這些間隔層塑形。在一實施例中，第一間隔層501和選擇性的第二間隔層可透過使用非等向性蝕刻製程(例如乾蝕刻製程)(例如反應性離子蝕刻(reactive ion etching，RIE)製程)、等向性蝕刻製程(例如濕蝕刻製程)、前述之組合或類似方法來凹陷。在蝕刻製程期間，可進行初始蝕刻步驟以移除多層結構100的所有水平表面的第一間隔層501和(如果有形成)的選擇性第二間隔層的材料。如此一來，暴露出虛設閘極堆疊物401的頂部、源極/汲極區201的頂部以及隔離區303的頂部。
如果需要的話，在一些實施例中，可進行進一步的蝕刻步驟以將第一間隔層501和選擇性的第二間隔層的剩下部分凹陷。依據一些實施例，選擇性的第二間隔層的剩下部分可沿虛設閘極堆疊物401的垂直側壁凹陷，使得僅第一間隔層501沿虛設閘極堆疊物401的側壁保留。依據一些實施例，第一間隔層501的剩下部分和選擇性的第二間隔層的剩下部分可沿源極/汲極區201的垂直側壁凹陷，使得暴露出源極/汲極區201的垂直側壁的頂部，且源極/汲極區201的垂直側壁的底部仍被第一間隔層501和選擇性的第二間隔層覆蓋。
然而，雖然所描述的實施例使用一個或兩個介電間隔層，但是此僅為顯示性，並非限制於此。反之，可使用任何數量的間隔層以及沉積和移除製程的任何組合，且這些製程完全旨在被包含在實施例的範圍中。
請參照第6A圖，此圖式顯示參考第一切線A-A之接觸蝕刻停止層(contact etch stop layer，CESL)601和第一層間介電質(interlayer dielectric，ILD)603的形成。在一些實施例中，接觸蝕刻停止層601透過在第二硬遮罩409、第一間隔層501和源極/汲極區201的暴露表面上毯覆式沉積來形成。接觸蝕刻停止層601包括介電材料，例如氮化矽、氧化矽、氮氧化矽或類似物，此介電材料具有與第一層間介電質603不同的蝕刻速率。
當已形成接觸蝕刻停止層601之後，第一層間介電質603可形成作為在接觸蝕刻停止層601上方的塊狀材料層。依據一些實施例，第一層間介電質603包括介電材料，且透過使用合適的方法沉積，例如化學氣相沉積、電漿輔助化學氣相沉積(plasma-enhanced CVD，PECVD)或可流動化學氣相沉積(flowable chemical vapor deposition，FCVD)，但是也可使用其他製程，例如低壓化學氣相沉積(LPCVD)。第一層間介電質603可透過使用例如二氧化矽、低介電常數材料(例如具有低於二氧化矽的介電常數的材料，例如氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、未摻雜矽酸鹽玻璃(undoped silicate glass，USG)、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)、有機矽酸鹽玻璃(organosilicate glasses，OSG)、SiOx Cy ) 、旋塗玻璃、旋塗聚合物、矽碳材料、前述之化合物、前述之複合物、類似物或前述之組合的材料沉積，但是可使用任何合適的介電質。
第6B圖顯示參考第二切線B-B之在第一裝置區106中接觸蝕刻停止層601和第一層間介電質603的沉積。特別來說，第6B圖顯示接觸蝕刻停止層601沉積於源極/汲極區201、第一間隔層501和隔離區303的暴露表面上方。第一層間介電質603沉積於接觸蝕刻停止層601的輪廓表面上方。
第6C圖顯示參考第三切線C-C之接觸蝕刻停止層601和第一層間介電質603的沉積。依據一些實施例，接觸蝕刻停止層601和上方層的第一層間介電質603設置於第二硬遮罩409的頂部上方。
請參照第7A圖，此圖式顯示當已沉積第一層間介電質603之後的平坦化製程。依據一些實施例，第一層間介電質603可與第一間隔層501透過使用平坦化製程(例如化學機械研磨製程)來平坦化，但是可使用任何合適的製程。此外，平坦化製程也可移除第二硬遮罩409，而停止於第一硬遮罩407上。當已完成平坦化製程之後，可移除第一硬遮罩407和虛設閘極電極405以暴露出虛設閘極介電質403。在一實施例中，第一硬遮罩407可透過使用蝕刻製程或平坦化製程(例如接續之前的化學機械研磨製程)移除，以移除第一硬遮罩407的材料。然而，可使用任何適用於移除第一硬遮罩407的方法，以暴露出虛設閘極電極405的材料。
當已暴露出虛設閘極電極405之後，可移除虛設閘極電極405以暴露出第一裝置區106及/或第二裝置區108中的虛設閘極介電質403。在一實施例中，虛設閘極電極405可透過使用例如一個或多濕蝕刻製程或乾蝕刻製程來移除，這些蝕刻製程使用對虛設閘極電極405的材料有選擇性的蝕刻劑。然而，可使用任何合適的移除製程。
第7B圖顯示參考第三切線C-C之在通道區305上方的第一硬遮罩407和虛設閘極電極405的平坦化製程以及移除。特別來說，在上述的平坦化製程或蝕刻製程期間移除第一層間介電質603、接觸蝕刻停止層601、第二硬遮罩409、第一硬遮罩407和虛設閘極電極405。如此一來，虛設閘極介電質403暴露於第一裝置區106的通道區305中。
第8A和8B圖顯示依據一些實施例之虛設閘極介電質403的移除以及通道區305中的線釋放製程。特別來說，第8A圖顯示參考第一切線A-A之第一裝置區106和第二裝置區108中的線釋放製程，第8B圖顯示參考第三切線C-C之第一裝置區106中的線釋放製程。線釋放製程步驟也可被稱為片釋放製程步驟、片形成製程步驟、奈米片形成製程步驟或線形成製程步驟。
當已暴露出虛設閘極介電質403之後，可移除在第一裝置區106和第二裝置區108中的虛設閘極介電質403。在一實施例中，虛設閘極介電質403可透過使用例如濕蝕刻製程移除，但是可使用任何合適的蝕刻製程。
第8A和8B圖更顯示當已移除虛設閘極介電質403(此步驟也暴露出第一層105的側面)之後，可移除第一裝置區106及/或第二裝置區108中基底101與第二層107之間以及第二層107之間的第一層105。在一實施例中，第一層105可透過使用濕蝕刻製程移除，此濕蝕刻製程選擇性地移除第一層105的材料(例如矽鍺(SiGe))而不顯著地移除基底101的材料和第二層107的材料(例如矽(Si))。然而，可使用任何合適的移除製程。在一實施例中，可使用例如高溫HCl的蝕刻劑。此外，濕蝕刻製程可在溫度在約400°C與約600°C之間進行，例如約560°C，且持續時間在約100秒與約600秒之間，例如約300秒。然而，可使用任何合適的蝕刻劑、製程參數和時間。
透過移除第一層105的材料，第二層107的材料(在第8A圖中以奈米結構801重新標註)在第一裝置區106及/或第二裝置區108中形成為奈米結構801的堆疊物，奈米結構801彼此隔開。奈米結構801的堆疊物包括在第一裝置區106及/或第二裝置區108中的兩側源極/汲極區201之間延伸的通道區305。在一實施例中，奈米結構801形成為具有與第二層107的原始厚度相同或較薄的厚度。
第8A圖更顯示奈米結構801沿第一切線A-A在鰭310內的相鄰源極/汲極區201之間橫跨第二距離Dist2。奈米結構801的第二距離Dist2可代表通道區305中的通道長度。依據一些實施例，第二距離Dist2在約5nm與約100nm之間，例如約10nm。然而，可使用任何合適的距離。此外，第一裝置區106和第二裝置區108的奈米結構801可沿鰭301的第一切線A-A在源極/汲極區201的最外部的界面之間橫跨第三距離Dist3。依據一些實施例，第三距離Dist3在約10nm與約300nm之間，例如約30nm。然而，可使用任何合適的距離。源極/汲極區201也支撐奈米結構801並有助於防止奈米片在線釋放製程步驟期間崩塌。
此外，雖然第8A圖顯示堆疊物中形成三個奈米結構801，但是任何數量的奈米結構801可由在多層堆疊物103中提供的第二層107形成。舉例來說，多層堆疊物103可形成包含任何數量的第一層105和任何數量的第二層107。如此一來，包括較少第一層105和較少第二層107的多層堆疊物103，在移除第一層105之後，在堆疊物中形成一個或兩個奈米結構801。相對地，包括許多第一層105和許多第二層107的多層堆疊物103，在移除第一層105之後，在堆疊物中形成四個或更多的奈米結構801。
第8B圖顯示沿第三切線C-C之第一裝置區106的剖面示意圖。如圖所示，隨著虛設閘極介電質403的移除，暴露出第二層107(在第8B圖中以奈米結構801重新標註)的側面。如此一來，第一層105(如第7A圖所示)可暴露於蝕刻劑，並從基底101與第二層107之間以及第二層107之間移除，以在第一裝置區106及/或第二裝置區108中形成奈米結構801。第8B圖更顯示奈米結構801的第四距離Dist4。第四距離Dist4可代表通道區305中的通道寬度。依據一些實施例，第四距離Dist4在約5nm與約100nm之間，例如約10nm。然而，可使用任何合適的距離。
第9A和9B圖顯示依據一些實施例之閘極介電質901和閘極接點903的形成。特別來說，第9A圖顯示參考通過第一裝置區106和第二裝置區108的通道區305的第一切線A-A的閘極介電質901和閘極接點903的形成，且第9B圖顯示參考通過第一裝置區106的通道區305的第三切線C-C的閘極介電質901和閘極接點903的形成。
依據一些實施例，當已暴露出奈米結構801之後，閘極介電質901可形成於奈米結構801周圍。在一些實施例中，在形成閘極介電質901之前，選擇性的第一界面層(未個別顯示)可形成於奈米結構801周圍。在一些實施例中，第一界面層包括緩衝材料，例如氧化矽，但是可使用任何合適的材料。第一界面層可透過使用例如化學氣相沉積、物理氣相沉積或甚至氧化的製程形成於奈米結構801周圍至厚度在約1Å與約20Å之間，例如約9Å。然而，可使用任何合適的製程或厚度。再者，依據一些實施例，閘極介電質901在源極/汲極區201之間的寬度可等於第二距離Dist2。依據一些實施例，閘極介電質901與奈米結構801之間的界面可等於通道區305的通道長度。
在一實施例中，閘極介電質901包括高介電常數材料(例如介電常數值＞=9)，例如Ta2 O5 、Al2 O3 、Hf氧化物、Ta氧化物、Ti氧化物、Zr氧化物、Al氧化物、La氧化物(例如HfO2 、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO)、前述之組合或類似物，且透過例如原子層沉積、化學氣相沉積或類似方法的製程沉積。在一些實施例中，閘極介電質901包括在形成含金屬高介電常數(例如介電常數值＞13)介電材料之前先形成之摻雜氮的氧化物介電質。閘極介電質901可沉積至厚度在約1nm與約3nm之間，但是可使用任何合適的材料和厚度。如第9A和9B圖所示，閘極介電質901環繞並將奈米結構801隔開，進而形成在第一裝置區106和第二裝置區108的鰭301中的通道的堆疊物。
此外，在一些實施例中，第一界面層及/或閘極介電質901物理接觸源極/汲極區201。特別來說，形成第一界面層及/或閘極介電質901，而不需要在奈米結構801之間形成額外間隙壁。沒有這些間隙壁，可簡化整體製程並使製程更有效率。如第9A圖所示，在堆疊物中的每個奈米結構801延伸於相鄰源極/汲極區201之間，且閘極介電質901直接接觸源極/汲極區201。如第9B圖所示，每個閘極介電質901圍繞堆疊物中的每個奈米結構801。
第9A和9B圖更顯示閘極接點903形成以圍繞第一裝置區106及/或第二裝置區108中的奈米結構801。在一實施例中，閘極接點903透過使用多層形成，每一層透過使用高度順應性沉積製程依序地鄰接彼此沉積，高度順應性沉積製程例如原子層沉積，但是可使用任何合適的沉積製程。依據一些實施例中，閘極接點903可包括蓋層、阻障層、n型金屬功函數層、p型金屬功函數層和填充材料。再者，如第9B圖所示，閘極接點903在閘極介電質901上方並圍繞閘極介電質901，而閘極介電質901圍繞每個奈米結構801。
蓋層可形成與閘極介電質901相鄰，且可由金屬材料(例如TaN、Ti、TiAlN、TiAl、Pt、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ru、Mo、WN)、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、前述之組合或類似物形成。金屬材料可透過使用例如原子層沉積、化學氣相沉積或類似方法的沉積製程來沉積，但是可使用任何合適的沉積製程。
阻障層可形成與蓋層相鄰，且可由不同於蓋層的材料形成。舉例來說，阻障層可由一層或多層的材料形成，例如一層或多層的金屬材料，例如TiN、TaN、Ti、TiAlN、TiAl、Pt、TaC、TaCN、TaSiN、Mn、Zr、Ru、Mo、WN、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、前述之組合或類似物。阻障層可透過使用例如原子層沉積、化學氣相沉積或類似方法的沉積製程來沉積，但是可使用任何合適的沉積製程。
n型金屬功函數層可形成與阻障層相鄰。在一實施例中，n型金屬功函數層為例如W、Cu、AlCu、TiAlC、TiAlN、TiAl、Pt、Ti、TiN、Ta、TaN、Co、Ni、Ag、Al、TaAl、TaAlC、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或前述之組合的材料。舉例來說，n型金屬功函數層可透過使用原子層沉積(ALD)製程、化學氣相沉積製程或類似方法來沉積。然而，可使用任何合適的材料和製程來形成n型金屬功函數層。
p型金屬功函數層可形成與n型金屬功函數層相鄰。在一實施例中，p型金屬功函數層可由金屬材料形成，例如W、Al、Cu、TiN、Ti、TiAlN、TiAl、Pt、Ta、TaN、Co、Ni、TaC、TaCN、TaSiN、TaSi2 、NiSi2 、Mn、Zr、ZrSi2 、TaN、Ru、AlCu、Mo、MoSi2 、WN、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、前述之組合或類似物。此外，p型金屬功函數層可透過使用例如原子層沉積、化學氣相沉積或類似方法的沉積製程來沉積，但是可使用任何合適的沉積製程。
當已形成p型金屬功函數層之後，沉積填充材料以填充開口的剩下部分。在一實施例中，填充材料可為鎢、Al、Cu、AlCu、W、Ti、TiAlN、TiAl、Pt、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Co、Ni、前述之組合或類似物，且可透過使用例如鍍覆、化學氣相沉積、原子層沉積、物理氣相沉積、前述之組合或類似方法的沉積製程形成。然而，可使用任何合適的材料。
依據一些實施例，在第一裝置區106和第二裝置區108中的閘極接點903中的一層或多層可在相同的一系列步驟中形成。舉例來說，閘極接點903中的蓋層和阻障層可同時形成，而其他層(例如n型金屬功函數層和p型金屬功函數層可彼此獨立形成及/或圖案化)。可使用任何合適的沉積和移除來形成第一裝置區106和第二裝置區108中的閘極接點903。
當已填充了移除虛設閘極電極405所留下的開口之後，可將在第一裝置區106和第二裝置區108中的閘極接點903的材料平坦化，以移除虛設閘極電極405所留下的開口之外的任何材料。在一特定的實施例中，此移除可透過使用平坦化製程(例如化學機械研磨)來進行。然而，可使用任何合適的平坦化和移除製程。
請參照第10A-10C圖，這些圖式顯示依據一些實施例之閘極接點903的凹陷以及介電蓋層1001的沉積。當已形成閘極接點903之後，可將閘極接點903和閘極介電質901的材料凹陷至第一層間介電質603的平坦化表面以下。當凹陷之後，可在凹口中形成介電蓋層1001，接著以第一層間介電質603將介電蓋層1001平坦化。在一實施例中，介電蓋層1001可為介電材料(例如氮化矽層或高介電常數介電層)，且透過使用例如化學氣相沉積、原子層沉積、物理氣相沉積、前述之組合或類似方法的沉積製程形成。當已形成介電蓋層1001之後，介電蓋層1001可透過使用平坦化製程(例如化學機械研磨製程)來平坦化。依據一些實施例，第一間隔層501及/或接觸蝕刻停止層601可沿閘極介電質901和閘極接點903凹陷。在這些實施例中，介電蓋層1001形成於第一間隔層501和接觸蝕刻停止層601以及閘極介電質901和閘極接點903的頂部上方。
第10A-10C圖更顯示第二層間介電質1003可透過在第一裝置區106和第二裝置區108上方沉積介電材料來形成。第二層間介電質1003可透過上述適用於形成第一層間介電質603的任何製程和材料來形成並平坦化。
繼續至第11A和11B圖，這些圖式顯示依據一些實施例之源極/汲極接點1101的形成。在一些實施例中，用於在第一裝置區106中形成源極/汲極接點1101的步驟與在第二裝置區108中形成源極/汲極接點1101的步驟分別進行，但是可一起進行一些或所有的步驟。
在形成源極/汲極接點1101的初始步驟中，蝕刻第二層間介電質1003、第一層間介電質603和接觸蝕刻停止層601以形成在源極/汲極區201上方並暴露出源極/汲極區201的表面的開口。這些開口可透過使用非等向性蝕刻製程形成，例如反應性離子蝕刻(RIE)製程、中子束蝕刻(neutral beam etch，NBE)或類似方法。在一些實施例中，可使用第一蝕刻製程蝕刻通過第二層間介電質1003和第一層間介電質603的開口，接著可使用第二蝕刻製程蝕刻通過接觸蝕刻停止層601的開口。可在第二層間介電質1003上方形成遮罩(例如光阻)並將遮罩圖案化，以遮蔽第二層間介電質1003免於第一蝕刻製程和第二蝕刻製程的部分。
依據一些實施例，保護層1103可沿在第二層間介電質1003、第一層間介電質603和接觸蝕刻停止層601中的開口的側壁形成。在一些實施例中，在第二層間介電質1003上方和開口中可沉積介電材料作為順應層，使得介電材料順應於源極/汲極區201的暴露表面以及沿開口的側壁。此介電材料的順應層可透過熱氧化或透過化學氣相沉積(CVD)、原子層沉積(ALD)或類似方法沉積，且可由氧化矽、氮化矽、氮氧化矽或類似物形成。當形成介電材料之後，可使用合適的蝕刻製程(例如非等向性蝕刻(例如乾蝕刻製程)或類似方法)來蝕刻介電材料的順應層，以移除第二層間介電質1003的頂表面上的介電材料並重新暴露出開口中的源極/汲極區201。如第11A和11B圖所示，介電材料的剩下部分沿開口的側壁形成保護層1103。
依據一些實施例，蝕刻源極/汲極區201的材料以延伸開口至源極/汲極區201中。在一些實施例中，源極/汲極區201可透過非等向性蝕刻製程(例如反應性離子蝕刻(RIE)、中子束蝕刻(NBE)或類似方法)蝕刻。源極/汲極區201可透過不同於用於蝕刻第一層間介電質603、第二層間介電質1003和接觸蝕刻停止層601的蝕刻製程之迭代蝕刻製程來蝕刻。
第11A和11B圖更顯示依據一些實施例之矽化物接點1105的形成，以降低源極/汲極接點1101的蕭特機能障高度(Schottky barrier height)。在一些實施例中，矽化物接點1105透過使用例如鈦、鎳、鈷或鉺的材料形成。然而，也可使用其他金屬，例如鉑、鈀和類似物。可透過合適金屬層的毯覆式沉積，接著退火導致金屬與源極/汲極區201的下方暴露矽反應來進行矽化。接著，例如以選擇性蝕刻製程來移除未反應的金屬。矽化物接點1105的厚度可在約5nm與約50nm之間。然而，可使用任何合適的厚度。
在一實施例中，源極/汲極接點1101可為導電材料，例如Al、Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi、前述之組合或類似物，但是可使用任何合適的材料透過使用沉積製程沉積至開口中，以填充及/或過填充開口，沉積製程例如濺鍍、化學氣相沉積、電鍍、無電電鍍或類似方法。當填充或過填充開口之後，可透過使用平坦化製程(例如化學機械研磨(CMP))移除開口之外的任何沉積材料。然而，可使用任何合適的材料和形成製程。
此外，依據一些實施例，第11A圖更顯示在第一裝置區106與第二裝置區108之間可共用一些源極/汲極區201。再者，共用的源極/汲極區201可透過一個源極/汲極接點1101和一個矽化物接點1105電性連接，以用於外部連接。依據一些實施例，第11B圖更顯示在第一裝置區106中的源極/汲極接點1101的尺寸為橫跨於第一裝置區106中的兩個源極/汲極區201之間並電性連接此兩個源極/汲極區201。矽化物接點1105形成於每個源極/汲極區201的界面處。然而，在一些其他實施例中，個別的源極/汲極接點1101和個別的矽化物接點1105可形成至每個源極/汲極區201。
請參照第12A和12B圖，這些圖式顯示依據一些實施例之導電插塞1201形成至半導體裝置1200的源極/汲極接點1101和閘極接點903。依據一些實施例，半導體裝置1200可為全繞式閘極(GAA)裝置。然而，也可使用其他合適的裝置。可透過先在第一裝置區106和第二裝置區108的第二層間介電質1003和源極/汲極接點1101上方形成第三層間介電質1203。第三層間介電質1203可透過使用上述適用於形成及平坦化第一層間介電質603的任何材料和方法來形成。
此外，在形成第三層間介電質1203之後，導電插塞1201可形成通過第三層間介電質1203和介電蓋層1001，以提供電性連接。在一實施例中，可透過使用例如遮罩和蝕刻製程先在源極/汲極接點1101上方形成通過第三層間介電質1203的第一開口，以及在閘極接點903上方形成通過第二層間介電質1003和通過介電蓋層1001的第二開口。當已形成開口之後，導電材料(例如銅)可透過使用沉積製程(例如鍍覆、化學氣相沉積、濺鍍、前述之組合或類似方法)來沉積以填充及/或過填充開口。接著，可使用例如平坦化製程(例如化學機械研磨或類似方法)以移除多餘的材料。
可使用取代多晶矽閘極(replacement polysilicon gate，RPG)迴圈製程或多重圖案化閘極(multi patterning gate，MPG)迴圈製程，以將鰭式場效電晶體閘極電極圖案化。多晶矽閘極或多重圖案化閘極迴圈可由於不期望地降低閘極高度而不利地損壞閘極。在傳統的奈米片鰭式場效電晶體製程中，在奈米片之前形成源極/汲極磊晶層以防止奈米片崩塌，此崩塌可降低光學臨界尺寸(optical critical-dimension，OCD)測量的準確性。源極/汲極磊晶層之前的測試圖案可用於取代多晶矽閘極迴圈和多重圖案化閘極迴圈，以控制閘極高度和偏壓電壓(Vt)。本發明實施例提供一個或多個以下優點。依據一些實施例，源極/汲極區201形成為矽的同質塊。再者，源極/汲極區201在形成鰭301之前形成。在線釋放製程以及通道區305中的奈米結構801的進一步加工期間，源極/汲極區201提供奈米結構801支撐。如此一來，可防止不期望的奈米結構的801的破壞(例如由於線釋放製程期間的奈米片倒塌)，即使實施例中奈米結構801橫跨距離大於30nm。再者，(例如使用在線光學臨界尺寸(OCD)監測)可在形成期間達到奈米結構801的臨界尺寸的高度精準測量，而在源極/汲極磊晶成長製程期間的後續變化引起很小甚至沒有干擾。如此一來，可使用這些高度精準的臨界尺寸來幫助控制製程參數(例如偏壓電壓(Vt)、蝕刻參數、蝕刻時間及/或類似物)，以控制奈米結構801的形成(例如線釋放期間)及/或控制在閘極介電質901和閘極接點903的形成期間的閘極高度。再者，這些臨界尺寸也可用作回饋，以改善製程配方並保持一批後續形成的晶圓的製造一致性。此外，本文描述的製程可整合至其他製造過程(例如用於p型金屬氧化物半導體的蝕刻和成長製程以及其他蝕刻和成長製程)，使得整體的製造過程不需要額外的成本。因此，本發明實施例提供在取代多晶矽閘極迴圈和多重圖案化閘極迴圈中穩健的光學臨界尺寸模型，而沒有來自源極/汲極磊晶製程變化的干擾。
依據一實施例，方法包含:在基底上方形成多層堆疊物，多層堆疊物包括第一層、在第一層上方的第二層、在第二層上方的第三層和在第三層上方的第四層，第一層和第三層包括第一半導體材料，且第二層和第四層包括第二半導體材料；在多層堆疊物中蝕刻第一開口，第一開口暴露出基底；在第一開口中形成第一源極/汲極區；在形成第一源極/汲極區之後，從多層堆疊物蝕刻出鰭；從鰭移除第一層和第三層；以及形成閘極結構以圍繞第二層和第四層。在一實施例中，形成第一源極/汲極區的步驟更包括在第一開口中沉積第二半導體材料。在一實施例中，第二半導體材料為矽。在一實施例中，在形成閘極結構的步驟中，閘極結構物理接觸第一源極/汲極區。在一實施例中，第一源極/汲極區在俯視圖中的形狀為矩形。在一實施例中，形成第一源極/汲極區的步驟包括磊晶成長第一源極/汲極區。在一實施例中，第一源極/汲極區具有第一寬度，且鰭具有第一寬度。
依據另一實施例，方法包含:在多層結構中形成第一開口；在第一開口中形成第一源極/汲極區；在形成第一源極/汲極區之後，蝕刻多層結構以形成鰭；對鰭進行線釋放製程，以形成複數個奈米結構；以及在進行線釋放製程之後，在複數個奈米結構的每一者周圍沉積閘極結構。在一實施例中，形成第一源極/汲極區的步驟包括在第一開口中沉積矽材料。在一實施例中，線釋放製程包括使用選擇性蝕刻製程以從鰭移除第一半導體材料，第一半導體材料不同於多層結構的每個剩下層的半導體材料。在一實施例中，第一源極/汲極區具有從第一源極/汲極區的頂部至第一源極/汲極區的底部的筆直側壁。在一實施例中，鰭具有第一寬度，且第一源極/汲極區具有第一寬度。在一實施例中，第一源極/汲極區包括第一材料，且複數個奈米結構包括第一材料。在一實施例中，此方法更包含在蝕刻多層結構之後，形成與第一源極/汲極區相鄰的隔離區。
依據另一實施例，半導體裝置包含:第一源極/汲極區；第二源極/汲極區；奈米結構的堆疊物，在奈米結構的堆疊物中的每個奈米結構延伸於第一源極/汲極區與第二源極/汲極區之間；閘極介電層，圍繞奈米結構的堆疊物中的每個奈米結構，其中閘極介電層直接物理接觸第一源極/汲極區和第二源極/汲極區；以及閘極接點，圍繞閘極介電層。在一實施例中，第一源極/汲極區和第二源極/汲極區為矽。在一實施例中，第一源極/汲極區與第二源極/汲極區之間的距離為至少30nm。在一實施例中，第一源極/汲極區具有從第一源極/汲極區的頂部至第一源極/汲極區的底部的筆直側壁。在一實施例中，第一源極/汲極區在俯視圖中的形狀為矩形。在一實施例中，奈米結構的堆疊物具有第一寬度，且第一源極/汲極區具有第一寬度。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
100:多層結構 101:基底 103:多層堆疊物 105:第一層 106:第一裝置區 107:第二層 108:第二裝置區 201:源極/汲極區 301:鰭 303:隔離區 305:通道區 401:虛設閘極堆疊物 403:虛設閘極介電質 405:虛設閘極電極 407:第一硬遮罩 409:第二硬遮罩 501:第一間隔層 601:接觸蝕刻停止層 603:第一層間介電質 801:奈米結構 901:閘極介電質 903:閘極接點 1001:介電蓋層 1003:第二層間介電質 1101:源極/汲極接點 1103:保護層 1105:矽化物接點 1200:半導體裝置 1201:導電插塞 1203:第三層間介電質 D1:第一深度 Dist1:第一距離 Dist2:第二距離 Dist3:第三距離 Dist4:第四距離 H1:第一高度 H2:第二高度 H4:第四高度 H5:第五高度 L1:第一長度 L2:第二長度 P1:第一間距 P2:第二間距 W1:第一寬度 W3:第三寬度 TH1:第一厚度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1圖顯示依據一些實施例之形成半導體裝置的中間步驟中的多層結構的形成。 第2A-2D圖顯示依據一些實施例之多層結構中的源極/汲極區的形成。 第3A-3B圖顯示依據一些實施例之多層結構中的鰭和隔離區的形成。 第4A-4C圖顯示依據一些實施例之多層結構的通道區上方的虛設閘極堆疊物的形成。 第5A和5B圖顯示依據一些實施例之與多層結構的虛設閘極堆疊物和源極/汲極區相鄰的間隙壁的形成。 第6A-6C圖顯示依據一些實施例之多層結構上方的接觸蝕刻停止層和第一層間介電質的形成。 第7A和7B圖顯示依據一些實施例之多層結構上方的虛設閘極堆疊物的移除。 第8A和8B圖顯示依據一些實施例之對多層結構進行線釋放製程(wire-release process)。 第9A和9B圖顯示依據一些實施例之在多層結構的通道區上方的閘極介電質和閘極接點的形成。 第10A-10C、11A、11B、12A、12B圖顯示依據一些實施例之半導體裝置1200的源極/汲極接點和導電插塞的形成步驟。
101:基底
106:第一裝置區
303:隔離區
305:通道區
801:奈米結構
901:閘極介電質
903:閘極接點
1001:介電蓋層
1003:第二層間介電質
1200:半導體裝置
1201:導電插塞
1203:第三層間介電質

Claims (9)

  1. 一種半導體裝置的製造方法，包括：在一基底上方形成一多層堆疊物，該多層堆疊物包括一第一層、在該第一層上方的一第二層、在該第二層上方的一第三層和在該第三層上方的一第四層，該第一層和該第三層包括一第一半導體材料，且該第二層和該第四層包括一第二半導體材料；在該多層堆疊物中蝕刻一第一開口，該第一開口暴露出該基底；在該第一開口中形成一第一源極/汲極區；在形成該第一源極/汲極區之後，從該多層堆疊物蝕刻出一鰭；從該鰭移除該第一層和該第三層；以及形成一閘極結構以圍繞該第二層和該第四層。
  2. 如請求項1之半導體裝置的製造方法，其中形成該第一源極/汲極區的步驟更包括在該第一開口中沉積該第二半導體材料。
  3. 如請求項1或2之半導體裝置的製造方法，其中在形成該閘極結構的步驟中，該閘極結構物理接觸該第一源極/汲極區。
  4. 如請求項1或2之半導體裝置的製造方法，其中形成該第一源極/汲極區的步驟包括磊晶成長該第一源極/汲極區。
  5. 一種半導體裝置的製造方法，包括：在一多層結構中形成一第一開口；在該第一開口中形成一第一源極/汲極區；在形成該第一源極/汲極區之後，蝕刻該多層結構以形成一鰭；對該鰭進行一線釋放製程，以形成複數個奈米結構；以及 在進行該線釋放製程之後，在該複數個奈米結構的每一者周圍沉積一閘極結構。
  6. 如請求項5之半導體裝置的製造方法，其中該線釋放製程包括使用一選擇性蝕刻製程以從該鰭移除一第一半導體材料，該第一半導體材料不同於該多層結構的每個剩下層的半導體材料。
  7. 如請求項5或6之半導體裝置的製造方法，更包括在蝕刻該多層結構之後，形成與該第一源極/汲極區相鄰的一隔離區。
  8. 一種半導體裝置，包括：一第一源極/汲極區，其中該第一源極/汲極區具有從該第一源極/汲極區的頂部至該第一源極/汲極區的底部的一筆直側壁；一第二源極/汲極區；一奈米結構的堆疊物，在該奈米結構的堆疊物中的每個奈米結構延伸於該第一源極/汲極區與該第二源極/汲極區之間；一閘極介電層，圍繞該奈米結構的堆疊物中的每個奈米結構，其中該閘極介電層直接物理接觸該第一源極/汲極區和該第二源極/汲極區；以及一閘極接點，圍繞該閘極介電層。
  9. 如請求項8之半導體裝置，其中該奈米結構的堆疊物具有一第一寬度，且該第一源極/汲極區具有該第一寬度。
TW109137050A 2019-10-29 2020-10-26 半導體裝置及其製造方法 TWI772935B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962927364P 2019-10-29 2019-10-29
US62/927,364 2019-10-29
US16/945,224 2020-07-31
US16/945,224 US11658245B2 (en) 2019-10-29 2020-07-31 Semiconductor device and method of manufacturing

Publications (2)

Publication Number Publication Date
TW202117820A TW202117820A (zh) 2021-05-01
TWI772935B true TWI772935B (zh) 2022-08-01

Family

ID=75587191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137050A TWI772935B (zh) 2019-10-29 2020-10-26 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US11658245B2 (zh)
CN (1) CN112750781A (zh)
TW (1) TWI772935B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778768B1 (en) * 2013-03-12 2014-07-15 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with epitixially grown source and drain
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
EP2335285B1 (en) * 2009-02-17 2016-03-16 International Business Machines Corporation Nanowire mesh device and method of fabricating same
TW201719901A (zh) * 2015-09-10 2017-06-01 英特爾股份有限公司 具有腔間隔物的半導體奈米線裝置及用於半導體奈米線裝置的腔間隔物的製造方法
US9711414B2 (en) * 2014-10-21 2017-07-18 Samsung Electronics Co., Ltd. Strained stacked nanosheet FETS and/or quantum well stacked nanosheet
US9905643B1 (en) * 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
TW201828327A (zh) * 2016-10-24 2018-08-01 三星電子股份有限公司 具有堆疊式類奈米線通道的場效電晶體及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654443B1 (ko) * 2011-12-23 2016-09-05 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102415328B1 (ko) * 2015-12-03 2022-06-30 삼성전자주식회사 전기적 특성을 개선할 수 있는 에스램 소자 및 이를 포함하는 로직 소자
KR102409962B1 (ko) * 2015-12-16 2022-06-16 삼성전자주식회사 반도체 장치
US10121870B1 (en) * 2017-08-31 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with strain-relaxed buffer
US11482457B2 (en) * 2017-09-22 2022-10-25 Intel Corporation Substrate defect blocking layers for strained channel semiconductor devices
US10546957B2 (en) * 2018-01-11 2020-01-28 International Business Machines Corporation Nanosheet FET including all-around source/drain contact
US11081404B2 (en) * 2019-05-01 2021-08-03 International Business Machines Corporation Source/drain for gate-all-around devices
US11049774B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid source drain regions formed based on same Fin and methods forming same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2335285B1 (en) * 2009-02-17 2016-03-16 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US8778768B1 (en) * 2013-03-12 2014-07-15 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with epitixially grown source and drain
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
US9711414B2 (en) * 2014-10-21 2017-07-18 Samsung Electronics Co., Ltd. Strained stacked nanosheet FETS and/or quantum well stacked nanosheet
TW201719901A (zh) * 2015-09-10 2017-06-01 英特爾股份有限公司 具有腔間隔物的半導體奈米線裝置及用於半導體奈米線裝置的腔間隔物的製造方法
US9905643B1 (en) * 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
TW201828327A (zh) * 2016-10-24 2018-08-01 三星電子股份有限公司 具有堆疊式類奈米線通道的場效電晶體及其製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
2019 Silicon Nanoelectronics Workshop (SNW), Jun. *

Also Published As

Publication number Publication date
US20220359766A1 (en) 2022-11-10
US11658245B2 (en) 2023-05-23
US20210126134A1 (en) 2021-04-29
TW202117820A (zh) 2021-05-01
CN112750781A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
US11915946B2 (en) Semiconductor devices and methods of manufacturing
US11367782B2 (en) Semiconductor manufacturing
KR102341589B1 (ko) 반도체 디바이스 및 방법
US20180145131A1 (en) Semiconductor Device and Method
US11462614B2 (en) Semiconductor devices and methods of manufacturing
US11031298B2 (en) Semiconductor device and method
US11450754B2 (en) Semiconductor devices and methods of manufacture
US20180175171A1 (en) Method of fabricating a semiconductor device
US11610977B2 (en) Methods of forming nano-sheet-based devices having inner spacer structures with different widths
US20210175345A1 (en) Self-Aligned Inner Spacer on Gate-All-Around Structure and Methods of Forming the Same
TWI662602B (zh) 半導體裝置及其形成方法
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
TWI780649B (zh) 半導體裝置及其形成方法
US11227917B1 (en) Nano-sheet-based devices with asymmetric source and drain configurations
TW202240897A (zh) 半導體裝置及其製造方法
TWI772935B (zh) 半導體裝置及其製造方法
US20230137528A1 (en) Multigate Device Structure with Stepwise Isolation Features and Method Making the Same
US20230387243A1 (en) Spacer Structures for Nano-Sheet-Based Devices
US20230178418A1 (en) Multigate device structure with engineered cladding and method making the same
TWI795774B (zh) 填充結構及其製造方法
KR102541232B1 (ko) 반도체 디바이스 및 방법
US20220320307A1 (en) Source and Drain Enginering Process for Multigate Devices
US20230011783A1 (en) Metal gate for gate-all-around devices and methods for forming the same
US20230317859A1 (en) Transistor gate structures and methods of forming thereof
US20230068668A1 (en) Multi-Channel Devices and Method with Anti-Punch Through Process