TWI477961B - 應用於序列傳輸系統之晶片及相關的故障處理方法 - Google Patents

應用於序列傳輸系統之晶片及相關的故障處理方法 Download PDF

Info

Publication number
TWI477961B
TWI477961B TW101122782A TW101122782A TWI477961B TW I477961 B TWI477961 B TW I477961B TW 101122782 A TW101122782 A TW 101122782A TW 101122782 A TW101122782 A TW 101122782A TW I477961 B TWI477961 B TW I477961B
Authority
TW
Taiwan
Prior art keywords
input signal
core circuit
transmission line
chip
output
Prior art date
Application number
TW101122782A
Other languages
English (en)
Other versions
TW201401043A (zh
Inventor
Chi Yuan Chin
Kuei Jyun Chen
Original Assignee
Silicon Touch Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Touch Tech Inc filed Critical Silicon Touch Tech Inc
Priority to TW101122782A priority Critical patent/TWI477961B/zh
Priority to US13/735,019 priority patent/US8874980B2/en
Priority to KR1020130006093A priority patent/KR101447221B1/ko
Priority to JP2013010060A priority patent/JP5726924B2/ja
Priority to EP13000455.9A priority patent/EP2680504B8/en
Priority to CN201310134284.9A priority patent/CN103514059B/zh
Publication of TW201401043A publication Critical patent/TW201401043A/zh
Application granted granted Critical
Publication of TWI477961B publication Critical patent/TWI477961B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1809—Selective-repeat protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

應用於序列傳輸系統之晶片及相關的故障處理方法
本發明係有關於晶片設計，尤指一種應用於序列傳輸系統的晶片及其相關的故障處理方法。
在一般具有多個晶片的序列傳輸系統中，輸入訊號會循序經由第一、第二晶片...以將資料傳送至最後一個晶片中，然而，若是其中有一個晶片發生故障，則輸入訊號便無法再繼續向後傳送，而造成該故障晶片及其之後的所有晶片均無法接收及處理輸入訊號。因此，如何避免因為其中一個晶片故障而造成後續所有晶片均無法正常運作是一重要的課題。
因此，本發明的目的之一在於提供一種應用於序列傳輸系統的晶片及其相關的故障處理方法，以解決上述的問題。
依據本發明一實施例，一種應用於一序列傳輸系統之晶片包含有一輸入端點、一核心電路、一輸出端點、一第一傳輸線路、一第二傳輸線路以及一備用傳輸線路，其中該輸入端點用來接收來自該晶片外的一輸入訊號；該輸出端點用來輸出一輸出訊號；該第一傳輸線路耦接於該輸入端點與該核心電路之間，且用來將該輸入訊號 傳送至該核心電路；該第二傳輸線路耦接於該核心電路與該輸出端點之間，且用來將該核心電路的輸出傳送至該輸出端點；以及該備用傳輸線路耦接於該輸入端點與該輸出端點之間；其中當該核心電路無法正常處理該輸入訊號時，該輸入訊號會直接經由該備用傳輸線路傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出。
依據本發明另一實施例，係揭露一種應用於一序列傳輸系統中一晶片的故障處理方法，其中該晶片包含有用來接收一輸入訊號之一輸入端點、一核心電路、用來輸出一輸出訊號之一輸出端點、一第一傳輸線路、一第二傳輸線路以及一備用傳輸線路，其中該第一傳輸線路耦接於該輸入端點與該核心電路之間，且用來將該輸入訊號傳送至該核心電路，該第二傳輸線路耦接於該輸入端點與該核心電路之間，用來將該輸入訊號傳送至該核心電路，該備用傳輸線路耦接於該輸入端點與該輸出端點之間，以及該故障處理方法包含有：當該核心電路無法正常處理該輸入訊號時，直接經由該備用傳輸線路來將該輸入訊號傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出。
依據本發明另一實施例，一種應用於一序列傳輸系統之晶片包含有一第一輸入端點、一第二輸入端點、一核心電路、一開關模組、一第一輸出端點、一第二輸出端點以及一備用傳輸線路，其中該第一輸入端點用來接收來自該晶片外的一第一輸入訊號，該第二輸入端點用來接收來自該晶片外的一第二輸入訊號，其中該第二輸入訊 號異於該第一輸入訊號，該核心電路用來處理該第一輸入訊號或是該第二輸入訊號以產生一輸出訊號，該開關模組用來選擇性地將該第一輸入訊號或是該第二輸入訊號傳送至該核心電路，該備用傳輸線路耦接於該第一輸入端點與該第二輸出端點之間；此外，該核心電路將所產生之該輸出訊號傳送至該第一輸出端點並輸出該輸出訊號，以及該第一輸入訊號直接經由該備用傳輸線路傳送至該第二輸出端點，以直接從該第二輸出端點輸出。
依據本發明另一實施例，係揭露一種應用於一序列傳輸系統中一晶片的故障處理方法，其中該晶片包含有用來接收來自該晶片外的一第一輸入訊號的一第一輸入端點、用來接收來自該晶片外的一第二輸入訊號的一第二輸入端點、用來處理該第一輸入訊號或是該第二輸入訊號以產生一輸出訊號的一核心電路、一第一輸出端點、一第二輸出端點以及耦接於該輸入端點與該第二輸出端點之間的一備用傳輸線路，其中該第一輸入訊號異於該第二輸入訊號，且該故障處理方法包含有：選擇性地將該第一輸入訊號或是該第二輸入訊號傳送至該核心電路；傳送該輸出訊號至該第一輸出端點，並輸出該輸出訊號；以及將該第一輸入訊號直接經由該備用傳輸線路傳送至該第二輸出端點，以直接從該第二輸出端點輸出。
依據本發明另一實施例，一種應用於一序列傳輸系統之晶片包含有複數個暫存器以及一故障偵測單元，其中該故障偵測單元用來偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生 故障；其中當該故障偵測單元偵測該前一晶片沒有發生故障時，該晶片僅使用該複數個暫存器中的M個暫存器來接收來自該前一晶片的一輸入訊號；以及當該故障偵測單元偵測該前一晶片發生故障時，則該晶片使用該複數個暫存器中的N個暫存器來接收該輸入訊號，其中N與M均為正整數，以及N大於M。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖，第1圖為依據本發明一實施例之序列傳輸系統100的示意圖。如第1圖所示，序列傳輸系統100包含複數個晶片(於本實施例中為三個晶片110、120、130)，其中晶片110包含有輸入端點Ni1 、Ni2 、輸出端點NO1 、NO2 、一核心電路112、一開關模組114、第一傳輸線路L1_1、L1_2、第二傳輸線路L2_1、L2_2、 以及備用傳輸線路LB1、LB2，其中第一傳輸線路L1_1、L1_2分別耦接於輸入端點Ni1 、Ni2 與核心電路112之間，且用來將輸入訊號(包含資料訊號Sin與時脈訊號DCK)傳送至核心電路112；第二傳輸線路L2_1、L2_2分別耦接於核心電路112與輸出端點NO1 、NO2 之間，且用來將核心電路112的輸出傳送至輸出端點NO1 、NO2 ；以及備用傳輸線路LB1、LB2耦接於輸入端點Ni1 、Ni2 與輸出端點NO1 、NO2 之間，用來直接將輸入訊號傳送至輸出端點NO1 、NO2 。此外，開關模組114包含有設置於第一傳輸線路L1_1上的開關SW1_1、設置於第一傳輸線路L1_2上的開關SW1_2、設置於第二傳輸線路L2_1上的開關SW2_1、設置於第二傳輸線路L2_2上的開關SW2_2、設置於備用傳輸線路LB1上的開關SWB1、以及設置於備用傳輸線路LB2上的開關SWB2。此外，晶片120包含有輸入端點Ni1 、Ni2 、輸出端點NO1 、NO2 、一核心電路122、一開關模組124、第一傳輸線路L1_1、L1_2、第二傳輸線路L2_1、L2_2、以及備用傳輸線路LB1、LB2，以及晶片130包含有輸入端點Ni1 、Ni2 、輸出端點NO1 、NO2 、一核心電路132、一開關模組134、第一傳輸線路L1_1、L1_2、第二傳輸線路L2_1、L2_2、以及備用傳輸線路LB1、LB2。此外，於本實施例中，晶片110、120、130為相同的晶片。
請另參考第2圖，第2圖為第1圖中晶片110、120、130之核心電路112、122、132的示意圖。如第2圖所示，以核心電路122為例，核心電路122至少包含有複數個暫存器(register)210、一控制訊號產生單元220以及一故障偵測單元230，其中複數個暫存器 210是用來接收來自晶片外的輸入訊號，並儲存其中的資料；控制訊號產生單元220是用來產生控制訊號Vc1、Vc2，以控制開關模組124中之開關的開啟與關閉；故障偵測單元230則是用來偵測前一晶片是否有發生故障。此外，於本發明之另一實施例中，故障偵測單元230亦可設置於核心電路112、122、132之外。
此外，於本實施例中，開關模組114中的開關SWB1與SWB2可以使用空乏型金氧半導體場效電晶體(depletion metal-oxide-semiconductor field-effect transistor，DMOSFET)來實作，但這並非作為本發明的限制。
在序列傳輸系統100的操作上，首先，當晶片110、120、130均可正常處理輸入訊號(輸入訊號包含資料訊號Sin與時脈訊號DCK)時，資料訊號Sin與時脈訊號DCK會循序經由晶片110、120傳送到晶片130中。舉晶片120為例，控制訊號產生單元220會產生控制訊號Vc1以將開關SW1_1、SW1_2、SW2_1、SW2_2控制為導通狀態，以使得輸入訊號可以藉由第一傳輸線路L1_1、L1_2傳送至核心電路，並再藉由第二傳輸線路L2_1、L2_2傳送至輸出端點NO1 、NO2 輸出；另外，控制訊號產生單元220產生控制訊號Vc2以將開關SWB1、SWB2控制為未導通狀態，以使得輸入資料不會經由備用傳輸線路LB1、LB2直接傳送至輸出端點NO1 、NO2 。簡單來說，當晶片110、120、130均可正常處理輸入訊號時，輸入訊號會由第一傳輸線路L1_1、L1_2傳送至核心電路122後再經由 第二傳輸線路L2_1、L2_2傳送至輸出端點NO1 、NO2 輸出，而備用傳輸線路LB1、LB2上則不會有訊號通過。
另一方面，當某些故障原因發生，例如核心電路122燒壞、線路短路、或是供應電壓VDD 、VSS 無法供應至核心電路122，而造成晶片120的核心電路122無法正常處理輸入訊號時，則控制訊號產生電路220也因此無法產生控制訊號至開關模組124中的開關，因此，第一傳輸線路L1_1、L1_2與第二傳輸線路L2_1、L2_2會處於未導通狀態，而備用傳輸線路LB1、LB2上的開關SWB1、SWB2則因為使用空乏型金氧半導體場效電晶體來實作而會處於導通狀態，因此使得晶片120的輸入訊號可以直接經由備用傳輸線路LB1、LB2傳送至輸出端點NO1 、NO2 輸出。如此一來，晶片130便不會因為晶片120故障而造成晶片130無法接收到入訊號的問題。
需注意的是，上述開關模組124(或是開關模組114與134)中的開關元件的數量、種類與設計僅為一範例說明，而並非作為本發明的限制。只要開關模組124可以在晶片120於正常操作時導通第一傳輸線路L1_1、L1_2與第二傳輸線路L2_1、L2_2，且不導通備用傳輸線路LB1、LB2，以及當晶片120故障時不導通第一傳輸線路L1_1、L1_2與第二傳輸線路L2_1、L2_2，且導通備用傳輸線路LB1、LB2，開關模組124可以有其他的設計，這些設計上的變化均應隸屬於本發明的範疇。
另一方面，由於在晶片120故障時，輸入訊號會直接經由備用傳輸線路LB1、LB2傳輸至端點NO1 、NO2 ，而不會有部分資料儲存在晶片120的核心電路122中，故序列傳輸系統100在資料傳送上可能會有問題。舉例來說，假設序列傳輸系統100僅具有三個晶片110、120、130，資料訊號Sin具有24位元，則每個晶片110、120、130之核心電路中暫存器所需儲存的資料為8位元，若是其中一個晶片故障，則後續晶片在所接收儲存的資料上可能會發生錯誤。為了解決此問題，晶片110、120、130中的暫存器210在設計上為包含有複數個個暫存器(複數個位元暫存器)，且當故障偵測單元230偵測到前一個晶片沒有發生故障時，則該晶片使用該複數個個暫存器中的M個暫存器來儲存所接收的輸入訊號；而若是故障偵測單元230偵測到前一個晶片發生故障時，則該晶片則使用該複數個暫存器中的N個暫存器來儲存所接收的輸入訊號，其中N大於M。舉例來說，假設序列傳輸系統100僅具有三個晶片110、120、130，資料訊號Sin具有24位元，則每個晶片110、120、130可設計為包含16個暫存器，假設晶片120可正常操作，則晶片130僅會使用8個暫存器來接收資料訊號；而假設晶片120發生故障，且晶片130中的故障偵測單元230偵測到晶片120發生故障，則晶片130會使用16個暫存器來接收資料訊號，亦即此時晶片130會同時接收並儲存原本要儲存在晶片120與晶片130中的資料訊號。
此外，於本發明之一實施例，序列傳輸系統100係應用於一發光二極體驅動電路中，亦即晶片110、120、130分別連接到一發光 二極體串，且資料訊號Sin包含用來控制每一個發光二極體串的驅動資料。
請參考第3圖，第3圖為依據本發明另一實施例之序列傳輸系統300的示意圖。如第3圖所示，序列傳輸系統300包含複數個晶片(於本實施例中為三個晶片310、320、330)，其中晶片310包含有輸入端點Ni1 、Ni2 、Ni1B 、Ni2B 、輸出端點NO1 、NO2 、NO1B 、NO2B 、一核心電路312、一開關模組314、第一傳輸線路L1_1、L1_2、L1_3、L1_4、第二傳輸線路L2_1、L2_2、以及備用傳輸線路LB1、LB2，其中第一傳輸線路L1_1、L1_2、L1_3、L1_4分別耦接於輸入端點Ni1 、Ni2 、Ni1B 、Ni2B 與核心電路312之間，且分別用來將輸入訊號(包含資料訊號Sin、時脈訊號DCK、備份資料訊號SinB與備份時脈訊號DCKB)傳送至核心電路312；第二傳輸線路L2_1、L2_2分別耦接於核心電路312與輸出端點NO1 、NO2 之間，且用來將核心電路312的輸出傳送至輸出端點NO1 、NO2 ；以及備用傳輸線路LB1、LB2耦接於輸入端點Ni1 、Ni2 與輸出端點NO1B 、NO2B 之間，用來直接將資料訊號Sin、時脈訊號DCK傳送至輸出端點NO1B 、NO2B 。此外，開關模組114包含有開關SW1與SW2，其中開關SW1耦接於輸入端點Ni1 、Ni1B 與核心電路312之間，且用來選擇性地將資料訊號Sin或是備份資料訊號SinB傳送至該核心電路312；以即開關SW2耦接於輸入端點Ni2 、Ni2B 與核心電路312之間，且用來選擇性地將時脈訊號DCK或是備份時脈訊號DCKB傳送至該核心電路312。此外，晶片320包含有輸入端點Ni1 、Ni2 、Ni1B 、Ni2B 、輸出端 點Ni1 、Ni2 、Ni1B 、Ni2B 、一核心電路322、一開關模組324、第一傳輸線路L1_1、L1_2、L1_3、L1_4、第二傳輸線路L2_1、L2_2、以及備用傳輸線路LB1、LB2；以及晶片330包含有輸入端點Ni1 、Ni2 、Ni1B 、Ni2B 、輸出端點Ni1 、Ni2 、Ni1B 、Ni2B 、一核心電路332、一開關模組334、第一傳輸線路L1_1、L1_2、L1_3、L1_4、第二傳輸線路L2_1、L2_2、以及備用傳輸線路LB1、LB2。此外，於本實施例中，晶片310、320、330為相同的晶片。
請另參考第4圖，第4圖為第3圖中晶片310、320、330之核心電路312、322、332的示意圖。如第4圖所示，核心電路322至少包含有複數個暫存器(register)410、一控制訊號產生單元420以及一故障偵測單元430，其中複數個暫存器410是用來接收來自晶片外的輸入訊號，並儲存其中的資料；控制訊號產生單元420是用來產生控制訊號Vc，以控制開關模組124中之開關SW1、SW2的開啟與關閉；故障偵測單元430則是用來偵測前一晶片是否有發生故障。此外，於本發明之另一實施例中，故障偵測單元430亦可設置於核心電路312、322、332之外。
在序列傳輸系統300的操作上，首先，舉晶片330為例，晶片330中的故障偵測單元430會偵測前一晶片320是否發生故障，若是晶片320沒有發生故障，則控制訊號產生單元420會產生控制訊號Vc以控制開關SW1、SW2來導通第一傳輸線路L1_1、L1_2，以使得核心電路332接收資料訊號Sin與時脈訊號DCK，並再藉由 第二傳輸線路L2_1、L2_2傳送至輸出端點NO1 、NO2 輸出，此時，核心電路332不會接收分別來自輸入端點Ni1B 與Ni2B 的備份資料訊號SinB與備份時脈訊號DCKB。
另一方面，當某些故障原因發生，例如晶片320之核心電路322燒壞、線路短路、或是供應電壓VDD 、VSS 無法供應至核心電路322，而造成晶片320的核心電路322無法正常處理輸入訊號時，則晶片330中的控制訊號產生單元420會產生控制訊號Vc以控制開關SW1、SW2來導通第一傳輸線路L1_3、L1_4，以使得核心電路332接收備份資料訊號SinB與時脈訊號DCKB，並再藉由第二傳輸線路L2_1、L2_2傳送至輸出端點NO1 、NO2 輸出，此時，核心電路332不會接收分別來自輸入端點Ni1 與Ni2 的資料訊號Sin與時脈訊號DCK。換句話說，當晶片320發生故障時，晶片330所接收的輸入訊號實際上就是晶片320的輸入訊號。如此一來，晶片330便不會因為晶片320故障而造成無法接收到輸入訊號的問題。
需注意的是，上述開關模組314、324、334中的開關元件的數量與設計僅為一範例說明，而並非作為本發明的限制。只要開關模組314、324、334可以在前一晶片正常操作時導通第一傳輸線路L1_1、L1_2(接收資料訊號Sin與時脈訊號DCK)，且不導通第一傳輸線路L1_3、L1_4(不接收備份資料訊號SinB與時脈訊號DCKB)；以及當前一晶片故障時不導通第一傳輸線路L1_1、L1_2(不接收資料訊號Sin與時脈訊號DCK)，且導通第一傳輸線路 L1_3、L1_4(接收備份資料訊號SinB與時脈訊號DCKB)，開關模組314、324、334可以有其他的設計，這些設計上的變化均應隸屬於本發明的範疇。
另一方面，由於在晶片320故障時，輸入訊號會直接經由晶片320的備用傳輸線路LB1、LB2、輸出端點No1、No2傳送至晶片330，而不會有部分資料儲存在晶片320的核心電路322中，故序列傳輸系統300在資料傳送上可能會有問題。舉例來說，假設序列傳輸系統300僅具有三個晶片310、320、330，資料訊號Sin具有24位元，則每個晶片310、320、330之核心電路中暫存器所需儲存的資料為8位元，若是其中一個晶片故障，則後續晶片在所接收儲存的資料上可能會發生錯誤。為了解決此問題，晶片310、320、330中的暫存器410在設計上包含有複數個個暫存器(複數個位元暫存器)，且當故障偵測單元430偵測到前一個晶片沒有發生故障時，則該晶片使用該複數個暫存器中的M個暫存器來儲存所接收的輸入訊號；而若是故障偵測單元430偵測到前一個晶片發生故障時，則該晶片使用該複數個暫存器中的N個暫存器來儲存所接收的輸入訊號，其中N大於M。舉例來說，假設序列傳輸系統300僅具有三個晶片310、320、330，資料訊號Sin具有24位元，則每個晶片310、320、330可設計為包含16個暫存器，假設晶片320可正常操作，則晶片330僅會使用8個暫存器來接收資料訊號；而假設晶片320發生故障，且晶片330中的故障偵測單元430偵測到晶片320發生故障，則晶片330會使用16個暫存器來接收資料訊號，亦即此時晶 片330會同時接收原本要儲存在晶片320與晶片330中的資料訊號。
此外，於本發明之一實施例，序列傳輸系統300係應用於一發光二極體驅動電路中，亦即晶片310、320、330分別連接到一發光二極體串，且資料訊號Sin包含用來控制每一個發光二極體串的驅動資料。
另外，請參考第5圖，第5圖為依據本發明一實施例之應用於一序列傳輸系統中一晶片的故障處理方法的流程圖。參考第1、5圖，流程敘述如下：步驟500：提供一晶片，其中該晶片包含有用來接收一輸入訊號之一輸入端點、一核心電路、用來輸出一輸出訊號之一輸出端點、一第一傳輸線路、一第二傳輸線路以及一備用傳輸線路，其中該第一傳輸線路耦接於該輸入端點與該核心電路之間，該第二傳輸線路耦接於該輸入端點與該核心電路之間，該備用傳輸線路耦接於該輸入端點與該輸出端點之間；步驟502：當該核心電路無法正常處理該輸入訊號時，直接經由該備用傳輸線路來將該輸入訊號傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出。
此外，請參考第6圖，第6圖為依據本發明另一實施例之應用於一序列傳輸系統中一晶片的故障處理方法的流程圖。參考第1、6 圖，流程敘述如下：步驟600：提供一晶片，其中該晶片包含有用來接收來自該晶片外的一第一輸入訊號的一第一輸入端點、用來處理該第一輸入訊號以產生一輸出訊號的一核心電路、一第一輸出端點、一第二輸出端點以及耦接於該輸入端點與該第二輸出端點之間的一備用傳輸線路；步驟602：傳送該輸出訊號至該第一輸出端點，並輸出該輸出訊號；步驟604：將該第一輸入訊號直接經由該備用傳輸線路傳送至該第二輸出端點，以直接從該第二輸出端點輸出。
簡要歸納本發明，於本發明之應用於序列傳輸系統的晶片及其相關的故障處理方法中，係藉由晶片內部之備用傳輸線路的設計來避免序列傳輸系統中因為其中一個晶片故障而造成後續晶片均無法使用的情形，此外，晶片亦可因應前一晶片的故障與否來調整內部暫存器的大小，以避免序列傳輸系統在資料傳送上的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300‧‧‧序列傳輸系統
110、120、130、310、320、330‧‧‧晶片
112、122、132、312、322、332‧‧‧核心電路
114、124、134、314、324、334‧‧‧開關模組
210、410‧‧‧暫存器
220、420‧‧‧控制訊號產生單元
230、430‧‧‧故障偵測單元
500、502、600、602、604‧‧‧步驟
L1_1、L1_2、L1_3、L1_4‧‧‧第一傳輸線路
L2_1、L2_2‧‧‧第二傳輸線路
LB1、LB2‧‧‧備用傳輸線路
Ni1、Ni2、Ni1B、Ni2B‧‧‧輸入端點
No1、No2、No1B、No2B‧‧‧輸出端點
SW1_1、SW1_2、SW2_1、SW2_2、SWB1、SWB2、SW1、SW2‧‧‧開關
第1圖為依據本發明一實施例之序列傳輸系統的示意圖。
第2圖為第1圖中晶片之核心電路的示意圖。
第3圖為依據本發明另一實施例之序列傳輸系統的示意圖。
第4圖為第3圖中晶片之核心電路的示意圖。
第5圖為依據本發明一實施例之應用於一序列傳輸系統中一晶片的故障處理方法的流程圖。
第6圖為依據本發明另一實施例之應用於一序列傳輸系統中一晶片的故障處理方法的流程圖。
100‧‧‧序列傳輸系統
110、120、130‧‧‧晶片
112、122、132‧‧‧核心電路
114、124、134‧‧‧開關模組
L1_1、L1_2‧‧‧第一傳輸線路
L2_1、L2_2‧‧‧第二傳輸線路
LB1、LB2‧‧‧備用傳輸線路
Ni1、Ni2‧‧‧輸入端點
No1、No2‧‧‧輸出端點
SW1_1、SW1_2、SW2_1、 SW2_2、SWB1、SWB2‧‧‧開關

Claims (17)

  1. 一種應用於一序列傳輸系統之晶片，包含有：一輸入端點，用來接收來自該晶片外的一輸入訊號；一核心電路；一輸出端點，用來輸出一輸出訊號；一第一傳輸線路，耦接於該輸入端點與該核心電路之間，用來將該輸入訊號傳送至該核心電路；一第二傳輸線路，耦接於該核心電路與該輸出端點之間，用來將該核心電路的輸出傳送至該輸出端點；一備用傳輸線路，耦接於該輸入端點與該輸出端點之間；以及一開關模組，設置於該備用傳輸線路上，用來選擇性地導通該備用傳輸線路；其中當該核心電路無法正常處理該輸入訊號時，該輸入訊號會直接經由該備用傳輸線路傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出；且當該核心電路可正常處理該輸入訊號時，該核心電路產生至少一控制訊號以控制該開關模組不導通該備用傳輸線路；以及當該核心電路無法正常處理該輸入訊號時，該核心電路不產生該至少一控制訊號至該開關模組，以使該開關模組導通該備用傳輸線路。
  2. 如申請專利範圍第1項所述之晶片，其中當該核心電路可正常處理該輸入訊號時，該核心電路會將其輸出經由該第二傳輸線路傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出；且該 輸入訊號不會經由該備用傳輸線路傳送至該輸出端點。
  3. 如申請專利範圍第1項所述之晶片，其中該開關模組亦設置於該第一傳輸線路與該第二傳輸線路上，且用來選擇性地導通該第一傳輸線路與該第二傳輸線路。
  4. 如申請專利範圍第3項所述之晶片，其中當該核心電路可正常處理該輸入訊號時，該核心電路產生至少一控制訊號至該開關模組，以控制該開關模組導通該第一傳輸線路，導通該第二傳輸線路，且不導通該備用傳輸線路；以及當該核心電路無法正常處理該輸入訊號時，該核心電路不產生該至少一控制訊號至該開關模組，以使該開關模組不導通該第一傳輸線路，不導通該第二傳輸線路，且導通該備用傳輸線路。
  5. 如申請專利範圍第1項所述之晶片，另包含有：複數個暫存器(register)，設置於該核心電路之內或之外；以及一故障偵測單元，設置於該核心電路之內或之外，用來偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；其中當該故障偵測單元偵測該前一晶片沒有發生故障時，該晶片僅使用該複數個暫存器中的M個暫存器來接收該輸入訊號；以及當該故障偵測單元偵測該前一晶片發生故障時，則晶片使用該複數個暫存器中的N個暫存器來接收該輸入訊號，其中N與M 均為正整數，且N大於M。
  6. 一種應用於一序列傳輸系統中一晶片的故障處理方法，其中該晶片包含有用來接收一輸入訊號之一輸入端點、一核心電路、用來輸出一輸出訊號之一輸出端點、一第一傳輸線路、一第二傳輸線路以及一備用傳輸線路，其中該第一傳輸線路耦接於該輸入端點與該核心電路之間，且用來將該輸入訊號傳送至該核心電路，該第二傳輸線路耦接於該輸出端點與該核心電路之間，用來將該核心電路的輸出傳送至該輸出端點，該備用傳輸線路耦接於該輸入端點與該輸出端點之間，以及該故障處理方法包含有：當該核心電路無法正常處理該輸入訊號時，直接經由該備用傳輸線路來將該輸入訊號傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出；其中該晶片包含有設置於該核心電路之內或之外的複數個暫存器(register)，且該故障處理方法另包含有：偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；當該前一晶片沒有發生故障時，僅使用該複數個暫存器中的M個暫存器來接收該輸入訊號；以及當偵測該前一晶片發生故障時，使用該複數個暫存器中的N個暫存器來接收該輸入訊號，其中N與M均為正整數，且N大於M。
  7. 如申請專利範圍第6項所述之故障處理方法，另包含有：當該核心電路可正常處理該輸入訊號時：將該核心電路的輸出經由該第二傳輸線路傳送至該輸出端點，以作為該輸出訊號並由該輸出端點輸出；以及該輸入訊號不會經由該備用傳輸線路傳送至該輸出端點。
  8. 如申請專利範圍第6項所述之故障處理方法，另包含有：選擇性地導通該備用傳輸線路。
  9. 如申請專利範圍第8項所述之故障處理方法，另包含有：當該核心電路可正常處理該輸入訊號時，產生一控制訊號以控制不導通該備用傳輸線路；以及當該核心電路無法正常處理該輸入訊號時，不產生該控制訊號以導通該備用傳輸線路。
  10. 如申請專利範圍第8項所述之故障處理方法，另包含有：選擇性地導通該第一傳輸線路與該第二傳輸線路。
  11. 如申請專利範圍第10項所述之故障處理方法，另包含有：當該核心電路可正常處理該輸入訊號時，產生至少一控制訊號以控制導通該第一傳輸線路，導通該第二傳輸線路，且不導通該備用傳輸線路；以及當該核心電路無法正常處理該輸入訊號時，不產生該至少一控制 訊號以不導通該第一傳輸線路，不導通該第二傳輸線路，且導通該備用傳輸線路。
  12. 一種應用於一序列傳輸系統之晶片，包含有：一第一輸入端點，用來接收來自該晶片外的一第一輸入訊號；一第二輸入端點，用來接收來自該晶片外的一第二輸入訊號，其中該第二輸入訊號異於該第一輸入訊號；一核心電路，用來處理該第一輸入訊號或是該第二輸入訊號以產生一輸出訊號；一開關模組，耦接於該第一輸入端點、第二輸入端點以及該核心電路之間，用來選擇性地將該第一輸入訊號或是該第二輸入訊號傳送至該核心電路；一第一輸出端點；一第二輸出端點；一備用傳輸線路，耦接於該第一輸入端點與該第二輸出端點之間；以及一故障偵測單元，設置於該核心電路之內或之外，用來偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；其中該核心電路將所產生之該輸出訊號傳送至該第一輸出端點，並輸出該輸出訊號；以及該第一輸入訊號直接經由該備用傳輸線路傳送至該第二輸出端點，以直接從該第二輸出端點輸出；其中當該故障偵測單元偵測該前一晶片沒有發生故障時，該開關 模組被控制以使得該第一輸入訊號傳送至該核心電路，並使得該第二輸入訊號不被傳送至該核心電路；以及當該故障偵測單元偵測該前一晶片發生故障時，該開關模組被控制以使得該第二輸入訊號傳送至該核心電路，並使得該第一輸入訊號不被傳送至該核心電路。
  13. 如申請專利範圍第12項所述之晶片，另包含有：複數個暫存器(register)，設置於該核心電路之內或之外；以及一故障偵測單元，設置於該核心電路之內或之外，用來偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；其中當該故障偵測單元偵測該前一晶片沒有發生故障時，該晶片僅使用該複數個暫存器中的M個暫存器來接收該輸入訊號，以及N大於M；以及當該故障偵測單元偵測該前一晶片發生故障時，則晶片使用該複數個暫存器中的N個暫存器來接收該輸入訊號，其中N與M均為正整數，且N大於M。
  14. 一種應用於一序列傳輸系統中一晶片的故障處理方法，其中該晶片包含有用來接收來自該晶片外的一第一輸入訊號的一第一輸入端點、用來接收來自該晶片外的一第二輸入訊號的一第二輸入端點、用來處理該第一輸入訊號或是該第二輸入訊號以產生一輸出訊號的一核心電路、一第一輸出端點、一第二輸出端點以及耦接於該輸入端點與該第二輸出端點之間的一備用傳輸線路，其中 該第一輸入訊號異於該第二輸入訊號，且該故障處理方法包含有：選擇性地將該第一輸入訊號或是該第二輸入訊號傳送至該核心電路；傳送該輸出訊號至該第一輸出端點，並輸出該輸出訊號；將該第一輸入訊號直接經由該備用傳輸線路傳送至該第二輸出端點，以直接從該第二輸出端點輸出；偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；當偵測該前一晶片沒有發生故障時，控制該第一輸入訊號傳送至該核心電路，並控制該第二輸入訊號不被傳送至該核心電路；以及當偵測該前一晶片發生故障時，控制該第二輸入訊號傳送至該核心電路，並控制該第一輸入訊號不被傳送至該核心電路。
  15. 如申請專利範圍第14項所述之故障處理方法，其中該晶片另包含有設置於該核心電路之內或之外的複數個暫存器(register)，且該故障處理方法另包含有：偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；當該前一晶片沒有發生故障時，僅使用該複數個暫存器中的M個暫存器來接收該輸入訊號；以及當偵測該前一晶片發生故障時，使用該複數個暫存器中的N個 暫存器來接收該輸入訊號，其中N與M均為正整數，且N大於M。
  16. 一種應用於一序列傳輸系統之晶片，包含有：複數個暫存器(register)；以及一故障偵測單元，用來偵測該序列傳輸系統中設置於該晶片之前的一前一晶片是否有發生故障；其中當該故障偵測單元偵測該前一晶片沒有發生故障時，該晶片僅使用該複數個暫存器中的M個暫存器來接收來自該前一晶片的一輸入訊號；以及當該故障偵測單元偵測該前一晶片發生故障時，則該晶片使用該複數個暫存器中的N個暫存器來接收該輸入訊號，其中N與M均為正整數，且N大於M。
  17. 如申請專利範圍第16項所述之晶片，其中N為M的正整數倍。
TW101122782A 2012-06-26 2012-06-26 應用於序列傳輸系統之晶片及相關的故障處理方法 TWI477961B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW101122782A TWI477961B (zh) 2012-06-26 2012-06-26 應用於序列傳輸系統之晶片及相關的故障處理方法
US13/735,019 US8874980B2 (en) 2012-06-26 2013-01-06 Chip applied to serial transmission system and associated fail safe method
KR1020130006093A KR101447221B1 (ko) 2012-06-26 2013-01-18 직렬 전송 시스템에 적용되는 칩과 그에 따른 페일세이프 방법
JP2013010060A JP5726924B2 (ja) 2012-06-26 2013-01-23 シリアル転送システムに適用されフェイルセーフ方法を伴うチップ
EP13000455.9A EP2680504B8 (en) 2012-06-26 2013-01-30 Chip applied to serial transmission system and associated fail safe method
CN201310134284.9A CN103514059B (zh) 2012-06-26 2013-04-17 应用于串行传输系统的芯片及相关的故障处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101122782A TWI477961B (zh) 2012-06-26 2012-06-26 應用於序列傳輸系統之晶片及相關的故障處理方法

Publications (2)

Publication Number Publication Date
TW201401043A TW201401043A (zh) 2014-01-01
TWI477961B true TWI477961B (zh) 2015-03-21

Family

ID=47912816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122782A TWI477961B (zh) 2012-06-26 2012-06-26 應用於序列傳輸系統之晶片及相關的故障處理方法

Country Status (6)

Country Link
US (1) US8874980B2 (zh)
EP (1) EP2680504B8 (zh)
JP (1) JP5726924B2 (zh)
KR (1) KR101447221B1 (zh)
CN (1) CN103514059B (zh)
TW (1) TWI477961B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885293B (zh) * 2021-01-27 2023-04-07 深圳市帝麦德斯科技有限公司 内置驱动芯片的三通道led显示单元、显示模组
CN116256621B (zh) * 2023-05-15 2023-07-21 中诚华隆计算机技术有限公司 芯粒的测试方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
TW200839769A (en) * 2006-11-27 2008-10-01 Mosaid Technologies Inc Non-volatile memory serial core architecture
TW201027345A (en) * 2009-01-06 2010-07-16 Starchips Technology Inc Serially connected transmission apparatus and the method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120350A (ja) 1984-07-09 1986-01-29 Nippon Telegr & Teleph Corp <Ntt> 集積回路及びその冗長切替方法
US5132962A (en) 1990-12-20 1992-07-21 International Business Machines Corporation Fault isolation and bypass reconfiguration unit
US6694465B1 (en) * 1994-12-16 2004-02-17 Texas Instruments Incorporated Low overhead input and output boundary scan cells
JP4112642B2 (ja) 1995-09-08 2008-07-02 富士通株式会社 二重化バスシステム
JPH09244772A (ja) 1996-03-05 1997-09-19 Toshiba Eng Co Ltd ディジーチェーン接続装置及びその方法
JP2000040039A (ja) 1998-07-23 2000-02-08 Nec Kofu Ltd デイジーチェーン障害回避方式
US6448671B1 (en) 1999-08-05 2002-09-10 Trw Inc. Distributed vehicle safety system having fault protection
US20030163773A1 (en) * 2002-02-26 2003-08-28 O'brien James J. Multi-core controller
US7085863B2 (en) 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
TW200708750A (en) * 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set
JP2008309741A (ja) * 2007-06-18 2008-12-25 Nec Corp 半導体デバイスの評価方法および半導体デバイス
DE102007044820B4 (de) 2007-09-20 2009-06-18 Insta Elektro Gmbh Bussystem und Verfahren für dessen Betrieb
US7746114B2 (en) 2007-11-14 2010-06-29 Denso Corporation Bus switch and electronic switch
JP2010050872A (ja) 2008-08-25 2010-03-04 Fujitsu Telecom Networks Ltd データ伝送システム及びデータ伝送制御方法
US8829940B2 (en) * 2008-09-26 2014-09-09 Nxp, B.V. Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
CN101826297A (zh) * 2009-03-04 2010-09-08 迅杰科技股份有限公司 发光二极管驱动控制装置及其驱动芯片与运作方法
KR101295964B1 (ko) 2009-03-10 2013-08-13 엘에스산전 주식회사 Ｐｌｃ 시스템 및 그 구동방법
CN101807986A (zh) * 2010-04-20 2010-08-18 杭州和利时自动化有限公司 一种冗余串行总线的实现方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
TW200839769A (en) * 2006-11-27 2008-10-01 Mosaid Technologies Inc Non-volatile memory serial core architecture
TW201027345A (en) * 2009-01-06 2010-07-16 Starchips Technology Inc Serially connected transmission apparatus and the method thereof

Also Published As

Publication number Publication date
JP5726924B2 (ja) 2015-06-03
CN103514059A (zh) 2014-01-15
KR20140001086A (ko) 2014-01-06
US20130346821A1 (en) 2013-12-26
JP2014007726A (ja) 2014-01-16
EP2680504B1 (en) 2015-07-01
TW201401043A (zh) 2014-01-01
EP2680504B8 (en) 2015-08-05
US8874980B2 (en) 2014-10-28
EP2680504A1 (en) 2014-01-01
CN103514059B (zh) 2016-12-28
KR101447221B1 (ko) 2014-10-06

Similar Documents

Publication Publication Date Title
TWI512751B (zh) 電腦記憶體測試結構
US20200244432A1 (en) Data communication system, data communication apparatus, and sensor apparatus
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
US8391091B2 (en) Anti-fuse circuit and method for anti-fuse programming and test thereof
CN109768793A (zh) 半导体装置、半导体系统以及控制半导体装置的方法
TWI477961B (zh) 應用於序列傳輸系統之晶片及相關的故障處理方法
KR101019991B1 (ko) 반도체 장치 및 그 제어 방법
KR20100129078A (ko) 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법
TWI416329B (zh) 串列傳輸裝置及其訊號傳輸方法
KR20040002441A (ko) 반도체 장치, 반도체 패키지 및 반도체 장치의 시험 방법
JP5241288B2 (ja) 半導体装置及びその動作モード設定方法
CN105895158A (zh) 芯片中的die id的读取电路以及芯片
US9660617B2 (en) Semiconductor apparatus
US8699194B2 (en) Shunt protection module and method for series connected devices
US8779795B2 (en) Semiconductor chip
JP5344577B2 (ja) メモリ制御装置及び制御方法
US9391618B2 (en) High voltage fail-safe IO design using thin oxide devices
US9841460B2 (en) Integrated circuit
JP2007505380A (ja) 障害条件に対するオートノミック・バスの再構成
TWI556251B (zh) And a semiconductor device having a semiconductor memory circuit
TWI722972B (zh) 具有測試機制的隔離電路及其測試方法
US20200203332A1 (en) Power on die discovery in 3d stacked die architectures with varying number of stacked die
WO2003102963A1 (en) An integrated circuit having a memory device, and a method of testing such an integrated circuit
CN115241664A (zh) 电连接结构的修复电路及其控制方法
Koupaei et al. Low-overhead and high-performance fault-tolerant architecture for application-specific network-on-chip