CN103514059B - 应用于串行传输系统的芯片及相关的故障处理方法 - Google Patents

应用于串行传输系统的芯片及相关的故障处理方法 Download PDF

Info

Publication number
CN103514059B
CN103514059B CN201310134284.9A CN201310134284A CN103514059B CN 103514059 B CN103514059 B CN 103514059B CN 201310134284 A CN201310134284 A CN 201310134284A CN 103514059 B CN103514059 B CN 103514059B
Authority
CN
China
Prior art keywords
chip
input signal
core circuit
transmission line
exit point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310134284.9A
Other languages
English (en)
Other versions
CN103514059A (zh
Inventor
金际远
陈奎君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Touch Tech Inc
Original Assignee
Silicon Touch Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Touch Tech Inc filed Critical Silicon Touch Tech Inc
Publication of CN103514059A publication Critical patent/CN103514059A/zh
Application granted granted Critical
Publication of CN103514059B publication Critical patent/CN103514059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1809—Selective-repeat protocols
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules

Abstract

本发明公开了一种应用于一串行传输系统中一芯片的故障处理方法和应用于一串行传输系统的芯片。该芯片包含一输入端点、一核心电路、一输出端点、一第一传输线路、一第二传输线路以及一备用传输线路，其中该输入端点用来接收来自该芯片外的一输入信号，该输出端点用来输出一输出信号，该第一传输线路耦接于该输入端点与该核心电路之间，该第二传输线路耦接于该核心电路与该输出端点之间，以及该备用传输线路耦接于该输入端点与该输出端点之间；当该核心电路无法正常处理该输入信号时，该输入信号会直接经由该备用传输线路传送至该输出端点，以作为该输出信号。本发明可以避免该串行传输系统中因为该芯片故障而造成后续芯片均无法使用的情形。

Description

应用于串行传输系统的芯片及相关的故障处理方法
技术领域
本发明涉及芯片设计，尤指一种应用于串行传输系统(serial transmissionsystem)的芯片及其相关的故障处理方法。
背景技术
在一般具有多个芯片的串行传输系统中，输入信号会循序经由第一、第二芯片…以将数据传送至最后一个芯片中，然而，若是其中有一个芯片发生故障，则输入信号便无法再继续向后传送，而造成该故障芯片及其之后的所有芯片均无法接收及处理输入信号。因此，如何避免因为其中一个芯片故障而造成后续所有芯片均无法正常运作是一重要的课题。
发明内容
因此，本发明的目的之一在于提供一种应用于串行传输系统的芯片及其相关的故障处理方法，以解决上述的问题。
依据本发明一实施例，一种应用于一串行传输系统的芯片包含一输入端点、一核心电路、一输出端点、一第一传输线路、一第二传输线路、一备用传输线路以及一开关模块，其中该输入端点用来接收来自该芯片外的一输入信号；该输出端点用来输出一输出信号；该第一传输线路耦接于该输入端点与该核心电路之间，且用来将该输入信号传送至该核心电路；该第二传输线路耦接于该核心电路与该输出端点之间，且用来将该核心电路的输出传送至该输出端点；以及该备用传输线路耦接于该输入端点与该输出端点之间；该开关模块设置于该备用传输线路及该第二传输线路上，用来选择性地导通该备用传输线路及该第二传输线路；其中当该核心电路可正常处理该输入信号时，该核心电路产生至少一控制信号以控制该开关模块不导通该备用传输线路；以及当该核心电路无法正常处理该输入信号时，该核心电路不产生该至少一控制信号至该开关模块，以使该开关模块不导通该第二传输线路以使得该核心电路的输出无法传送至该输出端点，并导通该备用传输线路以使得该输入信号会直接经由该备用传输线路传送至该输出端点，以作为该输出信号并由该输出端点输出。
依据本发明另一实施例，是提供一种应用于一串行传输系统中一芯片的故障处理方法，其中该芯片包含用来接收一输入信号的一输入端点、一核心电路、用来输出一输出信号的一输出端点、一第一传输线路、一第二传输线路以及一备用传输线路，其中该第一传输线路耦接于该输入端点与该核心电路之间，且用来将该输入信号传送至该核心电路，该第二传输线路耦接于该输入端点与该核心电路之间，用来将该输入信号传送至该核心电路，该备用传输线路耦接于该输入端点与该输出端点之间，以及该故障处理方法包含有：当该核心电路可正常处理该输入信号时，产生一控制信号以控制不导通该备用传输线路；以及当该核心电路无法正常处理该输入信号时，不产生该控制信号以不导通该第二传输线路以使得该核心电路的输出无法传送至该输出端点，并导通该备用传输线路，且直接经由该备用传输线路来将该输入信号传送至该输出端点，以作为该输出信号并由该输出端点输出。
依据本发明另一实施例，一种应用于一串行传输系统的芯片包含一第一输入端点、一第二输入端点、一核心电路、一开关模块、一第一输出端点、一第二输出端点、一备用传输线路以及一故障侦测单元，其中该第一输入端点用来接收来自该芯片外的一第一输入信号，该第二输入端点用来接收来自该芯片外的一第二输入信号，其中该第二输入信号异于该第一输入信号，该核心电路用来处理该第一输入信号或是该第二输入信号以产生一输出信号，该开关模块用来选择性地将该第一输入信号或是该第二输入信号传送至该核心电路，该备用传输线路耦接于该第一输入端点与该第二输出端点之间；该故障侦测单元设置于该核心电路之内或之外，用来侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；此外，该核心电路将所产生的该输出信号传送至该第一输出端点并输出该输出信号，以及该第一输入信号直接经由该备用传输线路传送至该第二输出端点，以直接从该第二输出端点输出；以及当该故障侦测单元侦测该前一芯片没有发生故障时，该开关模块被控制以使得该第一输入信号传送至该核心电路，并使得该第二输入信号不被传送至该核心电路；以及当该故障侦测单元侦测该前一芯片发生故障时，该开关模块被控制以使得该第二输入信号传送至该核心电路，并使得该第一输入信号不被传送至该核心电路。
依据本发明另一实施例，是提供一种应用于一串行传输系统中一芯片的故障处理方法，其中该芯片包含用来接收来自该芯片外的一第一输入信号的一第一输入端点、用来接收来自该芯片外的一第二输入信号的一第二输入端点、用来处理该第一输入信号或是该第二输入信号以产生一输出信号的一核心电路、一第一输出端点、一第二输出端点以及耦接于该输入端点与该第二输出端点之间的一备用传输线路，其中该第一输入信号异于该第二输入信号，且该故障处理方法包含有：选择性地将该第一输入信号或是该第二输入信号传送至该核心电路；传送该输出信号至该第一输出端点，并输出该输出信号；以及将该第一输入信号直接经由该备用传输线路传送至该第二输出端点，以直接从该第二输出端点输出；侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；当侦测该前一芯片没有发生故障时，控制该第一输入信号传送至该核心电路，并控制该第二输入信号不被传送至该核心电路；以及当侦测该前一芯片发生故障时，控制该第二输入信号传送至该核心电路，并控制该第一输入信号不被传送至该核心电路。
依据本发明另一实施例，一种应用于一串行传输系统的芯片包含多个缓存器以及一故障侦测单元，其中该故障侦测单元用来侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；其中当该故障侦测单元侦测该前一芯片没有发生故障时，该芯片仅使用该多个缓存器中的M个缓存器来接收来自该前一芯片的一输入信号；以及当该故障侦测单元侦测该前一芯片发生故障时，则该芯片使用该多个缓存器中的N个缓存器来接收该输入信号，其中N与M均为正整数，以及N大于M。
附图说明
图1为依据本发明一实施例的串行传输系统的示意图。
图2为图1中芯片的核心电路的示意图。
图3为依据本发明另一实施例的串行传输系统的示意图。
图4为图3中芯片的核心电路的示意图。
图5为依据本发明一实施例的应用于一串行传输系统中一芯片的故障处理方法的流程图。
图6为依据本发明另一实施例的应用于一串行传输系统中一芯片的故障处理方法的流程图。
其中，附图标记说明如下：
100、300 串行传输系统
110、120、130、310、320、330 芯片
112、122、132、312、322、332 核心电路
114、124、134、314、324、334 开关模块
210、410 缓存器
220、420 控制信号产生单元
230、430 故障侦测单元
500、502、600、602、604 步骤
L1_1、L1_2、L1_3、L1_4 第一传输线路
L2_1、L2_2 第二传输线路
LB1、LB2 备用传输线路
Ni1、Ni2、Ni1B、Ni2B 输入端点
No1、No2、No1B、No2B 输出端点
SW1_1、SW1_2、SW2_1、SW2_2、 开关
SWB1、SWB2、SW1、SW2
具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其它装置或连接手段间接地电气连接至该第二装置。
请参考图1，图1为依据本发明一实施例的串行传输系统100的示意图。如图1所示，串行传输系统100包含多个芯片(于本实施例中为三个芯片110、120、130)，其中芯片110包含有输入端点Ni1、Ni2、输出端点NO1、NO2、一核心电路112、一开关模块114、第一传输线路L1_1、L1_2、第二传输线路L2_1、L2_2、以及备用传输线路LB1、LB2，其中第一传输线路L1_1、L1_2分别耦接于输入端点Ni1、Ni2与核心电路112之间，且用来将输入信号(包含数据信号Sin与频率信号DCK)传送至核心电路112；第二传输线路L2_1、L2_2分别耦接于核心电路112与输出端点NO1、NO2之间，且用来将核心电路112的输出传送至输出端点NO1、NO2；以及备用传输线路LB1、LB2耦接于输入端点Ni1、Ni2与输出端点NO1、NO2之间，用来直接将输入信号传送至输出端点NO1、NO2。此外，开关模块114包含有设置于第一传输线路L1_1上的开关SW1_1、设置于第一传输线路L1_2上的开关SW1_2、设置于第二传输线路L2_1上的开关SW2_1、设置于第二传输线路L2_2上的开关SW2_2、设置于备用传输线路LB1上的开关SWB1、以及设置于备用传输线路LB2上的开关SWB2。此外，芯片120包含有输入端点Ni1、Ni2、输出端点NO1、NO2、一核心电路122、一开关模块124、第一传输线路L1_1、L1_2、第二传输线路L2_1、L2_2、以及备用传输线路LB1、LB2，以及芯片130包含有输入端点Ni1、Ni2、输出端点NO1、NO2、一核心电路132、一开关模块134、第一传输线路L1_1、L1_2、第二传输线路L2_1、L2_2、以及备用传输线路LB1、LB2。此外，于本实施例中，芯片110、120、130为相同的芯片。
请另参考图2，图2为图1中芯片110、120、130的核心电路112、122、132的示意图。如图2所示，以核心电路122为例，核心电路122至少包含有多个缓存器(register)210、一控制信号产生单元220以及一故障侦测单元230，其中多个缓存器210是用来接收来自芯片外的输入信号，并储存其中的数据；控制信号产生单元220是用来产生控制信号Vc1、Vc2，以控制开关模块124中的开关的开启与关闭；故障侦测单元230则是用来侦测前一芯片是否有发生故障。此外，于本发明的另一实施例中，故障侦测单元230亦可设置于核心电路112、122、132之外。
此外，于本实施例中，开关模块114中的开关SWB1与SWB2可以使用耗尽型金氧半导体场效晶体管(depletion metal–oxide–semiconductor field-effect transistor，DMOSFET)来实施，但这并非作为本发明的限制。
在串行传输系统100的操作上，首先，当芯片110、120、130均可正常处理输入信号(输入信号包含数据信号Sin与频率信号DCK)时，数据信号Sin与频率信号DCK会循序经由芯片110、120传送到芯片130中。举芯片120为例，控制信号产生单元220会产生控制信号Vc1以将开关SW1_1、SW1_2、SW2_1、SW2_2控制为导通状态，以使得输入信号可以通过第一传输线路L1_1、L1_2传送至核心电路，并再通过第二传输线路L2_1、L2_2传送至输出端点NO1、NO2输出；另外，控制信号产生单元220产生控制信号Vc2以将开关SWB1、SWB2控制为未导通状态，以使得输入数据不会经由备用传输线路LB1、LB2直接传送至输出端点NO1、NO2。简单来说，当芯片110、120、130均可正常处理输入信号时，输入信号会由第一传输线路L1_1、L1_2传送至核心电路122后再经由第二传输线路L2_1、L2_2传送至输出端点NO1、NO2输出，而备用传输线路LB1、LB2上则不会有信号通过。
另一方面，当某些故障原因发生，例如核心电路122烧坏、线路短路、或是供应电压VDD、VSS无法供应至核心电路122，而造成芯片120的核心电路122无法正常处理输入信号时，则控制信号产生电路220也因此无法产生控制信号至开关模块124中的开关，因此，第一传输线路L1_1、L1_2与第二传输线路L2_1、L2_2会处于未导通状态，而备用传输线路LB1、LB2上的开关SWB1、SWB2则因为使用空乏型金氧半导体场效晶体管来实施而会处于导通状态，因此使得芯片120的输入信号可以直接经由备用传输线路LB1、LB2传送至输出端点NO1、NO2输出。如此一来，芯片130便不会因为芯片120故障而造成芯片130无法接收到入信号的问题。
需注意的是，上述开关模块124(或是开关模块114与134)中的开关组件的数量、种类与设计仅为一范例说明，而并非作为本发明的限制。只要开关模块124可以在芯片120于正常操作时导通第一传输线路L1_1、L1_2与第二传输线路L2_1、L2_2，且不导通备用传输线路LB1、LB2，以及当芯片120故障时不导通第一传输线路L1_1、L1_2与第二传输线路L2_1、L2_2，且导通备用传输线路LB1、LB2，开关模块124可以有其它的设计，这些设计上的变化均应隶属于本发明的范畴。
另一方面，由于在芯片120故障时，输入信号会直接经由备用传输线路LB1、LB2传输至输出端点NO1、NO2，而不会有部分数据储存在芯片120的核心电路122中，故串行传输系统100在数据传送上可能会有问题。举例来说，假设串行传输系统100仅具有三个芯片110、120、130，数据信号Sin具有24位，则每个芯片110、120、130的核心电路中缓存器所需储存的数据为8位，若是其中一个芯片故障，则后续芯片在所接收储存的数据上可能会发生错误。为了解决此问题，芯片110、120、130中的缓存器210在设计上为包含有多个缓存器(多个位缓存器)，且当故障侦测单元230侦测到前一个芯片没有发生故障时，则该芯片使用该多个缓存器中的M个缓存器来储存所接收的输入信号；而若是故障侦测单元230侦测到前一个芯片发生故障时，则该芯片则使用该多个缓存器中的N个缓存器来储存所接收的输入信号，其中N大于M。举例来说，假设串行传输系统100仅具有三个芯片110、120、130，数据信号Sin具有24位，则每个芯片110、120、130可设计为包含16个缓存器，假设芯片120可正常操作，则芯片130仅会使用8个缓存器来接收数据信号；而假设芯片120发生故障，且芯片130中的故障侦测单元230侦测到芯片120发生故障，则芯片130会使用16个缓存器来接收数据信号，亦即此时芯片130会同时接收并储存原本要储存在芯片120与芯片130中的数据信号。
此外，于本发明的一实施例，串行传输系统100是应用于一发光二极管驱动电路中，亦即芯片110、120、130分别连接到一发光二极管串，且数据信号Sin包含用来控制每一个发光二极管串的驱动数据。
请参考图3，图3为依据本发明另一实施例的串行传输系统300的示意图。如图3所示，串行传输系统300包含多个芯片(于本实施例中为三个芯片310、320、330)，其中芯片310包含有输入端点Ni1、Ni2、Ni1B、Ni2B、输出端点NO1、NO2、NO1B、NO2B、一核心电路312、一开关模块314、第一传输线路L1_1、L1_2、L1_3、L1_4、第二传输线路L2_1、L2_2、以及备用传输线路LB1、LB2，其中第一传输线路L1_1、L1_2、L1_3、L1_4分别耦接于输入端点Ni1、Ni2、Ni1B、Ni2B与核心电路312之间，且分别用来将输入信号(包含数据信号Sin、频率信号DCK、备份数据信号SinB与备份频率信号DCKB)传送至核心电路312；第二传输线路L2_1、L2_2分别耦接于核心电路312与输出端点NO1、NO2之间，且用来将核心电路312的输出传送至输出端点NO1、NO2；以及备用传输线路LB1、LB2耦接于输入端点Ni1、Ni2与输出端点NO1B、NO2B之间，用来直接将数据信号Sin、频率信号DCK传送至输出端点NO1B、NO2B。此外，开关模块114包含有开关SW1与SW2，其中开关SW1耦接于输入端点Ni1、Ni1B与核心电路312之间，且用来选择性地将数据信号Sin或是备份数据信号SinB传送至该核心电路312；以即开关SW2耦接于输入端点Ni2、Ni2B与核心电路312之间，且用来选择性地将频率信号DCK或是备份频率信号DCKB传送至该核心电路312。此外，芯片320包含有输入端点Ni1、Ni2、Ni1B、Ni2B、输出端点NO1、NO2、NO1B、NO2B、一核心电路322、一开关模块324、第一传输线路L1_1、L1_2、L1_3、L1_4、第二传输线路L2_1、L2_2、以及备用传输线路LB1、LB2；以及芯片330包含有输入端点Ni1、Ni2、Ni1B、Ni2B、输出端点NO1、NO2、NO1B、NO2B、一核心电路332、一开关模块334、第一传输线路L1_1、L1_2、L1_3、L1_4、第二传输线路L2_1、L2_2、以及备用传输线路LB1、LB2。此外，于本实施例中，芯片310、320、330为相同的芯片。
请另参考图4，图4为图3中芯片310、320、330的核心电路312、322、332的示意图。如图4所示，核心电路322至少包含有多个缓存器(register)410、一控制信号产生单元420以及一故障侦测单元430，其中多个缓存器410是用来接收来自芯片外的输入信号，并储存其中的数据；控制信号产生单元420是用来产生控制信号Vc，以控制开关模块124中的开关SW1、SW2的开启与关闭；故障侦测单元430则是用来侦测前一芯片是否有发生故障。此外，于本发明的另一实施例中，故障侦测单元430亦可设置于核心电路312、322、332之外。
在串行传输系统300的操作上，首先，举芯片330为例，芯片330中的故障侦测单元430会侦测前一芯片320是否发生故障，若是芯片320没有发生故障，则控制信号产生单元420会产生控制信号Vc以控制开关SW1、SW2来导通第一传输线路L1_1、L1_2，以使得核心电路332接收数据信号Sin与频率信号DCK，并再通过第二传输线路L2_1、L2_2传送至输出端点NO1、NO2输出，此时，核心电路332不会接收分别来自输入端点Ni1B与Ni2B的备份数据信号SinB与备份频率信号DCKB。
另一方面，当某些故障原因发生，例如芯片320的核心电路322烧坏、线路短路、或是供应电压VDD、VSS无法供应至核心电路322，而造成芯片320的核心电路322无法正常处理输入信号时，则芯片330中的控制信号产生单元420会产生控制信号Vc以控制开关SW1、SW2来导通第一传输线路L1_3、L1_4，以使得核心电路332接收备份数据信号SinB与频率信号DCKB，并再通过第二传输线路L2_1、L2_2传送至输出端点NO1、NO2输出，此时，核心电路332不会接收分别来自输入端点Ni1与Ni2的数据信号Sin与频率信号DCK。换句话说，当芯片320发生故障时，芯片330所接收的输入信号实际上就是芯片320的输入信号。如此一来，芯片330便不会因为芯片320故障而造成无法接收到输入信号的问题。
需注意的是，上述开关模块314、324、334中的开关组件的数量与设计仅为一范例说明，而并非作为本发明的限制。只要开关模块314、324、334可以在前一芯片正常操作时导通第一传输线路L1_1、L1_2(接收数据信号Sin与频率信号DCK)，且不导通第一传输线路L1_3、L1_4(不接收备份数据信号SinB与频率信号DCKB)；以及当前一芯片故障时不导通第一传输线路L1_1、L1_2(不接收数据信号Sin与频率信号DCK)，且导通第一传输线路L1_3、L1_4(接收备份数据信号SinB与频率信号DCKB)，开关模块314、324、334可以有其它的设计，这些设计上的变化均应隶属于本发明的范畴。
另一方面，由于在芯片320故障时，输入信号会直接经由芯片320的备用传输线路LB1、LB2、输出端点NO1B、NO2B传送至芯片330，而不会有部分数据储存在芯片320的核心电路322中，故串行传输系统300在数据传送上可能会有问题。举例来说，假设串行传输系统300仅具有三个芯片310、320、330，数据信号Sin具有24位，则每个芯片310、320、330的核心电路中缓存器所需储存的数据为8位，若是其中一个芯片故障，则后续芯片在所接收储存的数据上可能会发生错误。为了解决此问题，芯片310、320、330中的缓存器410在设计上包含有多个缓存器(多个位缓存器)，且当故障侦测单元430侦测到前一个芯片没有发生故障时，则该芯片使用该多个缓存器中的M个缓存器来储存所接收的输入信号；而若是故障侦测单元430侦测到前一个芯片发生故障时，则该芯片使用该多个缓存器中的N个缓存器来储存所接收的输入信号，其中N大于M。举例来说，假设串行传输系统300仅具有三个芯片310、320、330，数据信号Sin具有24位，则每个芯片310、320、330可设计为包含16个缓存器，假设芯片320可正常操作，则芯片330仅会使用8个缓存器来接收数据信号；而假设芯片320发生故障，且芯片330中的故障侦测单元430侦测到芯片320发生故障，则芯片330会使用16个缓存器来接收数据信号，亦即此时芯片330会同时接收原本要储存在芯片320与芯片330中的数据信号。
此外，于本发明的一实施例，串行传输系统300是应用于一发光二极管驱动电路中，亦即芯片310、320、330分别连接到一发光二极管串，且数据信号Sin包含用来控制每一个发光二极管串的驱动数据。
另外，请参考图5，图5为依据本发明一实施例的应用于一串行传输系统中一芯片的故障处理方法的流程图。参考图1、图5，流程叙述如下：
步骤500：提供一芯片，其中该芯片包含有用来接收一输入信号的一输入端点、一核心电路、用来输出一输出信号的一输出端点、一第一传输线路、一第二传输线路以及一备用传输线路，其中该第一传输线路耦接于该输入端点与该核心电路之间，该第二传输线路耦接于该输入端点与该核心电路之间，该备用传输线路耦接于该输入端点与该输出端点之间；
步骤502：当该核心电路无法正常处理该输入信号时，直接经由该备用传输线路来将该输入信号传送至该输出端点，以作为该输出信号并由该输出端点输出。
此外，请参考图6，图6为依据本发明另一实施例的应用于一串行传输系统中一芯片的故障处理方法的流程图。参考图1、图6，流程叙述如下：
步骤600：提供一芯片，其中该芯片包含有用来接收来自该芯片外的一第一输入信号的一第一输入端点、用来处理该第一输入信号以产生一输出信号的一核心电路、一第一输出端点、一第二输出端点以及耦接于该输入端点与该第二输出端点之间的一备用传输线路；
步骤602：传送该输出信号至该第一输出端点，并输出该输出信号；
步骤604：将该第一输入信号直接经由该备用传输线路传送至该第二输出端点，以直接从该第二输出端点输出。
简要归纳本发明，于本发明的应用于串行传输系统的芯片及其相关的故障处理方法中，是通过芯片内部的备用传输线路的设计来避免串行传输系统中因为其中一个芯片故障而造成后续芯片均无法使用的情形，此外，芯片亦可因应前一芯片的故障与否来调整内部缓存器的大小，以避免串行传输系统在数据传送上的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种应用于一串行传输系统的芯片，包含：
一输入端点，用来接收来自该芯片外的一输入信号；
一核心电路；
一输出端点，用来输出一输出信号；
该芯片的特征在于还包含：
一第一传输线路，耦接于该输入端点与该核心电路之间，用来将该输入信号传送至该核心电路；
一第二传输线路，耦接于该核心电路与该输出端点之间，用来将该核心电路的输出传送至该输出端点；
一备用传输线路，耦接于该输入端点与该输出端点之间；
一开关模块，设置于该备用传输线路及该第二传输线路上，用来选择性地导通该备用传输线路及该第二传输线路；以及
其中当该核心电路可正常处理该输入信号时，该核心电路产生至少一控制信号以控制该开关模块不导通该备用传输线路；以及当该核心电路无法正常处理该输入信号时，该核心电路不产生该至少一控制信号至该开关模块，以使该开关模块不导通该第二传输线路以使得该核心电路的输出无法传送至该输出端点，并导通该备用传输线路以使得该输入信号会直接经由该备用传输线路传送至该输出端点，以作为该输出信号并由该输出端点输出。
2.如权利要求1所述的芯片，其特征在于，当该核心电路可正常处理该输入信号时，该核心电路会将其输出经由该第二传输线路传送至该输出端点，以作为该输出信号并由该输出端点输出；且该输入信号不会经由该备用传输线路传送至该输出端点。
3.如权利要求1所述的芯片，其特征在于，该开关模块亦设置于该第一传输线路上，且用来选择性地导通该第一传输线路。
4.如权利要求3所述的芯片，其特征在于，当该核心电路可正常处理该输入信号时，该核心电路产生该至少一控制信号至该开关模块，以控制该开关模块导通该第一传输线路，导通该第二传输线路，且不导通该备用传输线路；以及当该核心电路无法正常处理该输入信号时，该核心电路不产生该至少一控制信号至该开关模块，以使该开关模块不导通该第一传输线路，不导通该第二传输线路，且导通该备用传输线路。
5.如权利要求1所述的芯片，其特征在于，还包括：
多个缓存器(register)，设置于该核心电路之内或之外；以及
一故障侦测单元，设置于该核心电路之内或之外，用来侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；
其中当该故障侦测单元侦测该前一芯片没有发生故障时，该芯片仅使用该多个缓存器中的M个缓存器来接收该输入信号；以及当该故障侦测单元侦测该前一芯片发生故障时，则该芯片使用该多个缓存器中的N个缓存器来接收该输入信号，其中N与M均为正整数，且N大于M。
6.一种应用于一串行传输系统中一芯片的故障处理方法，其特征在于，该芯片包含有用来接收一输入信号的一输入端点、一核心电路、用来输出一输出信号的一输出端点、一第一传输线路、一第二传输线路以及一备用传输线路，其中该第一传输线路耦接于该输入端点与该核心电路之间，且用来将该输入信号传送至该核心电路，该第二传输线路耦接于该输出端点与该核心电路之间，用来将该核心电路的输出传送至该输出端点，该备用传输线路耦接于该输入端点与该输出端点之间，以及该故障处理方法包含有：
当该核心电路可正常处理该输入信号时，产生一控制信号以控制不导通该备用传输线路；以及
当该核心电路无法正常处理该输入信号时，不产生该控制信号以不导通该第二传输线路以使得该核心电路的输出无法传送至该输出端点，并导通该备用传输线路，且直接经由该备用传输线路来将该输入信号传送至该输出端点，以作为该输出信号并由该输出端点输出。
7.如权利要求6所述的故障处理方法，其特征在于，还包括：
当该核心电路可正常处理该输入信号时：
将该核心电路的输出经由该第二传输线路传送至该输出端点，以作为该输出信号并由该输出端点输出；以及
该输入信号不会经由该备用传输线路传送至该输出端点。
8.如权利要求6所述的故障处理方法，其特征在于，还包括：
选择性地导通该第一传输线路与该第二传输线路。
9.如权利要求8所述的故障处理方法，其特征在于，还包括：
当该核心电路可正常处理该输入信号时，产生该控制信号以控制导通该第一传输线路，导通该第二传输线路，且不导通该备用传输线路；以及
当该核心电路无法正常处理该输入信号时，不产生该控制信号以不导通该第一传输线路，不导通该第二传输线路，且导通该备用传输线路。
10.如权利要求6所述的故障处理方法，其特征在于，该芯片包含有设置于该核心电路之内或之外的多个缓存器(register)，且该故障处理方法另包含有：
侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；
当该前一芯片没有发生故障时，仅使用该多个缓存器中的M个缓存器来接收该输入信号；以及
当侦测该前一芯片发生故障时，使用该多个缓存器中的N个缓存器来接收该输入信号，其中N与M均为正整数，且N大于M。
11.一种应用于一串行传输系统的芯片，其特征在于，包含：
一第一输入端点，用来接收来自该芯片外的一第一输入信号；
一第二输入端点，用来接收来自该芯片外的一第二输入信号，其中该第二输入信号异于该第一输入信号；
一核心电路，用来处理该第一输入信号或是该第二输入信号以产生一输出信号；
一开关模块，耦接于该第一输入端点、第二输入端点以及该核心电路之间，用来选择性地将该第一输入信号或是该第二输入信号传送至该核心电路；
一第一输出端点；
一第二输出端点；
一备用传输线路，耦接于该第一输入端点与该第二输出端点之间；以及
一故障侦测单元，设置于该核心电路之内或之外，用来侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；
其中该核心电路将所产生的该输出信号传送至该第一输出端点，并输出该输出信号；以及该第一输入信号直接经由该备用传输线路传送至该第二输出端点，以直接从该第二输出端点输出；以及当该故障侦测单元侦测该前一芯片没有发生故障时，该开关模块被控制以使得该第一输入信号传送至该核心电路，并使得该第二输入信号不被传送至该核心电路；以及当该故障侦测单元侦测该前一芯片发生故障时，该开关模块被控制以使得该第二输入信号传送至该核心电路，并使得该第一输入信号不被传送至该核心电路。
12.如权利要求11所述的芯片，其特征在于，还包括：
多个缓存器(register)，设置于该核心电路之内或之外；
其中当该故障侦测单元侦测该前一芯片没有发生故障时，该芯片仅使用该多个缓存器中的M个缓存器来接收该输入信号；以及当该故障侦测单元侦测该前一芯片发生故障时，则该芯片使用该多个缓存器中的N个缓存器来接收该输入信号，其中N与M均为正整数，且N大于M。
13.一种应用于一串行传输系统中一芯片的故障处理方法，其特征在于，该芯片包含有用来接收来自该芯片外的一第一输入信号的一第一输入端点、用来接收来自该芯片外的一第二输入信号的一第二输入端点、用来处理该第一输入信号或是该第二输入信号以产生一输出信号的一核心电路、一第一输出端点、一第二输出端点以及耦接于该第一输入端点与该第二输出端点之间的一备用传输线路，其中该第一输入信号异于该第二输入信号，且该故障处理方法包含有：
选择性地将该第一输入信号或是该第二输入信号传送至该核心电路；
传送该输出信号至该第一输出端点，并输出该输出信号；
将该第一输入信号直接经由该备用传输线路传送至该第二输出端点，以直接从该第二输出端点输出；
侦测该串行传输系统中设置于该芯片之前的一前一芯片是否有发生故障；
当侦测该前一芯片没有发生故障时，控制该第一输入信号传送至该核心电路，并控制该第二输入信号不被传送至该核心电路；以及
当侦测该前一芯片发生故障时，控制该第二输入信号传送至该核心电路，并控制该第一输入信号不被传送至该核心电路。
14.如权利要求13所述的故障处理方法，其特征在于，该芯片另包含有设置于该核心电路之内或之外的多个缓存器(register)，且该故障处理方法还包括：
当该前一芯片没有发生故障时，仅使用该多个缓存器中的M个缓存器来接收该输入信号；以及
当侦测该前一芯片发生故障时，使用该多个缓存器中的N个缓存器来接收该输入信号，其中N与M均为正整数，且N大于M。
CN201310134284.9A 2012-06-26 2013-04-17 应用于串行传输系统的芯片及相关的故障处理方法 Active CN103514059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101122782A TWI477961B (zh) 2012-06-26 2012-06-26 應用於序列傳輸系統之晶片及相關的故障處理方法
TW101122782 2012-06-26

Publications (2)

Publication Number Publication Date
CN103514059A CN103514059A (zh) 2014-01-15
CN103514059B true CN103514059B (zh) 2016-12-28

Family

ID=47912816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310134284.9A Active CN103514059B (zh) 2012-06-26 2013-04-17 应用于串行传输系统的芯片及相关的故障处理方法

Country Status (6)

Country Link
US (1) US8874980B2 (zh)
EP (1) EP2680504B8 (zh)
JP (1) JP5726924B2 (zh)
KR (1) KR101447221B1 (zh)
CN (1) CN103514059B (zh)
TW (1) TWI477961B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885293B (zh) * 2021-01-27 2023-04-07 深圳市帝麦德斯科技有限公司 内置驱动芯片的三通道led显示单元、显示模组
CN116256621B (zh) * 2023-05-15 2023-07-21 中诚华隆计算机技术有限公司 芯粒的测试方法、装置、电子设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
JP2008309741A (ja) * 2007-06-18 2008-12-25 Nec Corp 半導体デバイスの評価方法および半導体デバイス
WO2009040015A1 (de) * 2007-09-20 2009-04-02 Insta Elektro Gmbh Bussystem und verfahren für dessen betrieb
US20090121776A1 (en) * 2007-11-14 2009-05-14 Denso Corporation Bus switch and electronic switch
CN101807986A (zh) * 2010-04-20 2010-08-18 杭州和利时自动化有限公司 一种冗余串行总线的实现方法及装置
CN101826297A (zh) * 2009-03-04 2010-09-08 迅杰科技股份有限公司 发光二极管驱动控制装置及其驱动芯片与运作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120350A (ja) 1984-07-09 1986-01-29 Nippon Telegr & Teleph Corp <Ntt> 集積回路及びその冗長切替方法
US5132962A (en) 1990-12-20 1992-07-21 International Business Machines Corporation Fault isolation and bypass reconfiguration unit
US6694465B1 (en) * 1994-12-16 2004-02-17 Texas Instruments Incorporated Low overhead input and output boundary scan cells
JP4112642B2 (ja) 1995-09-08 2008-07-02 富士通株式会社 二重化バスシステム
JPH09244772A (ja) 1996-03-05 1997-09-19 Toshiba Eng Co Ltd ディジーチェーン接続装置及びその方法
JP2000040039A (ja) * 1998-07-23 2000-02-08 Nec Kofu Ltd デイジーチェーン障害回避方式
US6448671B1 (en) 1999-08-05 2002-09-10 Trw Inc. Distributed vehicle safety system having fault protection
US20030163773A1 (en) * 2002-02-26 2003-08-28 O'brien James J. Multi-core controller
US7085863B2 (en) 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
TW200708750A (en) * 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
JP2010050872A (ja) 2008-08-25 2010-03-04 Fujitsu Telecom Networks Ltd データ伝送システム及びデータ伝送制御方法
CN102165328A (zh) * 2008-09-26 2011-08-24 Nxp股份有限公司 用于测试部分地组装的多管芯器件的方法、集成电路管芯和多管芯器件
TWI416329B (zh) * 2009-01-06 2013-11-21 Starchips Technology Inc 串列傳輸裝置及其訊號傳輸方法
KR101295964B1 (ko) 2009-03-10 2013-08-13 엘에스산전 주식회사 Ｐｌｃ 시스템 및 그 구동방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
JP2008309741A (ja) * 2007-06-18 2008-12-25 Nec Corp 半導体デバイスの評価方法および半導体デバイス
WO2009040015A1 (de) * 2007-09-20 2009-04-02 Insta Elektro Gmbh Bussystem und verfahren für dessen betrieb
US20090121776A1 (en) * 2007-11-14 2009-05-14 Denso Corporation Bus switch and electronic switch
CN101826297A (zh) * 2009-03-04 2010-09-08 迅杰科技股份有限公司 发光二极管驱动控制装置及其驱动芯片与运作方法
CN101807986A (zh) * 2010-04-20 2010-08-18 杭州和利时自动化有限公司 一种冗余串行总线的实现方法及装置

Also Published As

Publication number Publication date
JP5726924B2 (ja) 2015-06-03
US20130346821A1 (en) 2013-12-26
JP2014007726A (ja) 2014-01-16
EP2680504A1 (en) 2014-01-01
US8874980B2 (en) 2014-10-28
CN103514059A (zh) 2014-01-15
KR101447221B1 (ko) 2014-10-06
TW201401043A (zh) 2014-01-01
TWI477961B (zh) 2015-03-21
EP2680504B8 (en) 2015-08-05
EP2680504B1 (en) 2015-07-01
KR20140001086A (ko) 2014-01-06

Similar Documents

Publication Publication Date Title
US9836420B2 (en) Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
CN101154944B (zh) 执行驱动及接收操作的输入输出缓冲器
US6076119A (en) Operation mode transfer system and method
JPH09512371A (ja) データ通信バスを有する回路
TW200708959A (en) Semiconductor device and data processing system
KR20130062906A (ko) 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원
CN102236593A (zh) 硬件状态检测/识别电路与方法、硬件状态处理系统
US20120131243A1 (en) Multiplexing pin control circuit for computer system
CN102595090A (zh) 驱动电路级及其驱动方法
CN103514059B (zh) 应用于串行传输系统的芯片及相关的故障处理方法
US20160293074A1 (en) Display panel, detection circuit, and detection method thereof
CN115525099B (zh) 一种终端设备及检测键盘接入的方法
US20090152591A1 (en) Design Structure for an On-Demand Power Supply Current Modification System for an Integrated Circuit
US8285885B2 (en) Universal serial bus device and universal serial bus system
KR20090035536A (ko) 전력 관리 회로 및 방법
US20120250235A1 (en) Interface module with protection circuit and electronic device
CN113836065A (zh) 一拖多数据线电路及数据线
CN103063942B (zh) Hb6096总线接口的周期检测方法
CN110166040A (zh) 一种io复用电路、集成电路和控制方法
CN104636108B (zh) 电子设备
US20220358058A1 (en) Sideband signal adjustment system and method thereof
CN108417173A (zh) 一种显示装置
CN208027976U (zh) 一种安全继电器
CN110134052B (zh) 一种兼容多种输出形式的数字信号采集电路
CN102681640A (zh) 自我供电usb设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant