TWI416329B - 串列傳輸裝置及其訊號傳輸方法 - Google Patents

串列傳輸裝置及其訊號傳輸方法 Download PDF

Info

Publication number
TWI416329B
TWI416329B TW098100143A TW98100143A TWI416329B TW I416329 B TWI416329 B TW I416329B TW 098100143 A TW098100143 A TW 098100143A TW 98100143 A TW98100143 A TW 98100143A TW I416329 B TWI416329 B TW I416329B
Authority
TW
Taiwan
Prior art keywords
serial
data
transmission device
signal
input
Prior art date
Application number
TW098100143A
Other languages
English (en)
Other versions
TW201027345A (en
Inventor
Hsiang Lin Hsu
Original Assignee
Starchips Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Starchips Technology Inc filed Critical Starchips Technology Inc
Priority to TW098100143A priority Critical patent/TWI416329B/zh
Priority to US12/651,610 priority patent/US8248955B2/en
Priority to EP10150137A priority patent/EP2204951A2/en
Publication of TW201027345A publication Critical patent/TW201027345A/zh
Application granted granted Critical
Publication of TWI416329B publication Critical patent/TWI416329B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Description

串列傳輸裝置及其訊號傳輸方法
本發明係關於一種傳輸裝置，尤指一種串列傳輸裝置及其訊號傳輸方法。
控制器與周邊裝置或控制器與控制器之間的通訊傳輸型式區分為並列傳輸通訊(Parallel Communication)和串列傳輸通訊(Serial Communication)，其中，串列傳輸通訊只需要三條傳輸線(時脈訊號線、資料訊號線和栓鎖訊號線)即可傳輸和接收訊號。該傳輸方式是藉由一個時脈訊號傳輸一個位元資料的方式，依序將輸入的串列資料傳遞至連接的傳輸裝置。當該串列資料均傳輸至每一串列連接的傳輸裝置後，該控制器會產生一栓鎖訊號以栓鎖並產生複數個並列輸出訊號。
串列傳輸通訊可應用於各種電子顯示裝置，例如以發光二極體作為發光源的交通號誌或大型廣告看板等。大型廣告看板常常是由萬顆以上的發光二極體排列而成，因此需要多個串列連接的傳輸裝置來控制該些發光二極體的發光資訊。串列傳輸通訊亦可應用於局部區域光源控制技術(Local Dimming Technology)，以控制局部區域的二極體背光源。圖1A顯示一習知之串列傳輸裝置之示意圖，而圖1B顯示每一資料傳輸裝置的電路方塊圖。參照圖1B，該資料傳輸裝置10具有一時脈訊號端CLK、一栓鎖訊號LAH、一輸入端SDI、一輸出端SDO和複數個並列輸出端OUT1、OUT2 、...OUTN。該資料傳輸裝置10包含一移位暫存器(shift register)101和一鎖存器(latch)102。該移位暫存器101包含N級暫存器(register)以接收一串列輸入資料，其中該移位暫存器101之第一級暫存器連接至輸入端SDI，而該移位暫存器101之最後一級暫存器連接至輸出端SDO。該移位暫存器101在每一時脈訊號到達該時脈端CLK時移動來自輸入端SDI的串列輸入資料一位元至移位暫存器101的下一級暫存器。該移位暫存器101的並列輸出訊號在該栓鎖訊號LAH致能時會被栓鎖在相對應的鎖存器102中，而該鎖存器102每一級的輸出連接到該些並列輸出端OUT1、OUT2、...OUTN。
參照圖1A，該串列傳輸裝置11係包含四個以串列方式連接的資料傳輸裝置131-134。每一資料傳輸裝置131-134係個別回應於一輸入訊號141-144和一時脈訊號，並個別提供一輸出訊號151-154。該第一資料傳輸裝置131接收之資料訊號141、時脈訊號和栓鎖訊號係由一控制器12所提供。由於每一資料傳輸裝置131-133之輸出端係耦合至下一資料傳輸裝置132-134之輸入端，故控制器12輸出之串列資料訊號由第一資料傳輸裝置131接收後可經由其移位暫存器101位移至下一級資料傳輸裝置132，接著再經由該級的移位暫存器101位移至下一級資料傳輸裝置133。依此類推，最後由第四資料傳輸裝置134的輸出端SDO送出該串列資料訊號。圖1C顯示該串列傳輸裝置11的輸入和輸出訊號之波型圖。由於每一資料傳輸裝置131-134包含一移位暫存器 101，其可儲存N位元的輸入資料。當第N個時脈訊號到達該時脈端CLK時，該第一資料傳輸裝置131之移位暫存器101被存入N位元資料。接著當第2N個時脈訊號到達該時脈端CLK時，該第一及第二資料傳輸裝置131、132之移位暫存器101被存入N位元資料。最後當第4N個時脈訊號到達該時脈端CLK時，每一資料傳輸裝置131-133之移位暫存器101被存入N位元資料。該些移位暫存器存入的位元資料在該栓鎖訊號LAH觸發後會被同步栓鎖在相對應的鎖存器102內，藉以並列輸出該些位元資料至每一資料傳輸裝置131-133之輸出端OUT1、OUT2、...OUTN。如上所述，該習知串列傳輸裝置11可以使用串列的連接方式增加傳輸裝置以大量傳輸資料。
然而，當該串列傳輸裝置11其中之一資料傳輸裝置故障失效時，傳輸的串列資料便會產生中斷而無法繼續傳輸。舉例而言，當該串列傳輸裝置應用於大型廣告看板時，任一傳輸裝置之故障會導致顯示的資訊殘缺不全而難以辨識。尤甚者，當該串列傳輸裝置應用於交通號誌或交易訊息顯示裝置時，任一傳輸裝置之故障可能會導致生命財產之損失。此外在LED背光的應用中，如採用串列傳輸方法進行LED的動態調光資料傳輸時，任一傳輸裝置之故障可能會導致整個LED背光模組完全失效，因此，本發明提供一種串列傳輸裝置及其訊號傳輸方法，以避免上述失效狀況發生時資料傳輸中止之問題。
本發明之串列傳輸裝置之一實施例包含複數個以串列方式連接之資料傳輸裝置，其中該資料傳輸裝置包含一第一移位暫存器、一偵錯電路和一第二移位暫存器。該第二移位暫存器用以接收一第二串列輸入訊號，並依據一時脈訊號產生一輸出訊號。該偵錯電路用以接收來自該第二移位暫存器的輸出訊號和一第一串列輸入訊號，並依據偵錯結果而選擇其中一者以產生一輸出訊號。該第一移位暫存器用以接收來自該偵錯電路之輸出訊號，並依據該時脈訊號產生一串列輸出訊號。該第二串列輸入訊號係來自至少前一級資料傳輸裝置之第一串列輸入訊號，且該第一串列輸入訊號係來自前一級資料傳輸裝置之串列輸出訊號。
本發明之串列傳輸裝置之另一實施例包含複數個以串列方式連接之資料傳輸裝置，其中該資料傳輸裝置包含一第一移位暫存器、一第二移位暫存器和一偵錯電路。該第一移位暫存器用以接收一第一串列輸入訊號，並依據一時脈訊號產生第一串列輸出訊號。該第二移位暫存器用以接收第二串列輸入訊號，並依據一時脈訊號產生第二串列輸出訊號。該偵錯電路用以接收該第一和第二移位暫存器的輸出訊號，並依據偵錯結果而選擇其中一者以產生一組並列輸出訊號。該第一串列輸入訊號係來自前一級或更前級資料傳輸裝置之第一串列輸出訊號，且該第二串列輸入訊號係來自後一級或更後級資料傳輸裝置之第二串列輸出訊號。
本發明之串列訊號傳輸方法之一實施例包含以下步驟：提供複數個以串列方式連接之資料傳輸裝置，其中任一資料傳輸裝置具有第一串列資料輸入埠及第二串列資料輸入埠；由前一級資料傳輸裝置輸出正向串列資料至目前的資料傳輸裝置之第一串列資料輸入埠；由至少前一級資料傳輸裝置輸入正向串列資料至目前的資料傳輸裝置之第二串列資料輸入埠；利用一偵錯電路比對該第一串列資料輸入埠和該第二串列資料輸入埠之資料，並依據偵錯結果而選擇其中一者以產生一串列輸出訊號作為目前的資料傳輸裝置之實際串列輸入訊號；以及資料傳輸裝置產生並列輸出訊號用以驅動一發光二極體單元。
本發明之串列訊號傳輸方法之另一實施例包含以下步驟：提供複數個以串列方式連接之資料傳輸裝置，其中任一資料傳輸裝置具有第一串列資料輸入埠及第二串列資料輸入埠；由前一級或者更前級資料傳輸裝置輸出正向串列資料至目前的資料傳輸裝置之第一串列資料輸入埠；由後一級或者更後級資料傳輸裝置輸出反向串列資料至目前的資料傳輸裝置之第二串列資料輸入埠；利用一偵錯電路比對該第一串列資料輸入埠和該第二串列資料輸入埠之資料，並依據偵錯結果而選擇其中一者以產生一並列輸出訊號藉以驅動一發光二極體單元。
圖2A顯示根據本發明一實施例之串列傳輸裝置之示意圖。為了簡潔起見，圖2A以三級串列方式連接的資料傳輸 裝置為例說明，而圖2B顯示每一資料傳輸裝置之電路方塊圖。參照圖2B，該資料傳輸裝置20具有一時脈訊號端CLK、一第一輸入端DATA_in、一第二輸入端DATA_pre、一第一輸出端DATA_out和複數個並列輸出端OUT1、OUT2、...OUTN。在本實施例中，該資料傳輸裝置20包含一第一移位暫存器201、一第二移位暫存器202、一偵錯電路203、一鎖存器204和一栓鎖產生電路205。該串列傳輸裝置20的工作原理說明如下。首先，一串列輸入資料由一第一資料傳輸裝置211的第一輸入端DATA_in所接收，並傳輸至該第一資料傳輸裝置211中的偵錯電路203。同時，該串列輸入資料亦由一第二資料傳輸裝置212的第二輸入端DATA_pre所接收，並傳輸至該第二資料傳輸裝置212中的偵錯電路203。當第N個時脈訊號到達該第一資料傳輸裝置211的時脈端CLK後，該串列輸入資料藉由該第一資料傳輸裝置211中的第一移位暫存器201輸出並進入該第二資料傳輸裝置212的第一輸入端DATA_in。該第一移位暫存器201輸出之訊號同時也提供至一第三資料傳輸裝置213的第二輸入端DATA_pre。
在本實施例中，該些資料傳輸裝置211-213中的偵錯電路203具有兩個輸入端。以第二資料傳輸裝置212舉例說明，其中一個輸入端用來接收第一級資料傳輸裝置211之第一輸出端DATA_out的位元資料，而另一個輸入端用來接收自身資料傳輸裝置中的第二移位暫存器202之輸出訊號，並選擇性地切換該二輸入端之其中一者至自身資料傳輸裝置中 的第一移位暫存器201。在本實施例中，該偵錯電路203可以為一位元比較器，用以比較該兩個輸入端資料位元是否有實質上相同的邏輯變化。若該第二移位暫存器202的輸出訊號和該第一輸入端DATA_in之位元資料實質上為不同的邏輯變化，則該偵錯電路203可選擇該第二移位暫存器202的輸出訊號。在另一實施例中，該偵錯電路203可以為一脈波邊緣偵測器(edge detector)，用以偵測第一級資料傳輸裝置211之第一輸出端DATA_out的位元資料的邏輯變化。因為該串列輸入資料是由複數個邏輯0和邏輯1的字元資料所組成，當資料傳輸正常時，該偵錯電路203可以偵測到邏輯0至1，或者邏輯1至0的邊緣變化。當該偵錯電路203讀到連續複數個邏輯1或邏輯0訊號時，代表資料傳輸時遇到線路開路(stuck open)、短路(stuck short)或者傳輸裝置故障之狀況。在上述狀況下，該偵錯電路203係選擇性地切換以接收自身資料傳輸裝置212中的第二移位暫存器202之位元資料，而旁路(bypass)來自前級資料傳輸裝置211之第一輸出端DATA_out的位元資料之錯誤資訊。當資料傳輸正常時，該偵錯電路203係選擇性地切換以接收前級資料傳輸裝置211之第一輸出端DATA_out的位元資料作為該第一移位暫存器201的輸入訊號。藉由上述運作方式，當該串列傳輸裝置連結之其中之一者故障失效時，該串列輸入資料可略過該故障之傳輸裝置而繼續傳輸。
圖2C顯示該串列傳輸裝置21的輸入和輸出訊號之波型圖。在本實施例中，用來栓鎖該第一移位暫存器201存入的 位元資料至相對應的鎖存器204之栓鎖訊號係由該栓鎖產生電路205所產生。該栓鎖電路產生電路205接收該時脈訊號CLK，待該串列資料的每一位元皆被存入對應的移位暫存器後，該時脈訊號CLK會在一連續時間輸出一特定位準。該栓鎖產生電路205偵測到該特定位準維持一預定時間後，即產生一脈波訊號以作為該栓鎖訊號。在本發明之另一實施例中，該栓鎖訊號可以為一外部訊號。
根據本發明一實施例，該資料傳輸裝置213之第二輸入端DATA_pre是用來接收前級資料傳輸裝置212之第一輸入端DATA_in的輸入資料。根據本發明之另一實施例，該資料傳輸裝置213之一第二輸入端DATA_pre可用來接收資料傳輸裝置211或更前級之資料傳輸裝置(未繪出)之第一輸入端DATA_in的輸入資料以增加該串列傳輸裝置21的容錯能力。
圖3A顯示根據本發明之一實施例之串列傳輸裝置31之示意圖，該串列傳輸裝置31包含複數個串列連接的資料傳輸裝置。為了簡潔起見，圖3A以四級串列方式連接的資料傳輸裝置為例說明，而圖3B顯示根據其內部之電路方塊圖。該資料傳輸裝置31具有一時脈訊號端CLK、一第一輸入端SIN1、一第二輸入端SIN2、一第一輸出端SOUT1、一第二輸出端SOUT2和複數個並列輸出端OUT1、OUT2、...OUTN。在本實施例中，該資料傳輸裝置包含一第一移位暫存器301、一偵錯電路302、一第二移位暫存器303、一鎖存器304和一栓鎖產生電路305。該第一移位暫存器301用以接收來 自第一輸入端SIN1的訊號，而該第二移位暫存器303用以接收來自第二輸入端SIN2的訊號。該偵錯電路302具有兩個輸入端，其中一個輸入端用來接收該第一移位暫存器301的輸出資料，而另一個輸入端用來接收該第二移位暫存器303的輸出資料，並選擇性地切換該二輸入端之其中一者之位元資料，於一栓鎖訊號觸發後同步栓鎖該些資料在對應的鎖存器304中。該鎖存器304的每一級電性連接於並列輸出端OUT1、OUT2、...OUTN，藉以將輸入的串列資料轉換為並列式的輸出格式。該栓鎖產生電路305用以偵測該時脈訊號CLK輸出一特定位準且維持一連續時間後產生該栓鎖訊號。
該串列傳輸裝置31的工作原理說明如下。首先，一正向串列輸入資料由一資料傳輸裝置311的第一輸入端SIN1所接收，並傳輸至該資料傳輸裝置311中的第一移位暫存器301。另一反向串列輸入資料由一資料傳輸裝置314的第二輸入端SIN2所接收，並傳輸至該資料傳輸裝置314中的第二移位暫存器303。該反向串列輸入資料之位元資料以該正向串列輸入資料之位元資料的相反順序輸出，例如，當該正向串列輸入資料為(1,1,0,0,1,1,0)時，該反向串列輸入資料為(0,1,1,0,0,1,1)。
在本實施例中，每一資料傳輸裝置311-314中的偵錯電路302為一位元比較器，用以比較該二輸入端之資料位元是否有實質上相同的邏輯變化，並將選擇到的輸入端資料傳輸至該鎖存器304。在另一實施例中，該偵錯電路302為一 脈波邊緣偵測器，用以偵測該第一移位暫存器301輸出的位元資料之邏輯變化。當偵錯電路302讀到連續複數個邏輯1或邏輯0訊號時，代表資料傳輸時遇到線路開路、短路或者傳輸裝置故障之狀況。以圖3C為例說明，該些資料傳輸裝置312和313之間的傳輸線遇到開路狀況，因此，該資料傳輸裝置313的偵錯電路302會選擇性地切換以接收來自資料傳輸裝置314第二輸出端SOUT2的資料，而旁路來自該資料傳輸裝置312第一輸出端SOUT1的錯誤資訊。此外，在另一實施例中，資料傳輸裝置的故障資訊可於該串列傳輸裝置31上電(Power On)時，由控制器送出一正向初始訊號和一反向初始訊號，該正向初始訊號會由該資料傳輸裝置311傳輸到該資料傳輸裝置314，而該反向初始訊號會由該資料傳輸裝置314傳輸到該資料傳輸裝置311。當該串列傳輸裝置連結之其中一者故障失效時，該串列輸入資料可藉由該偵錯電路302而得知故障的傳輸裝置。
根據本發明一實施例，該資料傳輸裝置313之第一輸入端SIN1是用來接收前級資料傳輸裝置312之第一輸出端SOUT1的輸出資料。根據本發明之另一實施例，資料傳輸裝置313之第一輸入端SIN1可用來接收前二級資料傳輸裝置311或更前級之第一輸出端SOUT1的輸出資料，以增加該串列傳輸裝置31的容錯能力。類似地，資料傳輸裝置313之第二輸入端SIN2可用來接收後二級或更後級資料傳輸裝置(未繪出)之第二輸出端SOUT2的輸出資料。
本發明之技術內容及技術特點已揭示如上，然而熟悉 本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
10‧‧‧資料傳輸裝置
101‧‧‧移位暫存器
102‧‧‧鎖存器
11‧‧‧串列傳輸裝置
12‧‧‧控制器
131~134‧‧‧資料傳輸裝置
141~144‧‧‧輸入訊號
151~154‧‧‧輸出訊號
20‧‧‧資料傳輸裝置
201‧‧‧第一移位暫存器
202‧‧‧第二移位暫存器
203‧‧‧偵錯電路
204‧‧‧鎖存器
205‧‧‧栓鎖產生電路
202‧‧‧第二移位暫存器
203‧‧‧偵錯電路
204‧‧‧鎖存器
205‧‧‧栓鎖產生電路
21‧‧‧串列傳輸裝置
211~213‧‧‧資料傳輸裝置
30‧‧‧資料傳輸裝置
301‧‧‧第一移位暫存器
302‧‧‧偵錯電路
303‧‧‧第二移位暫存器
304‧‧‧鎖存器
305‧‧‧栓鎖產生電路
31‧‧‧串列傳輸裝置
311~314‧‧‧資料傳輸裝置
圖1A顯示一習知之串列傳輸裝置之示意圖；圖1B顯示每一資料傳輸裝置的電路方塊圖；圖1C顯示該串列傳輸裝置的輸入和輸出訊號之波型圖；圖2A顯示根據本發明一實施例之串列傳輸裝置之示意圖；圖2B顯示圖2A之串列傳輸裝置之電路方塊圖；圖2C顯示該串列傳輸裝置的輸入和輸出訊號之波型圖；圖3A顯示根據本發明之一實施例之串列傳輸裝置之示意圖；圖3B顯示圖3A之串列傳輸裝置之電路方塊圖；及圖3C顯示該串列傳輸裝置於一故障狀態時的訊號傳輸方式。
21‧‧‧串列傳輸裝置
211~213‧‧‧資料傳輸裝置

Claims (18)

  1. 一種串列傳輸裝置，包含複數個以串列方式連接之資料傳輸裝置，其中該資料傳輸裝置包含：一第二移位暫存器，用以接收一第二串列輸入訊號，並依據一時脈訊號產生一輸出訊號；一偵錯電路，用以接收來自該第二移位暫存器的輸出訊號和一第一串列輸入訊號，並依據偵錯結果而選擇其中一者以產生一輸出訊號；以及一第一移位暫存器，用以接收來自該偵錯電路之輸出訊號，並依據該時脈訊號產生一串列輸出訊號；其中，該第二串列輸入訊號係來自至少前一級資料傳輸裝置之第一串列輸入訊號，且該第一串列輸入訊號係來自前一級資料傳輸裝置之串列輸出訊號；其中該資料傳輸裝置更包含一鎖存器，用以根據一栓鎖訊號栓鎖來自該第一移位暫存器的並列輸出訊號。
  2. 根據請求項1之串列傳輸裝置，其中該資料傳輸裝置更包含一栓鎖產生電路，其基於該時脈訊號輸出一特定位準且維持一設定時間後才產生該栓鎖訊號。
  3. 根據請求項1之串列傳輸裝置，其中該偵錯電路為一位元比較器，用以比較該第二移位暫存器的輸出訊號和該第一串列輸入訊號之位元資料是否有實質上相同的邏輯變化。
  4. 根據請求項3之串列傳輸裝置，其中若該第二移位暫存器的輸出訊號和該第一串列輸入訊號之位元資料實質上為 不同的邏輯變化，則該偵錯電路選擇該第二移位暫存器的輸出訊號。
  5. 根據請求項1之串列傳輸裝置，其中該偵錯電路為一脈波邊緣偵測電路，用以偵測該第一串列輸入訊號之邏輯位準變化。
  6. 根據請求項5之串列傳輸裝置，其中若該第一串列輸入訊號之邏輯位準缺乏變化，則該偵錯電路選擇該第二移位暫存器的輸出訊號。
  7. 根據請求項1之串列傳輸裝置，其中該並列輸出訊號耦接至一發光二極體單元。
  8. 一種串列傳輸裝置，包含複數個以串列方式連接之資料傳輸裝置，其中該資料傳輸裝置包含：一第一移位暫存器，用以接收一第一串列輸入訊號，並依據一時脈訊號產生第一串列輸出訊號；一第二移位暫存器，用以接收第二串列輸入訊號，並依據該時脈訊號產生第二串列輸出訊號；以及一偵錯電路，用以接收該第一和第二移位暫存器的輸出訊號，並依據偵錯結果而選擇其中一者以產生一串列輸出訊號；其中，該第一串列輸入訊號係來自至少前一級資料傳輸裝置之第一串列輸出訊號，且該第二串列輸入訊號係來自至少後一級資料傳輸裝置之第二串列輸出訊號；其中該資料傳輸裝置更包含一鎖存器，用以根據一栓鎖訊號栓鎖來自該偵錯電路的並列輸出訊號。
  9. 根據請求項8之串列傳輸裝置，其中該第一串列輸入訊號和該第二串列輸入訊號具有相反之字元順序。
  10. 根據請求項8之串列傳輸裝置，其中該資料傳輸裝置更包含一栓鎖產生電路，其基於該時脈訊號輸出一特定位準且維持一設定時間後才產生該栓鎖訊號。
  11. 根據請求項8之串列傳輸裝置，其中該偵錯電路為一位元比較器，用以比較該第一移位暫存器和該第二移位暫存器的輸出訊號是否有實質上相同的邏輯變化。
  12. 根據請求項8之串列傳輸裝置，其中該偵錯電路為一脈波邊緣偵測電路，用以偵測該第一移位暫存器和該第二移位暫存器的輸出訊號之邏輯位準變化。
  13. 根據請求項12之串列傳輸裝置，其中若該第二移位暫存器的輸出訊號之邏輯位準缺乏變化，則該偵錯電路選擇該第一移位暫存器的輸出訊號；若該第一移位暫存器的輸出訊號之邏輯位準缺乏變化，則該偵錯電路選擇該第二移位暫存器的輸出訊號。
  14. 根據請求項8之串列傳輸裝置，其中該並列輸出訊號耦接至一發光二極體單元。
  15. 一種串列訊號傳輸方法，包含以下步驟：提供複數個以串列方式連接之資料傳輸裝置，其中任一資料傳輸裝置具有第一串列資料輸入埠及第二串列資料輸入埠；由前一級資料傳輸裝置輸出正向串列資料至目前的資料傳輸裝置之第一串列資料輸入埠； 由至少前一級資料傳輸裝置輸入正向串列資料至目前的資料傳輸裝置之第二串列資料輸入埠；利用一偵錯電路比對該第一串列資料輸入埠和該第二串列資料輸入埠之資料，並依據偵錯結果而選擇其中一者以產生一串列輸出訊號作為目前的資料傳輸裝置之實際串列輸入訊號；以及資料傳輸裝置產生並列輸出訊號用以驅動一發光二極體單元；其中若該第一串列資料輸入埠的資料之邏輯位準缺乏變化，則該偵錯電路選擇該第二串列資料輸入埠的資料；若該第二串列資料輸入埠的資料之邏輯位準缺乏變化，則該偵錯電路選擇該第一串列資料輸入埠的資料。
  16. 根據請求項15之串列訊號傳輸方法，其中該偵錯比對步驟包含比較該第一串列資料輸入埠和該第二串列資料輸入埠之資料是否有實質上相同的邏輯變化，或比較該第一串列資料輸入埠和該第二串列資料輸入埠之資料是否邏輯位準缺乏變化。
  17. 一種串列訊號傳輸方法，包含以下步驟：提供複數個以串列方式連接之資料傳輸裝置，其中任一資料傳輸裝置具有第一串列資料輸入埠及第二串列資料輸入埠；由前一級或者更前級資料傳輸裝置輸出正向串列資料至目前的資料傳輸裝置之第一串列資料輸入埠；由後一級或者更後級資料傳輸裝置輸出反向串列資料 至目前的資料傳輸裝置之第二串列資料輸入埠；利用一偵錯電路比對該第一串列資料輸入埠和該第二串列資料輸入埠之資料，並依據偵錯結果而選擇其中一者；以及產生一並列輸出訊號用以驅動一發光二極體單元；其中該偵錯比對步驟包含比較該第一串列資料輸入埠和該第二串列資料輸入埠之資料是否有實質上相同的邏輯變化，或比較該第一串列資料輸入埠和該第二串列資料輸入埠之資料是否邏輯位準缺乏變化。
  18. 根據請求項17之串列訊號傳輸方法，其中若該第一串列資料輸入埠的資料之邏輯位準缺乏變化，則該偵錯電路選擇該第二串列資料輸入埠的資料；若該第二串列資料輸入埠的資料之邏輯位準缺乏變化，則該偵錯電路選擇該第一串列資料輸入埠的資料。
TW098100143A 2009-01-06 2009-01-06 串列傳輸裝置及其訊號傳輸方法 TWI416329B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098100143A TWI416329B (zh) 2009-01-06 2009-01-06 串列傳輸裝置及其訊號傳輸方法
US12/651,610 US8248955B2 (en) 2009-01-06 2010-01-04 Serial transmission apparatus and the method thereof
EP10150137A EP2204951A2 (en) 2009-01-06 2010-01-05 Serial transmission apparatus and the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098100143A TWI416329B (zh) 2009-01-06 2009-01-06 串列傳輸裝置及其訊號傳輸方法

Publications (2)

Publication Number Publication Date
TW201027345A TW201027345A (en) 2010-07-16
TWI416329B true TWI416329B (zh) 2013-11-21

Family

ID=42078010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100143A TWI416329B (zh) 2009-01-06 2009-01-06 串列傳輸裝置及其訊號傳輸方法

Country Status (3)

Country Link
US (1) US8248955B2 (zh)
EP (1) EP2204951A2 (zh)
TW (1) TWI416329B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI477961B (zh) * 2012-06-26 2015-03-21 Silicon Touch Tech Inc 應用於序列傳輸系統之晶片及相關的故障處理方法
US9178757B2 (en) * 2013-12-31 2015-11-03 General Electric Company Serial link fault detection system and method
CN113795066B (zh) * 2021-11-17 2022-02-11 深圳市明微电子股份有限公司 一种led驱动数据传输方法及led驱动电路
CN117435426B (zh) * 2023-10-18 2024-05-07 成都观岩科技有限公司 一种芯片内串行数据溢出校验方法
CN117373377B (zh) * 2023-12-06 2024-02-09 深圳市绿源半导体技术有限公司 信号传输系统及其信号传输控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361266A (en) * 1992-11-04 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Error correction circuit
TW515177B (en) * 2001-06-21 2002-12-21 Elan Microelectronics Corp USB device with wireless transmission function and transmission processing method therefor
TWI220705B (en) * 2002-03-07 2004-09-01 Inventec Corp Method and system for error detecting
TWI222799B (en) * 1999-11-03 2004-10-21 Hewlett Packard Co Method for utilizing the isochronous transfer mode on a universal serial bus with error correction algorithms
TWI286216B (en) * 2004-06-29 2007-09-01 Pixart Imaging Inc Single chip test method, component and its test system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW391116B (en) * 1998-07-24 2000-05-21 Koninkl Philips Electronics Nv High-speed serial data communication system
JPWO2007108535A1 (ja) * 2006-03-23 2009-08-06 パナソニック株式会社 通信制御装置及び方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361266A (en) * 1992-11-04 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Error correction circuit
TWI222799B (en) * 1999-11-03 2004-10-21 Hewlett Packard Co Method for utilizing the isochronous transfer mode on a universal serial bus with error correction algorithms
TW515177B (en) * 2001-06-21 2002-12-21 Elan Microelectronics Corp USB device with wireless transmission function and transmission processing method therefor
TWI220705B (en) * 2002-03-07 2004-09-01 Inventec Corp Method and system for error detecting
TWI286216B (en) * 2004-06-29 2007-09-01 Pixart Imaging Inc Single chip test method, component and its test system

Also Published As

Publication number Publication date
US8248955B2 (en) 2012-08-21
EP2204951A2 (en) 2010-07-07
US20100172247A1 (en) 2010-07-08
TW201027345A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
TWI416329B (zh) 串列傳輸裝置及其訊號傳輸方法
US8159454B2 (en) LED string driver with shift register and level shifter
KR100515737B1 (ko) 디스플레이 장치를 구동하기 위한 구동장치
US7793177B2 (en) Chip testing device and system
EP2390868B1 (en) LED driving device and driving system thereof
JP3132346U (ja) 発光ダイオード装置の制御回路
CN101783098B (zh) 串行传输装置及其信号传输方法
TW201006310A (en) LED driver circuit and the method thereof
CN110310590A (zh) 一种led显示屏驱动系统的控制芯片
US20090040198A1 (en) Method for detecting pixel status of flat panel display and display driver thereof
JP2009015281A (ja) フラットパネルディスプレイのピクセル状態を検出するための方法及びそのディスプレイドライバ
EP1965608B1 (en) Control circuit for automatically generating latch signal to control LED device according to input data signal and clock signal
CN110070827B (zh) Led显示屏驱动芯片、锁存信号生成方法及系统
TWI477961B (zh) 應用於序列傳輸系統之晶片及相關的故障處理方法
CN215007461U (zh) 一种握手式双向传输装置及led驱动装置和控制系统
CN113785351B (zh) 能够检测故障的led背光部
CN115691366A (zh) 集成电路面板及其操作方法
JP2742754B2 (ja) 情報表示装置
TWI412230B (zh) 暫存電路
JP2742760B2 (ja) 情報表示装置
JP2005024821A (ja) 表示装置の駆動回路
KR102174972B1 (ko) 고장 검출 가능한 발광 소자 어레이
JP2000098964A (ja) 情報表示装置
JP4816953B2 (ja) 負荷素子駆動回路装置
Benotto et al. Design and test of the Digital Opto Hybrid Module for the CMS Tracker Inner Barrel and Disks.