CN115691366A - 集成电路面板及其操作方法 - Google Patents

集成电路面板及其操作方法 Download PDF

Info

Publication number
CN115691366A
CN115691366A CN202210555846.6A CN202210555846A CN115691366A CN 115691366 A CN115691366 A CN 115691366A CN 202210555846 A CN202210555846 A CN 202210555846A CN 115691366 A CN115691366 A CN 115691366A
Authority
CN
China
Prior art keywords
data signal
signal
driver
circuit
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210555846.6A
Other languages
English (en)
Inventor
李佾浩
权容一
姜受炅
权泰铉
金善券
朴炫相
宋义钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115691366A publication Critical patent/CN115691366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

公开了一种检测驱动电路的故障的集成电路面板及其操作方法。集成电路面板包括：驱动电路阵列，包括第一驱动电路和第二驱动电路；数据驱动器，被配置为分别通过第一数据线和第二数据线输出第一输入数据信号和第二输入数据信号；开关驱动器，被配置为通过第一开关线输出第一开关信号；以及错误检测驱动器，被配置为分别通过第一测试线和第二测试线接收第一输出数据信号和第二输出数据信号，其中，第一驱动电路和第二驱动电路被配置为响应于开关信号，分别通过第一测试线和第二测试线输出第一输出数据信号和第二输出数据信号，并且错误检测驱动器还被配置为：基于第一输出数据信号或第二输出数据信号检测第一驱动电路或第二驱动电路的故障。

Description

集成电路面板及其操作方法
相关申请的交叉引用
本申请基于并要求于2021年7月21日在韩国知识产权局提交的韩国专利申请No.10-2021-0096062的优先权，该韩国专利申请的公开内容通过引用的方式整体并入本文。
技术领域
本公开涉及一种检测显示装置的故障的方法。详细地，本公开涉及一种检测显示装置的每个驱动电路的故障的方法。
背景技术
显示装置是指以视觉形式转换各种信息以提供给用户的装置。通常，显示装置包括：其中实现多个像素电路(或像素)以根据电信号表达各种视觉信息的显示面板，以及其中实现多个驱动电路以驱动像素电路的集成电路面板。显示装置的故障可能出现在像素电路和驱动电路中。
显示装置的故障可以通过耦接像素电路和驱动电路并向其施加电信号来从视觉角度进行检测。然而，在这种情况下，难以确定是像素电路中发生故障还是驱动电路中发生故障。这可能导致显示装置的生产良率降低。
发明内容
本公开的各种实施例提供一种被配置为检测多个驱动电路中的每一个驱动电路的故障的显示装置及其操作方法。
根据实施例，一种集成电路面板，所述集成电路面板检测控制显示面板的驱动电路的故障，所述集成电路面板可以包括：驱动电路阵列，所述驱动电路阵列包括第一驱动电路和第二驱动电路；数据驱动器，所述数据驱动器通过第一数据线输出第一输入数据信号，以及通过第二数据线输出第二输入数据信号；开关驱动器，所述开关驱动器通过第一开关线输出第一开关信号；以及错误检测驱动器，所述错误检测驱动器通过第一测试线接收第一输出数据信号，以及通过第二测试线接收第二输出数据信号。所述第一驱动电路可以存储通过所述第一数据线接收到的所述第一输入数据信号，并且所述第二驱动电路可以存储通过所述第二数据线接收到的所述第二输入数据信号。响应于通过所述第一开关线接收到的所述第一开关信号，所述第一驱动电路可以通过所述第一测试线输出基于所述第一输入数据信号的所述第一输出数据信号。响应于通过所述第一开关线接收到的所述第一开关信号，所述第二驱动电路可以通过所述第二测试线输出基于所述第二输入数据信号的所述第二输出数据信号。所述错误检测驱动器可以基于所述第一输出数据信号检测所述第一驱动电路的故障，以及可以基于所述第二输出数据信号检测所述第二驱动电路的故障。
根据实施例，一种集成电路面板的操作方法，所述集成电路面板检测控制显示面板的驱动电路的故障，所述方法可以包括：向第一驱动电路提供第一输入数据信号，以及向第二驱动电路提供第二输入数据信号；所述第一驱动电路存储所述第一输入数据信号，并且所述第二驱动电路存储所述第二输入数据信号；向所述第一驱动电路和所述第二驱动电路提供第一开关信号；响应于所述第一开关信号，所述第一驱动电路输出基于所存储的第一输入数据信号的第一输出数据信号；响应于所述第一开关信号，所述第二驱动电路输出基于所存储的第二输入数据信号的第二输出数据信号；以及基于所述第一输出数据信号确定所述第一驱动电路中是否发生故障，并且基于所述第二输出数据信号确定所述第二驱动电路中是否发生故障。
根据实施例，一种显示装置可以包括集成电路面板和显示面板。所述显示面板可以包括第一像素电路和第二像素电路。所述集成电路面板可以包括：驱动电路阵列，所述驱动电路阵列包括第一驱动电路和第二驱动电路；数据驱动器，所述数据驱动器通过第一数据线输出第一输入数据信号，以及通过第二数据线输出第二输入数据信号；开关驱动器，所述开关驱动器通过开关线输出开关信号；以及错误检测驱动器，所述错误检测驱动器通过第一测试线接收第一输出数据信号，以及通过第二测试线接收第二输出数据信号。所述第一驱动电路可以存储通过所述第一数据线接收到的所述第一输入数据信号，并且所述第二驱动电路可以存储通过所述第二数据线接收到的所述第二输入数据信号。所述第一驱动电路可以响应于所述开关信号，向所述第一像素电路输出基于所存储的所述第一输入数据信号的第一驱动信号，并且可以通过所述第一测试线向所述错误检测驱动器输出所述第一输出数据信号。所述第二驱动电路可以响应于所述开关信号，向所述第二像素电路输出基于所存储的所述第二输入数据信号的第二驱动信号，并且可以通过所述第二测试线向所述错误检测驱动器输出所述第二输出数据信号。所述错误检测驱动器可以基于所述第一输出数据信号检测所述第一驱动电路的故障，以及可以基于所述第二输出数据信号检测所述第二驱动电路的故障。
附图说明
通过参考附图详细描述本公开的实施例，上述以及其他目的和特征将变得容易理解。
图1是示出根据实施例的显示装置的结构图。
图2详细示出了根据实施例的图1的集成电路面板。
图3是示出根据实施例的以列为单位测试图2的驱动电路阵列的集成电路面板的框图。
图4是示出根据实施例的图3的驱动电路的配置的电路图。
图5是示出根据实施例的集成电路面板的结构的框图。
图6是详细示出根据实施例的图5的驱动电路阵列的虚线部分的框图。
图7是示出根据实施例的实现图5的驱动电路的实施例的电路图。
图8示出了根据实施例的图1的集成电路面板和显示面板的连接关系。
图9是示出根据实施例的驱动电路的操作方法的流程图。
图10是示出根据实施例的集成电路面板的操作方法的流程图。
图11是示出根据实施例的图6的驱动电路阵列的信号的定时图。
图12是示出用移位寄存器实现图7的存储器的实施例的电路图。
图13是示出根据实施例的在图6的驱动电路之一中发生故障的情况的图。
图14是示出根据实施例的与图13的故障驱动电路相关联的故障检测操作的定时图。
具体实施方式
以下，将详细且清楚地描述实施例以使得本领域技术人员容易实施本公开。说明书中描述的诸如组件和结构的细节仅用于帮助对实施例的整体理解。因此，对于本领域的技术人员来说显而易见的是，在不脱离本发明的范围和精神的情况下，可以对本文所描述的实施例进行各种改变和修改。此外，为了清楚和简洁起见，省略了对众所周知的功能和结构的描述。在以下附图或详细描述中，组件可以连接到除了在附图中示出或在详细描述中描述的组件之外的任何其他组件。下面描述的术语是考虑到功能而定义的术语，并且不限于特定的功能。术语的定义应根据整个说明书的内容来确定。
在详细描述中参考术语“驱动器”、“控制器”、“块”等描述的组件可以用软件、硬件或其组合来实现。例如，软件可以是机器代码、固件、嵌入式代码和应用软件。例如，硬件可以包括电路、电子电路、处理器、微处理器、计算机、集成电路核、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或它们的组合。
图1是示出根据实施例的显示装置的结构图。参考图1，显示装置DA可以包括显示面板DP和集成电路面板ICP。图1中示出了显示装置DA和显示面板DP以平面的形式实现，但本公开不限于此。例如，可以在曲面上实现显示面板。例如，除非在说明书的上下文中另外描述，否则下面将描述的本公开也可以应用于柔性显示装置。
显示面板DP可以包括多个像素电路(也被称为像素)。每个像素电路可以包括发光元件。例如，发光元件可以包括发光二极管(LED)、微型LED、激光二极管和/或与其类似的任何东西。以下，为了简要描述，描述了显示面板DP的每个像素电路包括微型LED的示例，但本公开不限于此。
在实施例中，像素电路可以根据给定规则布置在显示面板DP上。为了简要描述，以下将在假设显示面板DP包括布置在沿第一方向延伸的直线上的像素电路行和布置在沿第二方向延伸的直线上的像素电路列的情况下给出描述。然而，本公开不限于此。像素电路可以以Z字形二维地布置，或者像素电路可以三维地布置。
在实施例中，显示面板DP可以由诸如以下各种显示面板实现：液晶显示面板、有机发光显示面板、电泳显示面板和电润湿显示面板。然而，根据本公开的显示面板不限于此。例如，根据本公开的显示面板可以由上述显示面板或与其类似的面板来实现。
集成电路面板ICP可以耦接(couple)到显示面板DP的下表面或后表面。例如，集成电路面板ICP可以耦接到显示面板DP以形成显示装置DA。
在实施例中，集成电路面板ICP可以包括多个驱动电路。驱动电路可以连接到显示面板DP的像素电路。例如，每个驱动电路可以向像素电路的发光元件(例如，LED、微型LED或激光二极管)施加电压或信号。将参考图8详细描述驱动电路和像素电路的连接关系。
在实施例中，显示装置DA的故障可以独立地发生在显示面板DP和/或集成电路面板ICP中。然而，在显示面板DP和集成电路面板ICP耦接的状态下视觉上检测到故障的情况下，难以确定故障是显示面板DP的故障还是集成电路面板ICP的故障。下面，将详细描述根据实施例的集成电路面板ICP的显示面板驱动方法和检测在集成电路面板ICP中包括的每个驱动电路中发生的故障的方法。
图2详细示出了根据实施例的图1的集成电路面板。参考图1和图2，集成电路面板ICP可以包括驱动电路阵列1、控制器2、数据驱动器3和行驱动器4。在实施例中，数据驱动器3和行驱动器4可以通过多个驱动电路控制显示面板DP的像素电路。
下面，为了简要描述，将在假设控制器2、数据驱动器3和行驱动器4是被包括在集成电路面板ICP中的组件的情况下给出描述。然而，本公开不限于此。控制器2、数据驱动器3和行驱动器4可以是存在于集成电路面板ICP外部的组件。例如，控制器2、数据驱动器3和行驱动器4可以被包括在显示装置DA中的集成电路面板ICP的外部。
驱动电路阵列1可以包括多个驱动电路PXIC。例如，驱动电路PXIC可以布置在二维平面上。每个驱动电路PXIC可以响应于从数据驱动器3和行驱动器4提供的电压或信号向相应的像素电路提供电压或信号。将参考图8详细描述实现驱动电路阵列1向相应的像素电路提供电压或信号的方法的实施例。
为了简要描述，以下将给出驱动电路PXIC沿着行方向和列方向布置的描述。然而，本公开不限于此。驱动电路PXIC可以以Z字形二维地布置，或者驱动电路PXIC可以三维地布置。
在实施例中，可以以有源矩阵方式控制每个驱动电路PXIC。然而，本公开不限于此。例如，可以通过诸如无源矩阵方式和分段方式的各种方式控制驱动电路PXIC。
在实施例中，每个驱动电路PXIC可以对应于图1的显示面板DP中包括的像素电路中的至少一个像素电路。因此，驱动电路PXIC的数目可以基于显示面板DP中包括的像素的数目来确定。
控制器2可以控制数据驱动器3和/或行驱动器4以向驱动电路PXIC提供电压或信号。
数据驱动器3可以通过多条数据线DL连接到驱动电路阵列1。数据驱动器3可以响应于控制器2的控制信号通过数据线DL提供输入数据信号来控制驱动电路PXIC。
数据线DL可以连接到驱动电路PXIC。例如，每条数据线DL可以连接到驱动电路阵列1中的位于同一列的驱动电路PXIC。在这种情况下，驱动电路阵列1中的位于同一列的驱动电路PXIC可以通过同一条数据线DL连接到数据驱动器3，并且可以接收同一输入数据信号。
在实施例中，每条数据线DL传送到驱动电路PXIC的输入数据信号可以用于每个驱动电路PXIC以产生要发送到相应的像素电路的信号。将参考图8详细描述驱动电路PXIC基于从数据线DL接收的输入数据信号向像素电路提供信号的方法。
行驱动器4可以通过多条时钟线CL连接到驱动电路阵列1。行驱动器4可以响应于控制器2的控制信号通过时钟线CL提供时钟信号来控制驱动电路PXIC。
时钟线CL可以连接到驱动电路PXIC。例如，每条时钟线CL可以连接到驱动电路阵列1中的位于同一行的驱动电路PXIC。在这种情况下，驱动电路阵列1中的位于同一行的驱动电路PXIC可以通过同一条时钟线CL连接到行驱动器4，并且可以接收同一时钟信号。
在实施例中，每条时钟线CL传送到驱动电路PXIC的时钟信号可以用于指定将通过数据线DL接收输入数据信号的驱动电路PXIC。例如，驱动电路阵列1中的构成同一列的驱动电路PXIC可以从数据驱动器3接收相同的输入数据信号，但只有接收时钟信号的驱动电路PXIC可以响应于该输入数据信号进行操作。也就是说，当驱动电路PXIC通过数据线DL接收输入数据信号，而且还通过时钟线CL接收时钟信号时，驱动电路PXIC可以存储通过数据线DL接收的输入数据信号。
在实施例中，行驱动器4可以通过时钟线CL以行为单位顺序地或乱序地选择将响应于输入数据信号进行操作的驱动电路PXIC。例如，行驱动器4可以通过时钟线CL允许任意驱动电路行响应于输入数据信号进行操作，而不管每个驱动电路行的物理位置如何。
在实施例中，数据驱动器3、数据线DL、行驱动器4和时钟线CL可以用于确定相应的驱动电路PXIC的故障。
图3是示出根据实施例的以列为单位测试图2的驱动电路阵列的集成电路面板的框图。参考图2和图3，集成电路面板ICP可以包括驱动电路阵列10、控制器20、数据驱动器30和错误检测驱动器60。为了更简单地描述故障检测方法，图3中未示出图2的行驱动器4和时钟线CL，但是集成电路面板ICP还可以包括行驱动器和时钟线。例如，每个驱动电路PXIC可以通过时钟线从行驱动器4接收时钟信号并进行操作。
驱动电路阵列10、控制器20和数据驱动器30的配置和功能类似于参考图2描述的那些，因此将省略重复的描述以避免冗余。
在驱动电路阵列10中，位于同一列的驱动电路PXIC可以串联连接。例如，位于同一列的驱动电路PXIC可以构成一个驱动电路列。
驱动电路列可以从数据驱动器30接收输入数据信号，并且可以连续地传送输入数据信号，从而将基于输入信号的输出数据信号提供给错误检测驱动器60。将参考图4详细描述驱动电路PXIC的配置和驱动电路列的连接关系。
输入数据信号可以沿着驱动电路列顺序地传送到其他驱动电路PXIC。例如，通过数据线DL从数据驱动器30直接接收输入数据信号的驱动电路PXIC(例如，第一驱动电路)可以将基于输入信号的输出数据信号提供给同一驱动电路列的另一个驱动电路PXIC(例如，第二驱动电路)。从另一个驱动电路PXIC(例如，第k驱动电路)接收输出数据信号的驱动电路PXIC(例如，第(k+1)驱动电路)可以基于接收到的输出数据信号将其输出数据信号提供给连续的、下一个驱动电路PXIC(例如，第(k+2)驱动电路)。基于从前一个驱动电路PXIC(例如，第(n-1)驱动电路)提供的输出数据信号，驱动电路列的最后一个驱动电路(例如，第n驱动电路)可以通过测试线TL向错误检测驱动器60提供输出数据信号。
在实施例中，当驱动电路列中没有发生故障时，驱动电路列的最后一个驱动电路PXIC(例如，第n驱动电路)提供给错误检测驱动器60的输出数据信号的周期或波形，可以与数据驱动器30提供给驱动电路阵列10的输入数据信号的周期或波形相同或相似。
在实施例中，当发生故障的驱动电路被包括在驱动电路列中时，驱动电路阵列的最后一个驱动电路PXIC(例如，第n驱动电路)输出的信号的周期或波形可能与数据驱动器30提供给驱动电路阵列10的输入数据信号的周期或波形不同或不相似。
在实施例中，数据驱动器30还可以向错误检测驱动器60发送被发送到驱动电路阵列10的输入数据信号。
错误检测驱动器60可以通过多条测试线TL连接到驱动电路阵列10。错误检测驱动器60可以分别通过测试线TL从驱动电路列接收输出数据信号，并且可以确定驱动电路阵列10中是否发生故障。
在实施例中，错误检测驱动器60可以从数据驱动器30直接接收输入数据信号。在这种情况下，错误检测驱动器60可以通过将通过测试线TL从驱动电路列传送的基于输入信号的输出数据信号与从数据驱动器30直接接收的或者不通过驱动电路列从数据驱动器接收的相同的输入数据信号进行比较，来确定驱动电路列中是否发生故障。例如，当驱动电路列中包括的任意驱动电路中发生故障时，通过测试线TL传送的输出数据信号与从数据驱动器30直接接收的输入数据信号可能不同。在这种情况下，错误检测驱动器60可以确定在对应于测试线TL并且输出与输入数据信号不同的输出数据信号的驱动电路列的驱动电路PXIC中的至少一个驱动电路中发生故障。
在实施例中，数据驱动器30的功能可以与图2的数据驱动器3的功能相同或相似。例如，在测试显示装置的故障的情况下，数据驱动器30向驱动电路阵列10发送的输入数据信号可以是与显示装置执行操作时提供的信号相同或相似的信号。
图4是示出根据实施例的图3的驱动电路的配置的电路图。下面，将参考图3和图4描述驱动电路PXIC的配置和连接关系，但本公开不限于此。
参考图3和图4，多个驱动电路PXIC1至PXICn均可以包括存储器MM、晶体管TR、与(AND)门AG和数据焊盘PAD。
驱动电路PXICl至PXICn均可以接收输入数据信号。驱动电路PXIC1至PXICn均可以通过数据焊盘PAD向相应的像素电路(未示出)提供驱动电压或驱动信号。驱动电路PXIC1至PXICn可以响应于稍后描述的开关信号(switching signal)SW而串联连接。
在实施例中，除了通过数据线DL直接接收输入数据信号的第一驱动电路PXIC1之外，第二驱动电路PXIC2至第n驱动电路PXICn均可以接收与其连接的前一个驱动电路PXIC的输出数据信号作为其输入数据信号，而不是通过数据线DL直接接收输入数据信号。在这种情况下，第二驱动电路PXIC2至第n驱动电路PXICn均可以不从数据线DL接收输入数据信号DIN。
存储器MM可以接收输入数据信号并且可以存储接收到的输入数据信号。例如，第一驱动电路PXIC1的存储器MM可以通过数据线DL从数据驱动器30接收输入数据信号DIN，并且第二驱动电路PXIC2至第n驱动电路PXICn的存储器MM可以从前一个驱动电路接收输入数据信号(例如，同一驱动电路列中的前一个驱动电路的输出信号)。在控制器20的控制下(例如，根据通过图2的行驱动器4的控制)，存储器MM可以确定是否存储接收到的输入数据信号。存储在存储器MM中的信号或数据可以被传送到AND门AG和/或晶体管TR。
在实施例中，存储器MM可以通过时钟线接收时钟信号。存储器MM可以响应于接收到的时钟信号存储从数据线DL或前一个驱动电路接收的输入数据信号。例如，当执行故障检测操作时，驱动电路PXIC1至PXICn均可以从时钟线接收时钟信号。然而，为了简要描述，图4中未示出通过时钟线输入的时钟信号。
AND门AG可以对存储在存储器MM中的信号和脉冲宽度调制(PWM)信号执行AND运算。AND门AG的第一输入端子可以接收PWM信号，并且其第二输入端子可以接收从存储器MM输出的信号。当两个输入信号为高电平信号时，AND门AG可以通过其输出端子输出高电平信号。
在实施例中，PWM信号可以从控制器20直接或间接提供给AND门AG。例如，PWM信号可以由控制器20直接产生，然后可以提供给AND门AG的第一输入端子。或者，单独的驱动器可以响应于控制器20的控制信号产生PWM信号，并且由此产生的PWM信号可以被提供给AND门AG的第一输入端子。
在实施例中，PWM信号可以是通过调整具有反复的高到低和低到高的转变的脉冲的占空比而获得的信号，以调整对应于驱动电路PXIC的像素电路的发光元件的亮度。
数据焊盘PAD可以从AND门AG接收信号，并且可以将电压或信号输出到像素电路。例如，数据焊盘PAD可以连接到构成图1的显示面板DP的像素电路中的至少一个像素电路。在这种情况下，可以根据输入到数据焊盘PAD的信号来控制显示面板DP的像素电路的亮度以及是开启还是关闭像素电路。将参考图8详细描述如何通过数据焊盘PAD连接显示面板DP和集成电路面板ICP以及如何通过数据焊盘PAD传送信号。
晶体管TR可以执行如下开关功能：控制是将从存储器MM输出的信号传送到下一个驱动电路PXIC还是传送到错误检测驱动器60。例如，晶体管TR的栅极端子可以通过开关线SL接收开关信号SW。依据是否接收到开关信号SW，晶体管TR可以将从存储器MM输出的信号传送或不传送到下一个驱动电路PXIC或错误检测驱动器60。
在实施例中，可以从驱动电路PXIC的外部提供开关信号SW。例如，开关信号SW可以由控制器20直接或间接提供，或者可以由开关驱动器(未示出)提供。
在实施例中，可以为驱动电路阵列10的多个驱动电路行中的每一者不同地提供开关信号SW。例如，可以向构成一个驱动电路行的驱动电路PXIC提供相同的开关信号SW。在这种情况下，通过数据线提供给第一驱动电路PXIC1的输入数据信号可以被连续传送，使得输入数据信号通过测试线TL从第n驱动电路PXICn提供给错误检测驱动器60。错误检测驱动器60可以基于从第n驱动电路PXICn提供的输出数据信号来确定在驱动电路PXIC1至PXICn的列中是否存在任何发生故障的驱动电路PXIC。
在实施例中，根据参考图3和图4描述的故障检测方法，可以对驱动电路阵列10的每一列进行故障检测。然而，在这种情况下，错误检测驱动器60可以确定发生故障的驱动电路列，但无法指定发生故障的驱动电路。
图5是示出根据实施例的集成电路面板的结构的框图。参考图5，集成电路面板ICP可以包括驱动电路阵列100、控制器200、数据驱动器300、行驱动器400、开关驱动器500和错误检测驱动器600。
驱动电路阵列100可以包括多个驱动电路PXIC。驱动电路PXIC可以布置在二维平面上以形成驱动电路阵列100。例如，驱动电路PXIC可以以n×m结构布置。每个驱动电路PXIC可以响应于从数据驱动器300和行驱动器400提供的电压或信号向相应的像素电路提供电压或信号。
控制器200、数据驱动器300和行驱动器400的功能和操作类似于参考图2描述的那些，因此将省略重复描述以避免冗余。
数据驱动器300可以分别通过第一数据线DLl至第n数据线DLn连接到驱动电路阵列100的第一驱动电路列至第n驱动电路列。例如，在第二驱动电路列的情况下，数据驱动器300可以通过第二数据线DL2连接到包括在第二驱动电路列中的驱动电路PXIC。在这种情况下，驱动电路阵列100中的位于第二驱动电路列的驱动电路PXIC可以通过第二数据线DL2接收相同的输入数据信号。
在实施例中，数据驱动器300分别通过数据线DLl至DLn提供给驱动电路PXIC的输入数据信号可以彼此不同。
在实施例中，数据驱动器300提供给驱动电路阵列100的输入数据信号可以是用于选择驱动电路阵列100的一些驱动电路PXIC的信号。例如，在运行像素电路的情况下或者在检测驱动电路PXIC的故障的情况下，输入数据信号可以是用于选择一些驱动电路PXIC的信号。也就是说，在运行像素电路的情况下，输入数据信号可以是用于选择与作为显示目标的像素电路相对应的驱动电路PXIC的信号，并且在检测驱动电路PXIC的故障的情况下，输入数据信号可以是用于选择待测试的驱动电路PXIC以确定是否发生故障的信号。
行驱动器400可以分别通过第一时钟线CLl至第m时钟线CLm连接到驱动电路阵列100的第一驱动电路行至第m驱动电路行。例如，在第二驱动电路行的情况下，行驱动器400可以通过第二时钟线CL2连接到包括在第二驱动电路行中的驱动电路PXIC。在这种情况下，驱动电路阵列100中的位于第二驱动电路行的驱动电路PXIC可以通过第二时钟线CL2接收相同的时钟信号。
在实施例中，在行驱动器400不向任意驱动电路行提供时钟信号的情况下，行驱动器400可以发送时钟门控信号。在这种情况下，时钟门控信号可以是不触发的信号或者可以是保持低电平的信号。
在实施例中，行驱动器400分别提供给时钟线CLl至CLm的时钟信号可以彼此相同或不同。例如，行驱动器400可以在不同的时间段分别向时钟线CL1至CLm提供时钟信号。
在实施例中，驱动电路PXIC可以选择性地存储数据驱动器300提供的输入数据信号。例如，当通过时钟线CL从行驱动器400接收到时钟信号时，驱动电路PXIC可以存储从数据驱动器300提供的输入数据信号。当未从行驱动器400接收到时钟信号时，驱动电路PXIC可以不存储从数据驱动器300提供的输入数据信号。将参考图7详细描述驱动电路PXIC选择性地存储数据的方法。
开关驱动器500可以从控制器200接收控制信号。响应于接收到的控制信号，开关驱动器500可以确定将由每个驱动电路PXIC接收到的输入数据信号输出到同一驱动电路列中的下一个驱动电路PXIC还是输出到错误检测驱动器600。开关驱动器500可以通过第一开关线SL1至第m开关线SLm连接到驱动电路阵列100的第一驱动电路行至第m驱动电路行。例如，在第二驱动电路行的情况下，开关驱动器500可以通过第二开关线SL2连接到包括在第二驱动电路行中的驱动电路PXIC。在这种情况下，驱动电路阵列100中的位于第二驱动电路行的驱动电路PXIC可以通过第二开关线SL2接收相同的开关信号。
在实施例中，开关信号可以启用驱动电路行的故障检测操作。例如，开关信号可以允许相应驱动电路行的每个驱动电路PXIC向同一驱动电路列中的下一个驱动电路PXIC或错误检测驱动器600发送输出数据信号。在这种情况下，输出数据信号可以是基于输入数据信号通过相应的驱动电路PXIC输出的信号。
在实施例中，开关驱动器500可以在不同的时间段分别通过开关线SLl至SLm向驱动电路PXIC提供开关信号。在这种情况下，可以在不同的时间段对每一行执行检测驱动电路行的故障的操作。将参考图6和图7详细描述通过开关信号检测每个驱动电路PXIC的故障的方法。
错误检测驱动器600可以通过多条测试线TLl至TLn连接到驱动电路阵列100。错误检测驱动器600可以通过第一测试线TL1至第n测试线TLn连接到驱动电路阵列100的第一驱动电路列至第n驱动电路列。例如，在第二驱动电路列的情况下，错误检测驱动器600可以通过第二测试线TL2连接到包括在第二驱动电路列中的驱动电路PXIC。在这种情况下，错误检测驱动器600可以基于从驱动电路PXIC接收的输出数据信号来确定每个驱动电路PXIC中是否发生故障。
在实施例中，错误检测驱动器600还可以分别从数据驱动器300和行驱动器400接收输入数据信号和时钟信号。例如，错误检测驱动器600分别从数据驱动器300和行驱动器400直接接收的输入数据信号和时钟信号，可以是数据驱动器300和行驱动器400输出到驱动电路阵列100的信号，或者可以是包括关于从数据驱动器300和行驱动器400输出的信号的信息的信号。错误检测驱动器600可以将接收到的输入数据信号和时钟信号与通过测试线TL1至TLn接收到的输出数据信号进行比较。在这种情况下，错误检测驱动器600可以基于输入数据信号和时钟信号来确定任何驱动电路PXIC中是否发生故障。
在实施例中，可以对驱动电路阵列100中包括的每一行驱动电路PXIC执行故障确定操作。例如，当通过第一开关线SL1提供用于请求输出第一驱动电路行的输出数据信号的开关信号时，通过第二开关线SL2至第m开关线SLm中的每一者发送到驱动电路阵列100的开关信号可以是用于请求阻止相应驱动电路的输出数据信号的信号。在这种情况下，可以确定驱动电路阵列100的第一驱动电路行中包括的驱动电路PXIC是否有故障。
在实施例中，可以对驱动电路阵列100中包括的每一行驱动电路PXIC执行故障确定操作。例如，响应于通过第一开关线SLl接收到的开关信号，第一驱动电路行的驱动电路PXIC可以分别通过下一个驱动电路行的驱动电路PXIC和/或测试线TL1至TLn向错误检测驱动器600提供输出数据信号。在这种情况下，错误检测驱动器600可以基于从测试线TL1至TLn接收到的输出数据信号来确定任何驱动电路列中是否发生故障。
在实施例中，可以对一个驱动电路行(例如，第一驱动电路行)执行故障确定操作，然后可以对另一个驱动电路行执行另一个故障确定操作。因此，当从驱动电路阵列100向错误检测驱动器600提供输出数据信号时，错误检测驱动器600可以确定是否从任何驱动电路PXIC输出输出数据信号。例如，错误检测驱动器600可以通过物理上彼此分开的第一测试线TL1至第n测试线TLn，确定从驱动电路PXIC接收的输出数据信号是否存在于驱动电路阵列100的任何驱动电路列中。因为驱动电路阵列100的驱动电路行通过第一开关线SL1至第m开关线SLm接收时间序列彼此区分开的开关信号，所以错误检测驱动器600可以确定是否从驱动电路阵列100的任何驱动电路行输出输出数据信号。因此，根据实施例，可以提供能够确定多个驱动电路中的每一个驱动电路的故障的集成电路面板及其操作方法。
图6是详细示出根据实施例的图5的驱动电路阵列的部分配置的图。参考图5和图6，驱动电路阵列100可以包括多个驱动电路PXIC11至PXIC33。
驱动电路PXIC11至PXIC33均可以通过数据线DL从数据驱动器300接收输入数据信号DIN，可以通过时钟线CL从行驱动器400接收时钟信号CLK，并且可以通过开关线SL从开关驱动器500接收开关信号SW。驱动电路PXIC11至PXIC33均可以基于输入数据信号和时钟信号向相应的像素电路提供驱动信号，并且当进一步接收到开关信号时可以通过下一个驱动电路PXIC和/或测试线TL向错误检测驱动器600提供输出数据信号。
第一数据线DL1至第三数据线DL3可以连接到驱动电路PXIC11至PXIC33。例如，第一数据线DL1可以连接到驱动电路PXIC11、PXIC21和PXIC31，第二数据线DL2可以连接到驱动电路PXIC12、PXIC22和PXIC32，并且第三数据线DL3可以连接到驱动电路PXIC13、PXIC23、PXIC33。第一输入数据信号DIN1可以通过第一数据线DL1提供给驱动电路PXIC11至PXIC31，第二输入数据信号DIN2可以通过第二数据线DL2提供给驱动电路PXIC12至PXIC32，并且第三输入数据信号DIN3可以通过第三数据线DL3提供给驱动电路PXIC13至PXIC33。
第一时钟线CL1至第三时钟线CL3可以连接到驱动电路PXIC11至PXIC33。例如，第一时钟线CL1可以连接到驱动电路PXIC11、PXIC12和PXIC13，第二时钟线CL2可以连接到驱动电路PXIC21、PXIC22和PXIC23，并且第三时钟线CL3可以连接到驱动电路PXIC31、PXIC32和PXIC33。第一时钟信号CLK1可以通过第一时钟线CL1提供给驱动电路PXIC11至PXIC13，第二时钟信号CLK2可以通过第二时钟线CL2提供给驱动电路PXIC21至PXIC23，并且第三时钟信号CLK3可以通过第三时钟线CL3提供给驱动电路PXIC31至PXIC33。
第一开关线SL1至第三开关线SL3可以连接到驱动电路PXIC11至PXIC33。例如，第一开关线SL1可以连接到驱动电路PXIC11、PXIC12和PXIC13，第二开关线SL2可以连接到驱动电路PXIC21、PXIC22和PXIC23，并且第三开关线SL3可以连接到驱动电路PXIC31、PXIC32和PXIC33。第一开关信号SW1可以通过第一开关线SL1提供给驱动电路PXIC11至PXIC13，第二开关信号SW2可以通过第二开关线SL2提供给驱动电路PXIC21至PXIC23，并且第三开关信号SW3可以通过第三开关线SL3提供给驱动电路PXIC31至PXIC33。
第一测试线TL1至第三测试线TL3可以连接到驱动电路PXIC11至PXIC33。例如，第一测试线TL1可以连接到驱动电路PXIC11、PXIC21和PXIC31，第二测试线TL2可以连接到驱动电路PXIC12、PXIC22和PXIC32，并且第三测试线TL3可以连接到驱动电路PXIC13、PXIC23和PXIC33。错误检测驱动器600可以通过第一测试线TL1至第三测试线TL3从驱动电路PXIC11至PXIC33接收输出数据信号。
为了更好地理解，下面以驱动电路阵列100的第三驱动电路行第二驱动电路列的驱动电路PXIC32的操作和连接关系为代表示例进行描述。然而，本公开不限于此。例如，驱动电路阵列100的其余驱动电路PXIC也可以执行与下面将描述的驱动电路PXIC32的操作和功能相同或相似的操作和功能。
参考图5和图6，驱动电路PXIC32可以通过第二数据线DL2接收第二输入数据信号DIN2，并且可以通过第三时钟线CL3接收第三时钟信号CLK3。驱动电路PXIC32可以响应于第三时钟信号CLK3存储第二输入数据信号DIN2，并且可以基于存储在其中的第二输入数据信号DIN2向相应的像素电路供应驱动信号或驱动电压。将参考图7和图8详细描述驱动电路PXIC的操作。
驱动电路PXIC32可以通过第三开关线SL3接收第三开关信号SW3。驱动电路PXIC32可以响应于第三开关信号SW3通过第三测试线TL3向错误检测驱动器600发送输出数据信号。来自驱动电路PXIC32的输出数据信号可以用于确定驱动电路PXIC32中是否发生故障。例如，当驱动电路PXIC32发生故障时，错误检测驱动器600可能无法接收到与驱动电路PXIC32对应的输出数据信号，或者可能接收到与输入数据信号不对应的输出数据信号。将参考图13和图14详细描述与驱动电路PXIC32中发生故障的情况相对应的输出数据信号。
图7是示出以实现图5的驱动电路的实施例为示例的电路框图。参考图5和图7，驱动电路PXIC可以包括存储器MM、AND门AG、数据焊盘PAD和晶体管TR。
为了简要描述，省略与参考图4描述的存储器MM、AND门AG、数据焊盘PAD和晶体管TR的功能和连接关系相关联的详细描述。
存储器MM可以通过数据线DL接收输入数据信号DIN，并且可以响应于通过时钟线CL接收的时钟信号CLK来存储输入数据信号DIN。例如，存储器MM可以在时钟信号CLK被提供时存储输入数据信号DIN，而在时钟信号CLK未被提供时可以不存储输入数据信号DIN。
存储器MM可以通过第一节点Nl将所存储的输入数据信号DIN传送到AND门AG和/或可以通过第一节点Nl将所存储的输入数据信号DIN传送到晶体管TR的栅极端子。
在实施例中，存储器MM可以用包括多路复用器、晶体管、反相器和/或类似元件的组合的移位寄存器来实现。将参考图12描述用移位寄存器实现的存储器MM。
例如，存储器MM可以包括：诸如静态随机存取存储器(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM)的易失性存储器，和/或诸如相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)或铁电RAM(FRAM)的非易失性存储器。然而，本公开不限于此。例如，驱动电路PXIC可以被实现为包括如下存储器：该存储器包括能够临时存储输入信号的各种元件或其组合。
在实施例中，不管是否正在执行通过数据焊盘PAD向像素电路提供驱动信号的操作，都可以执行通过测试线TL向错误检测驱动器600发送存储在存储器MM中的输入数据信号DIN的操作。例如，不管是否正在执行驱动电路PXIC通过第一节点N1将所存储的输入数据信号DIN提供给AND门AG的操作，都可以执行驱动电路PXIC通过第一节点N1向晶体管TR的漏极端子提供所存储的输入数据信号DIN的操作。在这种情况下，可以提供即使在显示装置操作时也能够测试驱动电路的故障的集成电路面板。也就是说，根据实施例，可以提供独立于驱动像素电路执行检测驱动电路的故障的操作的集成电路面板。
第一节点Nl可以连接到存储器MM、AND门AG的第一输入端子和晶体管TR的漏极端子。也就是说，可以通过第一节点N1向像素电路和错误检测驱动器600提供相同的信号。
晶体管TR的栅极端子可以连接到开关线SL，其漏极端子可以连接到第一节点Nl，并且其源极端子可以连接到测试线TL。晶体管TR的栅极端子可以通过开关线SL接收开关信号SW。响应于接收到的开关信号SW，晶体管TR可以通过测试线TL将从第一节点N1接收到的信号传送到错误检测驱动器600。在这种情况下，通过测试线TL传送到错误检测驱动器600的信号可以是输出数据信号。
在实施例中，当不执行驱动电路PXIC的故障检测时，晶体管TR可以处于关断状态。在这种情况下，输出数据信号可以不被传送到错误检测驱动器600。
图8示出了根据实施例的图1的集成电路面板和显示面板的连接关系。为了简要描述，在图8中示出了一个驱动电路PXIC和一个像素电路PXC的部分配置。参考图1、图7和图8，集成电路面板ICP和显示面板DP可以通过驱动电路PXIC的数据焊盘PAD连接。例如，集成电路面板ICP的驱动电路PXIC可以向数据焊盘PAD提供驱动信号，并且像素电路PXC可以从数据焊盘PAD接收驱动信号。
像素电路PXC可以包括晶体管TR和发光元件LED。像素电路PXC的晶体管TR的栅极端子可以连接到数据焊盘PAD，并且其漏极端子可以被提供偏置电压VLED。当从数据焊盘PAD提供驱动电压或驱动信号时，晶体管TR可以用作电流源。
晶体管TR的源极端子可以连接到发光元件LED。例如，发光元件LED可以包括发光二极管(LED)、微型LED、激光二极管和/或与其类似的任何东西。在本公开中，将在发光元件LED是微型LED的假设下给出描述。
当从数据焊盘PAD向像素电路PXC输入驱动电压或驱动信号时，可以向发光元件LED提供电流。在实施例中，发光元件LED的亮度可以根据从数据焊盘PAD提供给像素电路PXC的驱动电压或驱动信号的开关比(on-off ratio)来调整。
图9是示出根据实施例的驱动电路的操作方法的流程图。参考图7和图9，在操作S100中，驱动电路PXIC可以接收输入数据信号DIN。例如，驱动电路PXIC可以通过数据线DL接收输入数据信号DIN。
在操作S110中，驱动电路PXIC可以响应于时钟信号CLK进行操作。例如，驱动电路PXIC可以响应于通过时钟线CL接收的时钟信号CLK进行操作。驱动电路PXIC可以在接收到时钟信号CLK时执行操作S120，而在没有接收到时钟信号CLK时可以不执行操作120。也就是说，当没有接收到时钟信号CLK时，驱动电路PXIC可以处于休眠状态。
在操作S120中，驱动电路PXIC可以存储输入数据信号DIN。例如，驱动电路PXIC可以响应于时钟信号CLK来存储接收到的输入数据信号DIN。当驱动电路PXIC驱动像素电路时，驱动电路PXIC可以在操作S130中使用所存储的输入数据信号DIN产生驱动信号，并且当执行检测驱动电路PXIC的故障的操作时，驱动电路PXIC可以在操作S140和操作S150中使用所存储的输入数据信号DIN产生输出数据信号。
当驱动电路PXIC驱动像素电路时，可以执行操作S130。在操作S130中，驱动电路PXIC可以基于所存储的输入数据信号DIN产生驱动信号。例如，驱动电路PXIC可以通过对所存储的输入数据信号DIN和PWM信号执行AND运算(结合)来产生驱动信号。所产生的驱动信号可以通过数据焊盘PAD被提供给像素电路。输出驱动信号的驱动电路PXIC可以处于休眠状态，直到接收到任何其他信号。
当执行检测驱动电路PXIC的故障的操作时，可以执行操作S140。在操作S140中，驱动电路PXIC可以响应于开关信号SW进行操作。例如，驱动电路PXIC可以响应于通过开关线SL接收的开关信号SW进行操作。当接收到开关信号SW时驱动电路PXIC可以执行操作S150，而当未接收到开关信号SW时驱动电路PXIC可以不执行故障检测操作。
在操作S150中，驱动电路PXIC可以输出输出数据信号。例如，驱动电路PXIC可以通过测试线TL输出基于所存储的输入数据信号DIN产生的输出数据信号。
在实施例中，可以独立于操作S140和操作S150来执行操作S130，反之亦然。例如，即使在执行操作S130时，也可以执行操作S140和操作S150，并且即使在操作S140中未接收到开关信号SW，也可以执行操作S130。
图10是示出根据实施例的集成电路面板的操作方法的流程图。为了简要描述，将参考图10描述集成电路面板ICP的操作方法：在该操作方法中，检测图6中所示的驱动电路PXIC11至PXIC33当中的位于第一驱动电路行、第二驱动电路行、第一驱动电路列、第二驱动电路列的驱动电路PXIC11、PXIC12、PXIC21和PXIC22的故障，但本公开不限于此。下面，将参考图5、图6和图10描述为检测驱动电路PXIC11、PXIC12、PXIC21和PXIC22的故障而执行的集成电路面板ICP的操作方法。
为检测驱动电路PXIC11、PXIC12、PXIC21和PXIC22的故障而执行的集成电路面板ICP的操作方法可以从操作S200开始。在操作S200中，集成电路面板ICP可以分别通过多条数据线DL向多个驱动电路PXIC提供输入数据信号。例如，集成电路面板ICP可以通过第一数据线DL1向驱动电路PXIC11和PXIC21提供第一输入数据信号DIN1，并且可以通过第二数据线DL2向驱动电路PXIC12和PXIC22提供第二输入数据信号DIN2。
在操作S210中，集成电路面板ICP可以分别通过多条时钟线CL向驱动电路PXIC提供时钟信号，从而输入数据信号可以存储在驱动电路PXIC中。例如，集成电路面板ICP可以通过第一时钟线CL1向驱动电路PXIC11和PXIC12提供第一时钟信号CLK1，并且可以通过第二时钟线CL2向驱动电路PXIC21和PXIC22提供第二时钟信号CLK2。接收相应时钟信号的每个驱动电路PXIC可以存储相应的输入数据信号。
在操作S220中，集成电路面板ICP可以将开关信号SW输入到驱动电路阵列100的第一驱动电路行中包括的驱动电路PXIC11和PXIC12。例如，集成电路面板ICP可以通过第一开关线SL1将第一开关信号SW1输入到驱动电路PXIC11和PXIC12。
在操作S230中，集成电路面板ICP可以通过从包括在第一驱动电路行中的驱动电路PXIC11和PXIC12输出的输出数据信号，来检测第一驱动电路行的故障。例如，集成电路面板ICP可以通过第一测试线TL1从驱动电路PXIC11接收输出数据信号，可以将输出数据信号与第一输入数据信号DIN1和第一时钟信号CLK1(例如，提供第一时钟信号的时间段)进行比较，并且可以确定驱动电路PXIC11的故障。此外，集成电路面板ICP可以通过第二测试线TL2从驱动电路PXIC12接收输出数据信号，可以将输出数据信号与第二输入数据信号DIN2和第一时钟信号CLK1(例如，提供第一时钟信号的时间段)进行比较，并且可以确定驱动电路PXIC12的故障。因此，集成电路面板ICP可以检测第一驱动电路行的驱动电路PXIC11和PXIC12的故障。
在操作S240中，集成电路面板ICP可以将开关信号SW输入到驱动电路阵列100的第二驱动电路行中包括的驱动电路PXIC21和PXIC22。例如，集成电路面板ICP可以通过第二开关线SL2将第二开关信号SW2输入到驱动电路PXIC21和PXIC22。
在操作S250中，集成电路面板ICP可以通过从包括在第二驱动电路行中的驱动电路PXIC21和PXIC22输出的输出数据信号，来检测第二驱动电路行的故障。例如，集成电路面板ICP可以通过第一测试线TL1从驱动电路PXIC21接收输出数据信号，可以将输出数据信号与第一输入数据信号DIN1和第二时钟信号CLK2(例如，提供第二时钟信号的时间段)进行比较，并且可以确定驱动电路PXIC21的故障。此外，集成电路面板ICP可以通过第二测试线TL2从驱动电路PXIC22接收输出数据信号，可以将输出数据信号与第二输入数据信号DIN2和第二时钟信号CLK2(例如，提供第二时钟信号的时间段)进行比较，并且可以确定驱动电路PXIC22的故障。因此，集成电路面板ICP可以检测第二驱动电路行的驱动电路PXIC21和PXIC22的故障。
在实施例中，可以改变执行操作S230、操作S240和操作S250的顺序，并且集成电路面板ICP可以基于操作S230、操作S240和操作S250的改变后的顺序进行操作。
图11是示出根据实施例的与图6的驱动电路相关联的信号的定时图。为了简要描述，将参考图11描述与图6中所示的驱动电路PXIC11至PXIC33当中的位于第一驱动电路行、第二驱动电路行、第一驱动电路列、第二驱动电路列的驱动电路PXIC11、PXIC12、PXIC21和PXIC22相关联的信号，但本公开不限于此。下面，将参考图5至图11描述与驱动电路相关联的信号。
在第一时间段t1，输入数据信号DIN可以被提供给每个驱动电路PXIC以检测驱动电路阵列100的故障。例如，驱动电路PXIC11和PXIC21可以通过第一数据线DL1接收第一输入数据信号DIN1，并且驱动电路PXIC21和PXIC22可以通过第二数据线DL2接收第二输入数据信号DIN2。
驱动电路PXIC11至PXIC22存储接收到的输入数据信号DIN1和DIN2的操作可以由时钟信号CLK1和CLK2控制。例如，在第一时间段t1至第三时间段t3，驱动电路PXIC11和PXIC12可以通过第一时钟线CL1接收第一时钟信号CLK1，并且时钟信号可以不被提供给驱动电路PXIC21和PXIC22。在这种情况下，未被提供时钟信号的驱动电路PXIC21和PXIC22中的每一者的存储器MM可以不存储从相应数据线DL提供的输入数据信号。因此，在第一时间段t1至第三时间段t3，输入数据信号DIN1和DIN2可以分别仅被存储在驱动电路PXIC11和PXIC12中。
在存储了输入数据信号DINl和DIN2之后，当通过相应开关线SL输入开关信号SW时，驱动电路PXIC11和PXIC12中的每一者可以通过相应的测试线TL向错误检测驱动器600提供输出数据信号。例如，在输入数据信号DIN1和DIN2分别被存储在驱动电路PXIC11和PXIC12中之后，当通过第一开关线SL1接收到第一开关信号SW1时，驱动电路PXIC11和PXIC12可以在第三时间段t3通过第一测试线TL1和第二测试线TL2向错误检测驱动器600提供输出数据信号。
在实施例中，当第一开关信号SW1被输入到驱动电路PXIC11和PXIC12时，第二开关信号SW2可以不被输入到驱动电路PXIC21和PXIC22。
在实施例中，当驱动电路PXIC11和PXIC12中未发生故障时，通过第一测试线TL1和第二测试线TL2输出到错误检测驱动器600的输出数据信号可以与第一输入数据信号DIN1和第二输入数据信号DIN2相同或相似。例如，通过测试线TL提供给错误检测驱动器600的输出数据信号的周期和波形可以与通过数据线DL提供的输入数据信号DIN的周期和波形相同。
在实施例中，在与驱动电路PXIC11和PXIC12相关联的故障检测操作完成之后，可以对驱动电路PXIC21和PXIC22执行故障检测操作。在这种情况下，数据输入信号被存储在驱动电路PXIC21和PXIC22中以及输出数据信号通过第一测试线TL1和第二测试线TL2被提供给错误检测驱动器600的故障检测操作，类似于与驱动电路PXIC11和PXIC12相关联的故障检测操作，因此，将省略重复描述以避免冗余。
在实施例中，因为针对每一行顺序地执行故障检测操作并且驱动电路列的输出数据信号通过不同的测试线TL提供给错误检测驱动器600，所以错误检测驱动器600可以检测构成驱动电路阵列100的每个驱动电路PXIC的故障。例如，错误检测驱动器600可以在输出数据信号与分别从数据驱动器300和行驱动器400直接提供的输入数据信号和时钟信号进行比较的任何时间段，基于输出数据信号是否通过任何测试线TL被传送以及输出数据信号中是否发生错误，来检测每个驱动电路PXIC的故障。将参考图13和图14详细描述当驱动电路PXIC之一中发生故障时驱动电路阵列100的信号。
图12是示出用移位寄存器实现图7的存储器的实施例的电路框图。参考图12，驱动电路PXIC可以包括存储器MM、AND门AG、数据焊盘PAD和晶体管TR。参考图7描述了存储器MM、AND门AG、数据焊盘PAD和晶体管TR的连接关系和功能，因此，将省略重复描述以避免冗余。
存储器MM可以被实现为包括多路复用器MUX和缓冲器串。
多路复用器MUX的第一输入端子可以通过数据线DL接收输入数据信号DIN。多路复用器MUX的第二输入端子可以连接到第一节点N1。多路复用器MUX的输出端子可以连接到缓冲器串。
缓冲器串可以包括一个或更多个缓冲器BF。例如，缓冲器串可以包括串联连接的一个或更多个缓冲器BF。
缓冲器BF可以包括第一晶体管TR1和第二晶体管TR2以及反相器IV。第一晶体管TR1可以通过其栅极端子接收第一时钟CLKa，其源极端子可以连接到多路复用器MUX的输出端子，并且其漏极端子可以连接到反相器IV的输入。反相器IV可以串联连接以形成反相器串，并且可以与第二晶体管TR2并联的连接到下一个缓冲器BF。第二晶体管TR2可以通过其栅极端子接收第二时钟CLKb，并且其漏极端子可以连接到反相器IV的输出。在这种情况下，缓冲器BF可以执行将通过第一晶体管TR1的源极端子接收的信号延迟差不多给定时间的功能。
在实施例中，第一时钟CLKa和第二时钟CLKb可以通过图7的时钟线CL提供。例如，第一时钟CLKa和第二时钟CLKb可以是与通过时钟线CL接收的时钟信号CLK相同的信号，或者可以是由时钟信号CLK通过锁相环(PLL)产生的信号。
缓冲器BF的输出端子(例如，反相器串的输出端子或第二晶体管TR2的漏极端子)可以连接到下一个缓冲器BF的输入端子。缓冲器串的最后一个缓冲器BF的输出端子可以连接到第一节点N1。
在实施例中，与图12所示的示例不同的是，驱动电路PXIC还可以包括在第一节点N1与晶体管TR之间的一个或更多个缓冲器BF。然而，驱动电路PXIC或存储器MM中包括的缓冲器BF的数目不限于本公开。
图13和图14是示出当在图6的驱动电路之一中发生故障时的故障检测操作的图。参考图6描述了数据线DL、时钟线CL、开关线SL、测试线TL和驱动电路PXIC的作用和连接关系，因此，将省略重复描述以避免冗余。
下面，将参考图13和图14描述与在位于第一驱动电路行和第二驱动电路列的驱动电路PXIC12中发生故障的情况相关联的信号和故障检测操作。然而，为了简要描述，与驱动电路中没有发生故障的情况相关联的第一时间段t1、第二时间段t2和第四时间段t4至第六时间段t6的信号与参考图11描述的那些相同，因此，将省略重复描述以避免冗余。
在实施例中，当驱动电路PXIC中发生故障时，对应于输入数据信号DIN的驱动电压可以不被提供给相应的数据焊盘PAD。例如，参考图7，当驱动电路PXIC中发生故障时，存储器MM可以不向第一节点N1提供电压或信号，或者存储器MM可以不响应于输入到其的时钟信号CLK存储输入数据信号DIN。在这种情况下，即使时钟信号CLK和开关信号SW被提供给发生故障的驱动电路PXIC，故障驱动电路PXIC也可以不向测试线TL发送输出数据信号。例如，故障驱动电路PXIC12(被标记为“FAULT”)可能无法响应于通过第一时钟线CL1接收到的第一时钟信号CLK1而存储通过第二数据线DL2接收到的第二输入数据信号DIN2，或者存储器MM可以不向第一节点N1提供电压或信号。因此，故障驱动电路PXIC12可能无法响应于从第一开关线SL1提供的第一开关信号SW1而向第二测试线TL2发送输出数据信号。
参考图14，故障驱动电路PXIC12在第一时间段t1、第二时间段t2和第四时间段t4至第六时间段t6接收或发送的信号可以与图11所示的信号相同。然而，在第三时间段t3，故障驱动电路PXIC12可以不通过第二测试线TL2输出输出数据信号。
在实施例中，错误检测驱动器600可以基于通过第二测试线TL2接收到的故障驱动电路PXIC12的输出数据信号、从数据驱动器600接收到的输入数据信号、以及从行驱动器400接收到的时钟信号，确定发生故障的驱动电路PXIC12。例如，错误检测驱动器600可以通过在向驱动电路阵列100输入第一开关信号SW1的第三时间段t3中检测错误，检查驱动电路阵列100的第一驱动电路行中存在故障驱动电路PXIC。此外，错误检测驱动器600可以通过经由第二测试线TL2接收到的输出数据信号检测故障，检查驱动电路阵列100的第二驱动电路列中存储故障驱动电路PXIC。因此，可以从包括多个驱动电路PXIC的驱动电路阵列100中识别发生故障的驱动电路PXIC12。
根据本公开，可以检测多个驱动电路当中发生故障的驱动电路。因此，提供了一种能够检测故障从而提高制造良率的显示装置及其操作方法。
虽然已经参考本公开的示例实施例描述了本公开，但是对于本领域的普通技术人员来说显而易见的是，在不背离如所附权利要求中阐述的本发明构思的精神和范围的情况下可以对其进行各种改变和修改。

Claims (20)

1.一种集成电路面板，所述集成电路面板包括：
驱动电路阵列，所述驱动电路阵列包括被配置为驱动显示面板的第一驱动电路和第二驱动电路；
数据驱动器，所述数据驱动器被配置为通过第一数据线输出第一输入数据信号，以及通过第二数据线输出第二输入数据信号；
开关驱动器，所述开关驱动器被配置为通过第一开关线输出第一开关信号；以及
错误检测驱动器，所述错误检测驱动器被配置为通过第一测试线接收第一输出数据信号，以及通过第二测试线接收第二输出数据信号，
其中，所述第一驱动电路被配置为响应于所述第一开关信号，通过所述第一测试线输出基于所述第一输入数据信号的所述第一输出数据信号，并且所述第二驱动电路被配置为响应于所述第一开关信号，通过所述第二测试线输出基于所述第二输入数据信号的所述第二输出数据信号，并且
其中，所述错误检测驱动器还被配置为：基于所述第一输出数据信号检测所述第一驱动电路的故障，以及基于所述第二输出数据信号检测所述第二驱动电路的故障。
2.根据权利要求1所述的集成电路面板，所述集成电路面板还包括行驱动器，所述行驱动器被配置为通过第一时钟线输出第一时钟信号，
其中，所述第一驱动电路还被配置为响应于所述第一时钟信号存储所述第一输入数据信号，并且所述第二驱动电路还被配置为响应于所述第一时钟信号存储所述第二输入数据信号。
3.根据权利要求2所述的集成电路面板，其中，所述数据驱动器还被配置为不通过所述驱动电路阵列将所述第一输入数据信号和所述第二输入数据信号输出到所述错误检测驱动器，
其中，所述行驱动器还被配置为将所述第一时钟信号输出到所述错误检测驱动器，并且
其中，所述错误检测驱动器进一步被配置为通过将接收到的所述第一输出数据信号与所述第一输入数据信号和所述第一时钟信号进行比较来检测所述第一驱动电路的故障，以及通过将所述第二输出数据信号与接收到的所述第二输入数据信号和所述第一时钟信号进行比较来检测所述第二驱动电路的故障。
4.根据权利要求1所述的集成电路面板，其中，所述第一驱动电路还被配置为基于所述第一输入数据信号产生控制所述显示面板中包括的相应像素电路的第一驱动信号，并且所述第二驱动电路还被配置为基于所述第二输入数据信号产生控制所述显示面板中包括的相应像素电路的第二驱动信号。
5.根据权利要求4所述的集成电路面板，其中，所述第一驱动信号是通过对所述第一输入数据信号和第一脉冲宽度调制信号执行AND运算而产生的，并且所述第二驱动信号是通过对所述第二输入数据信号和第二脉冲宽度调制信号执行AND运算而产生的。
6.根据权利要求4所述的集成电路面板，其中，所述第一驱动电路进一步被配置为在产生所述第一驱动信号期间通过所述第一测试线输出所述第一输出数据信号。
7.根据权利要求1所述的集成电路面板，其中，所述驱动电路阵列还包括被配置为驱动所述显示面板的第三驱动电路和第四驱动电路，
其中，所述开关驱动器还被配置为通过第二开关线输出第二开关信号，
其中，所述第三驱动电路被配置为响应于所述第二开关信号，通过所述第一测试线输出基于所述第一输入数据信号的第三输出数据信号，并且所述第四驱动电路被配置为响应于所述第二开关信号，通过所述第二测试线输出基于所述第二输入数据信号的第四输出数据信号，并且
其中，所述错误检测驱动器还被配置为：基于所述第三输出数据信号检测所述第三驱动电路的故障，以及基于所述第四输出数据信号检测所述第四驱动电路的故障。
8.根据权利要求7所述的集成电路面板，所述集成电路面板还包括行驱动器，所述行驱动器被配置为：通过第一时钟线输出第一时钟信号，以及通过第二时钟线输出第二时钟信号，
其中，所述第一驱动电路和所述第二驱动电路还被配置为响应于所述第一时钟信号，分别存储所述第一输入数据信号和所述第二输入数据信号，并且
其中，所述第三驱动电路和所述第四驱动电路还被配置为响应于所述第二时钟信号，分别存储所述第一输入数据信号和所述第二输入数据信号。
9.根据权利要求8所述的集成电路面板，其中，所述行驱动器在不同的时间段输出所述第一时钟信号和所述第二时钟信号。
10.根据权利要求7所述的集成电路面板，其中，所述开关驱动器被配置为输出所述第一开关信号的时间段与所述开关驱动器被配置为输出所述第二开关信号的时间段不同。
11.一种集成电路面板的操作方法，所述集成电路面板包括被配置为驱动显示面板的第一驱动电路和第二驱动电路，所述方法包括：
向所述第一驱动电路提供第一输入数据信号，以及向所述第二驱动电路提供第二输入数据信号；
向所述第一驱动电路和所述第二驱动电路提供第一开关信号；
响应于所述第一开关信号，所述第一驱动电路输出基于所述第一输入数据信号的第一输出数据信号，并且所述第二驱动电路输出基于所述第二输入数据信号的第二输出数据信号；以及
基于所述第一输出数据信号确定所述第一驱动电路中是否发生故障，并且基于所述第二输出数据信号确定所述第二驱动电路中是否发生故障。
12.根据权利要求11所述的方法，其中，所述集成电路面板还包括被配置为驱动所述显示面板的第三驱动电路和第四驱动电路，并且所述方法还包括：
向所述第三驱动电路提供所述第一输入数据信号，以及向所述第四驱动电路提供所述第二输入数据信号；
向所述第三驱动电路和所述第四驱动电路提供第二开关信号；
响应于所述第二开关信号，所述第三驱动电路输出基于所述第一输入数据信号的第三输出数据信号，并且所述第四驱动电路输出基于所述第二输入数据信号的第四输出数据信号；以及
基于所述第三输出数据信号确定所述第三驱动电路中是否发生故障，并且基于所述第四输出数据信号确定所述第四驱动电路中是否发生故障。
13.根据权利要求12所述的方法，所述方法还包括：
向所述第一驱动电路和所述第二驱动电路提供第一时钟信号；
向所述第三驱动电路和所述第四驱动电路提供第二时钟信号；
响应于所述第一时钟信号，所述第一驱动电路存储所述第一输入数据信号，并且所述第二驱动电路存储所述第二输入数据信号；以及
响应于所述第二时钟信号，所述第三驱动电路存储所述第一输入数据信号，并且所述第四驱动电路存储所述第二输入数据信号。
14.根据权利要求13所述的方法，其中，所述的提供所述第一时钟信号和所述的提供所述第二时钟信号是在不同的时间段执行的。
15.根据权利要求12所述的方法，其中，所述的提供所述第一开关信号和所述的提供所述第二开关信号是在不同的时间段执行的。
16.根据权利要求11所述的方法，其中，所述的基于所述第一输出数据信号确定所述第一驱动电路中是否发生故障是通过将所述第一输出数据信号与所述第一输入数据信号进行比较来执行的。
17.根据权利要求11所述的方法，其中，独立于所述第一驱动电路和所述第二驱动电路分别基于所述第一输入数据信号和所述第二输入数据信号输出用于驱动所述显示面板的驱动信号的操作，所述第一驱动电路和所述第二驱动电路分别输出所述第一输出数据信号和所述第二输出数据信号。
18.一种集成电路面板，包括：
数据驱动器，所述数据驱动器被配置为提供多个输入数据信号；
驱动电路阵列，所述驱动电路阵列包括具有多个驱动电路行和多个驱动电路列的矩阵形式的多个驱动电路，并且所述驱动电路阵列被配置为通过所述驱动电路列接收所述输入数据信号并基于所述输入数据信号产生输出数据信号，所述多个驱动电路中的每一个驱动电路被配置为驱动显示面板；
开关驱动器，所述开关驱动器被配置为通过所述驱动电路行向所述驱动电路阵列提供多个开关信号；以及
错误检测驱动器，所述错误检测驱动器被配置为从所述驱动电路阵列接收所述输出数据信号，并且基于所述输出数据信号、所述输入数据信号和所述开关信号检测所述多个驱动电路当中的第一驱动电路的故障，
其中，所述第一驱动电路所在的列基于所述输出数据信号和所述输入数据信号被识别，并且所述第一驱动电路所在的行基于所述开关信号被识别。
19.根据权利要求18所述的集成电路面板，其中，所述数据驱动器进一步被配置为同时提供所述多个输入数据信号，并且
其中，所述开关驱动器进一步被配置为在不同的时间点向所述驱动电路行提供所述多个开关信号。
20.根据权利要求19所述的集成电路面板，其中，所述驱动电路阵列还被配置为分别向所述显示面板中包括的多个像素电路提供所述输入数据信号，并且
其中，所述多个驱动电路被配置为在每个所述驱动电路向相应像素电路提供相应输入数据信号时以及在每个所述驱动电路不向所述相应像素电路提供所述相应输入数据信号时向所述错误检测驱动器输出所述输出数据信号。
CN202210555846.6A 2021-07-21 2022-05-20 集成电路面板及其操作方法 Pending CN115691366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0096062 2021-07-21
KR1020210096062A KR20230014931A (ko) 2021-07-21 2021-07-21 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN115691366A true CN115691366A (zh) 2023-02-03

Family

ID=84977474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210555846.6A Pending CN115691366A (zh) 2021-07-21 2022-05-20 集成电路面板及其操作方法

Country Status (3)

Country Link
US (2) US11715399B2 (zh)
KR (1) KR20230014931A (zh)
CN (1) CN115691366A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023146480A (ja) * 2022-03-29 2023-10-12 ラピステクノロジー株式会社 表示装置及びソースドライバ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342564B2 (en) * 2002-08-08 2008-03-11 Lg. Philips Lcd Co., Ltd. Method and apparatus for driving liquid crystal display
US20180082622A1 (en) 2016-09-22 2018-03-22 Hopil Bae Techniques for testing electrically configurable digital displays, and associated display architecture
US20180090059A1 (en) 2016-09-23 2018-03-29 Mahdi Farrokh Baroughi Micro light emitting diode testing
CN106875879B (zh) 2017-04-24 2020-05-22 上海天马有机发光显示技术有限公司 一种显示面板、电子设备以及测试方法
US10891884B1 (en) 2018-06-14 2021-01-12 Apple Inc. Test-response comparison circuit and scan data transfer scheme in a DFT architecture for micro LED based display panels
JP2020067633A (ja) * 2018-10-26 2020-04-30 セイコーエプソン株式会社 表示コントローラー、表示制御システム、電気光学装置、電子機器及び移動体
KR102228084B1 (ko) 2019-03-26 2021-03-16 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
US20200341050A1 (en) 2019-04-28 2020-10-29 Novatek Microelectronics Corp. Current driver array test apparatus, test method thereof, and micro light emitting diode array test method
KR102147401B1 (ko) 2019-06-19 2020-08-24 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법
US11308890B2 (en) * 2020-07-31 2022-04-19 Huayuan Semiconductor (Shenzhen) Limited Company Power line communication signal detector
JP2022086246A (ja) * 2020-11-30 2022-06-09 ラピステクノロジー株式会社 インタフェース回路、ソースドライバ及び表示装置

Also Published As

Publication number Publication date
US20230343257A1 (en) 2023-10-26
US20230023470A1 (en) 2023-01-26
US12033551B2 (en) 2024-07-09
US11715399B2 (en) 2023-08-01
KR20230014931A (ko) 2023-01-31

Similar Documents

Publication Publication Date Title
KR102270632B1 (ko) 표시 패널, 표시 장치 및 표시 패널의 구동 방법
JP4971809B2 (ja) シフトレジスタ及び有機電界発光表示装置
US9442593B2 (en) Touch screen panel integrated display device and display panel
KR102207142B1 (ko) 표시 패널에 집적된 게이트 구동부
US10319283B2 (en) Gate driving circuit and display device including the same
EP2597651B1 (en) Bidirectional shift register
RU2543312C2 (ru) Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения
KR101278250B1 (ko) Ｌｅｄ 구동 장치 및 이의 구동 시스템
CN106981271B (zh) 扫描驱动器和具有扫描驱动器的有机发光显示设备
US10431175B2 (en) Gate driver and control method thereof
US12033551B2 (en) Fault detection display apparatus and operation method thereof
US20150279272A1 (en) Gate driver integrated circuit, and image display apparatus including the same
KR102218653B1 (ko) 표시 장치의 게이트 드라이버 및 표시 장치
JP2007114761A (ja) ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル
CN110895914A (zh) 有机发光显示装置
TW201106792A (en) Driving integrated circuit and image display device including the same
US20180096732A1 (en) High stability shift register with adjustable pulse width
KR20140141190A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
CN113838427A (zh) 选通驱动器、数据驱动器、显示设备和电子装置
US8786353B2 (en) Multi-channel semiconductor device and display device comprising same
KR102545234B1 (ko) 표시 장치
JP2009015281A (ja) フラットパネルディスプレイのピクセル状態を検出するための方法及びそのディスプレイドライバ
EP2204951A2 (en) Serial transmission apparatus and the method thereof
US20080012809A1 (en) Display driver integrated circuits and liquid crystal displays having the same
US11810509B2 (en) Backplane and method for pulse width modulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination