KR20230014931A - 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법 - Google Patents

불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20230014931A
KR20230014931A KR1020210096062A KR20210096062A KR20230014931A KR 20230014931 A KR20230014931 A KR 20230014931A KR 1020210096062 A KR1020210096062 A KR 1020210096062A KR 20210096062 A KR20210096062 A KR 20210096062A KR 20230014931 A KR20230014931 A KR 20230014931A
Authority
KR
South Korea
Prior art keywords
driving circuit
data signal
signal
input data
line
Prior art date
Application number
KR1020210096062A
Other languages
English (en)
Inventor
이일호
권용일
강수경
권태현
김선권
박현상
송의종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210096062A priority Critical patent/KR20230014931A/ko
Priority to US17/701,065 priority patent/US11715399B2/en
Priority to CN202210555846.6A priority patent/CN115691366A/zh
Publication of KR20230014931A publication Critical patent/KR20230014931A/ko
Priority to US18/212,981 priority patent/US20230343257A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 개시에 따르면, 디스플레이 패널을 제어하는 구동 회로의 불량을 검출하는 집적 회로 패널이 제공된다. 상세하게는, 본 개시에 따른 집적 회로 패널은 제1 및 제2 구동 회로, 제1 및 제2 입력 데이터 신호를 출력하도록 구성된 데이터 드라이버, 스위칭 신호를 출력하도록 구성된 스위치 드라이버, 및 제1 및 제2 출력 데이터 신호를 수신하도록 구성된 에러 검출 드라이버를 포함하고, 제1 구동 회로는 제1 데이터 라인을 통해 수신된 제1 입력 데이터 신호를 저장하고, 제2 구동 회로는 제2 데이터 라인을 통해 수신된 제2 입력 데이터 신호를 저장하고, 제1 구동 회로는 스위치 라인을 통해 수신된 스위칭 신호에 응답하여, 제1 입력 데이터 신호에 기초한 제1 출력 데이터 신호를, 제1 테스트 라인을 통해 출력하고, 제2 구동 회로는 스위치 라인을 통해 수신된 스위칭 신호에 응답하여, 제2 입력 데이터 신호에 기초한 제2 출력 데이터 신호를, 제2 테스트 라인을 통해 출력하고, 에러 검출 드라이버는 제1 출력 데이터 신호에 기초하여 제1 구동 회로의 불량 발생을 검출하고, 제2 출력 데이터 신호에 기초하여 제2 구동 회로의 불량 발생을 검출할 수 있다.

Description

불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법{FAULT DETECTION DISPLAY DEVICE AND OPERATION METHOD THEREOF}
본 개시는 표시 장치의 불량 검출 방법에 관한 것이다. 보다 상세하게는, 표시 장치의 구동 회로들 각각의 불량을 검출하는 방법에 관한 것이다.
디스플레이 장치는 다양한 정보를 시각적인 형태로 변환하여 사용자에게 제공하도록 구현된 장치이다. 일반적으로 디스플레이 장치는, 전기적 신호에 따라 다양한 시각적 정보를 표현하도록 구현된 복수의 픽셀 회로들을 포함하는 디스플레이 패널, 및 복수의 픽셀 회로들 각각을 구동하는 복수의 구동 회로들을 포함하는 집적 회로 패널로 구성된다. 디스플레이 장치의 불량은 픽셀 회로 또는 구동 회로 모두에서 발생할 수 있다.
디스플레이 장치의 불량은 복수의 픽셀 회로들 및 복수의 구동 회로들을 결합하고, 전기적 신호를 인가하여 시각적으로 검출될 수 있다. 그러나, 이 경우, 불량의 발생 원인이 픽셀 회로인지 또는 구동 회로인지 판단하기 어렵다. 따라서, 디스플레이 장치의 생산 수율이 저하될 수 있다.
본 개시는 상술된 기술적 과제를 해결하기 위한 것이다. 보다 상세하게는, 본 개시의 목적은 복수의 구동 회로들 각각의 불량을 검출하도록 구성된 디스플레이 장치, 및 그것의 동작 방법을 제공하는데 있다.
본 개시의 일 실시 예에 따른, 디스플레이 패널을 제어하는 구동 회로의 불량을 검출하는 집적 회로 패널은, 제1 구동 회로 및 제2 구동 회로를 포함하는 구동 회로 어레이, 제1 입력 데이터 신호를 제1 데이터 라인을 통해 출력하고, 제2 입력 데이터 신호를 제2 데이터 라인을 통해 출력하도록 구성된 데이터 드라이버, 제1 스위칭 신호를 제1 스위치 라인을 통해 출력하도록 구성된 스위치 드라이버, 및 제1 테스트 라인을 통해 제1 출력 데이터 신호를 수신하고, 제2 테스트 라인을 통해 제2 출력 데이터 신호를 수신하도록 구성된 에러 검출 드라이버를 포함하고, 상기 제1 구동 회로는 상기 제1 데이터 라인을 통해 수신된 상기 제1 입력 데이터 신호를 저장하고, 상기 제2 구동 회로는 상기 제2 데이터 라인을 통해 수신된 상기 제2 입력 데이터 신호를 저장하고, 상기 제1 구동 회로는 상기 제1 스위치 라인을 통해 수신된 상기 제1 스위칭 신호에 응답하여, 상기 제1 입력 데이터 신호에 기초한 상기 제1 출력 데이터 신호를, 상기 제1 테스트 라인을 통해 출력하고, 상기 제2 구동 회로는 상기 제1 스위치 라인을 통해 수신된 상기 제1 스위칭 신호에 응답하여, 상기 제2 입력 데이터 신호에 기초한 상기 제2 출력 데이터 신호를, 상기 제2 테스트 라인을 통해 출력하고, 상기 에러 검출 드라이버는 상기 제1 출력 데이터 신호에 기초하여 상기 제1 구동 회로의 불량 발생을 검출하고, 상기 제2 출력 데이터 신호에 기초하여 상기 제2 구동 회로의 불량 발생을 검출할 수 있다.
본 개시의 일 실시 예에 따른, 디스플레이 패널을 제어하는 구동 회로의 불량을 검출하는 집적 회로 패널의 동작 방법은, 제1 입력 데이터 신호를 제1 구동 회로로 제공하고, 제2 입력 데이터 신호를 제2 구동 회로로 제공하는 단계; 상기 제1 구동 회로에 의해, 상기 제1 입력 데이터 신호가 저장되고 상기 제2 구동 회로에 의해, 상기 제2 입력 데이터 신호가 저장되는 단계; 상기 제1 구동 회로 및 상기 제2 구동 회로에 제1 스위칭 신호를 제공하는 단계; 상기 제1 스위칭 신호에 응답하여, 상기 제1 구동 회로에 의해, 상기 저장된 제1 입력 데이터 신호에 기초하여 제1 출력 데이터 신호가 출력되고, 상기 제2 구동 회로에 의해, 상기 저장된 제2 입력 데이터 신호에 기초하여 제2 출력 데이터 신호가 출력되는 단계; 및 상기 제1 출력 데이터 신호에 기초하여 상기 제1 구동 회로의 불량 발생을 판별하고, 상기 제2 출력 데이터 신호에 기초하여 상기 제2 구동 회로의 불량 발생을 판별하는 단계를 포함할 수 있다.
본 개시의 일 실시 예에 따른 디스플레이 장치는, 집적 회로 패널 및 디스플레이 패널을 포함하고, 상기 디스플레이 패널은 제1 픽셀 회로 및 제2 픽셀 회로를 포함하고, 상기 집적 회로 패널은 제1 구동 회로 및 제2 구동 회로를 포함하는 구동 회로 어레이, 제1 입력 데이터 신호를 제1 데이터 라인을 통해 출력하고, 제2 입력 데이터 신호를 제2 데이터 라인을 통해 출력하도록 구성된 데이터 드라이버, 스위칭 신호를 스위치 라인을 통해 출력하도록 구성된 스위치 드라이버, 및 제1 테스트 라인을 통해 제1 출력 데이터 신호를 수신하고, 제2 테스트 라인을 통해 제2 출력 데이터 신호를 수신하도록 구성된 에러 검출 드라이버를 포함하고, 상기 제1 구동 회로는 상기 제1 데이터 라인을 통해 수신된 상기 제1 입력 데이터 신호를 저장하고, 상기 제2 구동 회로는 상기 제2 데이터 라인을 통해 수신된 상기 제2 입력 데이터 신호를 저장하고, 상기 제1 구동 회로는 상기 저장된 제1 입력 데이터 신호에 기초하여, 상기 제1 픽셀 회로로 제1 구동 신호를 출력하고, 상기 스위칭 신호에 응답하여 상기 제1 출력 데이터 신호를 상기 제1 테스트 라인을 통해 상기 에러 검출 드라이버로 출력하고, 상기 제2 구동 회로는 상기 저장된 제2 입력 데이터 신호에 기초하여, 상기제2 픽셀 회로로 제2 구동 신호를 출력하고, 상기 스위칭 신호에 응답하여 상기 제2 출력 데이터 신호를 상기 제2 테스트 라인을 통해 상기 에러 검출 드라이버로 출력하고, 상기 에러 검출 드라이버는, 상기 제1 출력 데이터 신호에 기초하여 상기 제1 구동 회로의 불량을 판별하고, 상기 제2 출력 데이터 신호에 기초하여 상기 제2 구동 회로의 불량을 판별할 수 있다.
본 개시에 따르면, 복수의 구동 회로들 중 불량이 발생한 구동 회로가 검출될 수 있다. 따라서, 제조 수율이 향상된 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법이 제공된다.
도 1은 본 개시의 일 실시 예에 따른, 디스플레이 장치를 나타낸 구조도이다.
도 2는 도 1의 집적 회로 패널을 상세하게 보여준다.
도 3은 도 2의 구동 회로 어레이를 행(ROW) 단위로 검사하는 집적 회로 패널을 보여주는 블록도이다.
도 4는 도 3의 구동 회로의 구성을 보여주는 회로도이다.
도 5는 본 개시의 일 실시 예에 따른 집적 회로 패널의 구조를 보여주는 블록도이다.
도 6은 도 5의 구동 회로 어레이의 점선으로 표시된 부분을 상세하게 보여주는 블록도이다.
도 7은 도 5의 구동 회로를 예시적으로 구현한 실시 예를 보여주는 회로도이다.
도 8은 도 1의 집적 회로 패널 및 디스플레이 패널의 연결 관계를 보여준다.
도 9는 본 개시의 일 실시 예에 따른 구동 회로의 동작 방법을 보여주는 흐름도이다.
도 10은 본 개시의 일 실시 예에 따른 집적 회로 패널의 동작 방법을 보여주는 흐름도이다.
도 11은 도 6의 구동 회로 어레이의 신호들을 예시적으로 보여주는 타이밍도이다.
도 12는 도 7의 메모리를 쉬프트 레지스터로 구현한 실시 예를 보여주는 회로도이다.
도 13은 도 6의 구동 회로들 중 하나의 구동 회로에 불량이 발생한 경우를 보여주는 도면이다.
도 14는 도 13의 불량 구동 회로에 대한 불량 검출을 보여주는 타이밍도이다.
이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다. 상세한 구성들 및 구조들과 같은 세부적인 사항들은 단순히 본 개시의 실시 예들의 전반적인 이해를 돕기 위하여 제공된다. 그러므로 본 개시의 기술적 사상 및 범위로부터의 벗어남 없이 본문에 기재된 실시 예들의 변형들은 당업자에 의해 수행될 수 있다. 더욱이, 잘 알려진 기능들 및 구조들에 대한 설명들은 명확성 및 간결성을 위하여 생략된다. 이하의 도면들 또는 상세한 설명에서의 구성들은 도면에 도시되거나 또는 상세한 설명에 기재된 구성 요소 이외에 다른 것들과 연결될 수 있다. 본문에서 사용된 용어들은 본 개시의 기능들을 고려하여 정의된 용어들이며, 특정 기능에 한정되지 않는다. 용어들의 정의는 상세한 설명에 기재된 사항을 기반으로 결정될 수 있다.
상세한 설명에서 사용되는 드라이버(driver) 또는 블록(block) 등의 용어를 참조하여 설명되는 구성 요소들은 소프트웨어, 또는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨어는 기계 코드, 펌웨어, 임베디드 코드, 및 어플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈(Micro Electro Mechanical System; MEMS), 수동 소자, 또는 그것들의 조합을 포함할 수 있다.
도 1은 본 개시의 일 실시 예에 따른, 디스플레이 장치를 나타낸 구조도이다. 도 1을 참조하면, 디스플레이 장치(DA)는 디스플레이 패널(DP) 및 집적 회로 패널(ICP)의 결합으로 구현될 수 있다. 도 1에서는 디스플레이 장치(DA), 및 디스플레이 패널(DP)이 평면적으로 구현되는 것으로 도시되나, 본 개시의 범위는 이에 한정되지 않고, 곡면상에 디스플레이 패널이 구현된 경우를 포함할 수 있다. 예를 들어, 이하에서 설명되는 본 개시의 기술적 사상은, 특별히 문맥상 달리 설명되지 않는 한, 플렉시블 디스플레이 장치(flexible display apparatus)에도 적용될 수 있다.
디스플레이 패널(DP)은 복수의 픽셀 회로들을 포함할 수 있다. 복수의 픽셀들 각각은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자는 발광 다이오드(LED; Light Emitting Diode), 마이크로 발광 다이오드(micro LED; Micro Light Emitting Diode), 레이저 다이오드(Laser Diode), 및/또는 이와 유사한 것을 포함할 수 있다. 이하에서 보다 간결한 설명을 위해, 디스플레이 패널(DP)의 픽셀 회로들 각각은 마이크로 발광 다이오드들을 포함하는 것으로 예시적으로 설명되나, 본 개시의 범위는 이에 한정되지 않는다.
일 실시 예에서, 복수의 픽셀 회로들 각각은 디스플레이 패널(DP) 상에서 일정한 규칙으로 배열될 수 있다. 간결한 설명을 위해, 이하에서는 디스플레이 패널(DP)이 제1 방향으로 신장되는 직선상에 배열된 픽셀 회로들의 행들(rows) 및 제2 방향으로 신장되는 직선상에 배열된 픽셀 회로들의 열들(columns)로 구성되는 것으로 가정되어 설명된다. 그러나 본 개시의 범위는 이에 한정되지 않고, 픽셀 회로들이 지그재그(zigzag)식으로 2차원 상에 배열되는 경우 또는 픽셀 회로들이 3차원 상에 배열되는 경우를 포함할 수 있다.
일 실시 예에서, 디스플레이 패널(DP)은 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 전기 영동 표시 패널(electrophoretic display panel), 일렉트로웨팅 표시 패널(electrowetting display panel) 등의 같은 다양한 표시 패널을 포함할 수 있다. 그러나 본 개시에 따른 디스플레이 패널은 이에 한정되지 않고, 상술된 디스플레이 패널 또는 이와 유사한 패널을 포함하도록 구현될 수 있다.
집적 회로 패널(ICP)은 디스플레이 패널(DP)의 하부 또는 후면에 결합될 수 있다. 예를 들어, 집적 회로 패널(ICP)은 디스플레이 패널(DP)과 결합되어 디스플레이 장치(DA)를 구성할 수 있다.
일 실시 예에서, 집적 회로 패널(ICP)은 복수의 구동 회로들을 포함할 수 있다. 복수의 구동 회로들은, 디스플레이 패널(DP)의 복수의 픽셀 회로들과 각각 연결될 수 있다. 예를 들어, 복수의 구동 회로들 각각은 대응되는 픽셀 회로의 발광 소자(예를 들어, 발광 다이오드(LED; Light Emitting Diode), 마이크로 발광 다이오드(micro LED; Micro Light Emitting Diode), 레이저 다이오드(Laser Diode) 등)에 전압 또는 신호를 제공할 수 있다. 구동 회로와 픽셀 회로의 연결 관계는 이하의 도 8을 참조하여 더 상세하게 설명된다.
일 실시 예에서, 디스플레이 장치(DA)의 불량은 디스플레이 패널(DP) 및/또는 집적 회로 패널(ICP)에서 각각 독립적으로 발생할 수 있다. 그러나, 디스플레이 패널(DP) 및 집적 회로 패널(ICP)이 결합된 상태에서 시각적으로 불량을 검출하는 경우, 디스플레이 패널(DP)의 불량인지, 또는 집적 회로 패널(ICP)의 불량인지 판단하기 어렵다. 이하에서, 본 개시의 일 실시 예에 따른, 집적 회로 패널(ICP)의 디스플레이 패널(DP) 구동 방법, 및 집적 회로 패널(ICP)에 포함된 구동 회로들 각각의 불량 발생을 검출하는 방법이 상세하게 설명된다.
도 2는 도 1의 집적 회로 패널을 상세하게 보여준다. 도 1 및 도 2를 참조하면, 집적 회로 패널(ICP)은 구동 회로 어레이(1), 컨트롤러(2, controller), 데이터 드라이버(3, data driver), 라인 드라이버(4, line driver)를 포함할 수 있다. 일 실시 예에서, 데이터 드라이버(3, data driver) 및 라인 드라이버(4, line driver)는 복수의 구동 회로들을 통해 디스플레이 패널(DP)의 픽셀 회로들을 제어하도록 구현될 수 있다.
이하에서, 간결한 설명을 위해, 컨트롤러(2, controller), 데이터 드라이버(3, data driver), 라인 드라이버(4, line driver)가 집적 회로 패널(ICP)에 포함된 구성 요소로 가정되어 설명된다. 그러나 본 개시의 범위는 이에 한정되지 않고, 컨트롤러, 데이터 드라이버, 라인 드라이버는 집적 회로 패널 외부에 존재하는 구성 요소일 수 있다. 예를 들어, 컨트롤러, 데이터 드라이버, 라인 드라이버는 디스플레이 장치(DA)에 포함되는 구성 요소일 수 있다.
구동 회로 어레이(1)는 복수의 구동 회로들(PXIC)을 포함할 수 있다. 예를 들어, 복수의 구동 회로들(PXIC)은 2차원 평면상에서 배열될 수 있다. 복수의 구동 회로들(PXIC) 각각은 데이터 드라이버(3) 및 라인 드라이버(4)로부터 제공된 전압 또는 신호에 응답하여, 대응하는 픽셀 회로에 전압 또는 신호를 제공할 수 있다. 구동 회로 어레이(1)가 대응하는 픽셀 회로에 전압 또는 신호를 제공하는 방법이 구현된 상세한 실시 예는 이하의 도 8을 참조하여 후술된다.
간결한 설명을 위해, 이하에서는 복수의 구동 회로들(PXIC)이 행 방향 및 열방향을 따라 배열된 것으로 설명된다. 그러나 본 개시의 범위는 이에 한정되지 않고, 구동 회로들(PXIC)이 지그재그(zigzag)로 2차원 상에 배열되는 경우 또는 구동 회로들(PXIC)이 3차원 상에 배열되는 경우를 포함할 수 있다.
일 실시 예에서, 복수의 구동 회로들(PXIC) 각각은 액티브 매트릭스(Active Matrix) 방식으로 제어될 수 있다. 그러나, 본 개시의 범위는 이에 한정되지 않고, 복수의 구동 회로들(PXIC)은 패시브 매트릭스(Passive Matrix) 방식, 세그먼트(Segment) 방식 등 다양한 방식을 통해 제어될 수 있다.
일 실시 예에서, 복수의 구동 회로들(PXIC) 각각은, 도 1의 디스플레이 패널(DP)에 포함되는 복수의 픽셀 회로들 중 적어도 하나 이상과 대응될 수 있다. 따라서, 복수의 구동 회로들(PXIC)의 수는 디스플레이 패널(DP)에 포함되는 픽셀들의 수에 기초하여 결정될 수 있다.
컨트롤러(2)는, 데이터 드라이버(3) 및/또는 라인 드라이버(4)를 복수의 구동 회로들(PXIC)에 전압 또는 신호를 제공하도록 제어할 수 있다.
데이터 드라이버(3)는 복수의 데이터 라인들(DL)을 통해 구동 회로 어레이(1)와 연결될 수 있다. 데이터 드라이버(3)는 컨트롤러(2)의 제어 신호에 응답하여, 복수의 데이터 라인들(DL)을 통해 입력 데이터 신호를 제공하여, 복수의 구동 회로들(PXIC)을 제어할 수 있다.
복수의 데이터 라인들(DL)은 복수의 구동 회로들(PXIC)과 연결될 수 있다. 예를 들어, 복수의 데이터 라인들(DL) 각각은, 구동 회로 어레이(1)에서, 동일한 열에 위치한 구동 회로들(PXIC)과 연결될 수 있다. 이 경우, 구동 회로 어레이(1)의 동일한 열에 위치한 구동 회로들(PXIC)은 데이터 드라이버(3)와 동일한 데이터 라인(DL)을 통해 연결될 수 있고, 동일한 입력 데이터 신호를 수신할 수 있다.
일 실시 예에서, 복수의 데이터 라인들(DL) 각각이 구동 회로들(PXIC)로 전달하는 입력 데이터 신호는, 각 구동 회로(PXIC)가 대응하는 픽셀 회로로 송신할 신호를 생성하기 위해 사용될 수 있다. 구동 회로(PXIC)가 데이터 라인(DL)으로부터 수신한 입력 데이터 신호에 기초하여, 픽셀 회로에 신호를 제공하는 방법은 이하의 도 8을 참조하여 상세하게 후술된다.
라인 드라이버(4)는 복수의 클럭 라인들(CL)을 통해 구동 회로 어레이(1)와 연결될 수 있다. 라인 드라이버(4)는 컨트롤러(2)의 제어 신호에 응답하여, 복수의 클럭 라인들(CL)을 통해 클럭 신호를 제공하여, 복수의 구동 회로들(PXIC)을 제어할 수 있다.
복수의 클럭 라인들(CL)은 복수의 구동 회로들(PXIC)과 연결될 수 있다. 예를 들어, 복수의 클럭 라인들(CL) 각각은, 구동 회로 어레이(1)에서 동일한 행(row)에 위치한 구동 회로들(PXIC)과 연결될 수 있다. 이 경우, 구동 회로 어레이(1)의 동일한 행(row)에 위치한 구동 회로들(PXIC)은 라인 드라이버(4)와 동일한 클럭 라인(CL)을 통해 연결될 수 있고, 동일한 클럭 신호를 제공받을 수 있다.
일 실시 예에서, 복수의 클럭 라인들(CL) 각각이 구동 회로들(PXIC)로 전달하는 클럭 신호는, 데이터 라인(DL)을 통해 입력 데이터 신호를 수신할 구동 회로(PXIC)를 지정하기 위해 사용될 수 있다. 예를 들어, 구동 회로 어레이(1)의 동일한 열(column)을 구성하는 구동 회로들(PXIC)은 데이터 드라이버(3)로부터 동일한 입력 데이터 신호를 수신할 수 있으나, 클럭 신호를 수신한 구동 회로(PXIC)만 입력 데이터 신호에 응답하여 동작할 수 있다. 즉, 구동 회로(PXIC)에 데이터 라인(DL)을 통해 입력 데이터 신호가 수신되고, 구동 회로(PXIC)에 클럭 라인(CL)을 통해 클럭 신호가 더 수신되는 경우, 구동 회로(PXIC)는 데이터 라인(DL)을 통해 수신된 입력 데이터 신호를 저장할 수 있다.
일 실시 예에서, 라인 드라이버(4)는 복수의 클럭 라인들(CL)을 통해, 입력 데이터 신호에 응답하여 동작할 구동 회로(PXIC)들을 행(row) 단위로 순차적 또는 비 순차적으로 선택할 수 있다. 예를 들어, 라인 드라이버(4)는 복수의 클럭 라인들(CL)을 통해, 각 구동 회로 행의 물리적 위치에 상관 없이, 임의의 구동 회로 행이 입력 데이터 신호에 응답하여 동작하도록 할 수 있다.
일 실시 예에서, 데이터 드라이버(3), 복수의 데이터 라인들(DL), 라인 드라이버(4), 및 복수의 클럭 라인들(CL)은 대응되는 구동 회로(PXIC)의 불량 판별을 위해 사용될 수 있다.
도 3은 도 2의 구동 회로 어레이를 열(column) 단위로 검사하는 집적 회로 패널을 보여주는 블록도이다. 도 2 및 도 3을 참조하면, 집적 회로 패널(ICP)은 구동 회로 어레이(10), 컨트롤러(20, controller), 데이터 드라이버(30, data driver), 에러 검출 드라이버(60, Error Decision Driver)를 포함할 수 있다. 불량 검출 방법에 대한 보다 간결한 설명을 위해, 도 3에는 도 2에 도시된 라인 드라이버(4) 및 클럭 라인들(CL)이 도시되어 있지 않으나, 본 개시의 집적 회로 패널(ICP)은 라인 드라이버 및 클럭 라인들을 더 포함할 수 있다. 예를 들어, 복수의 구동 회로들(PXIC) 각각은 라인 드라이버로부터 클럭 라인을 통해 클럭 신호를 수신하여 동작할 수 있다.
구동 회로 어레이(10), 컨트롤러(20), 및 데이터 드라이버(30)의 구성 및 기능은 도 2를 참조하여 설명된 바와 유사하므로 상세한 설명은 생략된다.
구동 회로 어레이(10)에서, 동일한 열에 위치한 구동 회로들(PXIC)은 서로 직렬로 연결될 수 있다. 예를 들어, 동일한 열에 위치한 구동 회로들(PXIC)은 구동 회로 열을 구성할 수 있다.
구동 회로 열은 데이터 드라이버(30)로부터 입력 데이터 신호를 수신할 수 있고, 연속적으로 데이터 신호를 전달하여 에러 검출 드라이버(60)로 출력 데이터 신호를 제공할 수 있다. 구동 회로(PXIC)의 구성, 및 구동 회로 열의 연결 관계는 이하의 도 4를 참조하여 보다 상세하게 설명된다.
입력 데이터 신호는 구동 회로 열을 따라 다른 구동 회로들(PXIC)로 순차적으로 전달될 수 있다. 예를 들어, 데이터 드라이버(30)로부터 데이터 라인(DL)을 통해 직접 입력 데이터 신호를 수신한 구동 회로(PXIC)(예를 들어, 제1 구동 회로)는, 구동 회로 열의 다른 구동 회로(PXIC)(예를 들어, 제2 구동 회로)에 출력 데이터 신호를 제공할 수 있다. 다른 구동 회로(PXIC)(예를 들어, 제k 구동 회로)로부터 출력 데이터 신호를 제공 받은 구동 회로(PXIC)(예를 들어, 제k+1 구동 회로)는, 제공된 출력 데이터 신호에 기초하여, 연속된 다음 구동 회로(PXIC)(예를 들어, 제k+2 구동 회로)에 출력 데이터 신호를 제공할 수 있다. 구동 회로 열의 마지막 구동 회로(예를 들어, 제n 구동 회로)는 이전 구동 회로(PXIC)(예를 들어, 제n-1 구동 회로)로부터 제공된 출력 데이터 신호에 기초하여, 테스트 라인(TL)을 통해 에러 검출 드라이버(60)로 출력 데이터 신호를 제공할 수 있다.
일 실시 예에서, 구동 회로의 행에 불량이 발생하지 않은 경우, 구동 회로의 행의 마지막 구동 회로(PXIC)(예를 들어, 제n 구동 회로)가 에러 검출 드라이버(60)로 제공하는 출력 데이터 신호는, 데이터 드라이버(30)가 구동 회로 어레이로 제공한 입력 데이터 신호와 주기 또는 파형이, 동일 또는 유사할 수 있다.
일 실시 예에서, 구동 회로의 열에 불량이 발생한 구동 회로가 포함된 경우, 구동 회로의 열의 마지막 구동 회로(PXIC)(예를 들어, 제n 구동 회로)가 출력하는 신호는, 데이터 드라이버(30)가 구동 회로 어레이로 제공한 입력 데이터 신호와 동일 또는 유사하지 않을 수 있다.
일 실시 예에서, 데이터 드라이버(30)는 구동 회로 어레이(10)로 송신한 입력 데이터 신호를 에러 검출 드라이버(60)로 더 송신할 수 있다.
에러 검출 드라이버(60)는 복수의 테스트 라인들(TL)을 통해 구동 회로 어레이(10)와 연결될 수 있다. 에러 검출 드라이버(60)는 복수의 구동 회로 열들이 제공하는 출력 데이터 신호를 복수의 테스트 라인들(TL)을 통해 수신하여, 구동 회로 어레이에 불량이 발생하였는지 식별할 수 있다.
일 실시 예에서, 에러 검출 드라이버(60)는 데이터 드라이버(30)로부터 입력 데이터 신호를 직접 수신할 수 있다. 이 경우, 에러 검출 드라이버(60)는, 구동 회로 열로부터 테스트 라인(TL)을 통해 전달된 출력 데이터 신호, 및 수신된 입력 데이터 신호를 비교하여 구동 회로 열의 불량 발생 여부를 판별할 수 있다. 예를 들어, 구동 회로 열을 구성하는 임의의 구동 회로에 불량이 발생한 경우, 테스트 라인(TL)을 통해 전달된 출력 데이터 신호 및 데이터 드라이버(30)로부터 직접 수신된 입력 데이터 신호가 상이할 수 있다. 이 경우, 에러 검출 드라이버(60)는 출력 데이터 신호와 입력 데이터 신호가 상이한 것으로 판별된 테스트 라인(TL)에 대응하는 구동 회로 열의 구동 회로들(PXIC) 중, 적어도 하나 이상의 구동 회로(PXIC)에 불량이 발생하였음을 식별할 수 있다.
일 실시 예에서, 데이터 드라이버(30)는 도 2의 데이터 드라이버(3)와 동일 또는 유사한 기능을 수행할 수 있다. 예를 들어, 디스플레이 장치의 불량을 검사하는 경우 데이터 드라이버(30)가 구동 회로 어레이(10)로 송신하는 입력 데이터 신호는, 디스플레이 장치의 동작이 수행되는 경우와 동일 또는 유사한 신호일 수 있다.
도 4는 도 3의 구동 회로의 구성을 보여주는 회로도이다. 이하에서, 도 3 및 도 4를 참조하여 구동 회로(PXIC)의 예시적인 구성 및 연결 관계가 설명되지만, 본 개시의 범위가 이에 한정되는 것은 아니다.
도 3 및 도 4를 참조하면, 복수의 구동 회로들(PXIC1~PXICn) 각각은 메모리(MM, Memory), 트랜지스터(TR), 논리곱 게이트(AG), 및 패드(PAD)를 포함할 수 있다.
복수의 구동 회로들(PXIC1~PXICn) 각각은 입력 데이터 신호를 수신할 수 있다. 복수의 구동 회로들(PXIC1~PXICn) 각각은 패드(PAD)를 통해 픽셀 회로(미도시)로 구동 전압 또는 구동 신호를 제공할 수 있다. 복수의 구동 회로들(PXIC1~PXICn)은 스위치 신호(SW)에 응답하여 직렬로 연결될 수 있다.
일 실시 예에서, 데이터 라인(DL)을 통해 입력 데이터 신호를 직접 수신하는 제1 구동 회로(PXIC1)를 제외한 나머지 구동 회로들(PXIC2~PXICn) 각각은 데이터 라인(DL)을 통해 입력 데이터 신호를 직접 수신하는 대신, 연결된 다른 구동 회로(PXIC)의 출력 데이터 신호를 수신할 수 있다. 이 경우, 제2 내지 제n 구동 회로들(PXIC2~PXICn) 각각은 데이터 라인(DL)으로부터 입력 데이터 신호(DIN)를 수신하지 않을 수 있다.
메모리(MM)는 입력 데이터 신호를 수신하고, 수신된 입력 데이터 신호를 저장할 수 있다. 예를 들어, 제1 구동 회로(PXIC1)의 메모리(MM)는 데이터 드라이버(30)로부터 데이터 라인(DL)을 통해 입력 데이터 신호(DIN)를 수신할 수 있고, 제2 내지 제n 구동 회로(PXIC2~PXICn)의 메모리(MM)는 앞선(prior)(예를 들어, 구동 회로 행을 구성하는 이전 구동 회로) 구동 회로로부터 입력 데이터 신호를 수신할 수 있다. 메모리(MM)는 컨트롤러(20)의 제어에 기초하여(예를 들어, 라인 드라이버(40)를 통한 제어에 따라) 입력 데이터 신호를 저장할지 여부를 결정할 수 있다. 메모리(MM)에 저장된 신호 또는 데이터는 논리곱 게이트(AG) 및/또는 트랜지스터(TR)로 전달될 수 있다.
일 실시 예에서, 메모리(MM)는 클럭 라인을 통해 클럭 신호를 수신할 수 있다. 메모리(MM)는 수신된 클럭 신호에 응답하여, 데이터 라인(DL) 또는 다른 구동 회로로부터 수신한 입력 데이터 신호를 저장할 수 있다. 예를 들어, 복수의 구동 회로들(PXIC1~PXICn) 각각은 불량 검출 동작이 수행되는 경우, 클럭 라인으로부터 클럭 신호를 입력 받을 수 있다. 그러나, 보다 간결한 설명을 위해 도 4에서는 클럭 라인을 통해 입력되는 클럭 신호에 대한 도시가 생략된다.
논리곱 게이트(AG)는 메모리(MM)에 저장된 신호 및 PWM 신호에 대한 논리곱 연산을 수행할 수 있다. 논리곱 게이트(AG)의 제1 입력 단자는 PWM(Pulse Width Modulation) 신호를 수신하고, 제2 입력 단자는 메모리(MM)로부터 출력된 신호를 수신할 수 있다. 논리곱 게이트(AG)는 입력된 두 신호가 모두 하이(high) 레벨 신호일 때, 출력 단자를 통해 하이(high) 레벨 신호를 출력할 수 있다.
일 실시 예에서, PWM 신호는 컨트롤러(20)로부터 논리곱 게이트(AG)로 직접 또는 간접적으로 제공될 수 있다. 예를 들어, PWM 신호는 컨트롤러(20)에서 직접 생성되어 논리곱 게이트의 제1 입력 단자로 제공되거나, 컨트롤러(20)의 제어 신호에 응답하여 PWM 신호를 생성하는 별도의 드라이버로부터 논리곱 게이트의 제1 입력 단자로 제공될 수 있다.
일 실시 예에서, PWM 신호는 구동 회로(PXIC)에 대응되는 픽셀 회로의 발광 소자의 밝기를 조절하기 위해, 하이 레벨과 로우 레벨이 반복되는 펄스의 듀티 사이클(duty cycle)이 조정된 신호일 수 있다.
패드(PAD)는 논리곱 게이트(AG)로부터 신호를 수신하여, 픽셀 회로로 전압 또는 신호를 출력할 수 있다. 예를 들어, 패드(PAD)는 도 1의 디스플레이 패널(DP)을 구성하는 복수의 픽셀 회로들 중 적어도 하나 이상과 연결될 수 있다. 이 경우, 패드(PAD)에 입력되는 신호에 따라, 디스플레이 패널(DP)을 구성하는 픽셀 회로의 온-오프(on-off) 여부 및 밝기가 제어될 수 있다. 패드(PAD)를 통한 디스플레이 패널(DP) 및 집적 회로 패널(ICP)의 연결 방법 및 신호 전달 방법은 이하의 도 8을 참조하여 상세하게 설명된다.
트랜지스터(TR)는 메모리(MM)로부터 출력된 신호가 다른 구동 회로(PXIC) 또는 에러 검출 드라이버(60)로 전달될 지 여부를 제어하는 스위치 기능을 수행할 수 있다. 예를 들어, 트랜지스터(TR)의 게이트 단자는 스위치 라인(SL)을 통해 스위칭 신호(SW)를 수신할 수 있다. 스위칭 신호(SW)의 입력 여부에 따라, 트랜지스터(TR)는 메모리(MM)로부터 출력된 신호를 다른 구동 회로의 메모리 또는 에러 검출 드라이버(60)로 전달하거나 전달하지 않을 수 있다.
일 실시 예에서, 스위칭 신호(SW)는 구동 회로(PXIC) 외부에서 제공될 수 있다. 예를 들어, 스위칭 신호(SW)는 컨트롤러(20)로부터 직접 또는 간접적으로 제공되거나, 스위치 드라이버(미도시)로부터 제공될 수 있다.
일 실시 예에서, 스위칭 신호(SW)는 구동 회로 어레이(10)를 구성하는 복수의 구동 회로 열마다 달리 제공될 수 있다. 예를 들어, 하나의 구동 회로 열을 구성하는 복수의 구동 회로들(PXIC1~PXICn)은 동일한 스위칭 신호(SW)를 제공받을 수 있다. 이 경우, 데이터 라인(DL)을 통해 제1 구동 회로(PXIC1)로 제공된 입력 데이터 신호가 연속적으로 전달되어, 제n 구동 회로(PXICn)에서 테스트 라인(TL)을 통해 에러 검출 드라이버(60)로 제공될 수 있다. 에러 검출 드라이버(60)는 제n 구동 회로(PXICn)로부터 제공된 출력 데이터 신호를 통해, 대응되는 구동 회로들의 열에 불량이 발생한 구동 회로(PXIC)가 존재하는지 여부를 판별할 수 있다.
일 실시 예에서, 도 3 내지 도 4에 따른 불량 검출 방법은 구동 회로 어레이(10)의 열 단위로 불량 검출이 가능하다. 그러나 이 경우, 에러 검출 드라이버(60)에서는 어떤 구동 회로들의 열에 불량이 발생하였는지는 판별할 수 있으나, 불량이 발생한 구동 회로를 특정할 수 없다.
도 5는 본 개시의 일 실시 예에 따른 집적 회로 패널의 구조를 보여주는 블록도이다. 도 5를 참조하면, 집적 회로 패널(ICP)은 구동 회로 어레이(100), 컨트롤러(200, controller), 데이터 드라이버(300, data driver), 라인 드라이버(400, line driver), 및 에러 검출 드라이버(600, error decision driver)를 포함할 수 있다.
구동 회로 어레이(100)는 복수의 구동 회로들(PXIC)을 포함할 수 있다. 복수의 구동 회로들(PXIC)은 2차원 평면상에서 배열되어 구동 회로 어레이(100)를 형성할 수 있다. 예를 들어, 복수의 구동 회로들(PXIC)은 n by m 구조로 배열될 수 있다. 복수의 구동 회로들(PXIC) 각각은 데이터 드라이버(300) 및 라인 드라이버(400)로부터 제공된 전압 또는 신호에 응답하여, 대응하는 픽셀 회로에 전압 또는 신호를 제공할 수 있다.
컨트롤러(200), 데이터 드라이버(300), 및 라인 드라이버(400)의 기능 및 동작은 도 2를 참조하여 설명되었으므로, 상세한 설명은 생략된다.
데이터 드라이버(300)는 제1 내지 제n 데이터 라인(DL1~DLn)을 통해 구동 회로 어레이의 제1 구동 회로 열(column) 내지 제n 구동 회로 열(column)과 각각 연결될 수 있다. 예를 들어, 제2 구동 회로 열(column)의 경우, 데이터 드라이버(300)는 제2 데이터 라인(DL2)을 통해, 제2 구동 회로 열을 구성하는 구동 회로들(PXIC) 각각과 연결될 수 있다. 이 경우, 구동 회로 어레이(100)의 제2 구동 회로 열에 위치한 구동 회로들(PXIC)은 제2 데이터 라인(DL2)를 통해 동일한 입력 데이터 신호를 수신할 수 있다.
일 실시 예에서, 데이터 드라이버(300)가 복수의 데이터 라인들(DL1~DLn) 각각을 통해 구동 회로들(PXIC)로 제공하는 입력 데이터 신호는 서로 다를 수 있다.
일 실시 예에서, 데이터 드라이버(300)가 구동 회로 어레이(100)으로 제공하는 입력 데이터 신호는 구동 회로 어레이(100)의 일부 구동 회로들(PXIC)을 선택하기 위한 신호일 수 있다. 예를 들어, 픽셀 회로를 동작하는 경우, 또는 구동 회로(PXIC)의 불량을 검출하는 경우, 입력 데이터 신호는 복수의 구동 회로들 중 일부 구동 회로들(PXIC)을 선택하기 위한 신호일 수 있다 즉, 픽셀 회로를 동작하는 경우, 입력 데이터 신호는 발광시킬 픽셀 회로에 대응하는 구동 회로를 선택하는 신호일 수 있고, 구동 회로의 불량을 검출하는 경우, 불량 발생 여부를 검사할 구동 회로를 선택하는 신호일 수 있다.
라인 드라이버(400)는 제1 내지 제m 클럭 라인(CL1~CLm)을 통해 구동 회로 어레이(100)의 제1 내지 제m 구동 회로 행(row)과 각각 연결될 수 있다. 예를 들어, 제2 구동 회로 행(row)의 경우, 라인 드라이버(400)는 제2 클럭 라인(CL2)을 통해, 제2 구동 회로 행을 구성하는 구동 회로(PXIC)들 각각과 연결될 수 있다. 이 경우, 구동 회로 어레이(100)의 제2 구동 회로 행에 위치한 구동 회로들(PXIC)은 제2 클럭 라인(CL2)를 통해 동일한 클럭 신호를 수신할 수 있다.
일 실시 예에서, 라인 드라이버(400)는 임의의 구동 회로 행에 클럭 신호를 제공하지 않는 경우, 클럭 신호를 클럭 게이팅한 신호를 송신할 수 있다. 이 경우, 클럭 게이팅된 신호는 토글하지 않는 신호이거나, 또는 로우 레벨(low-level)을 유지하는 신호일 수 있다.
일 실시 예에서, 라인 드라이버(400)가 복수의 클럭 라인들(CL1~CLm) 각각을 통해 제공하는 클럭 신호는 서로 같거나 다를 수 있다. 예를 들어, 라인 드라이버(400)가 복수의 클럭 라인들(CL1~CLm) 각각을 통해 제공하는 클럭 신호는 서로 다른 시구간에서 제공될 수 있다.
일 실시 예에서, 구동 회로(PXIC)는 데이터 드라이버(300)가 제공하는 입력 데이터 신호를 선택적으로 저장할 수 있다. 예를 들어, 구동 회로(PXIC)는 라인 드라이버(400)로부터 클럭 라인(CL)을 통해 클럭 신호가 수신되는 경우, 데이터 드라이버(300)로부터 수신된 입력 데이터 신호를 저장할 수 있다. 구동 회로(PXIC)는 라인 드라이버(400)로부터 클럭 신호가 입력되지 않는 경우, 데이터 드라이버(300)로부터 수신된 입력 데이터 신호를 저장하지 않을 수 있다. 구동 회로(PXIC)의 선택적인 데이터 저장 방법은 이하 도 7을 참조하여 상세하게 설명된다.
스위치 드라이버(500)는 컨트롤러(200)로부터 제어 신호를 수신할 수 있다. 스위치 드라이버(500)는 수신된 제어 신호에 응답하여, 구동 회로들(PXIC)이 수신한 입력 데이터 신호를 에러 검출 드라이버(600)로 출력할 지 여부를 결정할 수 있다. 스위치 드라이버(500)는 제1 내지 제m 스위치 라인(SL1~SLm)을 통해 구동 회로 어레이(100)의 제1 구동 회로 행(row) 내지 제m 구동 회로 행(row)과 각각 연결될 수 있다. 예를 들어, 제2 구동 회로 행(row)의 경우, 스위치 드라이버(500)는 제2 스위치 라인(SL2)을 통해, 제2 구동 회로 행을 구성하는 구동 회로들(PXIC) 각각과 연결될 수 있다. 이 경우, 구동 회로 어레이(100)의 제2 구동 회로 행에 위치한 구동 회로들(PXIC) 각각은 제2 스위치 라인(SL2)을 통해 동일한 스위칭 신호를 수신할 수 있다.
일 실시 예에서, 스위칭 신호는 대응하는 구동 회로 행의 불량 검출 동작을 활성화 할 수 있다. 예를 들어, 스위칭 신호는 대응되는 구동 회로 행을 구성하는 구동 회로들(PXIC) 각각이 에러 검출 드라이버(600)로 출력 데이터 신호를 송신하도록 할 수 있다. 이 경우 출력 데이터 신호는, 입력 데이터 신호가 대응하는 구동 회로를 경유하여 출력된 신호일 수 있다.
일 실시 예에서, 스위치 드라이버(500)가 복수의 스위치 라인들(SL1~SLm) 각각을 통해 구동 회로들(PXIC)로 제공하는 스위칭 신호는 동일하지 않은 시구간에서 제공될 수 있다. 이 경우, 행(row) 별로 다른 시구간에서 구동 회로(PXIC)의 행에 대한 불량 검출이 수행될 수 있다. 스위칭 신호를 통해 복수의 구동 회로들(PXIC) 각각의 불량을 검출하는 방법은 이하의 도 6 및 도 7을 참조하여 더 상세하게 설명된다.
에러 검출 드라이버(600, error decision driver)는 복수의 테스트 라인들(TL1~TLn)을 통해 구동 회로 어레이(100)와 연결될 수 있다. 에러 검출 드라이버(600)는 제1 내지 제n 테스트 라인(TL1~TLn)을 통해 구동 회로 어레이(100)의 제1 내지 제n 구동 회로 열(column)과 각각 연결될 수 있다. 예를 들어, 제2 구동 회로 열(column)의 경우, 에러 검출 드라이버(600)는 제2 테스트 라인(TL2)을 통해, 제2 구동 회로 열을 구성하는 구동 회로들(PXIC) 각각과 연결될 수 있다. 이 경우 에러 검출 드라이버(600)는 복수의 구동 회로들(PXIC)로부터 수신된 출력 데이터 신호에 기초 하여, 각각의 구동 회로(PXIC)에 불량이 발생하였는지 판별할 수 있다.
일 실시 예에서, 에러 검출 드라이버(600)는 데이터 드라이버(300) 및 라인 드라이버(400)로부터, 입력 데이터 신호 및 클럭 신호를 더 수신할 수 있다. 예를 들어, 에러 검출 드라이버(600)가 데이터 드라이버(300) 및 라인 드라이버(400)로부터 직접 수신하는 입력 데이터 신호 및 클럭 신호 각각은, 데이터 드라이버(300) 및 라인 드라이버(400)가 구동 회로 어레이(100)로 출력한 신호와 동일하거나, 그것에 대한 정보를 포함하는 신호일 수 있다. 에러 검출 드라이버는 수신된 입력 데이터 신호 및 클럭 신호를, 복수의 테스트 라인들(TL1~TLn)을 통해 수신된 출력 데이터 신호들과 비교할 수 있다. 이 경우, 에러 검출 드라이버는 입력 데이터 신호 및 클럭 신호를 기반으로, 어떤 구동 회로에 불량이 발생하였는지 판별할 수 있다.
일 실시 예에서, 구동 회로 어레이(100)를 구성하는 구동 회로들(PXIC)의 행(row) 단위로 불량 판별 동작이 수행될 수 있다. 예를 들어, 제1 스위치 라인(SL1)을 통해 제1 구동 회로 행의 출력 데이터 신호의 출력을 요청하는 스위칭 신호가 제공된 경우, 제2 내지 제m 스위치 라인(SL2~SLm)을 통해 구동 회로 어레이(100)로 전송되는 스위칭 신호는, 대응되는 구동 회로 행의 출력 데이터 신호의 출력 차단을 요청하는 신호일 수 있다. 이 경우, 구동 회로 어레이(100)의 제1 구동 회로 행에 포함되는 구동 회로들의 불량 여부가 판별될 수 있다.
일 실시 예에서, 구동 회로 어레이(100)를 구성하는 구동 회로들(PXIC)의 열(row) 단위로 불량 판별 동작이 수행될 수 있다. 예를 들어, 제1 스위치 라인(SL1)을 통해 수신된 스위칭 신호에 응답하여, 제1 구동 회로 행의 구동 회로들(PXIC) 각각은 출력 데이터 신호를 테스트 라인들(TL1~TLn)을 통해 에러 검출 드라이버(600)로 제공할 수 있다. 이 경우, 에러 검출 드라이버(600)는 복수의 테스트 라인들(TL1~TLn) 각각으로부터 수신된 출력 데이터 신호에 기초하여, 어떤 구동 회로 열(column)에 불량이 발생하였는지 판별할 수 있다.
일 실시 예에서, 하나의 구동 회로 행(예를 들어, 제1 구동 회로 행)의 불량판별 동작이 수행된 이후, 다른 구동 회로 행의 불량 판별 동작이 수행될 수 있다. 따라서, 구동 회로 어레이(100)로부터 출력 데이터 신호가 에러 검출 드라이버(600)로 제공되는 경우, 에러 검출 드라이버(600)는 출력 데이터 신호가 어떤 구동 회로(PXIC)에서 출력되었는지 판별할 수 있다. 예를 들어, 에러 검출 드라이버(600)는 물리적으로 구분된 제1 내지 제n 테스트 라인들(TL1~TLn)을 통해, 구동 회로(PXIC)로부터 수신된 출력 데이터 신호가 구동 회로 어레이(100)의 어떤 구동 회로 열(column)에 존재하는지 판별할 수 있다. 그리고, 구동 회로 어레이(100)의 구동 회로 행들 각각은, 제1 내지 제m 스위치 라인들(SL1~SLm)을 통해 시계열적으로 구분된 스위칭 신호를 수신하므로, 에러 검출 드라이버 (600)는 수신된 출력 데이터 신호가 구동 회로 어레이(100)의 어떤 구동 회로 행(row)에 존재하는지 판별할 수 있다. 따라서 본 개시의 일 실시 예에 따르면, 복수의 구동 회로들 각각의 불량을 판별할 수 있는 집적 회로 패널 및 그 동작 방법이 제공될 수 있다.
도 6은 도 5의 구동 회로 어레이의 일부 구성을 상세하게 보여주는 블록도이다. 도 5 및 도 6을 참조하면, 구동 회로 어레이(100)는 복수의 구동 회로들(PXIC11~PXIC33)을 포함할 수 있다.
복수의 구동 회로들(PXIC11~PXIC33) 각각은, 데이터 드라이버(300)로부터 데이터 라인(DL)을 통해 입력 데이터 신호(DIN)를 수신할 수 있고, 라인 드라이버(400)로부터 클럭 라인(CL)을 통해 클럭 신호(CLK)를 수신할 수 있고, 스위치 드라이버(500)로부터 스위치 라인(SL)을 통해 스위칭 신호(SW)를 수신할 수 있다. 복수의 구동 회로들(PXIC11~PXIC33) 각각은 입력 데이터 신호, 클럭 신호에 기초하여, 대응되는 픽셀 회로에 구동 신호를 제공할 수 있고, 스위칭 신호가 더 입력된 경우, 테스트 라인(TL)을 통해 출력 데이터 신호를 에러 검출 드라이버(600)로 제공할 수 있다.
제1 내지 제3 데이터 라인들(DL1~DL3)은 복수의 구동 회로들(PXIC11~PXIC33)과 각각 연결될 수 있다. 예를 들어, 제1 데이터 라인(DL1)은 구동 회로들(PXIC11, PXIC21, PXIC31)과 연결될 수 있고, 제2 데이터 라인(DL2)은 구동 회로들(PXIC12, PXIC22, PXIC32)과 연결될 수 있고, 제3 데이터 라인(DL3)은 구동 회로들(PXIC13, PXIC23, PXIC33)과 연결될 수 있다. 제1 내지 제3 데이터 라인들(DL1~DL3)을 통해, 제1 내지 제3 입력 데이터 신호들(DIN1~DIN3)이 대응하는 구동 회로들(PXIC11~PXIC33)로 각각 제공될 수 있다.
제1 내지 제3 클럭 라인들(CL1~CL3)은 복수의 구동 회로들(PXIC11~PXIC33)과 각각 연결될 수 있다. 예를 들어, 제1 클럭 라인(CL1)은 구동 회로들(PXIC11, PXIC12, PXIC13)과 연결될 수 있고, 제2 클럭 라인(CL2)은 구동 회로들(PXIC21, PXIC22, PXIC23)과 연결될 수 있고, 제3 클럭 라인(CL3)은 구동 회로들(PXIC31, PXIC32, PXIC33)과 연결될 수 있다. 제1 내지 제3 클럭 라인들(CL1~CL3)을 통해, 제1 내지 제3 클럭 신호들(CLK1~CLK3)이 대응하는 구동 회로들(PXIC11~PXIC33)로 각각 제공될 수 있다.
제1 내지 제3 스위치 라인들(SL1~SL3)은 복수의 구동 회로들(PXIC11~PXIC33)과 각각 연결될 수 있다. 예를 들어, 제1 스위치 라인(SL1)은 구동 회로들(PXIC11, PXIC12, PXIC13)과 연결될 수 있고, 제2 스위치 라인(SL2)은 구동 회로들(PXIC21, PXIC22, PXIC23)과 연결될 수 있고, 제3 스위치 라인(SL3)은 구동 회로들(PXIC31, PXIC32, PXIC33)과 연결될 수 있다. 제1 내지 제3 스위치 라인들(SL1~SL3)을 통해, 제1 내지 제3 스위칭 신호들(SW1~SW3)이 구동 회로들(PXIC11~PXIC33)로 각각 제공될 수 있다.
제1 내지 제3 테스트 라인들(TL1~TL3)은 복수의 구동 회로들(PXIC11~PXIC33)과 각각 연결될 수 있다. 예를 들어, 제1 테스트 라인(TL1)은 구동 회로들(PXIC11, PXIC21, PXIC31)과 연결될 수 있고, 제2 테스트 라인(TL2)은 구동 회로들(PXIC12, PXIC22, PXIC32)과 연결될 수 있고, 제3 테스트 라인(TL3)은 구동 회로들(PXIC13, PXIC23, PXIC33)과 연결될 수 있다. 제1 내지 제3 테스트 라인들(TL1~TL3)을 통해, 에러 검출 드라이버(600)는 구동 회로들(PXIC11~PXIC33)로부터 출력 데이터 신호들을 각각 수신할 수 있다.
보다 상세한 설명을 위해, 이하에서는 구동 회로 어레이(100)의 제3 구동 회로 행 및 제2 구동 회로 열에 포함되는 구동 회로(PXIC32)의 동작 및 연결 관계가 대표적인 예시로 설명된다. 그러나 본 개시의 범위는 이에 한정되지 않고, 구동 회로 어레이(100)의 다른 구동 회로들도 이하에서 설명되는 구동 회로(PXIC32)의 동작 및 기능과 동일 또는 유사한 기능을 수행할 수 있다.
계속해서 도 5 및 도 6을 참조하면, 구동 회로(PXIC32)는 제2 데이터 라인(DL2)을 통해 제2 입력 데이터 신호(DIN2)를 수신하고, 제3 클럭 라인(CL3)을 통해 제3 클럭 신호(CLK3)를 수신할 수 있다. 구동 회로(PXIC32)는 제3 클럭 신호(CLK3)에 응답하여 제2 데이터 신호(DIN2)를 저장하고, 저장된 제2 데이터 신호(DIN2)를 기반으로, 구동 신호 또는 구동 전압을 대응하는 픽셀 회로로 공급할 수 있다. 구동 회로(PXIC)의 동작은 이하의 도 7 내지 도 8을 참조하여 상세하게 설명된다.
구동 회로(PXIC32)는 제3 스위치 라인(SL3)을 통해, 제3 스위칭 신호(SW3)를 수신할 수 있다. 구동 회로(PXIC32)는, 제3 스위칭 신호(SW3)에 응답하여, 출력 데이터 신호를 제3 테스트 라인(TL3)을 통해 에러 검출 드라이버(600)로 송신할 수 있다. 구동 회로(PXIC32)로부터 출력된 출력 데이터 신호는 구동 회로(PXIC32)의 불량 여부를 판별하는데 사용될 수 있다. 예를 들어, 구동 회로(PXIC32)에 불량이 발생한 경우, 에러 검출 드라이버(600)는 구동 회로(PXIC32)에 대응되는 출력 데이터 신호를 수신하지 못하거나, 입력 데이터 신호와 대응되지 않는 출력 데이터 신호를 수신할 수 있다. 구동 회로(PXIC)에 불량이 발생한 경우의 출력 데이터 신호는 이하의 도 13 내지 도 14를 참조하여 상세하게 후술된다.
도 7은 도 5의 구동 회로를 예시적으로 구현한 실시 예를 보여주는 블록 회로도이다. 도 5 및 도 7을 참조하면, 구동 회로(PXIC)는 메모리(MM), 논리곱 연산자(AG), 패드(PAD), 및 트랜지스터(TR)를 포함할 수 있다.
보다 간결한 설명을 위해, 도 4를 참조하여 설명된 메모리(MM), 논리곱 연산자(AG), 패드(PAD), 및 트랜지스터(TR)의 기능 및 연결 관계에 대한 상세한 설명은 생략된다.
메모리(MM)는 데이터 라인(DL)을 통해 입력 데이터 신호를 수신하고, 클럭 라인(CL)을 통해 수신된 클럭 신호(CLK)에 응답하여, 입력 데이터 신호를 저장할 수 있다. 예를 들어, 메모리(MM)는 클럭 신호(CLK)가 제공되는 경우, 수신된 입력 데이터 신호(DIN)을 저장할 수 있고, 클럭 신호(CLK)가 제공되지 않는 경우, 수신된 입력 데이터 신호(DIN)를 저장하지 않을 수 있다.
메모리(MM)는 저장된 입력 데이터 신호를 제1 노드(N1)를 통해 논리곱 게이트(AG)로 전달하거나, 트랜지스터(TR)의 드레인 단자로 전달할 수 있다.
일 실시 예에서, 메모리(MM)는 멀티플렉서(multiplexer), 트랜지스터(transistor), 인버터(inverter), 및/또는 그와 유사한 것들의 조합을 포함하는 시프트 레지스터(shift register)로 구현될 수 있다. 시프트 레지스터로 구현된 메모리(MM)는 이하의 도 12를 참조하여 예시적으로 설명된다.
일 실시 예에서, 메모리(MM)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다. 그러나 본 개시의 기술적 사상의 범위는 이에 한정되지 않고, 입력된 신호를 일시적으로 저장할 수 있는 다양한 소자들 또는 그것들의 조합을 포함하는 메모리를 갖는 구동 회로들을 포함할 수 있다.
일 실시 예에서, 메모리(MM)가 저장된 입력 데이터 신호(DIN)를 테스트 라인(TL)을 통해 에러 검출 드라이버(600)로 송신하는 동작은, 패드(PAD)를 통해 픽셀 회로로 구동 신호를 제공하는 동작이 수행되고 있는지 여부와 관계 없이 수행될 수 있다. 예를 들어, 구동 회로(PXIC)가 제1 노드(N1)를 통해 트랜지스터(TR)의 드레인 단자로 저장된 입력 데이터 신호를 제공하는 동작은, 구동 회로(PXIC)가 제1 노드(N1)를 통해 논리곱 게이트(AG)로 저장된 입력 데이터 신호를 제공하는 동작이 수행 중인지 여부와 관계 없이 수행될 수 있다. 이 경우, 디스플레이 장치의 동작 중에도 구동 회로의 불량 검사가 가능한 집적 회로 패널이 제공될 수 있다. 즉, 본 개시의 일 실시 예에 따르면, 픽셀 회로의 구동과 독립적으로 구동 회로의 불량 검출 동작이 수행되는 집적 회로 패널이 제공될 수 있다.
제1 노드(N1)는 메모리(MM), 논리곱 연산자(AG)의 제1 입력 단자 및 트랜지스터(TR)의 드레인 단자와 연결될 수 있다. 즉, 제1 노드(N1)를 통해, 픽셀 회로 및 에러 검출 드라이버로 동일한 신호가 제공될 수 있다.
트랜지스터(TR)의 게이트 단자는 스위치 라인(SL)과 연결될 수 있고, 드레인단자는 제1 노드(N1)와 연결될 수 있고, 소스 단자는 테스트 라인(TL)과 연결될 수 있다. 트랜지스터(TR)의 게이트 단자는 스위치 라인(SL)을 통해 스위칭 신호(SW)를 수신할 수 있다. 트랜지스터(TR)는 수신된 스위칭 신호(SW)에 응답하여, 제1 노드(N1)로부터 수신된 신호를 테스트 라인(TL)을 통해 에러 검출 드라이버(600)로 전달할 수 있다. 이 경우, 테스트 라인(TL)을 통해 에러 검출 드라이버(600)로 전달되는 신호는 출력 데이터 신호일 수 있다.
일 실시 예에서, 구동 회로(PXIC)의 불량 검사가 수행되지 않는 경우, 트랜지스터(TR)는 턴-오프 상태일 수 있다. 이 경우, 에러 검출 드라이버(600)로 출력 데이터 신호가 전달되지 않을 수 있다.
도 8은 도 1의 집적 회로 패널 및 디스플레이 패널의 연결 관계를 보여준다. 간결한 설명을 위해, 도 8에는 하나의 구동 회로(PXIC)의 일부 구성 및 하나의 픽셀 회로(PXC)만 도시된다. 도 1, 도 7 및 도 8을 참조하면, 집적 회로 패널(ICP) 및 디스플레이 패널(DP)은 구동 회로(PXIC)의 패드(PAD)를 통해 연결될 수 있다. 예를 들어, 집적 회로 패널(ICP)의 구동 회로(PXIC)는 패드(PAD)에 구동 신호를 제공할 수 있고, 픽셀 회로(PXC)는 패드(PAD)로부터 구동 신호를 수신할 수 있다.
픽셀 회로(PXC)는 트랜지스터(TR) 및 발광 소자(LED)를 포함할 수 있다. 픽셀 회로(PXC)의 트랜지스터(TR)의 게이트 단자는 패드(PAD)와 연결될 수 있고, 드레인 단자는 바이어스 전압(VLED)을 입력 받을 수 있다. 트랜지스터(TR)는 패드(PAD)로부터 구동 전압 또는 구동 신호가 제공되면, 전류원(current source)으로 기능할 수 있다.
트랜지스터(TR)의 소스 단자는 발광 소자(LED)와 연결될 수 있다. 예로서, 발광 소자(LED)는 발광 다이오드(LED; Light Emitting Diode), 마이크로 발광 다이오드(micro LED; Micro Light Emitting Diode), 레이저 다이오드(Laser Diode), 및/또는 이와 유사한 것일 수 있다. 본 개시에서는, 발광 소자(LED)가 마이크로 발광 다이오드인 것으로 가정되어 설명된다.
패드(PAD)로부터 픽셀 회로(PXC)로 구동 전압 또는 구동 신호가 입력되면, 발광 소자(LED)에 전류가 공급될 수 있다. 일 실시 예에서, 패드(PAD)로부터 픽셀 회로(PXC)로 공급되는 구동 전압 또는 구동 신호의 온-오프(on-off) 비율에 따라서, 발광 소자(LED)의 밝기가 조절될 수 있다.
도 9는 본 개시의 일 실시 예에 따른 구동 회로의 동작 방법을 보여주는 흐름도이다. 도 7 및 도 9를 참조하면, S100 단계에서 구동 회로(PXIC)는 입력 데이터 신호(DIN)를 수신할 수 있다. 예를 들어 구동 회로(PXIC)는 데이터 라인(DL)을 통해 입력 데이터 신호(DIN)를 수신할 수 있다.
S110 단계에서, 구동 회로(PXIC)는 클럭 신호(CLK)에 응답하여 동작할 수 있다. 예를 들어, 구동 회로(PXIC)는 클럭 라인(CL)을 통해 수신된 클럭 신호(CLK)에 응답하여 동작할 수 있다. 구동 회로(PXIC)는 클럭 신호(CLK)가 수신된 경우 이하의 S120 단계를 수행할 수 있고, 클럭 신호(CLK)가 수신되지 않은 경우 동작 하지 않을 수 있다. 즉, 구동 회로(PXIC)는 클럭 신호(CLK)가 수신되지 않은 경우, 휴지 상태에 있을 수 있다.
S120 단계에서, 구동 회로(PXIC)는 입력 데이터 신호(DIN)을 저장할 수 있다. 예를 들어, 구동 회로(PXIC)의 메모리(MM)는 클럭 신호(CLK)에 응답하여 수신된 입력 데이터 신호(DIN)를 저장할 수 있다. 구동 회로(PXIC)는 저장된 입력 데이터 신호(DIN)를, 구동 회로가 픽셀 회로를 구동하는 경우 이하의 S130 단계를 통해 구동 신호 생성에 사용할 수 있고, 구동 회로의 불량 검출이 수행되는 경우 이하의 S140 내지 S150 단계를 통해 출력 데이터 신호 생성에 사용될 수 있다.
구동 회로(PXIC)가 픽셀 회로를 구동하는 경우, S130 단계가 수행될 수 있다. S130 단계에서, 구동 회로(PXIC)는 저장된 입력 데이터 신호(DIN)에 기초하여 구동 신호를 생성할 수 있다. 예를 들어, 구동 회로(PXIC)는 저장된 입력 데이터 신호(DIN) 및 PWM(pulse width modulation) 신호의 논리곱 연산을 통해 구동 신호를 생성할 수 있다. 생성된 구동 신호는 패드(PAD)를 통해 픽셀 회로로 제공될 수 있다. 구동 신호를 출력한 구동 회로(PXIC)는 다른 신호를 수신하기 전까지 휴지 상태에 있을 수 있다.
구동 회로(PXIC)의 불량 검출이 수행되는 경우, S140 단계가 수행될 수 있다. S140 단계에서, 구동 회로(PXIC)는 스위칭 신호(SW)에 응답하여 동작할 수 있다. 예를 들어, 구동 회로(PXIC)는 스위치 라인(SL)을 통해 수신된 스위칭 신호(SW)에 응답하여 동작할 수 있다. 구동 회로(PXIC)는 스위칭 신호(SW)가 수신된 경우, 이하의 S150 단계를 수행할 수 있고, 스위칭 신호(SW)가 수신되지 않은 경우 불량 검출 동작을 수행하지 않을 수 있다.
S150 단계에서, 구동 회로(PXIC)는 출력 데이터 신호를 출력할 수 있다. 예를 들어, 구동 회로(PXIC)는 저장된 입력 데이터 신호를 기초로 생성된 출력 데이터 신호를 테스트 라인(TL)을 통해 출력할 수 있다.
일 실시 예에서, S130 단계는 S140 단계 내지 S150 단계와 독립적으로 수행될 수 있다. 예를 들어, S130 단계가 수행되는 중에도, S140 단계 내지 S150 단계가 수행될 수 있고, S140 단계에서 스위칭 신호(SW)가 수신되지 않더라도, S130 단계가 수행될 수 있다.
도 10은 본 개시의 일 실시 예에 따른 집적 회로 패널의 동작 방법을 보여주는 흐름도이다. 간결한 설명을 위해, 도 10에서는 도 6에 도시된 구동 회로들 중, 제1 내지 제2 구동 회로 행 및 제1 내지 제2 구동 회로 열을 구성하는 구동 회로들(PXIC11, PXIC12, PXIC21, PXIC22)의 불량을 검출하는 집적 회로 패널(ICP)의 동작 방법에 대해 설명되나, 본 개시의 범위는 구동 회로들(PXIC)의 수에 한정되지 않는다. 이하에서, 구동 회로들(PXIC11, PXIC12, PXIC21, PXIC22)의 불량 검출을 위한 집적 회로 패널(ICP)의 동작 방법이 도 5, 도 6 및 도 10을 참조하여 설명된다.
구동 회로들(PXIC11, PXIC12, PXIC21, PXIC22)의 불량을 검출하는 집적 회로 패널(ICP)의 동작 방법은 S200 단계로부터 시작될 수 있다. S200 단계에서, 집적 회로 패널(ICP)은 복수의 데이터 라인들을 통해 복수의 구동 회로들에 각각 입력 데이터 신호를 제공할 수 있다. 예를 들어 집적 회로 패널(ICP)는 제1 데이터 라인(DL1)을 통해 구동 회로들(PXIC11, PXIC21)에 제1 입력 데이터 신호(DIN1)를 제공할 수 있고, 제2 데이터 라인(DL2)을 통해 구동 회로들(PXIC12, PXIC22)에 제1 입력 데이터 신호(DIN2)를 제공할 수 있다.
S210 단계에서, 집적 회로 패널(ICP)은 복수의 클럭 라인들을 통해 복수의 구동 회로들 각각에 클럭 신호를 제공하여, 입력 데이터 신호를 저장하도록 할 있다. 예를 들어, 집적 회로 패널(ICP)은 제1 클럭 라인을 통해 구동 회로들(PXIC11, PXIC12)에 제1 클럭 신호(CLK1)를 제공할 수 있고, 제2 클럭 라인을 통해 구동 회로들(PXIC21, PXIC22)에 제2 클럭 신호(CLK2)를 제공할 수 있다. 클럭 신호를 수신한 구동 회로들(PXIC)은 입력 데이터 신호를 저장할 수 있다.
S220 단계에서, 집적 회로 패널(ICP)은 구동 회로 어레이(100)의 제1 구동 회로 행을 구성하는 구동 회로들(PXIC11, PXIC12)에 스위칭 신호(SW)를 입력할 수 있다. 예를 들어, 집적 회로 패널(ICP)은 제1 스위치 라인(SL1)을 통해 구동 회로들(PXIC11, PXIC12)에 제1 스위칭 신호(SW1)를 입력할 수 있다.
S230 단계에서, 집적 회로 패널(ICP)은 제1 구동 회로 행을 구성하는 구동 회로들(PXIC11, PXIC12)로부터 출력된 출력 데이터 신호를 통해 제1 구동 회로 행의 불량을 검출할 수 있다. 예를 들어, 집적 회로 패널(ICP)은 구동 회로(PXIC11)로부터 제1 테스트 라인(TL1)을 통해 출력 데이터 신호를 수신하고, 제1 입력 데이터 신호(DIN1) 및 제1 클럭 신호(CLK1)와 비교하여, 구동 회로(PXIC11)의 불량을 판별할 수 있고, 구동 회로(PXIC12)로부터 제2 테스트 라인(TL2)을 통해 출력 데이터 신호를 수신하고, 제2 입력 데이터 신호(DIN1) 및 제1 클럭 신호(CLK1)와 비교하여, 구동 회로(PXIC12)의 불량을 판별할 수 있다. 따라서, 집적 회로 패널(ICP)는 제1 구동 회로 행의 구동 회로들(PXIC11, PXIC12)의 불량을 검출할 수 있다.
S240 단계에서, 집적 회로 패널(ICP)은 구동 회로 어레이(100)의 제2 구동 회로 행을 구성하는 구동 회로들(PXIC21, PXIC22)에 스위칭 신호(SW)를 입력할 수 있다. 예를 들어, 집적 회로 패널(ICP)은 제2 스위치 라인(SL2)을 통해 구동 회로들(PXIC21, PXIC22)에 제2 스위칭 신호(SW2)를 입력할 수 있다.
S230 단계에서, 집적 회로 패널(ICP)은 제2 구동 회로 행을 구성하는 구동 회로들(PXIC21, PXIC22)로부터 출력된 출력 데이터 신호를 통해 제2 구동 회로 행의 불량을 검출할 수 있다. 예를 들어, 집적 회로 패널(ICP)은 구동 회로(PXIC21)로부터 제1 테스트 라인(TL1)을 통해 출력 데이터 신호를 수신하고, 제1 입력 데이터 신호(DIN1) 및 제2 클럭 신호(CLK2)와 비교하여, 구동 회로(PXIC21)의 불량을 판별할 수 있고, 구동 회로(PXIC22)로부터 제2 테스트 라인(TL2)을 통해 출력 데이터 신호를 수신하고, 제2 입력 데이터 신호(DIN2) 및 제2 클럭 신호(CLK2)와 비교하여, 구동 회로(PXIC22)의 불량을 판별할 수 있다. 따라서, 집적 회로 패널(ICP)은 제2 구동 회로 행의 구동 회로들(PXIC21, PXIC22)의 불량을 검출할 수 있다.
일 실시 예에서, 집적 회로 패널(ICP)는 S220 내지 S230 단계, 및 S240 내지 S250 단계의 순서가 변경되어 동작할 수 있다.
도 11은 도 6의 구동 회로들에 대한 신호들을 예시적으로 보여주는 타이밍도이다. 간결한 설명을 위해, 도 11에서는 도 6에 도시된 구동 회로들 중, 제1 내지 제2 구동 회로 행 및 제1 내지 제2 구동 회로 열을 구성하는 구동 회로들(PXIC11, PXIC12, PXIC21, PXIC22)에 대응되는 신호에 대해 설명되나, 본 개시의 범위는 구동 회로들의 수에 한정되지 않는다. 이하에서, 구동 회로들에 대응하는 신호들이 도 5 내지 도 11을 참조하여 설명된다.
제1 시구간(t1)에서, 구동 회로 어레이(100)의 불량 검출을 위해, 각각의 구동 회로들(PXIC)에 입력 데이터 신호(DIN)가 제공될 수 있다. 예를 들어, 구동 회로들(PXIC11, PXIC 21)은 제1 데이터 라인(DL1)을 통해 제1 입력 데이터 신호(DIN1)를 수신할 수 있고, 구동 회로들(PXIC12, PXIC 22)은 제2 데이터 라인(DL2)을 통해 제2 입력 데이터 신호(DIN2)를 수신할 수 있다.
구동 회로들(PXIC11, PXIC22)이 수신된 입력 데이터 신호를 저장하는 동작은, 클럭 신호들(CLK1, CLK2)에 의해 제어될 수 있다. 예를 들어, 제1 내지 제3 시구간(t1~t3)에서 구동 회로들(PXIC11, PXIC12)은 제1 클럭 라인(CL1)을 통해 제1 클럭 신호(CLK1)를 수신할 수 있고, 구동 회로들(PXIC21, PXIC22)은 클럭 신호를 수신하지 않을 수 있다. 이 경우, 클럭 신호를 제공받지 않는 구동 회로들(PXIC21, PXIC22) 각각의 메모리(MM)는, 대응되는 데이터 라인(DL)으로부터 제공된 입력 데이터 신호를 저장하지 않을 수 있다. 따라서, 제1 시구간 내지 제3 시구간(t1~t3)에서는 구동 회로들(PXIC11, PXIC12)에만 입력 데이터 신호(DIN)가 저장될 수 있다.
구동 회로들 각각은 입력 데이터 신호(DIN)를 저장한 후, 대응되는 스위치 라인(SL)을 통해 스위치 신호(SW)가 입력되는 경우, 대응되는 테스트 라인(TL)을 통해 출력 데이터 신호를 에러 검출 드라이버(600)로 제공할 수 있다. 예를 들어, 구동 회로들(PXIC11, PXIC12)에 입력 데이터 신호(DIN1, DIN2)가 각각 저장된 후, 제1 스위치 라인(SL1)을 통해 제1 스위치 신호(SW1)가 수신된 경우, 구동 회로들(PXIC11, PXIC12)은 제3 시구간(t3)에, 제1 및 제2 테스트 라인들(TL1, TL2)을 통해 각각 출력 데이터 신호를 에러 검출 드라이버(600)로 제공할 수 있다.
일 실시 예에서, 구동 회로들(PXIC11, PXIC12)에 제1 스위치 신호(SW1)가 입력되는 경우, 구동 회로들(PXIC21, PXIC22)에는 스위치 신호(예를 들어, 제2 스위치 신호(SW2))가 입력되지 않을 수 있다.
일 실시 예에서, 구동 회로들(PXIC11, PXIC12)에 불량이 발생하지 않은 경우, 제1 내지 제2 테스트 라인들(TL1~TL2)을 통해 에러 검출 드라이버(600)로 출력되는 출력 데이터 신호들은, 제1 입력 데이터 신호 및 제2 입력 데이터 신호와 각각 동일하거나 유사할 수 있다. 예를 들어, 테스트 라인(TL)을 통해 에러 검출 드라이버(600)로 제공된 출력 데이터 신호는, 데이터 라인(DL)을 통해 제공된 입력 데이터 신호(DIN)와 주기 및 파형이 동일할 수 있다.
일 실시 예에서, 구동 회로들(PXIC11, PXIC12)에 대한 불량 검출이 완료된 후, 구동 회로들(PXIC21, PXIC22)에 대한 불량 검출이 수행될 수 있다. 이 경우, 구동 회로들(PXIC21, PXIC22)에 입력 데이터 신호가 저장되고, 제1 내지 제2 테스트 라인들(TL1~TL2)을 통해 출력 데이터 신호를 에러 검출 드라이버(600)로 제공하는 동작은 상술된 구동 회로들(PXIC11, PXIC12)에 대한 불량 검출 동작과 유사하므로 상세한 설명은 생략된다.
일 실시 예에서, 불량 검출이 구동 회로 행(row) 별로 순차적으로 수행되고, 구동 회로 열들(columns)에 대해 서로 다른 테스트 라인들(TL)을 통해 에러 검출 드라이버(600)로 출력 데이터 신호가 제공되므로, 에러 검출 드라이버(600)는 구동 회로 어레이(100)를 구성하는 구동 회로들(PXIC) 각각의 불량을 검출할 수 있다. 예를 들어, 에러 검출 드라이버(600)는 어떤 테스트 라인(TL)을 통해 출력 데이터 신호가 전달 되었는지, 및 데이터 드라이버(300) 및 라인 드라이버(400)로부터 직접 제공받은 입력 데이터 신호 및 클럭 신호와 비교할 때 어떤 시구간에서 출력 데이터 신호에 오차가 발생하였는지에 기초하여, 구동 회로들(PXIC) 각각의 불량을 검출할 수 있다. 복수의 구동 회로들(PXIC) 중 하나에 불량이 발생한 경우의 구동 회로 어레이(100)의 신호들은 이하의 도 13 및 도 14를 참조하여 상세하게 설명된다.
도 12는 도 7의 메모리를 시프트 레지스터(shift register)로 구현한 실시 예를 보여주는 블록 회로도이다. 도 12를 참조하면, 구동 회로(PXIC)는 메모리(MM), 논리곱 연산자(AG), 패드(PAD), 및 트랜지스터(TR)를 포함할 수 있다. 메모리(MM), 논리곱 연산자(AG), 패드(PAD), 및 트랜지스터(TR)의 연결 관계 및 기능은 도 7을 참조하여 설명되었으므로 상세한 설명은 생략된다.
메모리(MM)는 멀티플렉서(MUX), 및 버퍼열(BF)을 포함하여 구현될 수 있다.
멀티플렉서(MUX)의 제1 입력 단자는 데이터 라인(DL)을 통해 입력 데이터 신호(DIN)를 수신할 수 있다. 멀티플렉서(MUX)의 제2 입력 단자는 제1 노드(N1)와 연결될 수 있다. 멀티플렉서(MUX)의 출력 단자는 버퍼열에 연결될 수 있다.
버퍼열은 하나 이상의 버퍼(BF)들을 포함할 수 있다. 예를 들어, 버퍼열은 직렬로 연결된 하나 이상의 버퍼들(BF)을 포함할 수 있다.
버퍼(BF)는 제1 및 제2 트랜지스터들(TR1, TR2) 및 인버터들(IV)을 포함할 수 있다. 제1 트랜지스터(TR1)는 게이트 단자로부터 제1 클럭(CLKa)을 입력 받고, 소스 단자는 멀티플렉서(MUX)의 출력 단자와 연결되고, 드레인 단자는 인버터(IV)의 입력 단자와 연결될 수 있다. 인버터들(IV)은 직렬로 연결되어 인버터열을 구성할 수 있고, 제2 트랜지스터(TR2)와 병렬로 연결될 수 있다. 제2 트랜지스터(TR2)는 게이트 단자로부터 제2 클럭(CLKb)을 입력 받을 수 있고, 드레인 단자는 인버터(IV)의 출력과 연결될 수 있다. 이 경우, 버퍼(BF)는 제1 트랜지스터(TR1)의 소스 단자를 통해 수신된 신호를 시간 지연하는 기능을 수행할 수 있다.
일 실시 예에서, 제1 클럭 및 제2 클럭(CLKa, CLKb)은 도 7의 클럭 라인(CL)을 통해 제공될 수 있다. 예를 들어, 제1 클럭 및 제2 클럭(CLKa, CLKb)은 클럭 라인(CL)을 통해 수신된 클럭 신호(CLK)와 동일한 신호이거나, 클럭 라인(CL)을 통해 수신된 클럭 신호(CLK)가 위상 동기 회로(PLL; Phase-Locked Loop)를 경유하여 생성된 신호일 수 있다.
버퍼(BF)의 출력 단자는(예를 들어, 인버터열의 출력 단자 또는 제2 트랜지스터(TR2)의 드레인 단자) 다른 버퍼(BF)의 입력 단자(예를 들어, 제1 트랜지스터(TR1)의 소스 단자)와 연결될 수 있다. 버퍼열을 구성하는 마지막 버퍼(BF)의 출력 단자는 제1 노드(N1)과 연결될 수 있다.
일 실시 예에서, 도 12에 도시된 바와 달리, 구동 회로(PXIC)는 제1 노드(N1) 및 트랜지스터(TR) 사이에 하나 이상의 버퍼(BF)를 더 포함할 수 있다. 그러나 본 개시의 범위는 구동 회로(PXIC) 또는 메모리(MM)에 포함되는 버퍼(BF)의 수에 한정되지 않는다.
도 13 및 도 14는 도 6의 구동 회로들 중 하나의 구동 회로에 불량이 발생한 경우의 불량 검출 동작을 보여주는 도면들이다. 복수의 데이터 라인들(DL), 복수의 클럭 라인들(CL), 복수의 스위치 라인들(SL), 복수의 테스트 라인들(TL) 및 구동 회로들(PXIC)의 기능 및 연결 관계에 대하여는 도 6을 참조하여 설명되었으므로 상세한 설명은 설명된다.
이하에서 도 13 및 도 14를 참조하여, 예시적으로 제1 구동 회로의 행 및 제2 구동 회로의 열에 포함된 구동 회로(PXIC12)에 불량이 발생한 경우의 신호 및 불량 검출 동작이 상세하게 설명된다. 그러나 간결한 설명을 위해, 구동 회로에 불량이 발생하지 않은 경우와 동일한 신호가 발생하는 제1 내지 제2 시구간(t1~t2), 제4 내지 제6 시구간(t4~t6)의 신호들에 대한 설명은 도 11을 참조하여 상세하게 설명되었으므로 생략된다.
일 실시 예에서, 구동 회로(PXIC)에 불량이 발생한 경우, 패드(PAD)에 입력 데이터 신호(DIN)에 대응하는 구동 전압이 공급되지 않을 수 있다. 예를 들어, 도 7을 참조하면, 구동 회로(PXIC)의 불량이 발생한 경우, 메모리(MM)가 제1 노드(N1)에 전압 또는 신호를 제공하지 않거나, 메모리(MM)가 수신된 클럭 신호(CLK)에 응답하여 입력 데이터 신호(DIN)를 저장하지 않을 수 있다. 이 경우, 불량이 발생한 구동 회로에 클럭 신호(CLK) 및 스위칭 신호(SW)가 제공 되더라도, 불량 구동 회로는 테스트 라인(TL)으로 출력 데이터 신호를 송신하지 않을 수 있다. 예를 들어, 도 13의 불량 구동 회로(FAULT, PXIC12)는 제1 클럭 라인(CL1)을 통해 수신된 제1 클럭 신호(CLK1)에 응답하여 제2 데이터 라인(DL2)을 통해 수신된 제2 입력 데이터 신호(DIN2)를 저장하지 못하거나, 또는 메모리(MM)가 제1 노드(N1)에 전압 또는 신호를 제공하지 않을 수 있다. 따라서, 불량 구동 회로(PXIC12)는 제1 스위치 라인(SL1)으로부터 제공된 제1 스위칭 신호(SW1)에 응답하여, 제2 테스트 라인(TL2)으로 출력 데이터 신호를 송신하지 못할 수 있다.
계속해서 도 14를 참조하면, 제1 시구간 내지 제2 시구간(t1~t2), 및 제4 시구간 내지 제6 시구간(t4~t6)에서, 불량 구동 회로(PXIC12)가 수신 또는 송신하는 신호들은 도 11에 도시된 신호들과 동일할 수 있다. 그러나, 제3 시구간(t3)에서, 불량 구동 회로(PXIC12)는 제2 테스트 라인(TL2)을 통해 출력 데이터 신호를 출력하지 않을 수 있다.
일 실시 예에서, 에러 검출 드라이버(600)는 제2 테스트 라인(TL2)을 통해 수신된 불량 구동 회로(PXIC12)의 출력 데이터 신호, 및 데이터 드라이버(300)와 라인 드라이버(400)로부터 수신된 입력 데이터 신호 및 출력 데이터 신호에 기반하여 불량이 발생한 구동 회로를 판별할 수 있다. 예를 들어, 에러 검출 드라이버(600)는 제1 스위치 신호(SW1)가 구동 회로 어레이(100)에 입력되고 있는 제3 시구간(t3)에 오류를 감지함으로써 불량이 발생한 구동 회로가 구동 회로 어레이(100)의 제1 구동 회로 행(row)에 존재함을 확인할 수 있다. 그리고 에러 검출 드라이버(600)는 제2 테스트 라인(TL2)을 통해 수신된 출력 데이터 신호를 통해 불량을 감지함으로써 불량이 발생한 구동 회로가 구동 회로 어레이(100)의 제2 구동 회로 열(column)에 존재함을 확인 할 수 있다. 따라서, 복수의 구동 회로들을 포함하는 구동 회로 어레이(100)에서 불량이 발생한 구동 회로(PXIC12)를 식별할 수 있다.
상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 본 개시의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
DA: 디스플레이 장치
DP: 디스플레이 패널
ICP: 집적 회로 패널
100: 구동 회로 어레이
200: 컨트롤러
300: 데이터 드라이버
400: 라인 드라이버
500: 스위치 드라이버
600: 에러 검출 드라이버
PXIC: 구동 회로
DL: 데이터 라인
CL: 클럭 라인
SL: 스위치 라인
TL: 테스트 라인

Claims (10)

  1. 디스플레이 패널을 제어하는 구동 회로의 불량을 검출하는 집적 회로 패널에 있어서,
    제1 구동 회로 및 제2 구동 회로를 포함하는 구동 회로 어레이;
    제1 입력 데이터 신호를 제1 데이터 라인을 통해 출력하고, 제2 입력 데이터 신호를 제2 데이터 라인을 통해 출력하도록 구성된 데이터 드라이버;
    제1 스위칭 신호를 제1 스위치 라인을 통해 출력하도록 구성된 스위치 드라이버; 및
    제1 테스트 라인을 통해 제1 출력 데이터 신호를 수신하고, 제2 테스트 라인을 통해 제2 출력 데이터 신호를 수신하도록 구성된 에러 검출 드라이버를 포함하고,
    상기 제1 구동 회로는 상기 제1 데이터 라인을 통해 수신된 상기 제1 입력 데이터 신호를 저장하고,
    상기 제2 구동 회로는 상기 제2 데이터 라인을 통해 수신된 상기 제2 입력 데이터 신호를 저장하고,
    상기 제1 구동 회로는 상기 제1 스위치 라인을 통해 수신된 상기 제1 스위칭 신호에 응답하여, 상기 제1 입력 데이터 신호에 기초한 상기 제1 출력 데이터 신호를, 상기 제1 테스트 라인을 통해 출력하고,
    상기 제2 구동 회로는 상기 제1 스위치 라인을 통해 수신된 상기 제1 스위칭 신호에 응답하여, 상기 제2 입력 데이터 신호에 기초한 상기 제2 출력 데이터 신호를, 상기 제2 테스트 라인을 통해 출력하고,
    상기 에러 검출 드라이버는 상기 제1 출력 데이터 신호에 기초하여 상기 제1 구동 회로의 불량 발생을 검출하고, 상기 제2 출력 데이터 신호에 기초하여 상기 제2 구동 회로의 불량 발생을 검출하는 집적 회로 패널.
  2. 제1 항에 있어서,
    제1 클럭 라인을 통해 제1 클럭 신호를 출력하는 라인 드라이버를 더 포함하고,
    상기 제1 구동 회로는 상기 제1 클럭 라인을 통해 수신된 상기 제1 클럭 신호에 응답하여 상기 제1 입력 데이터 신호를 저장하고,
    상기 제2 구동 회로는 상기 제1 클럭 라인을 통해 수신된 상기 제1 클럭 신호에 응답하여 상기 제1 입력 데이터 신호를 저장하는 집적 회로 패널.
  3. 제2 항에 있어서,
    상기 데이터 드라이버는 상기 제1 및 제2 입력 데이터 신호를 상기 에러 검출 드라이버로 더 출력하고,
    상기 라인 드라이버는 상기 제1 클럭 신호를 상기 에러 검출 드라이버로 더 출력하고,
    상기 에러 검출 드라이버는, 상기 수신된 제1 입력 데이터 신호 및 상기 제1 클럭 신호를 상기 제1 출력 데이터 신호와 비교하여 상기 제1 구동 회로의 불량 발생을 검출하고, 상기 수신된 제2 입력 데이터 신호 및 상기 제1 클럭 신호를 상기 제2 출력 데이터 신호와 비교하여 상기 제2 구동 회로의 불량 발생을 검출하는 집적 회로 패널.
  4. 제1 항에 있어서,
    상기 제1 구동 회로는 상기 저장된 제1 입력 데이터 신호에 기초하여, 상기 디스플레이 패널을 제어하는 제1 구동 신호를 생성하고,
    상기 제2 구동 회로는 상기 저장된 제2 입력 데이터 신호에 기초하여, 상기 디스플레이 패널을 제어하는 제2 구동 신호를 생성하는 집적 회로 패널.
  5. 제4 항에 있어서,
    상기 제1 구동 신호는 상기 저장된 제1 입력 데이터 신호 및 제1 PWM(pulse width modulation) 신호의 논리곱을 통해 생성되고,
    상기 제2 구동 신호는 상기 저장된 제2 입력 데이터 신호 및 제2 PWM 신호의 논리곱을 통해 생성되는 집적 회로 패널.
  6. 제4 항에 있어서,
    상기 제1 구동 회로는, 상기 제1 출력 데이터 신호를 테스트 라인을 통해 출력하는 동작을 상기 구동 신호의 생성 중에 수행하는 집적 회로 패널.
  7. 제1 항에 있어서,
    상기 구동 회로 어레이는 제3 구동 회로 및 제4 구동 회로를 더 포함하고;
    상기 스위치 드라이버는 제2 스위치 라인을 통해 제2 스위칭 신호를 출력하도록 더 구성되고,
    상기 제3 구동 회로는 상기 제1 데이터 라인을 통해 수신된 상기 제1 입력 데이터 신호를 저장하고,
    상기 제4 구동 회로는 상기 제2 데이터 라인을 통해 수신된 상기 제2 입력 데이터 신호를 저장하고,
    상기 제3 구동 회로는 상기 제2 스위치 라인을 통해 수신된 상기 제2 스위칭 신호에 응답하여, 상기 제1 입력 데이터 신호에 기초한 제3 출력 데이터 신호를, 상기 제1 테스트 라인을 통해 출력하고,
    상기 제4 구동 회로는 상기 제2 스위치 라인을 통해 수신된 상기 제2 스위칭 신호에 응답하여, 상기 제2 입력 데이터 신호에 기초한 제4 출력 데이터 신호를, 상기 제2 테스트 라인을 통해 출력하고,
    상기 에러 검출 드라이버는 상기 제3 출력 데이터 신호에 기초하여 상기 제3 구동 회로의 불량 발생을 검출하고, 상기 제4 출력 데이터 신호에 기초하여 상기 제4 구동 회로의 불량 발생을 검출하도록 더 구성된 집적 회로 패널.
  8. 제7 항에 있어서,
    제1 클럭 라인을 통해 제1 클럭 신호를 출력하고, 제2 클럭 라인을 통해 제2 클럭 신호를 출력하는 라인 드라이버를 더 포함하고,
    상기 제1 구동 회로 및 상기 제2 구동 회로가 입력 데이터를 저장하는 동작은 상기 제1 클럭 신호에 응답하여 수행되고,
    상기 제3 구동 회로 및 상기 제4 구동 회로가 입력 데이터를 저장하는 동작은 상기 제2 클럭 신호에 응답하여 수행되는 집적 회로 패널.
  9. 제7 항에 있어서,
    상기 스위치 드라이버의 상기 제1 스위칭 신호의 출력 및 상기 제2 스위칭 신호의 출력은 서로 다른 시구간에서 수행되는 집적 회로 패널.
  10. 디스플레이 패널을 제어하는 구동 회로의 불량을 검출하는, 집적 회로 패널의 동작 방법에 있어서,
    제1 입력 데이터 신호를 제1 구동 회로로 제공하고, 제2 입력 데이터 신호를 제2 구동 회로로 제공하는 단계;
    상기 제1 구동 회로에 의해, 상기 제1 입력 데이터 신호가 저장되고 상기 제2 구동 회로에 의해, 상기 제2 입력 데이터 신호가 저장되는 단계;
    상기 제1 구동 회로 및 상기 제2 구동 회로에 제1 스위칭 신호를 제공하는 단계;
    상기 제1 스위칭 신호에 응답하여, 상기 제1 구동 회로에 의해, 상기 저장된 제1 입력 데이터 신호에 기초하여 제1 출력 데이터 신호가 출력되고, 상기 제2 구동 회로에 의해, 상기 저장된 제2 입력 데이터 신호에 기초하여 제2 출력 데이터 신호가 출력되는 단계; 및
    상기 제1 출력 데이터 신호에 기초하여 상기 제1 구동 회로의 불량 발생을 판별하고, 상기 제2 출력 데이터 신호에 기초하여 상기 제2 구동 회로의 불량 발생을 판별하는 단계를 포함하는 동작 방법.

KR1020210096062A 2021-07-21 2021-07-21 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법 KR20230014931A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210096062A KR20230014931A (ko) 2021-07-21 2021-07-21 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법
US17/701,065 US11715399B2 (en) 2021-07-21 2022-03-22 Fault detection display apparatus and operation method thereof
CN202210555846.6A CN115691366A (zh) 2021-07-21 2022-05-20 集成电路面板及其操作方法
US18/212,981 US20230343257A1 (en) 2021-07-21 2023-06-22 Fault detection display apparatus and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210096062A KR20230014931A (ko) 2021-07-21 2021-07-21 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230014931A true KR20230014931A (ko) 2023-01-31

Family

ID=84977474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210096062A KR20230014931A (ko) 2021-07-21 2021-07-21 불량 검출을 위한 디스플레이 장치, 및 그것의 동작 방법

Country Status (3)

Country Link
US (2) US11715399B2 (ko)
KR (1) KR20230014931A (ko)
CN (1) CN115691366A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023146480A (ja) * 2022-03-29 2023-10-12 ラピステクノロジー株式会社 表示装置及びソースドライバ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180082622A1 (en) 2016-09-22 2018-03-22 Hopil Bae Techniques for testing electrically configurable digital displays, and associated display architecture
US20180090059A1 (en) 2016-09-23 2018-03-29 Mahdi Farrokh Baroughi Micro light emitting diode testing
CN106875879B (zh) 2017-04-24 2020-05-22 上海天马有机发光显示技术有限公司 一种显示面板、电子设备以及测试方法
US10891884B1 (en) 2018-06-14 2021-01-12 Apple Inc. Test-response comparison circuit and scan data transfer scheme in a DFT architecture for micro LED based display panels
JP2020067633A (ja) * 2018-10-26 2020-04-30 セイコーエプソン株式会社 表示コントローラー、表示制御システム、電気光学装置、電子機器及び移動体
KR102228084B1 (ko) 2019-03-26 2021-03-16 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
US20200341050A1 (en) 2019-04-28 2020-10-29 Novatek Microelectronics Corp. Current driver array test apparatus, test method thereof, and micro light emitting diode array test method
KR102147401B1 (ko) 2019-06-19 2020-08-24 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법
JP2022086246A (ja) * 2020-11-30 2022-06-09 ラピステクノロジー株式会社 インタフェース回路、ソースドライバ及び表示装置

Also Published As

Publication number Publication date
CN115691366A (zh) 2023-02-03
US11715399B2 (en) 2023-08-01
US20230343257A1 (en) 2023-10-26
US20230023470A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US9442593B2 (en) Touch screen panel integrated display device and display panel
KR102270632B1 (ko) 표시 패널, 표시 장치 및 표시 패널의 구동 방법
US9824614B2 (en) Gate driving method and display device
US8248356B2 (en) Driving circuit for detecting line short defects
EP2784770B1 (en) Gate-driving circuit of display panel and display screen with the same
JP4567046B2 (ja) 液晶パネル駆動装置
KR102218653B1 (ko) 표시 장치의 게이트 드라이버 및 표시 장치
JP2008071468A (ja) シフトレジスタ及び有機電界発光表示装置
CN104915165B (zh) 接收器电路及其操作方法
KR20180071642A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US7697656B2 (en) Shift register, method of controlling the same, electro-optical device, and electronic apparatus
US10198987B2 (en) Gate driving circuit
JP6827753B2 (ja) インタフェース回路
US11749179B2 (en) Display panel, detection method thereof and display device
CN110689850A (zh) 显示装置及驱动显示装置的方法
US20230343257A1 (en) Fault detection display apparatus and operation method thereof
WO2022068651A1 (zh) 一种显示装置、驱动芯片及电子设备
JP2009015281A (ja) フラットパネルディスプレイのピクセル状態を検出するための方法及びそのディスプレイドライバ
KR20160081649A (ko) 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치
JP6711376B2 (ja) 電気光学装置および電子機器
TW202303555A (zh) 用於脈寬調變的背板和方法
KR102457161B1 (ko) 게이트 드라이버가 내장된 표시패널 및 이를 이용한 표시장치
JP2022086246A (ja) インタフェース回路、ソースドライバ及び表示装置
KR100624306B1 (ko) 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법
KR20060108501A (ko) 표시장치