CN105895158A - 芯片中的die id的读取电路以及芯片 - Google Patents

芯片中的die id的读取电路以及芯片 Download PDF

Info

Publication number
CN105895158A
CN105895158A CN201610255945.7A CN201610255945A CN105895158A CN 105895158 A CN105895158 A CN 105895158A CN 201610255945 A CN201610255945 A CN 201610255945A CN 105895158 A CN105895158 A CN 105895158A
Authority
CN
China
Prior art keywords
power supply
processor
circuit
fuse
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610255945.7A
Other languages
English (en)
Other versions
CN105895158B (zh
Inventor
梁波
王�琦
刘元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610255945.7A priority Critical patent/CN105895158B/zh
Publication of CN105895158A publication Critical patent/CN105895158A/zh
Priority to US15/493,369 priority patent/US10274534B2/en
Application granted granted Critical
Publication of CN105895158B publication Critical patent/CN105895158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种芯片中的裸片标识的读取电路，所述读取电路包括：芯片损坏检测电路、开关选择器、熔丝控制器以及熔丝器件；熔丝器件存储DIE ID；熔丝控制器读取熔丝器件中的DIE ID；芯片损坏检测电路检测芯片中的处理器是否能够正常工作以得到检测结果，并将检测结果通知开关选择器；开关选择器在检测结果为处理器能正常工作时，将处理器与熔丝控制器连通以选择通过处理器控制熔丝控制器读取熔丝器件中的DIE ID，并在检测结果为处理器不能正常工作时，将位于芯片之外的维护设备与熔丝控制器连通以选择通过维护设备控制熔丝控制器读取熔丝器件中的DIE ID。上述电路能够在处理器不能正常工作时，依然能够读取DIE ID。

Description

芯片中的DIE ID的读取电路以及芯片
技术领域
本发明涉及电路领域，尤其涉及一种芯片中的DIE ID的读取电路以及芯片。
背景技术
DIE(裸片)ID(标识)是每个芯片的唯一的身份编号，通过DIE ID可以获得芯片的制造厂家，生产日期、产线、在晶圆上的X/Y(横向/纵向)坐标等信息。其中，不同的芯片制造厂家出产的芯片中的DIE ID中包含的信息并不相同，主要体现在，不同的芯片制造厂家出产的芯片中的DIE ID的数据长度不同，并且数据中的每个数据位的定义也不同。DIE ID存储在芯片的电可编程熔丝(eFuse，Electrically programmable Fuse)器件，简称熔丝器件中，具有非掉电易失性。所以，当芯片失效时，通过读取芯片的熔丝器件中的DIE ID，可以有效地追溯到芯片在制造厂家信息，生产日期、产线、在晶圆上的X/Y坐标等诸多信息，为芯片的失效原因分析提供有效的线索。
现有技术中，读取DIE ID的方法为：在CPU(中央处理单元，CentralProcessing Unit)、MCU(微控制单元，Microcontroller Unit)、DSP(数字信号处理器，Digital Signal Processor)或用于执行控制或运算的逻辑电路等处理器的协助下，将DIE ID从熔丝器件读取到逻辑寄存器中，然后再将逻辑寄存器中的DIE ID通过打印或者显示在屏幕上的方式呈现给测试人员。其中所述逻辑电路包括多个逻辑门或晶体管。但是在这种方式下，如果CPU、MCU、DSP或逻辑电路等处理器无法正常工作时，则即使熔丝器件中DIE ID的信息是完整无缺的，也无法进行读取。
发明内容
本发明实施例提供了一种能够在处理器不能正常工作时，依然能够正常读取熔丝器件中的DIE ID的电路和芯片。
第一方面，本发明提供了一种芯片中的DIE ID的读取电路，所述读取电路包括：芯片损坏检测电路、开关选择器、熔丝控制器以及熔丝器件。所述芯片损坏检测电路用于检测所述芯片中的处理器是否能够正常工作以得到检测结果，并将所述检测结果通知所述开关选择器。所述开关选择器用于在所述检测结果为所述处理器能正常工作时，将所述处理器与所述熔丝控制器连通。连通后，所述处理器控制所述熔丝控制器读取所述熔丝器件中存储的DIE ID。并且，所述开关选择器还用于在所述检测结果为所述处理器不能正常工作时，将位于所述芯片之外的维护设备与所述熔丝控制器连通。连通后，所述维护设备控制所述熔丝控制器读取所述熔丝器件中存储的DIE ID。
本发明提供的芯片中的DIE ID的读取电路中增设置了芯片损坏检测电路以及开关选择器，如果芯片损坏检测电路检测到处理器不能正常工作时，则开关选择器将位于芯片之外的维护设备与熔丝控制器连通，以选择通过维护设备控制熔丝控制器读取熔丝器件中的DIE ID。
结合第一方面，本发明实施例第一方面第一种实现方式中，所述芯片损坏检测电路用于在通过所述第一输入端检测到所述电源的异常和通过所述第二输入端检测到所述处理器的异常中的至少一项发生时，确定所述检测结果为所述处理器不能正常工作；在通过所述第一输入端未检测到所述电源的异常且通过所述第二输入端未检测到所述处理器的异常时，确定所述检测结果为所述处理器能正常工作。所述芯片损坏检测电路通过输出端将所述检测结果向所述开关选择器发送。
因为芯片损坏检测电路能够分别对电源的异常和芯片的异常进行检测，在电源出现异常或者芯片出现异常时，均能够检测出处理器不能正常工作。
结合本发明实施例第一方面第一种可能的实现方式，在本发明实施例第一方面第二种可能的实现方式中，所述芯片损坏检测电路包括电源检测器和“或”单元。所述电源检测器，用于通过所述第一输入端接收电源信号，并在根据所述电源信号检测到所述电源的异常时生成电源异常信号；所述“或”单元用于当从所述电源检测器接收到电源异常信号或通过所述第二输入端接收到处理器异常信号时确定所述检测结果为所述处理器不能正常工作，以及在未从所述电源检测器接收到电源异常信号且未通过所述第二输入端接收到处理器异常信号时确定所述检测结果为所述处理器能正常工作。
结合本发明实施例第一方面第二种可能的实现方式，在本发明实施例第一方面第三种可能的实现方式中，所述电源检测器包括：比较器。所述比较器用于将所述电源信号与参考电压进行比较，并在所述电源信号小于所述参考电压时确定所述电源异常并生成所述电源异常信号。
结合本发明实施例第一方面的第三种可能的实现方式，在本发明实施例第一方面第四种可能的实现方式中，所述电源检测器还包括：开关电路、下拉管以及短路控制单元。所述短路控制单元用于在接收到所述比较器输出的所述电源异常信号时，向所述下拉管发送下拉信号。所述下拉管在接收到所述下拉信号时以将所述电源信号下拉为低电压，其中，所述低电压小于所述参考电压。并且，所述短路控制单元还用于向所述开关电路发送所述断开信号。所述开关电路用于在接收到所述断开信号时，断开所述电源与所述比较器之间的连接。
因为短路控制单元接收到比较器输出的电源异常信号时，短路控制单元控制开关电路断开，使得电源断开和比较器的连接，防止短路的电源对比较器造成损伤。同时，短路控制单元控制下拉管将电源信号下拉为比参考电压小的低电压，从而使得比较器会一直输出电源异常信号，避免电源波动变化时，比较器一时输出电源异常信号，一时不输出电源异常信号，开关电路一时断开电源和比较器的连接，一时恢复断开电源和比较器的连接，造成对芯片的损害。
结合本发明实施例第一方面的第三种或第四种可能的实现方式，在本发明实施例第一方面第五种可能的实现方式中，所述电源检测器还包括：分压器件，所述分压器件用于接收所述电源的输出电压，并将所述电源的输出电压进行分压以得到所述电源信号。
因为分压器件在对电源进行分压后，才将分压得到的电源信号输出到比较器中进行比较，能有效地减少电源对比较器的冲击，降低比较器被损坏的概率。
结合本发明实施例第一方面的第五种可能的实现方式，在本发明实施例第一方面第六种可能的实现方式中，所述分压器件包括串联的电阻。
结合本发明实施例第一方面，或者第一方面的第一种至第六种可能的实现方式中的任意一种，在本发明实施例第一方面第七种可能的实现方式中，所述读取电路还用于从所述维护设备接收外部电源、外部时钟、或所述熔丝器件在所述芯片中的地址中的至少一项；其中，所述外部电源用于为所述读取电路供电，所述外部时钟为所述读取电路提供工作所需时钟，所述地址用于指示所述熔丝控制器根据所述地址读取所述熔丝器件中的所述DIE ID。
第二方面，本发明提供了一种芯片，所述芯片包括处理器和第一方面中任一项所述的DIE ID的读取电路，其中，所述处理器用于实现信号处理。
结合第二方面，第二方面的第一种可能的实施方式中，所述处理器包括：中央处理单元CPU、数字信号处理器DSP、微控制器MCU或用于执行控制或运算的逻辑电路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片中的DIE ID的读取电路的电路图；
图2是本发明实施提供的一种芯片中的DIE ID的读取电路中的芯片损坏检测电路的电路图；
图3是本发明实施提供的一种DIE ID读取电路中的开关选择器的电路图。
具体实施方式
下面结合附图和实施例对本发明进行说明。
请参阅图1，图1是本发明提供了一种芯片中的DIE ID的读取电路。其中，图1所示的芯片中的DIE ID读取电路可以应用在芯片200上。具体地，芯片中的DIE ID读取电路可以包括：处理器210、芯片损坏检测电路220、开关选择器230、熔丝控制器240以及熔丝器件250。其中，处理器210可以包括CPU、DSP、MCU或用于执行控制或运算的逻辑电路等。所述处理器210用于实现信号处理，例如实现通信协议算法处理、应用软件处理、操作系统(OS)处理、数字信号处理、语音信号处理、视频信号处理或传感器信号处理中的至少一项。
芯片损坏检测电路220的第一输入端用于连接芯片200外部的电源。其中，电源可以是直接给芯片供电的电源，也可以是给处理器210供电的电源。该电源可以是数字电源或模拟电源，本实施例对此不作限制。芯片损坏检测电路220的第二输入端可以通过外围总线(Advanced Peripheral Bus，APB)连接处理器210的输出端，可替换地所述第二输入端也可以通过其他形式的总线与处理器210的输出端连接。芯片损坏检测电路220的输出端连接开关选择器230的选择端，处理器210的读写端连接开关选择器230的第一输入端，开关选择器230的第二输入端用于连接芯片200外部的维护设备的输出端。开关选择器230的输出端用于连接熔丝控制器240的输入端，熔丝控制器240的读写端连接熔丝器件250，熔丝控制器240的输出端用于连接芯片200外部的维护设备的输入端。
熔丝器件250用于存储DIE ID。处理器210是整个芯片200的计算或控制中心，负责计算或控制处理。熔丝控制器240能够在处理器210控制读取熔丝器件250中的DIE ID。芯片损坏检测电路220用于检测芯片200中的处理器210是否能够正常工作以得到检测结果，并将检测结果通知开关选择器230。开关选择器230用于在检测结果为处理器210能正常工作时，将处理器210与熔丝控制器240连通以选择通过处理器210控制熔丝控制器240读取熔丝器件250中的DIE ID，并在检测结果为处理器210不能正常工作时，将位于芯片200之外的维护设备与熔丝控制器240连通以选择通过维护设备控制熔丝控制器240读取熔丝器件250中的DIE ID。
其中，熔丝器件250包括以行或列设置的熔丝阵列，熔丝阵列中包括多条熔丝，每条熔丝用于表示一个数据位，当熔丝阵列中的熔丝导通时，表示该数据位的数值为“1”，当熔丝阵列中的熔丝断开时，表示该数据位的数值为“0”。假设在芯片200出厂前，处理器210处于能够正常工作的状态，则芯片损坏检测电路220对处理器210检测的结果为确定处理器210能够正常工作。芯片损坏检测电路220通过输出端将处理器能210正常工作的检测结果输入到开关选择器230的选择端，以使开关选择器230的第一输入端断开，开关选择器230的第二输入端闭合。处理器210通过开关选择器230的第二输入端控制熔丝控制器240向熔丝器件250输入电流以将数值“0”的数据位对应的熔丝烧断，从而将DIE ID写入到熔丝器件250中去。所以，只要熔丝器件250没有被损坏，芯片200的DIE ID就一直保存在熔丝器件250中。
当需要从熔丝器件250中读取DIE ID时，由于处理器210能够正常工作和处理器210不能够正常工作时，DIE ID的读取方式完全不同，所以，在读取DIEID前，需要首先判断处理器210是否能够正常工作。处理器210无法正常进行工作的情况通常包括以下两种：(1)、电源出现短路等情况，此时，电源无法给处理器210正常供电，处理器210无法正常工作。(2)、处理器210出现启动异常、总线挂死等情况。在本发明实施例中，如果出现上述的两种情况，则认为处理器210无法正常进行工作，如果没有出现上述的两种情况，则认为处理器210能够正常进行工作。
如果处理器210或整个芯片200的所述电源出现短路等情况时，则电源向芯片损坏检测电路220的第一输入端输出的电压会出现异常，如果处理器210出现启动异常、总线挂死等情况，则处理器210会向芯片损坏检测电路220的第二输入端输出处理器异常信号。所以，在需要读取熔丝器件250中的DIE ID时，如果芯片损坏检测电路220通过第一输入端检测到电源的异常和通过第二输入端检测到处理器210的异常中的至少一项发生，则确定检测结果为处理器210不能正常工作。(2)如果芯片损坏检测电路220通过第一输入端未检测到电源的异常且通过第二输入端未检测到处理器210的异常，则确定检测结果为处理器210能正常工作。然后，芯片损坏检测电路220将检测结果通知开关选择器230。开关选择器230在检测结果为处理器210能正常工作时，将处理器210与熔丝控制器240连通以选择通过处理器210控制熔丝控制器240读取熔丝器件250中的DIE ID，并在检测结果为处理器210不能正常工作时，将位于芯片200之外的维护设备与熔丝控制器240连通以选择通过维护设备控制熔丝控制器240读取熔丝器件250中的DIE ID。维护设备可以是面向X的设计(Design forX，DFX)单元等等。DFX是面向产品生命周期各环节的设计的缩写。其中，X可以代表产品生命周期或其中某一环节，如装配、制造、测试、加工、使用、维修、回收、或报废等，也可以代表产品竞争力或决定产品竞争力的因素，如质量、成本、时间等。在本发明的实施例中，DFX单元是一种人工设计的单元，DFX单元能够模仿处理器210控制熔丝控制器240对熔丝器件250中各个熔丝的熔断情况进行检测，从而将DIE ID读取出来的行为，可选地，该功能也可由除了DFX单元之外的其他类似功能的测试/维护/管理设备代替。
在通过处理器210控制熔丝控制器240读取熔丝器件250中的DIE ID时，处理器210通过开关选择器230的第二输入端控制熔丝控制器240读取熔丝器件250中的DIE ID。熔丝控制器240读取到DIE ID后，熔丝控制器240将读取到的DIE ID通过开关选择器230的第二输入端映射到处理器210中的逻辑寄存器中。然后，再将逻辑寄存器中的DIE ID通过打印或者显示在屏幕上的方式呈现给测试人员。
在通过维护设备控制熔丝控制器240读取熔丝器件250中的DIE ID时，维护设备通过开关选择器230向熔丝控制器240输入外部时钟(CLK)、“地”(GND)、外部电源(VCC)、或地址(ADDR)等等信息中的至少一个，然后，熔丝控制器240在输入信息的配合下，从熔丝器250中读取DIE ID。熔丝控制器240读取到DIE ID后，熔丝控制器240通过输出端将读取到的DIE ID发送给维护设备。维护设备通过打印或者显示在屏幕上的方式呈现给测试人员。其中，外部电源用于为读取电路供电，外部时钟为读取电路提供工作所需时钟，地址用于指示熔丝控制器根据地址读取熔丝器件中的DIE ID。
在一具体的实施例中，请参阅图2，芯片损坏检测电路220包括电源检测器221和“或”单元222。电源检测器221的输入端用于连接芯片损坏检测电路221的第一输入端，电源检测器221的输出端连接“或”单元222的第一输入端，“或”单元222的第二输入端用于连接芯片损坏检测电路221的第二输入端。电源检测器221通过输入端接收电源信号，并在根据电源信号检测到电源的异常时生成电源异常信号，并通过输出端发送给“或”单元222。当“或”单元222通过第一输入端从电源检测器221接收到电源异常信号，或，通过第二输入端接收到处理器异常信号时，确定检测结果为处理器210不能正常工作。以及，当“或”单元222未从电源检测器221接收到电源异常信号且未接收到处理器异常信号时，确定检测结果为处理器210能正常工作。“或”单元222通过输出端向输出的开关选择器230输出检测结果。
更具体地，电源检测器221包括分压器件2211、比较器2212、短路控制单元2213、开关电路2214以及下拉管2215。分压器件2211的输入端用于连接电源，分压器件2211的输出端连接开关电路2214的输入端，开关电路2214的输出端连接比较器2212的第一输入端，比较器2212的第二输入端用于输入参考信号，比较器2212的输出端连接“或”单元222的第二输入端，比较器2212的输出端连接所述短路控制单元2213的输入端，所述短路控制单元2213的输出端连接所述开关电路2214的控制端，所述短路控制单元2213的输出端还连接所述下拉管2215的控制端，所述下拉管2215的输入端连接所述开关电路2214的输出端，所述下拉管2215的输出端接地。
电源向分压器件2211输出电压，分压器件2211将电源的输出电压进行分压从而得到电源信号，并通过开关电路2214将电源信号输出到比较器2212。比较器2212将电源信号与参考电压进行比较，如果电源信号大于或者等于参考电压，则比较器2212确定电源没有异常，也不会向短路控制单元2213发送电源异常信号，如果电源信号小于参考电压，则比较器2212确定电源异常，生成电源异常信号，并向短路控制单元2213发送电源异常信号。短路控制单元2213在没有接收到比较器2212输出的电源异常信号时，控制开关电路2214保持电源和比较器2212的连接，下拉管2215截止，使得电源信号能够通过开关电路2214传输至比较器2212，而不会通过下拉管2215被引入到“地”。短路控制单元2213在接收到比较器2212输出的电源异常信号时，向开关电路2214发送断开信号以断开电源与比较器2212之间的连接，防止短路的电源对比较器2212造成损伤。同时，短路控制单元2213控制下拉管2215将电源信号下拉为比参考电压小的低电压，从而使得比较器2212一直输出电源异常信号，避免电源波动变化时，比较器2212一时输出电源异常信号，一时不输出电源异常信号，导致开关电路2214一时断开电源和比较器2212的连接，一时恢复电源和比较器2212的连接，造成对芯片200的损害。由此可见，电源检测器221的主要部分是比较器2212。分压器件2211、短路控制单元2213、开关电路2214以及下拉管2215不是电源检测器221中必需的电路，他们仅用于达到进一步的有益效果，可以被省略。可以理解的是，在本发明实施例中下拉信号和断开信号为同一个信号。
在一更具体的实施例中，分压器件2211可以包括用于实现分压的多个串联的电阻，图2中以两个电阻为例介绍，但不用于限制本实施例，所述电阻可以被三极管、MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)管等其他器件代替。图2中的分压器件2211包括串联的第一电阻R1以及第二电阻R2。第一电阻R1的第一端用于连接电源，第一电阻R1的第二端连接第二电阻R2的第一端，第二电阻R2的第二端接地。电源输出的电压在第一电阻R1以及第二电阻R2的共同作用下进行分压从而得到电源信号，并通过第一电阻R1和第二电阻R2的连接点输出电源信号至比较器2212。根据分压公式可知：其中，V电为电源信号，R1为第一电阻的阻值，R2为第二电阻的阻值，VCC为电源的输出电压。
在一更具体的实施例中，短路控制单元2213包括反相器，短路控制单元2213用于将比较器2212输出的信号进行反相，并将反相后的信号分别输入到开关电路2214以及下拉管2215。当比较器2212输出电源异常信号时，反相器对电源异常信号进行反相，从而得到断开信号以及下拉信号，并分别输出到开关电路2214以及下拉管2215。可以理解，短路控制单元2213可以选择性地包括奇数个反相器。
在一更具体的实施例中，开关电路2214包括输入端、控制端、和输出端，当开关电路2214的控制端输入断开信号时，输入端和输出端之间断开，使得电源信号不能通过开关电路2214，当开关电路2214没有输入断开信号时，输入端和输出端之间保持连接，使得电源信号能够通过开关电路2214。通常地，开关电路2214可以由NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)或PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)管实现，本实施例中以PMOS管为例介绍。当开关电路2214的晶体管是PMOS管，下拉管2215的类型与开关电路2214的晶体管类型相反，即NMOS管。下拉管2215与开关电路2214的晶体管虽然都接收短路控制单元2213的输出信号，但是只有一个可以导通。
在一更具体的实施例中，下拉管2215包括输入端、控制端、和输出端，当开关电路2214的控制端输入下拉信号时，下拉管2215导通，下拉管2215与“地”连接，当开关电路2214的控制端没有输入下拉信号时，下拉管2215截止，下拉管2215与“地”断开连接。下拉管2215可以由N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)管或P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)管实现，本实施例中以NMOS管为例介绍。当下拉管2215是个PMOS管时整个电路结构需要略作调整，例如短路控制单元2213可以选择性地包括偶数个反相器，开关电路2214则是NMOS管。
在一具体的实施例中，开关选择器230如图3所示，包括第一输入端、第二输入端，选择端以及输出端，其中，第一输入端用于通过APB连接处理器210，第二输入端用于连接芯片外部的维护设备，选择端用于连接芯片损坏检测电路220，输出端用于连接熔丝控制器240。开关选择器230的选择端输入处理器210能正常工作的检测结果时，开关选择器230的第一输入端与开关选择器230的输出端连通，开关选择器230的选择端输入处理器210不能正常工作的检测结果时，开关选择器230的第二输入端与开关选择器230的输出端连通。例如，当检测结果为处理器210能正常工作用“0”表示时，检测结果为处理器210不能正常工作用“1”表示；当检测结果为处理器210能正常工作用“1”表示时，检测结果为处理器210不能正常工作用“0”表示。
本发明实施例还提供了一种芯片，芯片上集成了DIE ID读取电路，DIE ID读取电路的技术细节如图1、图2、图3和相关描述所示，此处不在展开描述。
需要说明的是，本发明实施例提到的连接应理解为是广义上的耦合或电性连接,其不仅包括通过导线直接相连，也包括通过其他器件间接相连。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种芯片中的裸片DIE标识ID的读取电路，其特征在于，所述读取电路包括：芯片损坏检测电路、开关选择器、熔丝控制器以及熔丝器件；其中
所述熔丝器件用于存储所述DIE ID；
所述熔丝控制器用于读取所述熔丝器件中的所述DIE ID；
所述芯片损坏检测电路用于检测所述芯片中的处理器是否能够正常工作以得到检测结果，并将所述检测结果通知所述开关选择器；
所述开关选择器用于在所述检测结果为所述处理器能正常工作时，将所述处理器与所述熔丝控制器连通以选择通过所述处理器控制所述熔丝控制器读取所述熔丝器件中的DIE ID，并在所述检测结果为所述处理器不能正常工作时，将位于所述芯片之外的维护设备与所述熔丝控制器连通以选择通过所述维护设备控制所述熔丝控制器读取所述熔丝器件中的DIE ID。
2.根据权利要求1所述的电路，其特征在于，所述芯片损坏检测电路包括第一输入端、第二输入端和输出端，所述第一输入端连接所述芯片或所述处理器的电源并用于检测所述电源的异常，所述第二输入端连接所述处理器的输出端并用于检测所述处理器的异常，所述输出端连接所述开关选择器并用于向所述开关选择器提供所述检测结果；
所述芯片损坏检测电路用于在通过所述第一输入端检测到所述电源的异常和通过所述第二输入端检测到所述处理器的异常中的至少一项发生时确定所述检测结果为所述处理器不能正常工作，在通过所述第一输入端未检测到所述电源的异常且通过所述第二输入端未检测到所述处理器的异常时确定所述检测结果为所述处理器能正常工作。
3.根据权利要求2所述的电路，其特征在于，所述芯片损坏检测电路包括电源检测器和“或”单元；其中
所述电源检测器，与所述第一输入端连接，用于通过所述第一输入端接收电源信号，并在根据所述电源信号检测到所述电源的异常时生成电源异常信号；
所述“或”单元，与所述第二输入端连接，用于当从所述电源检测器接收到电源异常信号或通过所述第二输入端接收到处理器异常信号时确定所述检测结果为所述处理器不能正常工作，以及在未从所述电源检测器接收到电源异常信号且未通过所述第二输入端接收到处理器异常信号时确定所述检测结果为所述处理器能正常工作。
4.根据权利要求3所述的电路，其特征在于，所述电源检测器包括：比较器，其中，
所述比较器，与所述第一输入端连接，用于将所述电源信号与参考电压进行比较，并在所述电源信号小于所述参考电压时确定所述电源异常并生成所述电源异常信号。
5.根据权利要求4所述的电路，其特征在于，所述电源检测器还包括：开关电路、下拉管以及短路控制单元，其中，
所述下拉管用于在接收到下拉信号时，将所述电源信号下拉为低电压；
所述开关电路用于在接收到断开信号时，断开所述电源与所述比较器之间的连接；
所述短路控制单元用于在接收到所述比较器输出的所述电源异常信号时，向所述下拉管发送下拉信号以将所述电源信号下拉为低电压，并向所述开关电路发送所述断开信号以断开所述电源与所述比较器之间的连接，其中，所述低电压小于所述参考电压。
6.根据权利要求4或5所述的电路，其特征在于，所述电源检测器还包括：分压器件，所述分压器件用于接收所述电源的输出电压，并将所述电源的输出电压进行分压以得到所述电源信号。
7.根据权利要求6所述的电路，其特征在于，所述分压器件包括串联的电阻。
8.根据权利要求1至7任一权利要求所述的电路，其特征在于，所述读取电路还用于从所述维护设备接收外部电源、外部时钟、或所述熔丝器件在所述芯片中的地址中的至少一项；其中，所述外部电源用于为所述读取电路供电，所述外部时钟为所述读取电路提供工作所需时钟，所述地址用于指示所述熔丝控制器根据所述地址读取所述熔丝器件中的所述DIE ID。
9.一种芯片，其特征在于，所述芯片包括处理器和根据权利要求1-8任一权利要求所述的DIE ID的读取电路，其中，所述处理器用于实现信号处理。
10.根据权利要求9所述的芯片，其特征在于，所述处理器包括：中央处理单元CPU、数字信号处理器DSP、微控制器MCU或用于执行控制或运算的逻辑电路。
CN201610255945.7A 2016-04-23 2016-04-23 芯片中的die id的读取电路以及芯片 Active CN105895158B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610255945.7A CN105895158B (zh) 2016-04-23 2016-04-23 芯片中的die id的读取电路以及芯片
US15/493,369 US10274534B2 (en) 2016-04-23 2017-04-21 Chip and reading circuit for die ID in chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610255945.7A CN105895158B (zh) 2016-04-23 2016-04-23 芯片中的die id的读取电路以及芯片

Publications (2)

Publication Number Publication Date
CN105895158A true CN105895158A (zh) 2016-08-24
CN105895158B CN105895158B (zh) 2020-01-31

Family

ID=56704450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610255945.7A Active CN105895158B (zh) 2016-04-23 2016-04-23 芯片中的die id的读取电路以及芯片

Country Status (2)

Country Link
US (1) US10274534B2 (zh)
CN (1) CN105895158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162438A (zh) * 2019-05-30 2019-08-23 上海市信息网络有限公司 仿真调试装置和仿真调试方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110994559B (zh) * 2019-12-06 2022-05-03 河南嘉晨智能控制股份有限公司 一种电源模块输出端短路保护电路
CN114062813A (zh) * 2021-11-15 2022-02-18 歌尔微电子股份有限公司 芯片烧录状态检测电路及方法
CN115166661A (zh) * 2022-09-05 2022-10-11 江苏万邦微电子有限公司 基于内置id码的tr组件波控模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823320A (en) * 1986-05-08 1989-04-18 Texas Instruments Incorporated Electrically programmable fuse circuit for an integrated-circuit chip
US5818285A (en) * 1995-06-30 1998-10-06 Samsung Electronics Co., Ltd. Fuse signature circuits for microelectronic devices
CN1713348A (zh) * 2004-06-15 2005-12-28 松下电器产业株式会社 半导体裸芯片、其上记录id信息的方法、及其识别方法
CN102495990A (zh) * 2011-12-07 2012-06-13 惠州市德赛西威汽车电子有限公司 一种基于微型芯片的软件保护方法
CN103150184A (zh) * 2013-03-12 2013-06-12 青岛中星微电子有限公司 一种对闪存进行操作的方法和系统芯片
CN104616696A (zh) * 2015-02-06 2015-05-13 浪潮电子信息产业股份有限公司 一种efuse的控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8050129B2 (en) * 2009-06-25 2011-11-01 Mediatek Inc. E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823320A (en) * 1986-05-08 1989-04-18 Texas Instruments Incorporated Electrically programmable fuse circuit for an integrated-circuit chip
US5818285A (en) * 1995-06-30 1998-10-06 Samsung Electronics Co., Ltd. Fuse signature circuits for microelectronic devices
CN1713348A (zh) * 2004-06-15 2005-12-28 松下电器产业株式会社 半导体裸芯片、其上记录id信息的方法、及其识别方法
CN102495990A (zh) * 2011-12-07 2012-06-13 惠州市德赛西威汽车电子有限公司 一种基于微型芯片的软件保护方法
CN103150184A (zh) * 2013-03-12 2013-06-12 青岛中星微电子有限公司 一种对闪存进行操作的方法和系统芯片
CN104616696A (zh) * 2015-02-06 2015-05-13 浪潮电子信息产业股份有限公司 一种efuse的控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162438A (zh) * 2019-05-30 2019-08-23 上海市信息网络有限公司 仿真调试装置和仿真调试方法
CN110162438B (zh) * 2019-05-30 2024-03-26 上海市信息网络有限公司 仿真调试装置和仿真调试方法

Also Published As

Publication number Publication date
CN105895158B (zh) 2020-01-31
US20170307680A1 (en) 2017-10-26
US10274534B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN105895158A (zh) 芯片中的die id的读取电路以及芯片
CN103187097B (zh) 电熔丝巨集
US10536306B2 (en) Ground short circuit portion detecting apparatus, ground short circuit portion detecting method, and computer-readable recording medium
JP2007067340A (ja) 半導体集積回路装置およびそのテスト方法
US20130157386A1 (en) Semiconductor apparatus and repairing method thereof
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
JPH04213074A (ja) 電源監視回路
JP2010266254A (ja) 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置
KR101156030B1 (ko) 안티퓨즈 회로 및 그를 포함하는 반도체 집적회로
US7612577B2 (en) Speedpath repair in an integrated circuit
US7847574B2 (en) Semiconductor device
JP2007158104A (ja) ヒューズ回路を有する半導体集積回路及びその製造方法
US11156672B2 (en) Semiconductor device
JP5726924B2 (ja) シリアル転送システムに適用されフェイルセーフ方法を伴うチップ
JP6991109B2 (ja) 電力変換装置
WO2021081755A1 (en) Systems, circuits, and methods for determining status of fuse or relay
US7639036B2 (en) Semiconductor integrated circuit
JP2020145356A (ja) 集積回路装置
US11762034B2 (en) Abnormal power supply voltage detection device and method for detecting abnormal power supply voltage
JP2018022789A (ja) 半導体装置およびヒューズ状態検出方法
WO2003102963A1 (en) An integrated circuit having a memory device, and a method of testing such an integrated circuit
JP2021196284A (ja) 半導体装置
JPH08298289A (ja) プログラム可能な論理回路
JPH04369736A (ja) 故障回避方式
JP2002042482A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant