JP6735177B2 - 半導体装置およびヒューズ状態検出方法 - Google Patents

Description

本発明は、半導体装置およびヒューズ状態検出方法に関する。

近年の半導体装置では、様々な理由からヒューズを用いたヒューズ回路が多用化されている。特に、半導体装置製造後において、異常回路ブロックを正常回路ブロックに置換する必要性、回路の特性を補正する必要性が生ずる場合がある。例えば、不良が発生したメモリセルを冗長メモリセルに置換する場合、半導体装置の回路特性のばらつきを補正（トリミング）する場合、あるいはセンサ等の物理量を測定するデバイスの製造ばらつきを補正（トリミング）する場合等である。このような場合、半導体装置内に予めヒューズ回路を設けておき、半導体装置の特性等に応じて必要なヒューズを切断することにより、置換あるいは補正を行うことができる。ヒューズは、例えばアルミニウム、ポリシリコンのような配線部材で作製されており、ヒューズの切断は、例えばレーザを用いて行う。

ヒューズを切断した場合、そのヒューズの切断状態が問題となる場合がある。つまり、ヒューズの膜厚やヒューズを覆う層間膜の膜厚、あるいは照射するレーザ強度のばらつきなどにより、ヒューズが完全に切断されない場合が想定される。ヒューズが完全に切断されていない場合、ヒューズの電気抵抗値はさまざまな値を示す。このように、完全に切断されず、検出しきい値付近の抵抗になった場合、電圧や温度等の使用条件の変動により、製造検査では良品と判定されたにもかかわらず市場で不良と判断される可能性も懸念される。つまり、不完全な切断状態のヒューズを搭載したままでは、出荷後半導体回路が誤動作等を発生する可能性があるので、例えば半導体装置の製造工程にヒューズの切断工程を含む場合には、そのヒューズの接続状態を検査しておくことが望ましい。

ヒューズの切断状態の検出は、一例として、ヒューズに電流を流し、ヒューズの両端に発生する電圧を測定して切断状態を判定することにより行われる。つまり、切断されている場合にはヒューズは高抵抗（絶縁）になるのでヒューズの両端の電圧は大きくなり、切断されていない場合には低抵抗のままなので、ヒューズの両端の電圧は小さくなる。

上記のようなヒューズの接続状態を検査する装置として、特許文献１に開示されたヒューズ切断テスト回路が知られている。特許文献１に開示されたヒューズ切断テスト回路では、内部にヒューズを含むヒューズ回路において、テスト時にＴｅｓｔ Ｓｉｇｎａｌによってヒューズを検査用電源に切り換えて接続し、ヒューズに流れる電流を測定して予め定められた基準電流値と比較し、比較結果に基づいてヒューズが切断状態であるか、非切断状態であるか、あるいは切断状態と非切断状態との間の状態であるかを判断している。
特許文献１では、このようなヒューズ切断テスト回路によれば、不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うことができるとしている。

また、別のヒューズの接続状態を検査する方法として、特許文献２に開示されたヒューズ素子読み出し回路が知られている。特許文献２に開示されたヒューズ読み出し回路は、読み出し電圧出力回路、選択回路、電圧比較回路、基準電圧出力回路を含んで構成されている。読み出し電圧出力回路は選択回路で選択されたヒューズの抵抗値に応じた読出し電圧を出力する。基準電圧出力回路は、通常モード、未切断ヒューズ素子試験モード、および切断済みヒューズ素子試験モードの各々に応じて異なる基準電圧を出力する。そして、設定されたモードにおいて読出し電圧と各モードごとの基準電圧とを比較し、ヒューズが期待した状態にあるか否かを判定している。特許文献２では、このようなヒューズ素子読み出し回路によれば、試験モードの条件を通常モードの条件より厳しくすることにより、十分な読み出しマージンを確保し、ヒューズ素子のデータ読み出しの際に誤判定を防止することができるとしている。

特開２００６−３３９２９０号公報 特開２０１３−１０１７４４号公報

ヒューズ状態検出回路では、上述のように、不完全な切断状態の検出まで含めて切断状態、未切断状態が確実に検出できることが求められている。一方、近年の半導体装置の高集積化に伴い、半導体装置を構成する各回路ブロックの規模の縮小、簡易化が求められており、ヒューズ状態検出回路も回路規模の抑制、簡易化が要求されている。

この点、特許文献１に開示されたヒューズ切断テスト回路では、ヒューズのテストのための専用の電源が必要であり、テスト時には電源を専用電源に変更してヒューズに流れる電流の測定を行うので、回路規模が大きくなるとともに、テスト工程数の観点からも改善の余地がある。また、特許文献１では、測定した電流を基準電流値と比較しているが、電流比較回路の具体的構成が不明である。

また、特許文献２に開示されたヒューズ素子読み出し回路では、試験モードごとに基準電圧出力回路が必要となり、回路構成が複雑で回路規模も大きくなるという問題がある。

本発明は、上述した課題を解決するためになされたものであり、簡易な構成で、不完全な切断状態まで含めたヒューズの状態がより確実に、より迅速に検出可能な半導体装置およびヒューズ状態検出方法を提供することを目的とする。

本発明に係る半導体装置は、切断状態の検出対象であるヒューズに流す第１の電流値の電流、および前記第１の電流値よりも大きな第２の電流値の電流を生成する電流源と、前記第１の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を予め定められた基準値と比較する第１のモードの比較結果である第１の状態信号、および前記第２の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を前記予め定められた基準値と比較する第２のモードの比較結果である第２の状態信号を前記ヒューズの切断状態を示す状態信号として出力する検出部と、前記第１の状態信号と前記第２の状態信号とが一致する場合に前記ヒューズの切断状態が正常であると判定し、一致しない場合に切断状態が異常であると判定する判定部と、を含み、前記電流源は、前記電流源および前記検出部を通常に動作させる第３のモードにおいて前記ヒューズに流す電流として前記第１の電流値と前記第２の電流値との間の第３の電流値の電流をさらに生成するものである。

一方、本発明に係るヒューズ状態検出方法は、切断状態の検出対象であるヒューズに流す第１の電流値の電流、および前記第１の電流値よりも大きな第２の電流値の電流を生成する電流源と、前記第１の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を予め定められた基準値と比較する第１のモードの比較結果である第１の状態信号、および前記第２の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を前記予め定められた基準値と比較する第２のモードの比較結果である第２の状態信号を前記ヒューズの切断状態を示す状態信号として出力する検出部と、を含む半導体装置を用いたヒューズ状態検出方法であって、前記第１の状態信号と前記第２の状態信号とが一致する場合に前記ヒューズの切断状態が正常であると判定し、一致しない場合に切断状態が異常であると判定し、前記電流源は、前記電流源および前記検出部を通常に動作させる第３のモードにおいて前記ヒューズに流す電流として前記第１の電流値と前記第２の電流値との間の第３の電流値の電流をさらに生成するものである。

本発明によれば、簡易な構成で、不完全な切断状態まで含めたヒューズの状態がより確実に、より迅速に検出可能な半導体装置およびヒューズ状態検出方法を提供することが可能となる。

実施の形態に係る半導体装置の構成の一例を示すブロック図である。 実施の形態に係るヒューズ状態検出方法の手順を示すフローチャートである。 実施の形態に係るヒューズ素子の抵抗値と検出回路入力との関係を示すグラフ、および各テストモードにおける検出回路の出力と判定部における判定との関係を示す図である。 実施の形態に係る半導体装置のテスト部の構成の一例を示す回路図である。 実施の形態に係るテスト部の動作状態と動作パラメータとの関係を示した図である。

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。本実施の形態に係る半導体装置は、ヒューズ状態検出回路を含む半導体装置である。

図１は、本実施の形態に係る半導体装置（ヒューズ状態検出回路）１０のブロック図を示している。図１に示すように、半導体装置１０は、テスト部３０および判定部４０を含んで構成されている。

本実施の形態に係るテスト部３０は、モード設定回路１２、定電流回路１４、および検出回路１８を備え、定電流回路１４および検出回路１８にヒューズ素子１６が接続されている。テスト部３０は複数のテストモードが設定可能となっており、定電流回路１４によってテストモードに応じた電流をヒューズ素子１６に流し、ヒューズ素子１６で発生した電圧に基づいて検出回路１８によりヒューズ素子１６の状態（切断状態、未切断状態、不完全な切断状態）を判別する。

本実施の形態では、動作モードとして、半導体装置１０の通常動作時の電流値である電流Ｉｎをヒューズ素子１６に流してヒューズ素子１６の一端に電圧を発生させる通常動作モード、電流Ｉｎより低い電流値の電流Ｉ１をヒューズ素子１６に流してヒューズ素子１６の一端に電圧を発生させるテストモード１、電流Ｉｎより高い電流値の電流Ｉ２をヒューズ素子１６の一端に流してヒューズ素子１６に電圧を発生させるテストモード２を備えている。そして、テストモード１、およびテストモード２によってヒューズ素子１６の一端に発生した電圧に基づいた検出回路１８によるヒューズ素子１６の状態の判別結果を比較し、両者が一致すればヒューズ素子１６の状態は正常であり、一致しなければ異常と判定する。

つまり、通常動作時に流す電流に対して大きい電流と小さい電流の２種の電流を流した結果が同じであれば、通常動作を挟んで上下に動作条件が振れてもヒューズ素子１６の状態は変わらないということである。従って、ヒューズ素子１６が切断状態であるか、未切断状態であるかに関わらず、ヒューズ素子１６は安定した状態にあるといえる。一方、通常動作時に流す電流に対して大きい電流と小さい電流の２種の電流を流した結果が異なると、ヒューズ素子１６の状態は不安定な状態であると考えられ、このようなヒューズ素子１６の状態が不安定である半導体装置１０を排除することにより、市場での不良発生を未然に防ぐことができる。

モード設定回路１２は、通常動作モード、テストモード１、およびテストモード２のモード設定信号を受け、定電流回路１４の電流値を各々の動作モードに応じた電流値に設定する回路である。モード設定信号は、例えば半導体装置１０の内部、あるいは外部に設けられた図示しない制御部より受け取る。

定電流回路１４は、モード設定回路１２の指示により各モードに応じた電流（Ｉｎ、Ｉ１、Ｉ２）をヒューズ素子１６に流す。

ヒューズ素子１６は、上述した半導体装置１０の内部回路の切り替え、あるいは内部回路の補正等の目的のため切断が可能なように構成された素子である。ヒューズ素子１６は、例えばアルミニウム等の金属配線、ポリシリコン等の配線によって形成され、レーザ光源等によって溶融切断が可能とされている。

検出回路１８は、上記各モードにおいてヒューズ素子１６の一端に発生した電圧（以下、「検出回路入力Ｖｄｉ」）を入力し、予め定められた閾値と比較してヒューズの切断状態を検出し出力する（以下、「検出回路出力Ｖｄｏ」）。本実施の形態に係る検出回路出力Ｖｄｏ（状態信号）は、「ハイレベル」（以下、「Ｈレベル」）か、「ロウレベル」（以下、「Ｌレベル」かの論理値をとる。

判定部４０はメモリ回路２０、および演算器２２を含んで構成され、各テストモードにおける検出回路出力Ｖｄｏを用いてヒューズ素子１６の状態が正常であるか異常であるかを判定する部位である。本実施の形態では、先に検出回路１８から出力された検出回路出力Ｖｄｏをメモリ回路２０に記憶させ、後に出力された検出回路出力Ｖｄｏとメモリ回路２０に記憶されている検出回路出力Ｖｄｏとを演算器２２で比較する。比較の結果、両者が一致すればヒューズ素子１６の状態は正常であると判定され、一致しなければ異常であると判定され、判定の結果は判定部出力Ｆｏｕｔとして出力される。なお、本実施の形態では、先に検出回路１８から出力された検出回路出力Ｖｄｏのみをメモリ回路２０に記憶させる形態を例示して説明するが、むろん後に出力された検出回路出力Ｖｄｏもメモリ回路２０に記憶させ、メモリ回路２０に記憶された検出回路出力Ｖｄｏ同士を比較してもよい。なお、本実施の形態では、演算器２２の一例としてＥＸ−ＯＲ（排他的論理和）回路を用い、メモリ回路２０の一例として１ビットメモリを用いている。しかしながら、これに限られず、メモリ回路２０として２ビット以上のメモリを用いてもよい。

本実施の形態に係るヒューズ素子１６の状態の検出は、テストモード１およびテストモード２によるテストを実行し、テストモード１により発生した検出回路出力Ｖｄｏ１と、テストモード２により発生した検出回路出力Ｖｄｏ２とが一致するか否かによってヒューズ素子１６の状態を判定する。テストモード１およびテストモード２のテストの順番はどちらが先でもよいが、以下ではテストモード１、テストモード２の順にテストを行うことを例示して説明する。

図２を参照して、本実施の形態に係るヒューズ状態検出方法について説明する。図２は、本実施の形態に係るヒューズ状態検出方法の手順を示すフローチャートである。本実施の形態に係るヒューズ状態検出処理は、図２に示すフローチャートに基づいて作成したヒューズ状態検出処理プログラムを図示しないＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に記憶させておき、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）によって実行させるように構成してもよい。

まず、ステップＳ１００において、電流Ｉ１をヒューズ素子１６に流してテストモード１を実行し、検出回路出力Ｖｄｏ１を取得する。

次のステップＳ１０２では、テストモード１の実行の結果取得した検出回路出力Ｖｄｏ１を図１に示すメモリ回路２０に記憶させる。

次のステップＳ１０４では、電流Ｉ２をヒューズ素子１６に流してテストモード２を実行し、検出回路出力Ｖｄｏ２を取得する。

次のステップＳ１０６では、演算器２２によってステップＳ１０４で取得した検出回路出力Ｖｄｏ２と、ステップＳ１０２でメモリ回路２０に記憶されていた検出回路出力Ｖｄｏ１とを比較し、判定部出力Ｆｏｕｔを取得する。本実施の形態に係る演算器２２はＥＸ−ＯＲ回路なので、検出回路出力Ｖｄｏ２と検出回路出力Ｖｄｏ１とが一致すれば判定部出力ＦｏｕｔはＬレベルとなり、検出回路出力Ｖｄｏ２と検出回路出力Ｖｄｏ１とが一致しなければ判定部出力ＦｏｕｔはＨレベルとなる。むろん、これらの論理の対応は逆であってもよい。

次のステップＳ１０８では、ステップＳ１０６で取得した判定部出力Ｆｏｕｔに基づいてヒューズ素子１６の状態を検出する。すなわち、Ｆｏｕｔ＝Ｌならばヒューズ素子１６の切断状態は正常であると検出され、Ｆｏｕｔ＝Ｈならばヒューズ素子１６の切断状態は異常であると検出される。判定部出力Ｆｏｕｔに基づく検出は、半導体装置１０（ヒューズ状態検出回路）の内部または外部に設けられた図示しない制御部等が行ってもよい。

次に、図３を参照して、検出回路１８、判定部４０の動作についてより詳細に説明する。

図３（ａ）は、通常動作時の電流および各テストモードにおける電流をヒューズ素子１６に流した場合の、ヒューズ素子１６の抵抗値Ｒｆと検出回路入力Ｖｄｉとの関係の一例を示している。ヒューズ素子１６が切断状態にあれば、抵抗値Ｒｆは数ＭΩ以上の無限大に近い大きな値となり、また未切断状態にあれば、抵抗値Ｒｆは０（ゼロ）に近い値となる。一方、ヒューズ素子１６の切断が正常に行われておらず、不完全な切断状態の場合には、抵抗値Ｒｆの値は両者の中間の値を示す。

図３（ａ）に示すように、テストモード１において電流Ｉ１を流し、またテストモード２において電流Ｉ２を流すと、オームの法則により抵抗値Ｒｆに比例した電圧が発生しこの電圧が検出回路入力Ｖｄｉとなる。本実施の形態では、Ｉ１＜Ｉ２なので、テストモード１の検出回路入力Ｖｄｉの傾きの方がテストモード２の検出回路入力Ｖｄｉの傾きより小さくなる。テストモード１の直線とテストモード２の直線との間の直線は通常動作モード時の電流Ｉｎを流した場合の検出回路入力Ｖｄｉの特性を示している。なお、電流Ｉ１、Ｉ２の各々の値は、一例としてＩ１＝１／２・Ｉｎ、Ｉ２＝３／２・Ｉｎとすることができる。

検出回路１８の入力段は、検出回路入力Ｖｄｉの論理値（ＬレベルかＨレベルか）を判定する閾値Ｖｔ（基準値）を有しており、この閾値Ｖｔと各動作モードで取得された検出回路入力Ｖｄｉとを比較することにより各動作モードにおけるヒューズの状態が検出される（状態信号）。一般に回路の入力段における閾値は、回路を構成する素子等に起因する不確定幅を有しているので、図３（ａ）では、この不確定幅の上限を上限値ＶｔＨ、下限を下限値ＶｔＬで表わし、不確定幅を閾値Ｖｔの閾値不確定幅ΔＶｔとして表わしている。検出回路入力Ｖｄｉがこの閾値不確定幅ΔＶｔ内に入った場合には、検出回路１８の出力である検出回路出力Ｖｄｏの値が一意に定まらない。

ここで、図３（ａ）に示すように、切断状態のヒューズ素子１６の抵抗値をＲｆＨとし、未切断状態のヒューズ素子１６の抵抗値をＲｆＬとし、不完全な切断状態のヒューズ素子１６の抵抗値をＲｆＭとする。このとき、ヒューズ素子１６が抵抗値ＲｆＨの切断状態にあれば、図３（ａ）に示すように、テストモード１における検出回路入力ＶｄｉはＶＨ１、テストモード２における検出回路入力ＶｄｉはＶＨ２となる。一方、ヒューズ素子１６が抵抗値ＲｆＬの未切断状態にあれば、図３（ａ）に示すように、テストモード１における検出回路入力ＶｄｉはＶＬ１、テストモード２における検出回路入力ＶｄｉはＶＬ２となる。また、ヒューズ素子１６が抵抗値ＲｆＭの不完全な切断状態にあれば、図３（ａ）に示すように、テストモード１における検出回路入力ＶｄｉはＶＭ１、テストモード２における検出回路入力ＶｄｉはＶＭ２となる。

図３（ｂ）は、検出回路１８の出力である検出回路出力Ｖｄｏ、判定部４０の出力である判定部出力Ｆｏｕｔ、および半導体装置１０の判定結果の関係を示している。まず、ヒューズ素子１６が抵抗値ＲｆＨの切断状態にある場合、電圧ＶＨ１もＶＨ２も上限値ＶｔＨより大きな値なので、図３（ｂ）に示すように、テストモード１による検出回路出力Ｖｄｏ１＝Ｈ、テストモード２による検出回路出力Ｖｄｏ２＝Ｈとなる。その結果、判定部出力ＦｏｕｔはＦｏｕｔ＝Ｌとなるので、ヒューズの状態は「正常」と検出される。

次に、ヒューズ素子１６が抵抗値ＲｆＬの未切断状態にある場合、電圧ＶＬ１もＶＬ２も下限値ＶｔＬより小さな値なので、図３（ｂ）に示すように、テストモード１による検出回路出力Ｖｄｏ１＝Ｌ、テストモード２による検出回路出力Ｖｄｏ２＝Ｌとなる。その結果、判定部出力ＦｏｕｔはＦｏｕｔ＝Ｌとなるので、ヒューズの状態は「正常」と検出される。

一方、ヒューズ素子１６が抵抗値ＲｆＭの不完全な切断状態にある場合、電圧ＶＭ１は下限値ＶｔＬより小さな値となり、電圧ＶＭ２は上限値ＶｔＨより大きな値となるので、図３（ｂ）に示すように、テストモード１による検出回路出力Ｖｄｏ１＝Ｌ、テストモード２による検出回路出力Ｖｄｏ２＝Ｈとなる。その結果、判定部出力ＦｏｕｔはＦｏｕｔ＝Ｈとなるので、ヒューズの状態は「異常」と検出される。

ここで、図３（ａ）において、検出回路１８の閾値Ｖｔの上限値ＶｔＨとテストモード２の直線との交点におけるヒューズ素子１６の抵抗値をＲｆｍｉｎとし、検出回路１８の閾値Ｖｔの下限値ＶｔＬとテストモード１の直線との交点におけるヒューズ素子１６の抵抗値をＲｆｍａｘとする。このとき、抵抗値Ｒｆｍｉｎは異常と判断されるヒューズ素子１６の抵抗値Ｒｆの下限であり、抵抗値Ｒｆｍａｘは異常と判断されるヒューズ素子１６の抵抗値Ｒｆの上限であり、ＲｆｍｉｎとＲｆｍａｘの間の範囲が異常と判断される抵抗値Ｒｆの範囲である異常抵抗値範囲Ｒｄｒとなる。つまり、本実施の形態では、このヒューズ素子１６の抵抗値Ｒｆがこの異常抵抗値範囲Ｒｄｒの範囲内（抵抗値Ｒｆｍｉｎ、Ｒｆｍａｘを含む）にあるときヒューズ素子１６の状態が異常と検出される。一方、下限値ＶｔＬとテストモード２の直線との交点におけるヒューズ素子１６の抵抗値をＲｆｍｉｎ’とし、上限値ＶｔＨとテストモード１の直線との交点におけるヒューズ素子１６の抵抗値をＲｆｍａｘ’とする。このとき、ヒューズ素子１６の抵抗値が抵抗値Ｒｆｍｉｎ’より小さい範囲か、またはＲｆｍａｘ’より大きい範囲にあるときヒューズ素子１６の状態が正常と検出される。Ｒｆｍｉｎ’以上Ｒｆｍｉｎ以下の抵抗値の範囲、またはＲｆｍａｘ以上Ｒｆｍａｘ’以下の抵抗値の範囲は不確定範囲であり、ヒューズ素子１６の状態の正常、異常の判別は一意に定まらない。

一方、通常動作モードの直線と上限値ＶｔＨとの交点における抵抗値Ｒｆと、下限値ＶｔＬとの交点における抵抗値Ｒｆとの間の範囲は、検出回路１８の検出自体が正常に行われない判定不具合抵抗値範囲Ｒｄｆとなっている。

なお、上記では、検出回路１８の特性に起因する閾値Ｖｔの不確定幅を考慮した場合の異常抵抗値範囲Ｒｄｒについて説明したが、閾値不確定幅ΔＶｔが無視できるほど小さい等の理由で考慮する必要のない場合には、上記において、検出回路１８の閾値Ｖｔとテストモード２の直線との交点におけるヒューズ素子１６の抵抗値をＲｆｍｉｎとし、検出回路１８の閾値Ｖｔとテストモード１の直線との交点におけるヒューズ素子１６の抵抗値をＲｆｍａｘとすればよい。

次に、図４および図５を参照して、テスト部３０の具体的な回路構成について説明する。図４は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）で構成したテスト部３０の回路の一例を示している。また、図５は、テスト部３０の動作状態と動作パラメータとの関係を示した図である。図４においてＭＯＳＦＥＴに付された記号のうち、ＭＰはＰ型ＭＯＳＦＥＴ（以下、「Ｐ型トランジスタ」）を示し、ＭＮはＮ型ＭＯＳＦＥＴ（以下、「Ｎ型トランジスタ」を示している。本実施の形態ではテスト部３０の高電位側は電源ＶＤＤに接続され、低電位側はＧＮＤ（グランド、接地）に接続されている。しかしながら、電源接続の形態はこれに限られず、例えば高電位側をＧＮＤ、定電位側を負電源としてもよい。

図４に示す回路では、Ｐ型トランジスタＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、およびＭＰ６によって定電流回路１４が構成されている。

また、Ｐ型トランジスタＭＰ７、ＭＰ８、ＭＰ９、ＭＰ１０、Ｎ型トランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５によって検出回路１８が構成されている。Ｎ型トランジスタＭＮ１と定電流回路１４との間にヒューズ素子１６が接続されている。

定電流回路１４においては、Ｐ型トランジスタＭＰ１、ＭＰ２によって電流ＩＡの第１の定電流源５０が構成され、Ｐ型トランジスタＭＰ３、ＭＰ４によって電流ＩＢの第２の定電流源５２が構成され、Ｐ型トランジスタＭＰ５、ＭＰ６によって電流ＩＣの第３の定電流源５４が構成されている。

Ｐ型トランジスタＭＰ１のゲートには制御信号ＶｃＡが接続され、Ｐ型トランジスタＭＰ３のゲートには制御信号ＶｃＢが接続され、Ｐ型トランジスタＭＰ５のゲートには制御信号ＶｃＣが接続されている。本実施の形態では、図示しない制御部からの制御信号ＶｃＡ、ＶｃＢ、ＶｃＣによってモード設定回路１２が構成されている。一方、Ｐ型トランジスタＭＰ２、ＭＰ４、ＭＰ６の各ゲートは共通に制御信号ＶｃＤに接続されている。

本実施の形態では、制御信号ＶｃＡ、ＶｃＢ、ＶｃＣによって第１の定電流源５０、第２の定電流源５２、第３の定電流源５４の各々を選択動作させ、第１の定電流源５０に流れる電流ＩＡ、第２の定電流源５２に流れる電流ＩＢ、第３の定電流源５４に流れる電流ＩＣを組み合わせて、通常動作モード、テストモード１、テストモード２の各動作モードで流す電流を設定している。制御信号ＶｃＤは、Ｐ型トランジスタＭＰ２、ＭＰ４、ＭＰ６のゲートに与える電位を変えることにより第１の定電流源５０、第２の定電流源５２、第３の定電流源５４に流す電流値を一括して制御する端子である。図５に示すように、本実施の形態ではＰ型トランジスタＭＰ２、ＭＰ４、ＭＰ６をオンさせる中間電位に固定されている。なお、本実施の形態では、Ｐ型トランジスタＭＰ２、ＭＰ４、ＭＰ６を同じサイズとし、電流ＩＡ、ＩＢ、ＩＣを同じ電流値としている。

次に、各動作モードにおいて流す電流についてより具体的に説明する。まず、通常動作モードにおいては、図５に示すように、制御信号ＶｃＡをＬレベル、制御信号ＶｃＢをＬレベル、制御信号ＶｃＣをＨレベル（以下、このような制御信号ＶｃＡ、ＶｃＢ、ＶｃＣの組合せを（ＶｃＡ、ＶｃＢ、ＶｃＣ）＝（Ｌ、Ｌ、Ｈ）と表記する）として、第１の定電流源５０をオン、第２の定電流源５２をオン、第３の定電流源５４をオフとし、ヒューズ素子１６に流す電流ＩＦをＩｎ＝ＩＡ＋ＩＢとしている。一方、テストモード１では、制御信号を（ＶｃＡ、ＶｃＢ、ＶｃＣ）＝（Ｌ、Ｈ、Ｈ）として、第１の定電流源５０をオン、第２の定電流源５２をオフ、第３の定電流源５４をオフとし、ヒューズ素子１６に流す電流ＩＦをＩ１＝ＩＡとしている。また、テストモード２では、制御信号を（ＶｃＡ、ＶｃＢ、ＶｃＣ）＝（Ｌ、Ｌ、Ｌ）として、第１の定電流源５０をオン、第２の定電流源５２をオン、第３の定電流源５４をオンとし、ヒューズ素子１６に流す電流ＩＦをＩ２＝ＩＡ＋ＩＢ＋ＩＣとしている。本実施の形態ではＩＡ＝ＩＢ＝ＩＣとしているので、Ｉ１＜Ｉｎ＜Ｉ２である。各動作モードにおける電流Ｉｎ、Ｉ１、Ｉ２をヒューズ素子１６に流すことによって、各電流に応じた検出回路入力Ｖｄｉが発生する。

検出回路１８においては、Ｐ型トランジスタＭＰ７およびＮ型トランジスタＭＮ２によって入力バッファ５６が構成されている。また、Ｐ型トランジスタＭＰ８、ＭＰ９、Ｎ型トランジスタＭＮ３、ＭＮ４によってラッチ回路５８が構成されている。さらに、Ｐ型トランジスタＭＰ１０およびＮ型トランジスタＭＮ５によって出力バッファ６０が構成され、出力バッファ６０の出力が検出回路出力Ｖｄｏとなっている。本実施の形態では、出力バッファ６０は電源ＶＤＤとは別の電源ＶＤＤＯに接続されている。しかしながら、これに限られず出力バッファ６０を電源ＶＤＤに接続してもよい。

ラッチ回路５８のＰ型トランジスタＭＰ８、およびＮ型トランジスタＭＮ１のゲートにはイネーブル信号ＥＮＦに接続され、ラッチ回路のＮ型トランジスタＭＮ４のゲートにはイネーブル信号ＥＮＦＢ（イネーブル信号ＥＮＦの補信号）が接続されている。イネーブル信号ＥＮＦは、テスト部３０を動作させる必要がないときにテスト部３０の動作を停止させる信号であり、ラッチ回路５８はテスト部３０の動作を停止させたときの直前のデータ信号を保持する回路である。なお、ラッチ回路５８、イネーブル信号ＥＮＦ（ＥＮＦＢ）は消費電流を削減したい場合に設ければよい回路であり、消費電流が問題とならない場合には省略してよい。

図４に示す回路図についてより具体的に説明すると、イネーブル信号ＥＮＦをＨレベルに設定すると、図５に示すように、Ｐ型トランジスタＭＰ８、Ｎ型トランジスタＭＮ４がオフとなり、Ｎ型トランジスタＭＮ１がオンとなり、テスト部３０が各動作モード（通常動作モード、テストモード１、テストモード２）に設定される。つまり、各動作モードではラッチ回路５８は停止状態となり、ヒューズ素子１６に電流が流れる状態となる。この状態において、制御信号ＶｃＡ、ＶｃＢ、ＶｃＣを図５に示すように設定し、各動作モードに応じた電流を流す。すなわち、通常動作モードに設定する場合には、（ＶｃＡ、ＶｃＢ、ＶｃＣ）＝（Ｌ、Ｌ、Ｈ）とし、定電流回路１４の電流値をＩｎ＝ＩＡ＋ＩＢとする。テストモード１に設定する場合には、（ＶｃＡ、ＶｃＢ、ＶｃＣ）＝（Ｌ、Ｈ、Ｈ）とし、定電流回路１４の電流値をＩ１＝ＩＡとする。また、テストモード２に設定する場合には、（ＶｃＡ、ＶｃＢ、ＶｃＣ）＝（Ｌ、Ｌ、Ｌ）とし、定電流回路１４の電流値をＩ２＝ＩＡ＋ＩＢ＋ＩＣとする。各動作モードで設定された電流Ｉｎ、Ｉ１、Ｉ２がヒューズ素子１６に流れ、各動作モードに応じた検出回路入力Ｖｄｉが発生する。

一方、イネーブル信号ＥＮＦをＬレベルに設定すると、図５に示すように、Ｐ型トランジスタＭＰ８、Ｎ型トランジスタＭＮ４がオンとなり、Ｎ型トランジスタＭＮ１がオフとなり、テスト部３０が停止状態に設定される。この際、Ｐ型トランジスタＭＰ８、Ｎ型トランジスタＭＮ４がオンとなることによってラッチ回路５８が動作し、直前のデータ信号が保持される。

以上詳述したように、本実施の形態に係る半導体装置およびヒューズ状態検出方法によれば、簡易な構成で、不完全な切断状態まで含めたヒューズの状態がより確実に、より迅速に検出可能となる。

なお、上記実施の形態では定電流回路１４の各電流値をＩＡ＝ＩＢ＝ＩＣとする形態を例示して説明したが、これに限られず、各々異なる値としてもよい。この場合、例えば、ＩＡ：ＩＢ：ＩＣ＝３：２：１とする場合には、Ｐ型トランジスタＭＰ２、ＭＰ４、ＭＰ６のサイズを３：２：１とすればよい。このような形態によれば、各動作モードにおいて流す電流のダイナミックレンジを拡大することができる。

また、上記実施の形態では、制御信号ＶｃＡによって第１の定電流源５０を各動作モードにおいて制御する形態を例示して説明したが、これに限られず、第１の定電流源５０は常に動作状態としておいてもよい。この場合、Ｐ型トランジスタＭＰ１のゲートに常時オンとなる固定電位（中間電位、例えばＧＮＤ電位）を与えればよい。このような形態によれば、テスト部３０の制御がより簡易になる。

また、上記実施の形態では、第１の定電流源５０、第２の定電流源５２、および第３の定電流源５４を設けて各々の動作モードにおける電流を設定する形態を例示して説明したが、これに限られず、１つの可変電流源により各々の動作モードの電流を設定する形態としてもよい。このような形態によれば、回路規模をさらに抑制することができる。

また、上記の実施の形態では、ヒューズ素子１６に流す電流の電流値を２つとし、２つのテストモードを用いる形態を例示して説明したが、これに限られず３つ以上のテストモードを用いる形態としてもよい。この場合、上記の実施の形態に係るＥＸ−ＯＲの代わりに検出回路１８の出力に接続されたテストモードの数だけの段数のシフトレジスタと、シフトレジスタの各フリップフロップの出力に各入力が接続された多入力ＡＮＤ（論理積）回路によって判定部４０を構成してもよい。つまり、判定部４０における判定方法としては、複数の検出回路出力Ｖｄｏがすべて一致する場合にヒューズ素子１６の切断状態が正常であると判定してもよい。このような形態によれば、ヒューズ素子の状態の検出がさらに確実になる。

また、上記実施の形態では、制御信号ＶｃＤにＰ型トランジスタＭＰ２、ＭＰ４、ＭＰ６が常時オンとなる中間電位を与える形態を例示して説明したが、これに限られず、各動作モードにおいて制御信号ＶｃＤに動作信号を与える形態としてもよい。このような形態によれば、定電流回路１４をより細かく制御することが可能となる。

１０ 半導体装置（ヒューズ状態検出回路）
１２ モード設定回路
１４ 定電流回路
１６ ヒューズ素子
１８ 検出回路
２０ メモリ回路
２２ 演算器（ＥＸ−ＯＲ）
３０ テスト部
４０ 判定部
５０ 第１の定電流源
５２ 第２の定電流源
５４ 第３の定電流源
５６ 入力バッファ
５８ ラッチ回路
６０ 出力バッファ
ＥＮＦ、ＥＮＦＢ イネーブル信号
Ｆｏｕｔ 判定部出力
ＩＡ、ＩＢ、ＩＣ、Ｉ１、Ｉ２、Ｉｎ 電流
ＭＰ１〜ＭＰ１０ Ｐ型トランジスタ
ＭＮ１〜ＭＮ５ Ｎ型トランジスタ
Ｒｆｍｉｎ 抵抗値
Ｒｆｍａｘ 抵抗値
Ｒｄｆ 判定不具合抵抗値範囲
Ｒｄｒ 異常抵抗値範囲
ＶｃＡ、ＶｃＢ、ＶｃＣ、ＶｃＤ 制御信号
Ｖｄｉ 検出回路入力
Ｖｄｏ、Ｖｄｏ１、Ｖｄｏ２ 検出回路出力
ＶＤＤ 電源
Ｖｔ 閾値
ΔＶｔ 閾値不確定幅
ＶｔＬ 下限値
ＶｔＨ 上限値

Claims (6)

1. 切断状態の検出対象であるヒューズに流す第１の電流値の電流、および前記第１の電流値よりも大きな第２の電流値の電流を生成する電流源と、
   前記第１の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を予め定められた基準値と比較する第１のモードの比較結果である第１の状態信号、および前記第２の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を前記予め定められた基準値と比較する第２のモードの比較結果である第２の状態信号を前記ヒューズの切断状態を示す状態信号として出力する検出部と、
   前記第１の状態信号と前記第２の状態信号とが一致する場合に前記ヒューズの切断状態が正常であると判定し、一致しない場合に切断状態が異常であると判定する判定部と、を含み、
   前記電流源は、前記電流源および前記検出部を通常に動作させる第３のモードにおいて前記ヒューズに流す電流として前記第１の電流値と前記第２の電流値との間の第３の電流値の電流をさらに生成する
   半導体装置。
2. 前記第１の状態信号および前記第２の状態信号のうち先に前記検出部から出力された状態信号を記憶する記憶部をさらに含み、
   前記判定部は、前記第１の状態信号および前記第２の状態信号のうち後に前記検出部から出力された状態信号と前記記憶部に記憶された状態信号とを比較し、比較した結果が一致する場合に前記ヒューズの切断状態が正常であると判定し、一致しない場合に切断状態が異常であると判定する
   請求項１に記載の半導体装置。
3. 前記判定部が排他的論理和回路である
   請求項２に記載の半導体装置。
4. 前記予め定められた基準値を前記第２の電流値で除した値を下限抵抗値、前記予め定められた基準値を前記第１の電流値で除した値を上限抵抗値とした場合、
   前記状態信号のすべてが一致する場合は、前記ヒューズの抵抗値が前記下限抵抗値より小さい場合か、または前記上限抵抗値より大きい場合である
   請求項１〜請求項３のいずれか１項に記載の半導体装置。
5. 前記予め定められた基準値は前記検出部の特性に起因する不確定幅を有し、
   前記不確定幅の下限値を前記第２の電流値で除した値を下限抵抗値、前記不確定幅の上限値を前記第１の電流値で除した値を上限抵抗値とした場合、
   前記状態信号のすべてが一致する場合は、前記ヒューズの抵抗値が前記下限抵抗値より小さい場合か、または前記上限抵抗値より大きい場合である
   請求項１〜請求項４のいずれか１項に記載の半導体装置。
6. 切断状態の検出対象であるヒューズに流す第１の電流値の電流、および前記第１の電流値よりも大きな第２の電流値の電流を生成する電流源と、前記第１の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を予め定められた基準値と比較する第１のモードの比較結果である第１の状態信号、および前記第２の電流値の電流が前記ヒューズに流れた場合に前記ヒューズに発生する電圧を前記予め定められた基準値と比較する第２のモードの比較結果である第２の状態信号を前記ヒューズの切断状態を示す状態信号として出力する検出部と、を含む半導体装置を用いたヒューズ状態検出方法であって、
   前記第１の状態信号と前記第２の状態信号とが一致する場合に前記ヒューズの切断状態が正常であると判定し、一致しない場合に切断状態が異常であると判定し、
   前記電流源は、前記電流源および前記検出部を通常に動作させる第３のモードにおいて前記ヒューズに流す電流として前記第１の電流値と前記第２の電流値との間の第３の電流値の電流をさらに生成するヒューズ状態検出方法。