KR100321165B1 - Mml내에서의칼럼여분의접속방법및그장치 - Google Patents
Mml내에서의칼럼여분의접속방법및그장치 Download PDFInfo
- Publication number
- KR100321165B1 KR100321165B1 KR1019980023671A KR19980023671A KR100321165B1 KR 100321165 B1 KR100321165 B1 KR 100321165B1 KR 1019980023671 A KR1019980023671 A KR 1019980023671A KR 19980023671 A KR19980023671 A KR 19980023671A KR 100321165 B1 KR100321165 B1 KR 100321165B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- column
- redundant
- output
- output bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 논리소자와 메모리를 병합한 메모리소자인 MML(Merged Memory Logic)소자에 관한 것으로 특히, 현재 억세스되는 칼럼이 결함 칼럼일 경우, 메모리내에 억세스되고 있는 칼럼 디코더의 입/출력 버스 중 결함이 발생된 입/출력 버스를 검출하는 제1 과정과, 상기 제1 과정에서 검출된 결함 입/출력 버스 수 만큼에 대응하는 비트라인 수를 차단하는 제2 과정, 상기 제2 과정에서 차단되어진 비트라인 수에 대응하는 수 만큼의 리던던트 비트라인을 선택하는 제3 과정, 및 상기 제3 과정에서 선택되어진 리던던트 비트라인들을 입/출력 버스에 연결시키는 제4 과정을 포함하는 것을 특징으로 하는 MML 내에서의 칼럽 리던던트의 접속 방법 및 그에 따른 장치를 제공한다. 이러한 본 발명에 의하면, MML 디바이스와 같이 입/출력 버스 폭이 클 경우, 종래 방법과 달리 한 번에 대치되는 리던던트 칼럼의 수를 줄이기 위하여 입/출력 검출회로를 넣음에 따라 칩사이즈의 증가를 줄일 수 있으며, 더 많은 결함 칼럼을 같은 면적에서 대치할 수 있으므로 회복 능률이 높아진다.
Description
본 발명은 논리소자와 메모리를 병합한 메모리소자인 MML(Merged Memory Logic)소자에 관한 것으로 특히, 결함 칼럼에 해당하는 어드레스가 입력되면 결함이 발생한 칼럼의 칼럼 디코더의 제어를 받는 모든 입/출력 버스 중의 결함이 발생한 입/출력 버스를 포함한 일부의 입/출력 버스를 통한 데이터의 전달을 막고서 결함 칼럼을 대치하기 위한 리던던트의 칼럼 디코더가 동작하여 미리 설정된 수의 입/출력을 가진 리던던트 칼럼과 이에 해당하는 입/출력 버스를 통하여 데이터가 억세스되도록 하는 MML 내에서의 칼럼 리던던트의 접속 방법 및 그 장치에 관한 것이다.
일반적으로, MML 디바이스의 경우 로직 디바이스(Logic device)와의 입/출력 버스 폭이 패키지에서의 핀 수의 한계에 의해 제한되었던 것에 비해 입/출력 버스 폭을 크게 늘릴 수 있다는 이유로 인해 근래 각광받고 있는 소자이다.
이러한 입/출력 버스 폭의 증가는 디코딩에 기여하는 DRAM 의 칼럼 어드레스의 수를 줄임으로써 가능한데, 예를 들면, 일반적인 X16 16DRAM 의 경우 사용되는 칼럼 어드레스의 수는 A0-A7의 8개가 사용된다. 이를 MML 디바이스의 경우에서 X128로 늘린다면, 사용되는 칼럼 어드레스의 수는 A0-A4의 5개로 줄어든다. 이는 X16의 경우에 비해 8배의 칼럼 디코더가 동시에 동작하여 데이터를 내보냄을 의미한다.
그런데, 통상 메모리소자를 설계하는데 있어 메모리셀의 손상이 발생되는 경우 그 손상된 메모리 셀이 포함되어 있는 칼럼으로 데이터가 유입되는 것을 방지하면서도 해당 데이터의 저장 영역을 확보하기 위하여 리던던트의 메모리 영역을 확보하고 있으며, 그 해당 영역의 메모리 영역으로 유입되는 데이터를 저장시킬 수 있는 방식을 사용하고 있는데, 그 예가 첨부한 도 1에 도시되어 있는 바와 같다.
따라서, 첨부한 도 1은 통상의 메모리 소자에서 칼럼 리던던트 설계방식을 도입한 경우의 예시도인데, 상술한 MML 디바이스에서도 메모리 셀의 손상에 기인한 동일한 문제가 발생될 수 있기 때문에 칼럼 리던던트 설계 방식을 적용하게 되는데, 그 경우가 첨부한 도 2에 도시되어 있는 바와같다.
그러나, 첨부한 도 2에 도시되어 있는 바와같이 MML 디바이스에 기존의 칼럼리던던트 설계방식을 도입한 경우 MML 디바이스의 특성상 하나의 결함 칼럼의 대체를 위해 8개의 정상 칼럼 디코더가 동시에 대체됨을 의미한다.
즉, 하나의 칼럼 디코더가 보통의 경우, 4개의 칼럼을 제어하므로 이 경우 한 결함 칼럼의 리페어를 위해 32개의 정상 칼럼이 32개의 리던던트 칼럼으로 교환되므로 결함 칼럼의 리페어 효율 및 칩 영역의 손실이 무척 크다는 단점이 발생되었다.
상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 결함 칼럼에 해당하는 어드레스가 입력되면 결함이 발생한 칼럼의 칼럼 디코더의 제어를 받는 모든 입/출력 버스 중의 결함이 발생한 입/출력 버스을 포함한 일부의 입/출력 버스를 통한 데이터의 전달을 막고서 결함 칼럼을 대치하기 위한 리던던트의 칼럼 디코더가 동작하여 미리 설정된 수의 입출력을 가진 리던던트 칼럼과 이에 해당하는 입/출력 버스를 통하여 데이터가 억세스되도록 하는 MML 내에서의 칼럼 리던던트 접속 방법 및 그 장치를 제공하는 데 있다.
도 1은 통상의 메모리 소자에서 칼럼 리던던트 설계방식을 도입한 경우의 예시도
도 2는 MML 디바이스에 기존의 칼럼 리던던트 설계방식을 도입한 경우의 예시도
도 3은 본 발명에 따른 MML 내에서의 칼럼 리던던트의 효율 개선 방법을 설명하기 위한 블럭 구성도
상기 목적을 달성하기 위한 본 발명의 특징은, 현재 억세스되는 칼럼이 결함 칼럼일 경우, 메모리내에 억세스되고 있는 칼럼 디코더의 많은 입/출력 버스 중 결함이 발생된 입/출력 버스를 검출하는 제1 과정과, 상기 제1 과정에서 검출된 입/출력 버스 수에 대응하는 비트라인 수 만큼을 차단하는 제2 과정, 상기 제2 과정에서 차단되어진 비트라인 수에 대응하는 수 만큼의 리던던트 비트라인을 선택하는제3 과정, 및 상기 제3 과정에서 선택되어진 리던던트 비트라인을 입/출력 버스에 연결시키는 제4 과정을 포함하는 데 있다.
또한 상기 목적을 달성하기 위한 본 발명의 특징은, 주 비트라인 쌍에 대해 실려있는 데이터를 검출하는 주 센스앰프와, 리던던트의 비트라인 쌍에 대해 실려있는 데이터를 검출하는 리던던트 센스앰프, 및 메모리부에 어드레스, 데이터, 제어 신호 외에 현재 억세스되는 칼럼 디코더의 많은 입/출력 버스 중 결함이 발생한 입/출력 버스를 알려주는 신호를 발생시키는 MML 디바이스의 논리부를 구비하고 있는 MML 소자에 있어서, 상기 결함이 발생한 입/출력 버스를 알려주는 신호에 따라 입/출력 버스를 통한 데이터가 전달을 되는 것을 막고 동시에 결함 칼럼이 발생한 입/출력 버스를 리던던트 칼럼의 입/출력 버스에 연결하는 입/출력 퓨즈 박스와, 상기 입/출력 박스에서 발생되는 제어신호에 따라 메모리 내 억세스되는 칼럼에 대응하는 주 센스앰프와 결함이 발생된 비트라인과의 연결을 차단시키거나 차단된 비트라인 수에 대응하는 리던던트 비트라인을 상기 리던던트 센스 앰프에 연결시키는 동작을 제어하는 칼럼 퓨즈 박스와, 상기 칼럼 퓨즈 박스의 제어신호에 따라 메모리 내 억세스되는 칼럼에 대응하는 주 센스앰프와 결함이 발생된 비트라인과의 연결을 차단시키는 차단부 및 상기 칼럼 퓨즈 박스의 제어신호에 따라 차단된 비트라인 수에 대응하는 리던던트 비트라인을 상기 리던던트 센스 앰프에 연결시키는 리던던트 연결부를 포함하는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 MML 내에서의 칼럼 리던던트의 효율 개선 방법을 설명하기 위한 블럭 구성도로서, 128개의 비트라인 쌍에 대해 실려있는 데이터를 검출하는 주 센스앰프(10)와, 4개의 비트라인 쌍에 대해 실려있는 데이터를 검출하는 리던던트 센스앰프(20)와, 입력되는 제어신호에 따라 현재 억세스되는 칼럼에 대응하는 주 센스앰프(10)와 연결되어 있는 비트라인 쌍 중 결함이 발생된 비트라인과의 연결을 차단하는 차단부(30)와, 입력되는 제어신호에 따라 상기 차단부(30)에서 차단시킨 수에 대응하는 비트라인을 리던던트 센스 앰프(20)에 연결시키는 리던던트 연결부(60)와, 입력되는 제어신호에 따라 상기 차단부(30)와 리던던트 연결부(60)의 동작을 제어하는 칼럼 퓨즈 박스(50) 및 도시하지 않은 MML 디바이스의 논리부에서 현재 억세스되는 칼럼의 특정 입출력에 결함이 발생되었음을 검출하면 상기 칼럼 퓨즈 박스(50)의 동작을 제어하여 동시에 결함 칼럼이 입출력 라인을 리던던트 칼럼의 입/출력 라인으로 대체하는 입출력(I/O) 퓨즈 박스(40)로 구성된다.
이때, 상기 도 3에서는 4개의 결함 데이터 비트라인 쌍이 검출된 경우를 예로 들고 있다.
상기와 같이 구성되어 있는 본 발명에 따른 MML 내에서의 칼럼 리던던트의 효율 개선 방안을 적용한 구성에서의 바람직한 동작을 살펴보면, MML 디바이스의 논리부에서는 메모리부에 어드레스, 데이터, 제어 신호 외에 현재 억세스되는 칼럼의 특정 입/출력 버스에 결함이 발생하였는지를 검출하고 그에 따른 정보를 입출력(I/O) 퓨즈 박스(40)로 전달한다.
이때, 상기 입출력(I/O) 퓨즈 박스(40)에서는 상기 MML 디바이스의 논리부로부터 결함 칼럼에 해당하는 어드레스가 입력되면, 결함이 발생한 칼럼의 칼럼 디코더의 제어를 받는 모든 입/출력 버스(I/O) 중의 결함이 발생한 입/출력 버스를 포함한 일부의 입/출력 버스를 통한 데이터의 전달을 막기 위하여 정상적으로 동작하지 않는 비트라인을 차단하게 되며 리던던트로 구비하고 있는 비트라인을 입/출력 버스에 연결한다.
이때, 입출력(I/O) 퓨즈 박스(40)에서 발생되는 제어신호에 따라 칼럼 퓨즈 박스(50)는 차단부(30)와 리던던트 연결부(60)의 동작을 제어하여 에러가 발생된 비트라인의 수에 대응하는 만큼의 주 비트라인과 리던던트 비트라인의 연결 및 차단을 수행하게 된다.
상술한 바와 같은 동작을 수행하는 상기 퓨즈 박스들의 퓨즈는 플래시 셀 트랜지스터나 비휘발성 메모리 셀 트랜지스터로 구성되는 것도 가능하다.
상술한 바와 같이 동작하는 본 발명에 따른 MML 내에서의 칼럼 리던던트 접속 방법 및 그 장치에 의하면, MML 디바이스와 같이 입/출력 버스 폭이 클 경우, 종래 방법과 달리 한 번에 대치되는 리던던트 칼럼의 수를 줄이기 위하여 입/출력 검출회로를 넣음에 따라 칩 사이즈의 증가를 줄일 수 있으며, 더 많은 결함 칼럼을 같은 면적에서 대치할 수 있으므로 회복 능률이 높아진다.
Claims (4)
- 메모리 내에 현재 억세스되는 칼럼이 결함 칼럼일 경우, 억세스되고 있는 칼럼 디코더의 많은 입/출력 버스 중 결함이 발생된 입/출력 버스를 검출하는 제1 과정과;상기 제1 과정에서 검출된 입/출력 버스 수에 대응하는 비트라인을 차단하는 제2 과정과;상기 제2 과정에서 차단되어진 비트라인 수에 대응하는 수만큼의 리던던트 비트라인을 선택하는 제3 과정; 및상기 제3 과정에서 선택되어진 리던던트 비트라인을 입/출력 버스에 연결시키는 제4 과정을 포함하는 것을 특징으로 하는 MML 내에서의 칼럼 리던던트 접속 방법.
- 주 비트라인 쌍에 대해 실려있는 데이터를 검출하는 주 센스앰프와, 리던던트의 비트라인 쌍에 대해 실려있는 데이터를 검출하는 리던던트 센스앰프, 및 메모리부에 어드레스, 데이터, 제어 신호 외에 현재 억세스되는 칼럼 디코더의 많은 입/출력 버스 중 결함이 발생한 입/출력 버스를 알려주는 신호를 발생시키는 MML 디바이스의 논리부를 구비하고 있는 MML 소자에 있어서,상기 결함이 발생한 입/출력 버스를 알려주는 신호에 따라 입/출력 버스를 통한 데이터가 전달을 되는 것을 막고 동시에 결함 칼럼이 발생한 입/출력 버스를리던던트 칼럼의 입/출력 버스에 연결하는 입/출력 퓨즈 박스와;상기 입/출력 박스에서 발생되는 제어신호에 따라 메모리 내 억세스되는 칼럼에 대응하는 주 센스앰프와 결함이 발생된 비트라인과의 연결을 차단시키거나 차단된 비트라인 수에 대응하는 리던던트 비트라인을 상기 리던던트 센스 앰프에 연결시키는 동작을 제어하는 칼럼 퓨즈 박스와;상기 칼럼 퓨즈 박스의 제어신호에 따라 메모리 내 억세스되는 칼럼에 대응하는 주 센스앰프와 결함이 발생된 비트라인과의 연결을 차단시키는 차단부와;상기 칼럼 퓨즈 박스의 제어신호에 따라 차단된 비트라인 수에 대응하는 리던던트 비트라인을 상기 리던던트 센스 앰프에 연결시키는 리던던트 연결부를 포함하는 것을 특징으로 하는 MML 내에서의 칼럼 리던던트 접속장치.
- 제2항에 있어서,상기 퓨즈 박스들의 퓨즈가 플래시 셀 트랜지스터로 구성되는 것을 특징으로 하는 MML 내에서의 칼럼 리던던트 접속 장치.
- 제2항에 있어서,상기 퓨즈 박스들의 퓨즈가 비휘발성 메모리 셀 트랜지스터로 구성되는 것을 특징으로 하는 MML 내에서의 칼럼 리던던트 접속 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980023671A KR100321165B1 (ko) | 1998-06-23 | 1998-06-23 | Mml내에서의칼럼여분의접속방법및그장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980023671A KR100321165B1 (ko) | 1998-06-23 | 1998-06-23 | Mml내에서의칼럼여분의접속방법및그장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000002763A KR20000002763A (ko) | 2000-01-15 |
KR100321165B1 true KR100321165B1 (ko) | 2002-05-13 |
Family
ID=19540465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980023671A KR100321165B1 (ko) | 1998-06-23 | 1998-06-23 | Mml내에서의칼럼여분의접속방법및그장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100321165B1 (ko) |
-
1998
- 1998-06-23 KR KR1019980023671A patent/KR100321165B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000002763A (ko) | 2000-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100464744B1 (ko) | 리던던시 시스템을 구비하는 반도체 메모리 장치 | |
JP3820556B2 (ja) | ヒューズボックスを共有する行冗長回路 | |
KR100867562B1 (ko) | 메모리 장치 내의 멀티플렉스된 중복 구조를 위한 회로 및 방법 | |
US5576999A (en) | Redundancy circuit of a semiconductor memory device | |
US6813199B2 (en) | Semiconductor memory device with improved saving rate for defective chips | |
KR0172745B1 (ko) | 플래쉬 메모리 장치 | |
US7304900B2 (en) | Semiconductor memory | |
KR100468315B1 (ko) | 리페어 회로 | |
KR100281284B1 (ko) | 컬럼 리던던시 회로 | |
WO2007110927A1 (ja) | 半導体メモリ | |
KR20010056786A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
KR100321165B1 (ko) | Mml내에서의칼럼여분의접속방법및그장치 | |
US6754865B2 (en) | Integrated circuit | |
KR100505685B1 (ko) | 리던던시 효율을 증가시키는 반도체 메모리 장치 | |
JPH06295594A (ja) | 半導体記憶装置 | |
JP3866345B2 (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
KR100924579B1 (ko) | 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
KR0172349B1 (ko) | 로우 리던던시 회로를 가지는 반도체 메모리 장치 | |
KR20030058256A (ko) | 플래시 메모리 소자 및 그의 리페어 방법 | |
KR20080034308A (ko) | 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치 | |
KR100657085B1 (ko) | 컬럼 리페어장치 | |
KR100304951B1 (ko) | 반도체메모리장치의칼럼리페어회로 | |
KR100534206B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 | |
JPH0793988A (ja) | 半導体メモリ回路 | |
US20030058028A1 (en) | Unit-architecture with implemented limited bank-column-select repairability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051223 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |