TWI444835B - A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same - Google Patents

A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same Download PDF

Info

Publication number
TWI444835B
TWI444835B TW100109009A TW100109009A TWI444835B TW I444835 B TWI444835 B TW I444835B TW 100109009 A TW100109009 A TW 100109009A TW 100109009 A TW100109009 A TW 100109009A TW I444835 B TWI444835 B TW I444835B
Authority
TW
Taiwan
Prior art keywords
phase
offset
sampling
counter
sampling clock
Prior art date
Application number
TW100109009A
Other languages
English (en)
Other versions
TW201209590A (en
Inventor
Noriyo Fujii
Masayoshi Murayama
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201209590A publication Critical patent/TW201209590A/zh
Application granted granted Critical
Publication of TWI444835B publication Critical patent/TWI444835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3804—Memory card connected to a computer port directly or by means of a reader/writer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Memory System (AREA)

Description

補正採樣相位之主控制器、半導體裝置及其補正方法
以下說明之實施例，係與用以檢測對記憶體裝置執行資料之輸出入處理、及從記憶體裝置讀取所接收之資料時之溫度偏移錯誤來補正採樣相位之主機控制器、半導體裝置及其補正方法相關。
使用於數位相機、行動電話等之行動機器、及PC、電視等家電機器，小型且可攜帶式非揮發性記憶體及SD卡已廣泛普及。SD卡與主機裝置(CPU)間之資料及指令傳送，係由主機控制器所控制。
因為最近之SD卡的傳送速度比傳統更為高速，到目前為止，固定之資料接收時的延遲量，導致無法適當地進行資料採樣，且必須進行採樣位置之相位設定。
採樣時鐘之相位設定，於實際資料傳送前，實施調諧來判斷最佳相位，係一般的做法。調諧，係在SD卡之初始化時序，決定最佳採樣位置之動作。亦即，主機裝置，逐步少量變更採樣時鐘之偏移量，從SD卡重複讀取調諧模式來進行採樣。該調諧模式，以已知之資料形態的同一形態預先儲存於SD卡及主機控制器之雙方。主機裝置，判斷該採樣所取得之資料是否與主機控制器所有之調諧形態為一致，並決定以可得到最安定而正確之資料的偏移量作為最佳採樣位置。
然而，傳送中，相位因為溫度等而偏離時，因為無法檢測到該偏離，故必須以較短之傳送間隔來執行再調諧。
對於上述問題，有人提出藉由進行接收之資料的採樣來檢測相位偏離，得到再調諧之判斷資訊，只有發生相位偏離時才執行再調諧之主機控制器。該主機控制器，依相位偏離檢測結果來執行採樣位置之自動補正。藉此，雖然可以作為相位偏離對策，然而，有無法檢測超過相位偏離之容許變動範圍之相位偏離錯誤的問題。
本發明為了解決上述課題，而提供可檢測超過容許變動範圍之相位偏離錯誤且可進行採樣相位補正之主機控制器、半導體裝置及補正方法。
實施形態之採樣信號時執行採樣時鐘之相位偏移補正的主機控制器，具備：相位偏移判定部，用以判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數；限制值儲存部，用以儲存前述相位偏移之變動範圍限制值；以及偏移限制判定部，用以判定前述計數器值是否超過前述相位偏移之限制值，超過時，對主機裝置通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位。
另一實施形態之具備採樣信號時執行採樣時鐘之相位偏移補正之主機控制器的半導體裝置，前述主機控制器具備：相位偏移判定部，用以判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數；限制值儲存部，用以儲存前述相位偏移之變動範圍限制值；以及偏移限制判定部，用以判定前述計數器值是否越過前述相位偏移之限制值，超過時，對主機裝置通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位。
此外，另一實施形態之採樣信號時之採樣時鐘之相位偏移補正的方法，係判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數；且判定前述計數器值是否超過前述相位偏移之變動範圍限制值，超過時可通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位。
依據上述構成之主機控制器、半導體裝置及其補正方法，可以進行超過容許變動範圍之相位偏離錯誤的檢測。
一般而言，採樣信號時執行採樣時鐘之相位偏移補正的主機控制器，具備：用以判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數的相位偏移判定部；用以儲存前述相位偏移之變動範圍限制值的限制值儲存部；以及用以判定前述計數器值是否超過前述相位偏移之限制值，超過時，通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位的偏移限制判定部。
以下，參照圖式，針對主機控制器之實施例，進行說明。
第1圖係適用實施例之資訊處理系統之主要部構成的方塊圖。
第1圖，包含資訊處理裝置20及SD卡22，資訊處理裝置20，包含主機裝置21及主機控制器10。資訊處理裝置20，例如，數位相機、PC等之電子機器。資訊處理裝置20及SD卡22，介由外部連接端子(未圖示)進行連接。
主機控制器10，例如，由LSI所構成，用以控制主機裝置21(例如，CPU)與SD卡22間之資料傳送。主機控制器10因為具有控制SD卡22之主機側裝置的機能，故亦稱為SD主機控制器。
主機控制器10，包含：乘法/除法器12、傳送電路13、接收電路14、本實施例之採樣信號補正電路15、放大器16、以及輸出入閘17。
乘法/除法器12，係對主機裝置21之頻率設定所發生之時鐘CLK實施乘法或除法來生成時鐘信號，並將其當做動作時鐘提供給各部。時鐘信號CG_SDCLK，不但提供給採樣信號補正電路15，並由放大器16進行放大並當做信號SDCLK提供給SD卡22。
傳送電路13，介由複數位元線，將主機裝置21所傳送之傳送資料DAT及傳送指令CMD，以F/F(正反器)13a實施信號同步並輸出。輸出入閘17，控制資料DAT及指令CMD信號之輸出入傳送路徑。接收電路14，介由複數位元線，將SD卡22所輸入之接收資料DAT及接收指令CMD信號，以F/F14a實施信號同步並傳送給主機裝置21。
第2圖係採樣信號補正電路15之構成的方塊圖。
100係用以生成不同相位之採樣時鐘的採樣時鐘生成部，101係用以設定採樣時鐘生成部100所生成之採樣時鐘之相位的相位設定暫存器。102係以採樣時鐘A執行資料接收之資料輸入部(A)，103係以採樣時鐘B執行資料接收之資料輸入部(B)，104係以採樣時鐘C執行資料接收之資料輸入部(C)。105係用以比較以資料輸入部102、103、104接收之資料的資料比較部，106係由比較結果集計相位偏離之相位偏離集計部。107係由相位偏離集計部106之集計結果判定是否執行相位偏移之相位偏移判定部。108係用以執行相位偏移之計數的相位偏移計數器，109係用以設定來自主機21之相位偏移限制值的相位偏移限制值設定暫存器。110係用以進行暫存器109之相位偏移之限制值與計數器108之計數值的比較並判定是否錯誤的偏移限制判定部，111係於偏移限制判定部110判定為錯誤時以執行中斷處理為目的之中斷電路。
第3圖係由SD卡22接收之資料之有效區域的變動。
資料有效區域(valid)因為周圍溫度變化而變動。一般而言，依卡之種類及動作模式，於溫度上昇時及下降時之最大偏離幅度(變動範圍)W1受到限制。該幅度W1，為適當之相位設定範圍，採樣相位，必須設定在該適當相位設定範圍內。適當相位設定範圍W1，係由資料變化點開始之時間所規定。所以，必須具有通知機能，在資料採樣相位超過適當相位設定範圍W1以內之資料有效區域的時點，進行通知。
第3A及3B圖，係調諧後之資料有效區域。調諧後，採樣時鐘之採樣點(採樣相位)t1與資料有效區域之中心為一致。
第3C圖，係SD卡22有熱量，而使有效區域於適當相位設定範圍W1內，朝最延遲方向偏離時。W2係延遲方向之最大偏離幅度(延遲限制值)。
第3D圖，係SD卡22已冷卻，而使有效區域於適當相位設定範圍W1內，朝最超前方向偏離時。W3係超前方向之最大偏離幅度(超前限制值)。
第4圖，係採樣相位補正之動作概要。
以3相之時鐘CLK_A、CLK_B、CLK_C，來檢測相位偏離並實施相位補正。因為相位補正係依資料有效區域之偏離檢測來自動實施，有效區域若超過適當相位設定範圍W1，將無法進行採樣而發生資料錯誤。
第4(a)圖，係3相之時鐘CLK_A、CLK_B、CLK_C的相位皆位於有效區域內之狀態。實際之資料採樣，例如，利用中央之時鐘CLK_B來實施。第4(b)圖，係有效區域朝延遲方向偏離，由時鐘CLK_A檢測到偏離之狀態。如此，當檢測到偏離時，如第4(c)圖所示，以3相之時鐘CLK_A、CLK_B、CLK_C進行有效區域內之採樣的方式，來實施相位補正。
第4(d)圖，係有效區域進一步朝延遲方向偏離，而以時鐘CLK_A檢測偏離之狀態。如此，當檢測到偏離，如第5(e)圖所示，以3相之時鐘CLK_A、CLK_B、CLK_C再度進行有效區域內之採樣，來實施相位補正，然而，此時，有效區域超過適當相位設定範圍W1。所以，若直接進行資料接收，則利用中央之時鐘CLK_B執行資料採樣時，可能發生資料錯誤。
其次，參照第2圖，針對實施例之動作進行說明。
首先，主機裝置21(第1圖)，將以信號CG_SDCLK為基準之互相不同的3個相位設定於相位設定暫存器101。此時，中央之時鐘CLK_B之相位，設定成以前述調諧所得到之最佳相位。採樣時鐘生成部100，生成分別具有相位設定暫存器101所提供之3個相位的3個時鐘CLK_A、CLK_B、CLK_C。資料輸入部102、103、104，以該等3個時鐘，如第4圖所示，實施前導資料之採樣。資料比較部105，將各採樣周期所得到之3個資料互相進行比較。
相位偏離集計部106，將資料比較部105之比較結果， 以資料塊(例如，512位元組)為單位，進行集計直到塊傳送結束為止。此時所集計之資料，例如，為111、111、110、111、…之資料。若3個資料為相同，則採樣時鐘CLK_A、CLK_B、CLK_C，皆實施第4圖所示之「Valid」之資料有效區域的採樣。
相位偏移判定部107，實施相位偏移之判定。相位偏移判定部107，在各採樣周期所取得之3個資料為不同之狀態，例如，連續特定次數時，判定需要實施相位偏移。相位偏移判定部107，配合偏移量來變更相位偏移計數器108之計數器值。相位偏移判定部107，例如，判定必須朝超前側實施相位偏移時，使計數器-1。此外，判定必須朝延遲側實施相位偏移時，使計數器+1。
此時，於相位偏移限制值設定暫存器109，第3圖之延遲限制值W2及超前限制值W3，被變換設定成對應於相位偏移計數器108之計數值的值W2c、W3c。偏移限制判定部110，將延遲限制值W2c及進限制值W3c以及相位偏移計數器值進行比較，判定是否偏離限制值。
判定相位偏移計數器值未偏離限制值時，偏移限制判定部110，更新相位設定暫存器101之值並實施相位偏移。亦即，分別將對應於相位偏移計數器108之計數值的相位差加算至相位設定暫存器101之時鐘CLK_A、CLK_B、CLK_C用之暫存器。
判定相位偏移計數器值偏離限制值時，偏移限制判定部110，由中斷電路111對主機裝置21提供中斷信號，進行 超過制限值亦即錯誤之通知。此外，於限制判定處理出現錯誤時，也可只發出錯誤通知並繼續傳送。
其次，針對更具體之實施例進行說明。
第5圖，係在主機裝置21之控制下，更新相位偏移計數器之值之具體例的流程圖。
首先，主機裝置21，依塊200來實施前述之調諧，利用相位設定暫存器101，將最佳相位設定於時鐘CLK_B，將於前後有特定相位差之相位設定於CLK_A及CLK_B。以塊201，主機裝置21，將相位偏移計數器108之計數器值初始化成0。
以塊202，實施SD卡22與主機控制器間之資料傳送。於塊203，相位偏移判定部107判定是否發生相位偏移，若發生相位偏移，則移至塊204，若未發生，則移至202。
發生相位偏移時，於塊204，依偏移方向進行分流。朝超前方向偏移時，於塊205，將相位偏移計數器之計數器值減1，朝延遲方向偏移時，於塊206，將計數器值加1。
於塊207，實施限制值設定暫存器109所設定之限制值W2c及W3c以及計數器值之比較，判定錯誤時，於塊208，執行中斷並通知錯誤，OK時，移至塊209，實施相位偏移暫存器101之更新。
依據以上說明之本實施例，資料有效區域因為溫度偏移而變化，而發生其變化量超過相位偏移限制值之錯誤時，於發生錯誤後可立即檢測。藉此，可以實現錯誤之早期 檢測，提高傳送資料之信賴性，同時可提高錯誤處置性能。
此外，上述實施例時，係於相位偏移限制值設定暫存器109設定由規格所決定之延遲限制值W2及超前限制值W3，然而，亦可以為由主機裝置21設定之其他值。藉此，不但可以使偏移限制判定具有一定的幅度，也可對應環境變化所導致之溫度偏移之變動範圍改變時。
例如，亦可以為如下所示，只實施簡單錯誤訂正處理，亦即，嚴格限制錯誤之系統時，設定較小之相位偏移限制值，充份實施錯誤訂正處理之系統時，設定較大之相位偏移限制值。此外，1偏移設定成較大之相位變化量(降低相位設定暫存器之分解能力)時，將相位偏移限制值設定成較小，來防止限制值超過錯誤之檢測精度降低。
第6圖，係第2實施例之資訊處理系統之主要部構成之實施例的方塊圖。
本實施例之資訊處理系統，記憶體裝置30，與主機裝置21及主機控制器10，皆內建於資訊處理裝置20。記憶體裝置30、主機裝置21、及主機控制器10，可以構成於同一殼體內、或構成於同一基板上等，而為對應於系統之種類及用途的各種形態。
第7圖，係資訊處理系統之主要部構成之第3實施例的方塊圖。
本實施例之資訊處理系統，記憶體裝置30係配設於主機控制器10內，該主機控制器10，可以構成於單一基板上 、或以單一半導體晶片來構成。主機控制器10及主機裝置21，可以構成於同一殼體內、或構成於同一基板上等，可為對應系統之種類及用途的各種形態。
10‧‧‧主機控制器
12‧‧‧乘法/除法器
13‧‧‧傳送電路
13a‧‧‧F/F(正反器)
14‧‧‧接收電路
14a‧‧‧F/F
15‧‧‧採樣信號補正電路
16‧‧‧放大器
17‧‧‧輸出入閘
20‧‧‧資訊處理裝置
21‧‧‧主機裝置
22‧‧‧SD卡
100‧‧‧採樣時鐘生成部
101‧‧‧相位設定暫存器
102‧‧‧資料輸入部
103‧‧‧資料輸入部
104‧‧‧資料輸入部
105‧‧‧資料比較部
106‧‧‧相位偏離集計部
107‧‧‧相位偏移判定部
108‧‧‧相位偏移計數器
109‧‧‧相位偏移限制值設定暫存器
110‧‧‧偏移限制判定部
111‧‧‧中斷電路
200‧‧‧塊
201‧‧‧塊
202‧‧‧塊
203‧‧‧塊
204‧‧‧塊
205‧‧‧塊
206．．．塊
207．．．塊
208．．．塊
209．．．塊
第1圖係適用於實施例之資訊處理系統之主要部構成的方塊圖。
第2圖係採樣信號補正電路15之構成的方塊圖。
第3圖係從SD卡接收之資料之有效區域的變動圖。
第4圖係採樣相位補正之動作概要圖。
第5圖係更新相位偏移計數器之值之具體例的流程圖。
第6圖係第2實施例之資訊處理系統之主要部構成的方塊圖。
第7圖係第3實施例之資訊處理系統之主要部構成之實施例的方塊圖。
15‧‧‧採樣信號補正電路
100‧‧‧採樣時鐘生成部
101‧‧‧相位設定暫存器
102‧‧‧資料輸入部
103‧‧‧資料輸入部
104‧‧‧資料輸入部
105‧‧‧資料比較部
106‧‧‧相位偏離集計部
107‧‧‧相位偏移判定部
108‧‧‧相位偏移計數器
109‧‧‧相位偏移限制值設定暫存器
110‧‧‧偏移限制判定部
111‧‧‧中斷電路

Claims (16)

  1. 一種主機控制器，係採樣信號時執行採樣時鐘之相位偏移補正的主機控制器，具備：相位偏移判定部，用以判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數；限制值儲存部，用以儲存前述相位偏移之變動範圍限制值；以及偏移限制判定部，用以判定前述計數器值是否超過前述相位偏移之限制值，超過時，對主機裝置通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位。
  2. 如申請專利範圍第1項之主機控制器，其中前述相位偏移之變動範圍限制值，係延遲方向之最大偏離幅度及超前方向之最大偏離幅度。
  3. 如申請專利範圍第1項之主機控制器，其中前述相位偏移判定部，利用相位互相不同之複數時鐘信號進行接收資料之採樣，依據所得到之資料值來判定前述採樣時鐘之相位偏移。
  4. 如申請專利範圍第1項之主機控制器，其中前述信號，係從記憶體裝置接收，前述記憶體裝置之資料傳送開始時，從前述記憶體裝置讀取調諧形態來進行調諧，判斷前述採樣時鐘之最佳相位，將該最佳相位提供給前述複數時鐘信號內之中央時鐘。
  5. 如申請專利範圍第4項之主機控制器，其中前述記憶體裝置，係SD卡。
  6. 一種半導體裝置，係具備採樣信號時執行採樣時鐘之相位偏移補正之主機控制器的半導體裝置，前述主機控制器具備：相位偏移判定部，用以判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數；限制值儲存部，用以儲存前述相位偏移之變動範圍限制值；以及偏移限制判定部，用以判定前述計數器值是否越過前述相位偏移之限制值，超過時，對主機裝置通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位。
  7. 如申請專利範圍第6項之半導體裝置，其中前述相位偏移之變動範圍限制值，係延遲方向之最大偏離幅度及超前方向之最大偏離幅度。
  8. 如申請專利範圍第6項之半導體裝置，其中前述相位偏移判定部，利用相位互相不同之複數時鐘信號進行接收資料之採樣，依據所得到之資料值來判定前述採樣時鐘之相位偏移。
  9. 如申請專利範圍第6項之半導體裝置，其中前述信號係從記憶體裝置接收，前述記憶體裝置之資料傳送開始時，從前述記憶體裝置讀取調諧形態來進行調諧，判斷前述採樣時鐘之最佳相位，將該最佳相位提供給前述複數時鐘信號內之中央時鐘。
  10. 如申請專利範圍第9項之半導體裝置，其中前述記憶體裝置，係SD卡。
  11. 如申請專利範圍第9項之半導體裝置，其中前述記憶體裝置及前述主機控制器，係由構成於1晶片上。
  12. 一種採樣信號時執行採樣時鐘之相位偏移補正的方法，判定是否需要前述採樣時鐘之相位偏移，需要相位偏移時，對應偏移方向，執行計數器之向上/向下計數，判定前述計數器值是否超過前述相位偏移之變動範圍限制值，超過時可通知錯誤，未超過時，對應前述計數器之計數器值，偏移前述採樣時鐘之相位。
  13. 如申請專利範圍第12項之方法，其中前述相位偏移之變動範圍限制值，係延遲方向之最大偏離幅度及超前方向之最大偏離幅度。
  14. 如申請專利範圍第12項之方法，其中前述相位偏移之判定，係利用相位互相不同之複數時鐘信號來進行接收資料之採樣，依據所得到之資料值，判定前述採樣時鐘之相位偏移。
  15. 如申請專利範圍第12項之方法，其中從記憶體裝置接收信號，前述記憶體裝置之資料傳送開始時，從前述記憶體裝置讀取調諧形態來進行調諧，判斷前述採樣時鐘之最佳相位，將該最佳相位提供給前述複數時鐘信號內之中央時鐘。
  16. 如申請專利範圍第15項之方法，其中前述記憶體裝置，係SD卡。
TW100109009A 2010-08-31 2011-03-16 A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same TWI444835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010194929A JP5330340B2 (ja) 2010-08-31 2010-08-31 サンプリング位相を補正するホストコントローラ及び方法

Publications (2)

Publication Number Publication Date
TW201209590A TW201209590A (en) 2012-03-01
TWI444835B true TWI444835B (zh) 2014-07-11

Family

ID=45696331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109009A TWI444835B (zh) 2010-08-31 2011-03-16 A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same

Country Status (5)

Country Link
US (1) US8495410B2 (zh)
JP (1) JP5330340B2 (zh)
KR (1) KR101259691B1 (zh)
CN (1) CN102385913B (zh)
TW (1) TWI444835B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6356970B2 (ja) * 2014-01-17 2018-07-11 キヤノン株式会社 記録装置、及び記録装置の制御方法
JP6356972B2 (ja) 2014-01-27 2018-07-11 キヤノン株式会社 記録装置、撮像装置、及び記録装置の制御方法
KR102207110B1 (ko) 2014-02-19 2021-01-25 삼성전자주식회사 메모리 초기화 방법 및 이를 지원하는 전자 장치
US10256801B2 (en) 2016-08-31 2019-04-09 M31 Technology Corporation Integrated circuit with clock detection and selection function and related method and storage device
JP6784626B2 (ja) 2017-03-24 2020-11-11 キヤノン株式会社 記録装置、制御方法、及びプログラム
JP6894736B2 (ja) 2017-03-24 2021-06-30 キヤノン株式会社 記録装置、制御方法、及びプログラム
JP6784631B2 (ja) 2017-03-30 2020-11-11 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
CN107329923B (zh) * 2017-06-26 2020-12-22 南京鼎越信息科技有限公司 一种调整总线时序的方法、存储介质和终端
KR20220125558A (ko) * 2021-03-05 2022-09-14 삼성전자주식회사 호스트 인터페이스 및 이를 포함하는 시스템-온-칩

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250535A (ja) 1989-03-24 1990-10-08 Nippon Telegr & Teleph Corp <Ntt> ビット位相同期回路
JPH04235428A (ja) * 1991-01-09 1992-08-24 Hitachi Commun Syst Inc 位相変動修正方法と位相変動修正回路並びにデータ送受信装置
US6310618B1 (en) * 1998-11-13 2001-10-30 Smartasic, Inc. Clock generation for sampling analong video
JP3802447B2 (ja) * 2002-05-17 2006-07-26 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
JP2004274293A (ja) * 2003-03-07 2004-09-30 Mitsubishi Electric Corp クロック信号生成装置及びクロック信号生成方法
JP2005073040A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 実時間データの同期化方法及び変動クロック生成回路
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
JP4595509B2 (ja) * 2004-11-26 2010-12-08 ソニー株式会社 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム
JP2007034540A (ja) * 2005-07-26 2007-02-08 Renesas Technology Corp 情報処理システム
JP4756954B2 (ja) * 2005-08-29 2011-08-24 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
JP4823009B2 (ja) * 2006-09-29 2011-11-24 株式会社東芝 メモリカード及びホスト機器
JP5341503B2 (ja) * 2008-12-26 2013-11-13 株式会社東芝 メモリデバイス、ホストデバイスおよびサンプリングクロックの調整方法

Also Published As

Publication number Publication date
JP5330340B2 (ja) 2013-10-30
TW201209590A (en) 2012-03-01
US8495410B2 (en) 2013-07-23
CN102385913B (zh) 2015-04-01
KR101259691B1 (ko) 2013-05-02
KR20120021156A (ko) 2012-03-08
US20120049919A1 (en) 2012-03-01
JP2012054715A (ja) 2012-03-15
CN102385913A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
TWI444835B (zh) A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same
WO2019218753A1 (zh) 一种dqs位置调整方法和装置
US8782300B2 (en) Electronic apparatus
US7656979B2 (en) Data communication device
US20140351499A1 (en) Memory device, host device, and sampling clock adjusting method
US6867630B1 (en) Clock processing logic and method for determining clock signal characteristics in reference voltage and temperature varying environments
US7227795B2 (en) Data output circuit, data output method, and semiconductor memory device
TWI581575B (zh) 振盪器之自動修整方法及使用該方法之半導體裝置
CN103378856A (zh) 自动校正振荡信号的方法及其装置
US11422585B2 (en) Clock calibration
CN105406838B (zh) 数字倍频电路及修正时钟占空比的方法
CN104115439A (zh) 接收电路、通信系统、电子设备以及接收电路的控制方法
KR102469133B1 (ko) 지연 회로
US7061294B1 (en) Clock processing logic and method for determining clock signal characteristics in reference voltage and temperature varying environments
US6661717B1 (en) Dynamically centered setup-time and hold-time window
TWI437442B (zh) A host controller for performing sampling phase setting, a semiconductor device, and a method
US20200066316A1 (en) Memory circuit and method thereof
US20080278246A1 (en) Memory controller
US10116435B2 (en) Control circuit and control method of communication device
US8254189B2 (en) Method for tuning control signal associated with at least one memory device
JP2011114387A (ja) 通信インタフェース回路
TWI332151B (en) System and method for clock signal synchronization
TW202334951A (zh) 半導體裝置、記憶體系統、及校正從記憶體控制器傳輸到記憶體裝置的信號的方法
KR20240050974A (ko) 클럭 위상 캘리브레이션 장치 및 방법
JP2012014456A (ja) ホストコントローラ、情報処理装置、およびサンプリング方法