TWI430487B - 相變化記憶體裝置以及製造該裝置之方法 - Google Patents

相變化記憶體裝置以及製造該裝置之方法 Download PDF

Info

Publication number
TWI430487B
TWI430487B TW096143114A TW96143114A TWI430487B TW I430487 B TWI430487 B TW I430487B TW 096143114 A TW096143114 A TW 096143114A TW 96143114 A TW96143114 A TW 96143114A TW I430487 B TWI430487 B TW I430487B
Authority
TW
Taiwan
Prior art keywords
electrode
phase change
change pattern
layer
forming
Prior art date
Application number
TW096143114A
Other languages
English (en)
Other versions
TW200840103A (en
Inventor
Hyeong-Geun An
Hideki Horii
Jong-Chan Shin
Dong-Ho Ahn
Jun-Soo Bae
Jeong-Hee Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200840103A publication Critical patent/TW200840103A/zh
Application granted granted Critical
Publication of TWI430487B publication Critical patent/TWI430487B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Description

相變化記憶體裝置以及製造該裝置之方法
實例實施例係關於一種記憶體裝置及一種製造該裝置之方法。其他實例實施例係關於一種相變化記憶體裝置及一種製造該裝置之方法。
可將半導體記憶體裝置分類為揮發性記憶體裝置或非揮發性記憶體裝置。非揮發性記憶體裝置會在電源切斷時保持所儲存之資料。非揮發性記憶體裝置被廣泛用於行動電信系統、行動記憶體裝置、數位裝置之輔助記憶體及其類似物中。
已對擁有具有非揮發性記憶體特徵及增加之整合密度之結構的記憶體裝置執行大量研究。此研究已導致相變化記憶體裝置之發展。相變化記憶體裝置之單位單元(unit cell)可包括一存取裝置及一串聯連接至該存取裝置之資料儲存元件。該資料儲存元件包括一電連接至該存取裝置之下電極及一與該下電極接觸之相變化材料層。該相變化材料層可為在非晶狀態與結晶狀態之間電切換的材料層。該相變化材料層可為在取決於所提供之電流之結晶狀態條件下在各種電阻狀態之間電切換的材料層。
圖1係說明習知相變化記憶體裝置之橫截面圖的圖式。
參看圖1，習知相變化記憶體裝置包括一安置(或定位)於半導體基板11之所要區域上的下絕緣層12。字線13可安 置(或定位)於該下絕緣層12上。上絕緣層15可覆蓋具有字線13之半導體基板11(或形成於具有字線13之半導體基板11上)。第一下電極17A及第二下電極17B可安置(或定位)於上絕緣層15中且與字線13接觸。第一相變化圖案18A及第二相變化圖案18B可分別與第一下電極17A及第二下電極17B接觸。第一上電極19A及第二上電極19B可安置(或定位)於上絕緣層15上且分別與第一相變化圖案18A及第二相變化圖案18B接觸。第一相變化圖案18A可插入於第一下電極17A與第一上電極19A之間。第二相變化圖案18B可插入於第二下電極17B與第二上電極19B之間。第一相變化圖案18A可與第二相變化圖案18B分離。
若程式電流流過第一下電極17A，則在第一下電極17A與第一相變化圖案18A之間的界面處產生焦耳熱。該焦耳熱將第一轉變體積20A(其為第一相變化圖案18A之一部分)轉換為非晶狀態或結晶狀態。處於非晶狀態之第一轉變體積20A之電阻率可高於處於結晶狀態之第一轉變體積20A之電阻率。儲存於相變化記憶體裝置中之單位單元中的資訊是邏輯"1"還是邏輯"0"可藉由在讀取模式下感測(或偵測)流過第一轉變體積20A之電流來判定。若程式電流流過第二下電極17B，則可將第二轉變體積20B(其為第二相變化圖案18B之一部分)轉換為非晶狀態或結晶狀態。
相變化圖案18A與18B之間的間隙愈小，相變化記憶體裝置之整合強度愈高。可將下電極17A及17B之上表面安 置(或形成)於大體上相同之水平面處。相變化圖案18A及18B可彼此間隔開第一距離D1。轉變體積20A及20B可彼此間隔開該第一距離D1。
在第一下電極17A與第一相變化圖案18A之間的界面處產生之熱可經由上絕緣層15而轉移至第二相變化圖案18B。可將第二轉變體積20B轉換為非晶狀態或結晶狀態。可藉由在第二下電極17B與第二相變化圖案18B之間的界面處產生之熱而將第一轉變體積20A轉換為非晶狀態或結晶狀態。相變化圖案18A及18B可彼此干擾，進而引起故障。存在對減小相變化圖案18A與18B之間的距離的限制。
實例實施例係關於一種半導體記憶體裝置及一種製造該裝置之方法。其他實例實施例係關於一種相變化記憶體裝置及一種製造該裝置之方法。
實例實施例提供一種能夠降低彼此鄰近之相變化圖案之間的熱干擾效應的相變化記憶體裝置。
該相變化記憶體裝置包括一第一電極，該第一電極安置(或形成)於一基板上且具有一第一表面。提供一第二電極，其具有一第二表面，該第二表面安置(或形成)於一不同於第一表面之水平面處。第二電極可與第一電極間隔開。第一相變化圖案與第一表面接觸。第二相變化圖案與第二表面接觸。
根據實例實施例，一具有第一接觸孔及第二接觸孔之層間絕緣層可安置(或形成)於基板上。第一表面及第一相變化圖案可安置(或形成)於第一接觸孔中。第二表面及第二相變化圖案可安置(或形成)於第二接觸孔中。可在該等相變化圖案與該層間絕緣層之間插入間隔物。
根據實例實施例，第二表面可安置(或形成)於高於第一表面之水平面處。
在其他實例實施例中，第一相變化圖案及第二相變化圖案之上表面可安置(或形成)於同一平面處。
在另外其他實例實施例中，可提供電連接至第一電極及第二電極之字線。一位元線可電連接至第一相變化圖案及第二相變化圖案。一第三電極可插入於第一相變化圖案與位元線之間。一第四電極可插入於第二相變化圖案與位元線之間。
在另外其他實例實施例中，第一電極及第二電極可為選自由以下各物組成之群的電極：Ti層、TiSi層、TiN層、TiON層、TiW層、TiAlN層、TiAlON層、TiSiN層、TiBN層、W層、WN層、WON層、WSiN層、WBN層、WCN層、Si層、Ta層、TaSi層、TaN層、TaON層、TaAlN層、TaSiN層、TaCN層、Mo層、MoN層、MoSiN層、MoAlN層、NbN層、ZrSiN層、ZrAlN層、導電碳族元素、Cu層或其組合。
在另外其他實例實施例中，第一相變化圖案及第二相變 化圖案可為選自由以下各物組成之群的兩種或兩種以上之化合物：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C或其組合。
在另外其他實例實施例中，第一表面與第二表面之間的距離可大於第一表面與第二電極之間的距離。
實例實施例亦係針對一種製造一相變化記憶體裝置之方法。該方法包括在一基板上形成第一電極及第二電極。該第一電極及該第二電極可彼此間隔開。該第一電極具有一第一表面。該第二電極具有一第二表面，該第二表面安置(或形成)於一不同於第一表面之水平面處。可在第一電極上形成一第一相變化圖案。可在第二電極上形成一第二相變化圖案。第一相變化圖案可與第一表面接觸。第二相變化圖案可與第二表面接觸。
根據實例實施例，可在形成第一電極及第二電極之前在基板上形成一層間絕緣層。可形成通過層間絕緣層之第一接觸孔及第二接觸孔。可在第一接觸孔中形成第一表面及第一相變化圖案。可在第二接觸孔中形成第二表面及第二相變化圖案。第二表面可形成於高於第一表面之水平面處。可在同一平面上形成第一相變化圖案及第二相變化圖案之上表面。
在其他實例實施例中，可在第一接觸孔及第二接觸孔之側壁上形成間隔物。
在另外其他實例實施例中，形成第一相變化圖案及第二 相變化圖案可包括填充第一接觸孔及第二接觸孔、形成一覆蓋(或遍及)基板之相變化材料層及平坦化該相變化材料層以暴露層間絕緣層。
在另外其他實例實施例中，形成第一電極及第二電極可包括形成一填充第一接觸孔及第二接觸孔且覆蓋基板之下電極。可藉由平坦化該下電極層而形成一填充第一接觸孔之第一初步電極及一填充第二接觸孔之第二初步電極。可在第二初步電極上形成一犧牲電極。該犧牲電極可由與第二初步電極之材料相同之材料形成。可對第一初步電極、犧牲電極及第二初步電極執行一回蝕技術。
在另外其他實例實施例中，形成第一電極及第二電極可包括形成一填充第一接觸孔及第二接觸孔且覆蓋基板之下電極層。可平坦化該下電極層以形成一填充第一接觸孔之第一初步電極及一填充第二接觸孔之第二初步電極。可在第二初步電極上形成一犧牲圖案。該犧牲圖案可為一光阻圖案或一硬式光罩圖案。可將犧牲圖案用作一蝕刻光罩來蝕刻第一初步電極以形成一凹陷之初步電極。可移除犧牲圖案。可對凹陷之初步電極及第二初步電極使用一回蝕技術。
在另外其他實例實施例中，形成第一電極及第二電極可包括形成一填充第一接觸孔及第二接觸孔且覆蓋基板之下電極層。可圖案化該下電極層以在第一接觸孔中形成一凹陷之初步電極且在第二接觸孔中保持相同經圖案化之下電 極層。可在低於經圖案化之下電極層之上表面的水平面處形成凹陷之初步電極。可對凹陷之初步電極及經圖案化之下電極層使用一回蝕技術。
在另外其他實例實施例中，圖案化下電極層可包括形成一覆蓋第二接觸孔之光罩圖案及暴露位於該下電極層上的該第一接觸孔之一上部。可回蝕該暴露之下電極層。
在另外其他實例實施例中，可在基板上形成電連接至第一電極及第二電極之字線。一位元線可電連接至第三電極及第四電極。
一位元線可電連接至第一相變化圖案及第二相變化圖案。可在第一相變化圖案與位元線之間形成一第三電極。可在第二相變化圖案與位元線之間形成一第四電極。
現將參看隨附圖式來較全面地描述各種實例實施例，在該等圖式中展示一些實例實施例。在該等圖式中，可為清晰起見而誇示層及區域之厚度。
本文中揭示了詳細說明性實施例。然而，本文中所揭示之特定結構及功能細節僅為出於描述實例實施例之目的之代表性細節。然而，本發明可以許多替代形式實施且不應被解釋為僅受限於本文中所陳述之實例實施例。
因此，儘管實例實施例允許各種修改及替代形式，但其實施例藉由實例而展示於圖式中且將在本文中予以詳細描述。然而，應理解，並不意欲將實例實施例限制於所揭示 之特定形式，而是相反，實例實施例將涵蓋所有在本發明之範疇內的修改、均等物及替代物。類似之數字貫穿諸圖之描述而指代類似元件。
應理解，儘管可在本文中使用術語第一、第二等等來描述各種元件，但此等元件不應受此等術語限制。此等術語僅用於區別一元件與另一元件。舉例而言，在不脫離實例實施例之範疇的情況下，可將第一元件稱為第二元件，且類似地，可將第二元件稱為第一元件。如本文中所使用，術語"及/或"包括相關聯之所列條目中之任一者或一或多者之所有組合。
應理解，當一元件被稱作"連接"或"耦接"至另一元件時，其可直接連接或耦接至該另一元件或可存在介入元件。相反，當一元件被稱作"直接連接"或"直接耦接"至另一元件時，不存在介入元件。用於描述元件之間的關係的其他詞應以一類似方式來解釋(例如，"在...之間"與"直接在...之間"、"鄰近"與"直接鄰近"等等)。
本文中所使用之術語僅用於描述特定實施例之目的且並不意欲限制實例實施例。如本文中所使用，單數形式"一"及"該"意欲亦包括複數形式，除非本文另外清楚地指示。應進一步理解，當用於本文中時，術語"包含"及/或"包括"指定所陳述之特徵、整數、步驟、操作、元件及/或組件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群的存在或添加。
應理解，儘管可在本文中使用術語第一、第二、第三等等來描述各種元件、組件、區域、層及/或部分，但此等元件、組件、區域、層及/或部分不應受此等術語限制。此等術語僅用於區別一元件、組件、區域、層或部分與另一區域、層或部分。因此，在不脫離實例實施例之範疇的情況下，可將下文所論述之第一元件、組件、區域、層或部分稱為第二元件、組件、區域、層或部分。
為了便於描述，可在本文中使用空間相對術語(諸如"在...下方"、"在...之下"、"下"、"在...之上"、"上"及其類似物)來描述如諸圖中所說明的一元件或一特徵與另一元件或特徵之間的關係。應理解，空間相對術語意欲涵蓋使用或操作中之裝置除諸圖中所描繪之定向之外的不同定向。舉例而言，若將諸圖中之裝置顛倒，則被描述為"在其他元件或特徵之下"或"在其他元件或特徵下方"的元件將接著被定向為"在其他元件或特徵之上"。因此，舉例而言，術語"在...之下"可涵蓋為"在...之上"以及"在...之下"的定向。可另外定向該裝置(旋轉90度或以其他定向檢視或參考)且應相應地解釋本文中所使用之空間相對描述符。
本文中參看橫截面說明而描述實例實施例，該等橫截面說明為理想化實施例(及中間結構)之示意性說明。因而，可期待由(例如)製造技術及/或容限導致的說明之形狀的變化。因此，不應將實例實施例解釋為受限於本文中所說明之區域之特定形狀，而是可包括由(例如)製造導致之形狀 偏差。舉例而言，被說明為矩形之植入區域可具有圓形或彎曲特徵及/或在其邊緣處具有一梯度(例如，植入濃度之梯度)而非自植入區域突然變化至非植入區域。類似地，由植入形成之內埋區域可在該內埋區域與可藉以發生植入之表面之間的區域中產生某種植入。因此，諸圖中所說明之區域性質上為示意性區域且其形狀未必說明一裝置之一區域的實際形狀且並不限制範疇。
亦應注意，在一些替代性實施中，可不以諸圖中所述之次序發生所述之功能/動作。舉例而言，連續展示之兩張圖可實際上取決於所涉及之功能性/動作而大體上同時執行或可有時以相反次序執行。
除非另外界定，否則本文中所使用之所有術語(包括技術及科學術語)皆具有與由一般熟習實例實施例所屬之技術者通常理解之意義相同的意義。應進一步理解，應將術語(諸如，通常使用之字典中所界定之術語)解釋為具有與其在相關技術之內容中的意義一致的意義且將不以理想化或過度正式之形式來解釋，除非本文中明確如此界定。
為較具體地描述實例實施例，將參看隨附圖式來詳細地描述各種態樣。然而，本發明並不限於所描述之實例實施例。
實例實施例係關於一種半導體記憶體裝置及一種製造該裝置之方法。其他實例實施例係關於一種相變化記憶體裝置及一種製造該裝置之方法。
圖2係根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的等效電路圖。
參看圖2，相變化記憶體裝置可包括第一字線WL1、第二字線WL2、第三字線WL3、第一位元線BL1、第二位元線BL2、第三位元線BL3及複數個相變化圖案RL 及RH 。第一字線WL1、第二字線WL2及第三字線WL3可被安置(或形成)成在一行(或垂直)方向上彼此平行。第一位元線BL1、第二位元線BL2及第三位元線BL3可被安置(或形成)成在一列(或水平)方向上彼此平行。相變化圖案RL 及RH 可包括第一轉變體積或第二轉變體積。
該等轉變體積可安置(或形成)於不同水平面處。第二轉變體積可安置(或形成)於高於第一轉變體積之水平面處。可將相變化圖案RL 及RH 劃分為具有第一轉變體積之低相變化圖案RL 及具有第二轉變體積之高相變化圖案RH 。
位元線BL1、BL2及BL3可與字線WL1、WL2及WL3相交。相變化圖案RL 及RH 可安置(或形成)於位元線BL1、BL2及BL3與字線WL1、WL2及WL3之相交處。舉例而言，低相變化圖案RL 可形成於第一位元線BL1與第一字線WL1之相交處。高相變化圖案RH 可形成於第一位元線BL1與第二字線WL2之相交處。低相變化圖案RL 可形成於第一位元線BL1與第三字線WL3之相交處。
高相變化圖案RH 可安置(或形成)於第二位元線BL2與第一字線WL1之相交處。低相變化圖案RL 可安置(或形成)於 第二位元線BL2與第二字線WL2之相交處。高相變化圖案RH 可安置(或形成)於第二位元線BL2與第三字線WL3之相交處。
低相變化圖案RL 可安置(或形成)於第三位元線BL3與第一字線WL1之相交處。高相變化圖案RH 可安置(或形成)於第三位元線BL3與第二字線WL2之相交處。低相變化圖案RL 可安置(或形成)於第三位元線BL3與第三字線WL3之相交處。
圖3係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的俯視圖的圖式。舉例而言，圖3可為圖2之單元陣列區域之一部分的俯視圖。
圖4係說明根據實例實施例之相變化記憶體裝置沿圖3之線I-I'所截取之橫截面圖的圖式。
參看圖3及圖4，根據實例實施例之相變化記憶體裝置可包括提供於基板51上之字線WL1 55、字線WL2 56、字線WL3、位元線BL1 87、位元線BL2及位元線BL3。基板51可為半導體基板(例如，矽基圓)。
可在基板51上提供一下絕緣層53。該下絕緣層53可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。第一字線WL1 55及第二字線WL2 56可彼此平行而安置(或形成)於下絕緣層53中。下絕緣層53之上表面以及第一字線WL 55與第二字線WL2 56之上表面可暴露於同一平面上。第一字線WL1 55及第二字線WL2 56可為導電圖案 (例如，多晶矽圖案、互連或磊晶半導體圖案)。
可在字線WL1 55、字線WL2 56及下絕緣層53上提供一層間絕緣層57。該層間絕緣層57可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。層間絕緣層57可具有平坦化之上表面。
穿過層間絕緣層57之第一接觸孔61及第二接觸孔62可安置(或形成)於字線WL1 55及字線WL2 56上。第一接觸孔61及第二接觸孔62可彼此間隔開第一距離D1。第一電極71及第二電極72可分別安置(或形成)於接觸孔61及62中。第一電極71及第二電極72可分別與第一字線WL1 55及第二字線WL2 56接觸。第一電極71及第二電極72可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
為清晰起見，第一電極71及第二電極72中之每一者將在下文中被稱作第一下電極71及第二下電極72。
第一下電極71可包括第一表面S1。第一下電極71可形成於第一接觸孔61中。第二下電極72可包括第二表面S2。第二下電極72可形成於第二接觸孔62中。第一表面S1及第二 表面S2可安置(或形成)於彼此不同之水平面處。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。
可在第一下電極71上提供一填充第一接觸孔61的第一相變化圖案RL 77。可在第二下電極72上提供一填充第二接觸孔62的第二相變化圖案RH 78。第一相變化圖案RL 77可與第一表面S1接觸。第二相變化圖案RH 78可與第二表面S2接觸。第一相變化圖案RL 77可由選自由以下各物組成之群的兩種或兩種以上之化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。第二相變化圖案RH 78可由選自由以下各物組成之群的兩種或兩種以上之化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。
第一相變化圖案RL 77及第二相變化圖案RH 78之上表面可暴露於同一平面上。層間絕緣層57、第一相變化圖案RL 77及第二相變化圖案RH 78可暴露於同一平面上。
第三電極81及第四電極82可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
為清晰起見，第三電極81及第四電極82將在下文中被分 別稱作第一上電極81及第二上電極82。
第一上電極81可與第一相變化圖案RL 77接觸。第二上電極82可與第二相變化圖案RH 78接觸。第一上電極81可經由第一相變化圖案RL 77及第一下電極71而電連接至第一字線55。第二上電極82可經由第二相變化圖案RH 78及第二下電極72而電連接至第二字線56。
間隔物63可安置(或形成)於接觸孔61及62之內壁上。間隔物63可由絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)形成。可將間隔物63插入於相變化圖案RL 77及RH 78與層間絕緣層57之間。可將間隔物63插入於下電極71及72與層間絕緣層57之間。
可在層間絕緣層57以及上電極81及82上形成一上絕緣層85。上電極81及82之上表面可暴露於上絕緣層85上。上絕緣層85可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。彼此平行之位元線BL1 87、BL2及BL3可安置(或形成)於上絕緣層85上。位元線BL1 87、BL2及BL3可由導電材料層形成。舉例而言，第一位元線BL1 87可與第一上電極81及第二上電極82接觸(或接觸第一上電極81及第二上電極82)。
可將一程式電流施加至第一位元線BL1 87及第一字線WL1 55以將第一轉變體積91(其為第一相變化圖案RL 77之一部分)轉換為非晶狀態或結晶狀態。可將一程式電流施加至第一位元線BL1 87及第二字線WL2 56以將第二轉變 體積92(其為第二相變化圖案RH 78之一部分)轉換為非晶狀態或結晶狀態。
第一轉變體積91可被安置(或形成)成鄰近於第一表面S1。第二轉變體積92可被安置(或形成)成鄰近於第二表面S2。第二表面S2可被安置(或形成)成與第一表面S1間隔開第二距離D2。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。第二距離D2可相對大於第一距離D1。第一表面S1與第二表面S2之間的距離可大體上大於第一表面S1與第二下電極72之間的距離。
第二轉變體積92可形成於高於第一轉變體積91之水平面處。第一相變化圖案RL 77可對應於圖2之低相變化圖案RL 。第二相變化圖案RH 78可對應於圖2之高相變化圖案RH 。
與習知技術相比，在第一表面S1與第一相變化圖案RL 77之間的界面處產生且經由層間絕緣層57而轉移至第二相變化圖案RH 78的熱可大體上較低。與習知技術相比，在第二表面S2與第二相變化圖案RH 78之間的界面處產生且經由層間絕緣層57而轉移至第一相變化圖案RL 77的熱可大體上較低。相變化圖案RL 77與RH 78之間的熱干擾效應可降低。
圖5係說明根據實例實施例之相變化記憶體裝置(其中作出變化)之橫截面圖的圖式。
參看圖5，可省略參看圖4而描述之上絕緣層85以及第一 上電極81及第二上電極82。第一位元線BL1 87可安置(或形成)於層間絕緣層57上。第一位元線BL1 87可與第一相變化圖案RL 77及第二相變化圖案RH 78接觸。
圖6係根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的等效電路圖。圖7係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的橫截面圖的圖式。圖7可表示圖6之單元陣列區域之一部分的橫截面圖。
參看圖6，相變化記憶體裝置可包括在一列(或水平)方向上彼此平行之第一字線WL1及第二字線WL2、在一行(或垂直)方向上彼此平行之第一位元線BL1及第二位元線BL2以及複數個相變化圖案RL 及RH 。該等相變化圖案RL 及RH 中之每一者可電連接至位元線BL1及BL2中之一者。切換裝置可安置(或形成)於相變化圖案RL 及RH 與字線WL1及WL2之間。該等切換裝置可為串聯連接至相變化圖案RL 及RH 的二極體DD1及DD2。該等二極體DD1及DD2中之每一者之一端子可電連接至字線WL1及WL2中之一者。該等切換裝置可為金氧半導體(MOS)電晶體。
相變化圖案RL 及RH 可包括第一轉變體積或第二轉變體積。該等轉變體積可安置(或形成)於彼此不同之水平面處。第二轉變體積可安置(或形成)於高於第一轉變體積之水平面處。可將相變化圖案RL 及RH 劃分為具有第一轉變體積之低相變化圖案RL 及具有第二轉變體積之高相變化圖案 RH 。
位元線BL1及BL2可經安置(或形成)以與字線WL1及WL2相交。相變化圖案RL 及RH 可安置(或形成)於位元線BL1及BL2與字線WL1及WL2之相交處。低相變化圖案RL 可安置(或形成)於第一位元線BL1與第一字線WL1之相交處。高相變化圖案RH 可安置(或形成)於第一位元線BL1與第二字線WL2之相交處。
高相變化圖案RH 可安置(或形成)於第二位元線BL2與第一字線WL1之相交處。低相變化圖案RL 可安置(或形成)於第二位元線BL2與第二字線WL2之相交處。
參看圖6及圖7，根據實例實施例之相變化記憶體裝置可包括提供於基板51上的字線WL1字線155、字線WL2 156、位元線BL1 87及位元線BL2。
界定彼此平行之線型活性區域的隔離層152可安置(或形成)於基板51中。該隔離層152可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。第一字線WL1 155及第二字線WL2 156可彼此平行而安置(或形成)於活性區域中。字線WL1 155及字線WL2 156可為半導體圖案，其中雜質植入於該半導體圖案中。
可在具有字線WL1 155及字線WL2 156之基板51上提供一下絕緣層153。該下絕緣層153可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。第一二極體DD1及第二二極體DD2可在下絕緣層153中彼此間隔開。
第一二極體DD1可包括第一下半導體圖案161及第一上半導體圖案162。第一下半導體圖案161可為n型或p型半導體層。第一上半導體圖案162可為不同於第一下半導體圖案161之導電類型的半導體層。若第一下半導體圖案161係n型半導體層，則第一上半導體圖案162可為p型半導體層。
可將第一下半導體圖案161及第一上半導體圖案162連續堆疊於第一字線WL1 155之所要區域上。第一下半導體圖案161可與第一字線WL1 155接觸。第一二極體電極167可安置(或形成)於第一上半導體圖案162上。第一二極體電極167可為導電層(例如，金屬層或金屬矽化物層)。可省略第一二極體電極167。
第二二極體DD2可包括連續堆疊之第二下半導體圖案165及第二上半導體圖案166。第二下半導體圖案165可與第二字線WL2 156接觸。第二二極體電極169可安置(或形成)於第二上半導體圖案166上。第二二極體電極169可為導電層(例如，金屬層或金屬矽化物層)。可省略第二二極體電極169。
下絕緣層153以及二極體電極167及169之上表面可暴露於同一平面上。
可在下絕緣層153上提供一層間絕緣層57。穿過層間絕緣層57之第一接觸孔61及第二接觸孔62可分別安置(或形成)於二極體電極167及169上。第一接觸孔61及第二接觸 孔62可彼此間隔開第一距離D1。第一電極71及第二電極72可分別安置(或形成)於第一接觸孔61及第二接觸孔62中。第一電極71及第二電極72可分別與二極體電極167及169接觸。第一電極71及第二電極72可由IV-VI族金屬層、矽(Si)層、半導體碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
為清晰起見，第一電極71及第二電極72將在下文中分別被稱作第一下電極71及第二下電極72。
第一下電極71可包括一位於第一接觸孔61中之第一表面S1。第二下電極72可包括一位於第二接觸孔62中之第二表面S2。第一表面S1及第二表面S2可安置(或形成)於彼此不同之水平面處。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。
可在第一下電極71上提供一填充第一接觸孔61之第一相變化圖案RL 77。可在第二下電極72上提供一填充第二接觸孔62之第二相變化圖案RH 78。第一相變化圖案RL 77可與第一表面S1接觸。第二相變化圖案RH 78可與第二表面S2接觸。第一相變化圖案RL 77及第二相變化圖案RH 78可由選自由以下各物組成之群的兩種或兩種以上之化合物形 成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。
第一相變化圖案RL 77及第二相變化圖案RH 78之上表面可暴露於同一平面上。層間絕緣層57、第一相變化圖案RL 77及第二相變化圖案RH 78可暴露於同一平面上。
第三電極81及第四電極82可安置(或形成)於層間絕緣層57上。為清晰起見，第三電極81及第四電極82將在下文中分別被稱作第一上電極81及第二上電極82。
第一上電極81可與第一相變化圖案RL 77接觸。第二上電極82可與第二相變化圖案RH 78接觸。第一上電極81可經由第一相變化圖案RL 77及第一下電極71而電連接至第一字線155。第二上電極82可經由第二相變化圖案RH 78及第二下電極72而電連接至第二字線156。
間隔物63可安置(或形成)於接觸孔61及62之內壁上。可將間隔物63插入(或形成)於相變化圖案RL 77及RH 78與層間絕緣層57之間。可將間隔物63插入(或形成)於下電極71及72與層間絕緣層57之間。
可在層間絕緣層57以及上電極81及82上形成一上絕緣層85。上電極81及82之上表面可暴露於上絕緣層85上。彼此平行之位元線BL1 87及BL2可安置(或形成)於上絕緣層85上。第一位元線BL1 87可與第一上電極81及第二上電極82接觸。
如參看圖5所描述，可省略上絕緣層85以及第一上電極 81及第二上電極82。位元線BL1 87可安置(或形成)於層間絕緣層57上。第一位元線BL1 87可與第一相變化圖案RL 77及第二相變化圖案RH 78接觸。
如參看圖4所描述，第二表面S2可與第一表面S1間隔開第二距離D2。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。第二距離D2可大體上大於第一距離D1。相變化圖案RL 77與RH 78之間的熱干擾效應可降低。
圖8係根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的等效電路圖。圖9係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的橫截面圖的圖式。圖9可表示圖8之單元陣列區域之一部分的橫截面圖。
參看圖8，相變化記憶體裝置可包括在一列(或水平)方向上彼此平行之第一字線WL1及第二字線WL2、在一行(或垂直)方向上彼此平行之第一位元線BL1及第二位元線BL2以及複數個相變化圖案RL 及RH 。相變化圖案RL 及RH 中之每一者可電連接至位元線BL1及BL2中之一者。切換裝置可安置(或形成)於相變化圖案RL 及RH 與字線WL1及WL2之間。該等切換裝置可為串聯連接至相變化圖案RL 及RH 之電晶體Ta。該等電晶體Ta中之每一者之一端子可電連接至字線WL1及WL2中之一者。
相變化圖案RL 及RH 可包括第一轉變體積或第二轉變體積。該等轉變體積可安置(或形成)於彼此不同之水平面 處。第二轉變體積可安置(或形成)於高於第一轉變體積之水平面處。可將相變化圖案RL 及RH 劃分為具有第一轉變體積之低相變化圖案RL 及具有第二轉變體積之高相變化圖案RH 。
位元線BL1及BL2可經安置(或形成)以與字線WL1及WL2相交。相變化圖案RL 及RH 可安置(或形成)於位元線BL1及BL2與字線WL1及WL2之相交處。低相變化圖案RL 可安置(或形成)於第一位元線BL1與第一字線WL1之相交處。高相變化圖案RH 可安置(或形成)於第一位元線BL1與第二字線WL2之相交處。
高相變化圖案RH 可安置(或形成)於第二位元線BL2與第一字線WL1之相交處。低相變化圖案RL 可安置(或形成)於第二位元線BL2與第二字線WL2之相交處。
參看圖8及圖9，根據實例實施例之相變化記憶體裝置可包括提供於基板51上的字線WL1 237及WL2 238以及位元線BL1 87及BL2。
一界定活性區域之隔離層252可安置(或形成)於基板51中。該隔離層252可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。第一字線WL1 237及第二字線WL2 238可被安置(或形成)成彼此平行。字線WL1 237及WL2 238可為導電層(例如，多晶矽層、金屬層、金屬矽化物層或其組合)。
第一源極/汲極區域233、第二源極/汲極區域234及第三 源極/汲極區域235可安置(或形成)於被安置於字線WL1 237及WL2 238之兩側的活性區域中。第二源極/汲極區域234可安置於字線WL1 237與WL2 238之間。
可在包括字線WL1 237及WL2 238之基板51上形成一下絕緣層253。該下絕緣層253可為一絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。第一插塞241、第二插塞242及第三插塞244可安置於下絕緣層253中以彼此間隔開。第一插塞241可與第一源極/汲極區域233接觸。第二插塞242可與第三源極/汲極區域235接觸。第三插塞244可與第二源極/汲極區域234接觸。
第一襯墊247可安置(或形成)於第一插塞241上。第二襯墊248可安置(或形成)於第二插塞242上。下絕緣層253以及襯墊247及248之上表面可暴露於同一平面上。第三插塞244可與一安置於下絕緣層253中之共同互連件245接觸。插塞241、插塞242、插塞244、共同互連件245、襯墊247及襯墊248可為導電層(例如，多晶矽層、金屬層、金屬矽化物層或其組合)。可省略襯墊247及248。
可在下絕緣層253上提供一層間絕緣層57。穿過層間絕緣層57之第一接觸孔61及第二接觸孔62可分別安置(或形成)於襯墊247及248上。第一接觸孔61及第二接觸孔62可彼此間隔開第一距離D1。第一電極71及第二電極72可分別安置(或形成)於接觸孔61及62中。第一電極71及第二電極72可分別與第一襯墊247及第二襯墊248接觸。第一電極71 及第二電極72可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
為清晰起見，第一電極71及第二電極72中之每一者將在下文中被稱作第一下電極71及第二下電極72。
第一下電極71可包括一位於第一接觸孔61中之第一表面S1。第二下電極72可包括一位於第二接觸孔62中之第二表面S2。第一表面S1及第二表面S2可安置(或形成)於彼此不同之水平面處。第二表面S2可安置於高於第一表面S1之水平面處。
可在第一下電極71上提供一填充第一接觸孔61之第一相變化圖案RL 77。可在第二下電極72上提供一填充第二接觸孔62之第二相變化圖案RH 78。第一相變化圖案RL 77可與第一表面S1接觸。第二相變化圖案RH 78可與第二表面S2接觸。第一相變化圖案RL 77及第二相變化圖案RH 78可由選自由以下各物組成之群的兩種或兩種以上之化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。
第一相變化圖案RL 77及第二相變化圖案RH 78之上表面 可暴露於同一平面上。層間絕緣層57、第一相變化圖案RL 77及第二相變化圖案RH 78可暴露於同一平面上。
第三電極81及第四電極82可安置於層間絕緣層57上。為清晰起見，第三電極81及第四電極82將分別被稱作第一上電極81及第二上電極82。
第一上電極81可與第一相變化圖案RL 77接觸。第二上電極82可與第二相變化圖案RH 78接觸。
間隔物63可安置(或形成)於接觸孔61及62之內壁上。可將間隔物63插入於相變化圖案RL 77及RH 78與層間絕緣層57之間。可將間隔物63插入於下電極71及72與層間絕緣層57之間。
可在層間絕緣層57以及上電極81及82上形成一上絕緣層85。上電極81及82之上表面可暴露於上絕緣層85上。彼此平行之位元線BL1 87及BL2可安置(或形成)於上絕緣層85上。第一位元線BL1 87可與第一上電極81及第二上電極82接觸。
如參看圖5所描述，可省略上絕緣層85以及第一上電極81及第二上電極82。第一位元線BL1 87可安置(或形成)於層間絕緣層57上。第一位元線BL1 87可與第一相變化圖案RL 77及第二相變化圖案RH 78接觸。
可用板電極(未圖示)來代替位元線BL1 87及BL2。共同互連件245可充當位元線。
如參看圖4所描述，第二表面S2可被安置(或形成)成與 第一表面S1間隔開第二距離D2。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。第二距離D2可相對大於第一距離D1。相變化圖案RL 77與RH 78之間的熱干擾效應可降低。
圖10至圖17係說明根據實例實施例之一種製造相變化記憶體裝置之方法沿圖3之線I-I'所截取之橫截面圖的圖式。
參看圖3及圖10，可在基板51上形成一下絕緣層53。該基板51可為半導體基板(例如，矽晶圓)。下絕緣層53可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。
彼此平行之第一字線WL1 55及WL2 56可安置(或形成)於下絕緣層53中。下絕緣層53之上表面以及第一字線WL1 55及第二字線WL2 56之上表面可暴露於同一平面上。第一字線WL1 55及第二字線WL2 56可為導電圖案(例如，多晶矽圖案、互連或磊晶半導體圖案)。
參看圖3及圖11，可在字線WL1 55及WL2 56以及下絕緣層53上提供一層間絕緣層57。該層間絕緣層57可為絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)。可平坦化層間絕緣層57之上表面。
可在字線WL1 55及WL2 56上形成穿過層間絕緣層57之第一接觸孔61及第二接觸孔62。第一接觸孔61及第二接觸孔62可彼此間隔開第一距離D1。字線WL1 55及WL2 56之上表面可暴露於接觸孔61及62中。
可在接觸孔61及62之內壁上形成間隔物63。該等間隔物63可由絕緣層(例如，氧化矽層、氮化矽層、氮氧化矽層或其組合)形成。
參看圖3及圖12，可形成一填充接觸孔61及62且覆蓋基板51之下電極層65。
下電極65可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
參看圖3及圖13，可平坦化下電極層65以在接觸孔61及62中分別形成第一初步電極67及第二初步電極68。
可將採用(或使用)層間絕緣層57來作為終止層的化學機械研磨(CMP)製程應用於平坦化。可藉由回蝕製程來形成初步電極67及68。
參看圖3及圖14，可在第二初步電極68上形成一犧牲電極65A。該犧牲電極65A可由與第二初步電極68之材料層相同之材料層形成。犧牲電極65A可由不同於第二初步電極68之材料層之材料層形成。犧牲電極65A可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
參看圖3及圖15，可藉由回蝕第一初步電極67而在第一接觸孔61中形成一具有第一表面S1之第一下電極71。同時，可藉由回蝕犧牲電極65A及第二初步電極68而在第二接觸孔62中形成一具有第二表面S2之第二下電極72。第二表面S2可形成於高於第一表面S1之水平面處。第一下電極71及第二下電極72可分別與第一字線WL1 55及第二字線WL2 56接觸。
第一接觸孔61及第二接觸孔62可彼此間隔開第一距離D1。第二表面S2可與第一表面S1間隔開第二距離D2。第二距離D2可相對大於第一距離D1。
可在下電極71及72上形成一填充接觸孔61及62之剩餘部分且覆蓋基板51的相變化材料層75。該相變化材料層75可由選自由以下各物組成之群的兩種或兩種以上之化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。相變化材料層75可與第一表面S1及第二表面S2接觸。
參看圖3及圖16，可平坦化相變化材料層75以形成填充第一接觸孔61之第一相變化圖案RL 77及填充第二接觸孔 62之第二相變化圖案RH 78。
可將採用(或使用)層間絕緣層57作為終止層的化學機械研磨(CMP)製程應用於平坦化。可藉由回蝕製程來形成第一相變化圖案RL 77及第二相變化圖案RH 78。層間絕緣層57、第一相變化圖案RL 77及第二相變化圖案RH 78之上表面可暴露於同一平面上。
可在層間絕緣層57上形成一上電極層79。該上電極層79可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
參看圖3及圖17，可圖案化上電極層79以形成第一上電極81及第二上電極82。
第一上電極81可與第一相變化圖案RL 77接觸。第二上電極82可與第二相變化圖案RH 78接觸。第一上電極81可經由相變化圖案RL 77及第一下電極71而電連接至第一字線55。第二上電極82可經由第二相變化圖案RH 78及第二下電極72而電連接至第二字線56。
可在層間絕緣層57上形成一上絕緣層85。可暴露上電極81及82之上表面。上絕緣層85可為一絕緣層(例如，氧化 矽層、氮化矽層、氮氧化矽層或其組合)。
可在上絕緣層85上形成一與上電極81及82接觸之位元線BL1 87。該位元線BL1 87可由一導電材料層形成。
如參看圖5所描述，可省略形成上絕緣層85以及第一上電極81及第二上電極82。可在層間絕緣層57上形成第一位元線BL1 87。第一位元線BL1 87可與第一相變化圖案RL 77及第二相變化圖案RH 78接觸。
圖18至圖20係說明根據實例實施例之另一種製造相變化記憶體裝置之方法沿圖3之線I-I'所截取之橫截面圖的圖式。
參看圖3及圖18，如參看圖10至圖13所描述，可在基板51上形成下絕緣層53、第一字線WL1 55及第二字線WL2 56、層間絕緣層57、第一接觸孔61及第二接觸孔62、間隔物63以及第一初步電極67及第二初步電極68。層間絕緣層57以及初步電極67及68之上表面可暴露於同一平面上。
可在層間絕緣層57上形成一形成於第二初步電極68上的犧牲圖案94。該犧牲圖案94可為光阻圖案或硬式光罩圖案。該硬式光罩圖案可由氮化矽層、氮氧化矽層、氧化矽層或其組合形成。
參看圖3及圖19，可將犧牲圖案94用作一蝕刻光罩來蝕刻第一初步電極67以形成一凹陷之初步電極67'。犧牲圖案94可在蝕刻第一初步電極67期間保護第二初步電極68不受損害。凹陷之初步電極67'可保持於低於第二初步電極68之 上表面之水平面處。
參看圖3及圖20，可移除犧牲圖案94以暴露第二初步電極68。
可蝕刻凹陷之初步電極67'及第二初步電極68以形成第一下電極71及第二下電極72。可使用回蝕製程來蝕刻凹陷之初步電極67'及第二初步電極68。第一下電極71可被形成為在第一接觸孔61中具有第一表面S1。可形成第二下電極72以在第二接觸孔62中具有第二表面S2。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。第一下電極71及第二下電極72可分別與第一字線WL1 55及第二字線WL2 56接觸。
可在下電極71及72上形成填充接觸孔61及62之剩餘部分的第一相變化圖案RL 77及第二相變化圖案RH 78。相變化圖案RL 77及RH 78可由選自由以下各物組成之群的兩種或兩種以上之化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。第一相變化圖案RL 77及第二相變化圖案RH 78可分別與第一表面S1及第二表面S2接觸。層間絕緣層57以及相變化圖案RL 77及RH 78之上表面可暴露於同一平面上。
如參看圖16及圖17所描述，可形成第一上電極81、第二上電極82、上絕緣層85及第一位元線BL1 87。
在其他實例實施例中，如參看圖5所描述，可省略形成上絕緣層85以及第一上電極81及第二上電極82。可在層間 絕緣層57上形成第一位元線BL1 87。第一位元線BL1 87可與第一相變化圖案RL 77及第二相變化圖案RH 78接觸。
圖21及圖22係說明根據實例實施例之一種製造相變化記憶體裝置之方法沿圖3之線I-I'所截取之橫截面圖的圖式。
參看圖3及圖21，如參看圖10至圖12所描述，可在基板51上形成下絕緣層53、第一字線WL1 55及第二字線WL2 56、層間絕緣層57、第一接觸孔61及第二接觸孔62、間隔物63及下電極層65。
下電極層65可由IV-VI族金屬層、矽(Si)層、導電碳族元素層、銅(Cu)層及其組合形成。
IV-VI族金屬層可由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
可在下電極層65上形成一覆蓋(或遍及)第二接觸孔62且暴露第一接觸孔61的光罩圖案96。該光罩圖案96可為光阻圖案或光罩圖案。硬式光罩圖案可由氮化矽層、氮氧化矽層、氧化矽層或其組合形成。
可將光罩圖案96用作蝕刻光罩來蝕刻下電極層65以在第一接觸孔61中形成一凹陷之初步電極67'。經圖案化之下電極層65P可在形成凹陷之初步電極67'期間保持位於光罩圖案96之下。經圖案化之下電極層65P可填充第二接觸孔 62。
參看圖3及圖22，可移除光罩圖案96以暴露經圖案化之下電極層65P。凹陷之初步電極67'可保持於低於經圖案化之下電極層65P之上表面的水平面處。
可蝕刻凹陷之初步電極67'及經圖案化之下電極層65P以形成第一下電極71及第二下電極72。可使用回蝕製程來蝕刻凹陷之初步電極67'及經圖案化之下電極層65P。可形成第一下電極71以在第一接觸孔61中具有第一表面S1。第二下電極72可被形成為在第二接觸孔62中具有第二表面S2。第二表面S2可安置(或形成)於高於第一表面S1之水平面處。第一下電極71及第二下電極72可分別與第一字線WL1 55及第二字線WL2 56接觸。
可在下電極71及72上形成填充接觸孔61及62之剩餘部分的第一相變化圖案RL 77及第二相變化圖案RH 78。相變化圖案RL 77及RH 78可由選自由以下各物組成之群的兩種或兩種以上之化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。第一相變化圖案RL 77及第二相變化圖案RH 78可分別與第一表面S1及第二表面S2接觸。層間絕緣層57以及相變化圖案RL 77及RH 78之上表面可暴露於同一平面上。
第一上電極81及第二上電極82、上絕緣層85以及第一位元線BL1 87可由與參看圖16及圖17所描述之方法相同的方法形成。
在其他實例實施例中，如參看圖5所描述，可省略形成上絕緣層85以及第一上電極81及第二上電極82。可在層間絕緣層57上形成第一位元線BL1 87。第一位元線BL1 87可與第一相變化圖案RL 77及第二相變化圖案RH 78接觸。
如上文所描述，在一基板上提供一具有第一表面之第一電極及一具有第二表面之第二電極，該第二表面安置(形成)於一不同於第一表面之水平面處。可形成一與第一表面接觸之第一相變化圖案。可形成一與第二表面接觸之第二相變化圖案。第二表面可安置(或形成)於高於第一表面之水平面處。與習知技術相比，在第一表面與第一相變化圖案之間的界面處產生之熱藉以轉移至第二相變化圖案的路徑可大體上較大。相變化圖案之間的熱干擾效應可降低。
以上內容係說明實例實施例且將不被解釋為限制實例實施例。儘管已描述少許實例實施例，但熟習此項技術者將容易瞭解，在不顯著脫離本發明之新穎教示及優勢之情況下，在實例實施例中許多修改係可能的。因此，所有此等修改皆意欲被包括於如申請專利範圍中所界定的本發明之範疇內。在申請專利範圍中，手段附加功能條款意欲涵蓋執行所述功能時本文中所描述之結構，且其不僅涵蓋結構均等物而且亦涵蓋均等結構。因此，應理解，以上內容係說明本發明且將不被解釋為受限於所揭示之特定實施例，且對所揭示之實施例之修改以及其他實施例皆意欲包括於 隨附申請專利範圍之範疇內。本發明由以下申請專利範圍來界定，其中申請專利範圍之均等物將被包括於其中。
11‧‧‧半導體基板
12‧‧‧下絕緣層
13‧‧‧字線
15‧‧‧上絕緣層
17A‧‧‧第一下電極
17B‧‧‧第二下電極
18A‧‧‧第一相變化圖案
18B‧‧‧第二相變化圖案
19A‧‧‧第一上電極
19B‧‧‧第二上電極
20A‧‧‧第一轉變體積
20B‧‧‧第二轉變體積
51‧‧‧基板
53‧‧‧下絕緣層
55‧‧‧第一字線WL1
56‧‧‧第二字線WL2
57‧‧‧層間絕緣層
61‧‧‧第一接觸孔
62‧‧‧第二接觸孔
63‧‧‧間隔物
65‧‧‧下電極層
65A‧‧‧犧牲電極
65P‧‧‧經圖案化之下電極層
67‧‧‧第一初步電極
67'‧‧‧凹陷之初步電極
68‧‧‧第二初步電極
71‧‧‧第一下電極
72‧‧‧第二下電極
75‧‧‧相變化材料層
77‧‧‧第一相變化圖案RL
78‧‧‧第二相變化圖案RH
79‧‧‧上電極層
81‧‧‧第一上電極
82‧‧‧第二上電極
85‧‧‧上絕緣層
87‧‧‧位元線BL1
91‧‧‧第一轉變體積
92‧‧‧第二轉變體積
94‧‧‧犧牲圖案
96‧‧‧光罩圖案
152‧‧‧隔離層
153‧‧‧下絕緣層
155‧‧‧字線WL1
156‧‧‧字線WL2
161‧‧‧第一下半導體圖案
162‧‧‧第一上半導體圖案
165‧‧‧第二下半導體圖案
166‧‧‧第二上半導體圖案
167‧‧‧二極體電極
169‧‧‧二極體電極
233‧‧‧第一源極/汲極區域
234‧‧‧第二源極/汲極區域
235‧‧‧第三源極/汲極區域
237‧‧‧字線WL1
238‧‧‧字線WL2
241‧‧‧第一插塞
242‧‧‧第二插塞
244‧‧‧第三插塞
245‧‧‧共同互連件
247‧‧‧襯墊
248‧‧‧襯墊
252‧‧‧隔離層
253‧‧‧下絕緣層
BL1‧‧‧第一位元線
BL2‧‧‧第二位元線
BL3‧‧‧第三位元線
D1‧‧‧第一距離
D2‧‧‧第二距離
DD1‧‧‧第一二極體
DD2‧‧‧第二二極體
RL ‧‧‧第一相變化圖案
RH ‧‧‧第二相變化圖案
S1‧‧‧第一表面
S2‧‧‧第二表面
Ta‧‧‧電晶體
WL1‧‧‧第一字線
WL2‧‧‧第二字線
WL3‧‧‧第三字線
圖1係說明習知相變化記憶體裝置之部分橫截面圖的圖式；圖2係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的等效電路圖；圖3係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的俯視圖的圖式；圖4係說明根據實例實施例之相變化記憶體裝置沿圖3之線I-I'所截取的橫截面圖的圖式；圖5係說明根據實例實施例之相變化記憶體裝置(其中作出變化)之橫截面圖的圖式；圖6係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的等效電路圖；圖7係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的橫截面圖的圖式；圖8係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的等效電路圖；圖9係說明根據實例實施例之相變化記憶體裝置的單元陣列區域之一部分的橫截面圖的圖式；圖10至圖17係說明根據實例實施例之一種製造相變化記憶體裝置之方法沿圖3之線I-I'所截取之橫截面圖的圖式； 圖18至圖20係說明根據實例實施例之另一種製造相變化記憶體裝置之方法沿圖3之線I-I'所截取之橫截面圖的圖式；及圖21及圖22係說明根據實例實施例之又一種製造相變化記憶體裝置之方法沿圖3之線I-I'所截取之橫截面圖的圖式。
51‧‧‧基板
53‧‧‧下絕緣層
55‧‧‧第一字線WL1
56‧‧‧第二字線WL2
57‧‧‧層間絕緣層
61‧‧‧第一接觸孔
62‧‧‧第二接觸孔
63‧‧‧間隔物
71‧‧‧第一下電極
72‧‧‧第二下電極
77‧‧‧第一相變化圖案RL
78‧‧‧第二相變化圖案RH
81‧‧‧第一上電極
82‧‧‧第二上電極
85‧‧‧上絕緣層
87‧‧‧位元線BL1
91‧‧‧第一轉變體積
92‧‧‧第二轉變體積
D1‧‧‧第一距離
D2‧‧‧第二距離
S1‧‧‧第一表面
S2‧‧‧第二表面

Claims (22)

  1. 一種相變化記憶體裝置，其包含：一位於一基板上且具有一第一表面之第一電極；一具有一第二表面之第二電極，該第二表面位於一不同於該第一表面之水平面處，其中該第二電極與該第一電極間隔開；一與該第一表面接觸之第一相變化圖案；及一與該第二表面接觸之第二相變化圖案，其中該第一相變化圖案及該第二相變化圖案之上表面位於一同一平面上。
  2. 如請求項1之裝置，其進一步包含一位於該基板上且具有第一接觸孔及第二接觸孔之層間絕緣層，其中該第一表面及該第一相變化圖案位於該第一接觸孔中且該第二表面及該第二相變化圖案位於該第二接觸孔中。
  3. 如請求項2之裝置，其進一步包含插入於該第一相變化圖案及該第二相變化圖案與該層間絕緣層之間的間隔物。
  4. 如請求項2之裝置，其中該第二表面位於一高於該第一表面之水平面處。
  5. 如請求項1之裝置，其進一步包含：分別電連接至該第一電極及該第二電極之字線；及一電連接至該第一相變化圖案及該第二相變化圖案之位元線。
  6. 如請求項5之裝置，其進一步包含：一插入於該第一相變化圖案與該位元線之間的第三電極；及一插入於該第二相變化圖案與該位元線之間的第四電極。
  7. 如請求項1之裝置，其中該第一電極及該第二電極係由選自由以下各物組成之群的一者形成：一IV-VI族金屬層、一矽層、一導電碳族元素層、一Cu層及其組合。
  8. 如請求項7之裝置，其中該IV-VI族金屬層係由選自由以下各物組成之群的一者形成：Ti、TiSi、TiN、TiON、TiW、TiAlN、TiAlON、TiSiN、TiBN、W、WN、WON、WSiN、WBN、WCN、Ta、TaSi、TaN、TaON、TaAlN、TaSiN、TaCN、Mo、MoN、MoSiN、MoAlN、NbN、ZrSiN、ZrAlN及其組合。
  9. 如請求項1之裝置，其中該第一相變化圖案及該第二相變化圖案係由選自由以下各物組成之群的兩個或兩個以上化合物形成：Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O、C及其組合。
  10. 如請求項1之裝置，其中該第一表面與該第二表面之間的一距離大於該第一電極與該第二電極之間的一距離。
  11. 一種製造一相變化記憶體裝置之方法，其包含：在該基板上形成一層間絕緣層；在形成該第一電極及該第二電極之前，形成穿過該層間 絕緣層之第一接觸孔及第二接觸孔；形成一具有一第一表面之第一電極；形成一具有一第二表面之第二電極，該第二表面位於一不同於該第一表面之水平面處，其中該第二電極在一基板上與該第一電極間隔開；形成一與該第一電極之該第一表面接觸的第一相變化圖案；及形成一與該第二電極之該第二表面接觸的第二相變化圖案，其中該第一表面及該第一相變化圖案形成於該第一接觸孔中且該第二表面及該第二相變化圖案形成於該第二接觸孔中，其中形成該第一電極及該第二電極包括：形成一填充該第一接觸孔及該第二接觸孔之下電極層，其中該下電極係形成於該基板上；平坦化該下電極層；形成一填充該第一接觸孔之第一初步電極；形成一填充該第二接觸孔之第二初步電極；在該第二初步電極上形成一犧牲電極；及回蝕該第一初步電極、該犧牲電極及該第二初步電極。
  12. 如請求項11之方法，其進一步包含在該第一接觸孔及該第二接觸孔之側壁上形成間隔物。
  13. 如請求項11之方法，其中該第二表面形成於一高於該第一表面之水平面處。
  14. 如請求項11之方法，其中該第一相變化圖案及該第二相變化圖案之上表面係形成於一同一平面上。
  15. 如請求項11之方法，其中形成該第一相變化圖案及該第二相變化圖案包括：形成一填充該第一接觸孔及該第二接觸孔之相變化材料層，其中該相變化材料層係形成於該層間絕緣層上；平坦化該相變化材料層；及暴露該層間絕緣層。
  16. 如請求項11之方法，其中該犧牲電極係由一與該第二初步電極之材料層相同之材料層形成。
  17. 如請求項11之方法，其進一步包含：在該基板上形成電連接至該第一電極及該第二電極之字線；及形成一電連接至該第一相變化圖案及該第二相變化圖案之位元線。
  18. 如請求項17之方法，其進一步包含在該第一相變化圖案與該位元線之間形成一第三電極；及在該第二相變化圖案與該位元線之間形成一第四電極。
  19. 一種製造一相變化記憶體裝置之方法，其包含：在該基板上形成一層間絕緣層；在形成該第一電極及該第二電極之前，形成穿過該層間絕緣層之第一接觸孔及第二接觸孔； 形成一具有一第一表面之第一電極；形成一具有一第二表面之第二電極，該第二表面位於一不同於該第一表面之水平面處，其中該第二電極在一基板上與該第一電極間隔開；形成一與該第一電極之該第一表面接觸的第一相變化圖案；及形成一與該第二電極之該第二表面接觸的第二相變化圖案，其中該第一表面及該第一相變化圖案形成於該第一接觸孔中且該第二表面及該第二相變化圖案形成於該第二接觸孔中，其中形成該第一電極及該第二電極包括：形成一填充該第一接觸孔及該第二接觸孔之下電極層，其中該下電極層係形成於該基板上；平坦化該下電極層；形成一填充該第一接觸孔之第一初步電極；形成一填充該第二接觸孔之第二初步電極；在該第二初步電極上形成一犧牲圖案；藉由將該犧牲圖案用作一蝕刻光罩來蝕刻該第一初步電極而形成一凹陷之初步電極；移除該犧牲圖案；及回蝕該凹陷之初步電極及該第二初步電極。
  20. 如請求項19之方法，其中該犧牲圖案係由一光阻圖案或一硬式光罩圖案形成。
  21. 一種製造一相變化記憶體裝置之方法，其包含：在該基板上形成一層間絕緣層；在形成該第一電極及該第二電極之前，形成穿過該層間絕緣層之第一接觸孔及第二接觸孔；形成一具有一第一表面之第一電極；形成一具有一第二表面之第二電極，該第二表面位於一不同於該第一表面之水平面處，其中該第二電極在一基板上與該第一電極間隔開；形成一與該第一電極之該第一表面接觸的第一相變化圖案；及形成一與該第二電極之該第二表面接觸的第二相變化圖案，其中該第一表面及該第一相變化圖案形成於該第一接觸孔中且該第二表面及該第二相變化圖案形成於該第二接觸孔中，其中形成該第一電極及該第二電極包括：形成一填充該第一接觸孔及該第二接觸孔之下電極層，其中該下電極形成於該基板上；藉由圖案化該下電極層而在該第一接觸孔中形成一凹陷之初步電極，其中該經圖案化之下電極層保持於該第二接觸孔中且該凹陷之初步電極係形成於一低於該經圖案化之下電極層之一上表面的水平面處；及回蝕該凹陷之初步電極及該經圖案化之下電極層。
  22. 如請求項21之方法，其中圖案化該下電極層包括：在該第二接觸孔之一上表面上形成一光罩圖案，其中 該光罩圖案暴露位於該下電極層上的該第一接觸孔之一上表面；及回蝕該被暴露之下電極層。
TW096143114A 2007-03-26 2007-11-14 相變化記憶體裝置以及製造該裝置之方法 TWI430487B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029280A KR100819560B1 (ko) 2007-03-26 2007-03-26 상전이 메모리소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200840103A TW200840103A (en) 2008-10-01
TWI430487B true TWI430487B (zh) 2014-03-11

Family

ID=39533817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096143114A TWI430487B (zh) 2007-03-26 2007-11-14 相變化記憶體裝置以及製造該裝置之方法

Country Status (4)

Country Link
US (1) US7767568B2 (zh)
JP (1) JP5469814B2 (zh)
KR (1) KR100819560B1 (zh)
TW (1) TWI430487B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
TWI346372B (en) * 2007-09-12 2011-08-01 Nanya Technology Corp Phase change memory array and fabrications thereof
US7696510B2 (en) * 2007-11-30 2010-04-13 Qimonda Ag Integrated circuit including memory having reduced cross talk
US7838341B2 (en) * 2008-03-14 2010-11-23 Ovonyx, Inc. Self-aligned memory cells and method for forming
JP4977158B2 (ja) * 2009-03-23 2012-07-18 株式会社東芝 情報記録再生装置
US8003521B2 (en) * 2009-04-07 2011-08-23 Micron Technology, Inc. Semiconductor processing
KR101535462B1 (ko) 2009-08-27 2015-07-09 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
JP2011199035A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体記憶装置
US8520424B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
KR101143485B1 (ko) * 2010-07-30 2012-05-10 에스케이하이닉스 주식회사 상변화 메모리 소자 및 그 제조 방법
KR101171874B1 (ko) * 2011-02-25 2012-08-07 서울대학교산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
JP5611903B2 (ja) * 2011-08-09 2014-10-22 株式会社東芝 抵抗変化メモリ
US9123416B2 (en) * 2011-09-09 2015-09-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Non-volatile phase-change resistive memory
GB2500694A (en) * 2012-03-30 2013-10-02 Ibm Phase-change memory cell
US8981330B2 (en) * 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US8673717B2 (en) 2012-07-18 2014-03-18 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US8895402B2 (en) * 2012-09-03 2014-11-25 Globalfoundries Singapore Pte. Ltd. Fin-type memory
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20150043759A (ko) 2013-10-15 2015-04-23 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
CN104124337A (zh) * 2014-07-15 2014-10-29 中国科学院上海微系统与信息技术研究所 一种相变存储器单元的制作方法
US10008667B2 (en) * 2014-08-29 2018-06-26 Intel Corporation Materials and components in phase change memory devices
US9299747B1 (en) * 2014-11-24 2016-03-29 Intel Corporation Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
US10103325B2 (en) * 2016-12-15 2018-10-16 Winbond Electronics Corp. Resistance change memory device and fabrication method thereof
KR102357987B1 (ko) 2017-07-14 2022-02-04 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10892406B2 (en) 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US11139430B2 (en) * 2018-10-31 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory and method of manufacturing
KR20200089775A (ko) * 2019-01-17 2020-07-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10978459B2 (en) * 2019-09-05 2021-04-13 Nanya Technology Corporation Semiconductor device with bit lines at different levels and method for fabricating the same
CN115548049A (zh) * 2021-06-29 2022-12-30 华为技术有限公司 存储阵列、存储阵列的制备方法、相变存储器和存储芯片

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
KR100476893B1 (ko) 2002-05-10 2005-03-17 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
US7042749B2 (en) * 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
US7227170B2 (en) 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US6774004B1 (en) 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
JP4445398B2 (ja) 2003-04-03 2010-04-07 株式会社東芝 相変化メモリ装置
KR100504700B1 (ko) * 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
US7877426B2 (en) 2003-07-17 2011-01-25 International Business Machines Corporation Performance-enhancing system and method of accessing file system objects
JP2005051122A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体記憶装置およびその製造方法
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
US7012273B2 (en) 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100997783B1 (ko) 2004-06-30 2010-12-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
TWI277207B (en) * 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
JP4428228B2 (ja) 2004-12-24 2010-03-10 エルピーダメモリ株式会社 半導体装置
JP4591821B2 (ja) 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US7488968B2 (en) 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
KR100682948B1 (ko) * 2005-07-08 2007-02-15 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
US7372725B2 (en) 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
US7973384B2 (en) 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
KR100773095B1 (ko) 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
JP2007294638A (ja) * 2006-04-25 2007-11-08 Renesas Technology Corp メモリセルおよび不揮発性メモリ
US20080019257A1 (en) 2006-07-18 2008-01-24 Jan Boris Philipp Integrated circuit with resistivity changing material having a step-like programming characteristitic
US8084799B2 (en) 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby

Also Published As

Publication number Publication date
US20080237566A1 (en) 2008-10-02
JP5469814B2 (ja) 2014-04-16
TW200840103A (en) 2008-10-01
KR100819560B1 (ko) 2008-04-08
JP2008244439A (ja) 2008-10-09
US7767568B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
TWI430487B (zh) 相變化記憶體裝置以及製造該裝置之方法
KR100883412B1 (ko) 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
US7704788B2 (en) Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7608503B2 (en) Side wall active pin memory and manufacturing method
CN101461071B (zh) 纵向相变存储器单元及其制造方法
US7824954B2 (en) Methods of forming phase change memory devices having bottom electrodes
US7675770B2 (en) Phase change memory device
US7532507B2 (en) Phase change memory device and method for manufacturing phase change memory device
KR100979755B1 (ko) 상변화 메모리 소자 및 그 제조방법들
US20080191188A1 (en) Multi bit phase-change random access memory devices and methods of forming the same
US8686393B2 (en) Integrated circuit semiconductor devices including channel trenches and related methods of manufacturing
JP2009253299A (ja) 相変化メモリ素子及びその製造方法
KR20090006628A (ko) 상변화 기억 소자 및 그 제조방법들
US9018610B2 (en) Resistive memory device and method of manufacturing the same
US8810003B2 (en) Semiconductor device and method of fabricating the same
US8021977B2 (en) Methods of forming contact structures and semiconductor devices fabricated using contact structures
KR20090010427A (ko) 하부전극을 갖는 상변화 기억 소자들 및 그 제조방법들
KR100953960B1 (ko) 콘택 구조체, 이를 채택하는 반도체 소자 및 그 제조방법들
KR20100086852A (ko) 상변화 메모리소자의 제조방법
KR100941514B1 (ko) 멀티 비트 상전이 메모리소자 및 그 제조방법