TWI427721B - Production method of monocrystalline silicon wafer, single crystal silicon wafer, and evaluation method of single crystal silicon wafer - Google Patents

Production method of monocrystalline silicon wafer, single crystal silicon wafer, and evaluation method of single crystal silicon wafer Download PDF

Info

Publication number
TWI427721B
TWI427721B TW098115889A TW98115889A TWI427721B TW I427721 B TWI427721 B TW I427721B TW 098115889 A TW098115889 A TW 098115889A TW 98115889 A TW98115889 A TW 98115889A TW I427721 B TWI427721 B TW I427721B
Authority
TW
Taiwan
Prior art keywords
single crystal
crystal germanium
oxide film
goi
germanium wafer
Prior art date
Application number
TW098115889A
Other languages
English (en)
Other versions
TW201007865A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201007865A publication Critical patent/TW201007865A/zh
Application granted granted Critical
Publication of TWI427721B publication Critical patent/TWI427721B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

單晶矽晶圓、單晶矽晶圓的製造方法以及單晶矽晶圓的評價方法
本發明是有關於一種單晶矽晶圓、單晶矽晶圓的製造方法以及其評價方法，具體上，是有關於一種即便閘極氧化膜的厚度是5奈米(nm)左右的薄膜，氧化膜耐壓(GOI)亦無劣化之單晶矽晶圓及其製造方法、以及其評價方法。
最近的CMOS等，其閘極氧化膜的厚度被要求將氧化膜的厚度極薄化至數奈米。如此薄的氧化膜時，即便是在氧化膜形成後，晶圓表面的凹凸亦會相似地被傳達而成為氧化膜的凹凸。
因此，對於先前的25奈米(nm)的氧化膜厚度(SEMI規格)之晶圓，在進行測定GOI評價時無法檢出之GOI的劣化，在如上述般的薄閘極氧化膜中，會被檢出。因為GOI是晶圓表面的平坦性越高，均勻性越提升，所以必須盡力使晶圓表面平坦(參照日本特開平6-140377號公報)。
例如，對於10奈米以下的氧化膜所測定的晶圓的GOI，是依存於表面粗糙度，若利用AFM(原子力顯微鏡)所測定的Ra值為0.1奈米以下時，可認為是GOI無劣化的晶圓。
而且，由於評價技術的提升，近年來亦確立了氧化膜厚度為數奈米時之GOI的評價技術。但是，利用該新的評價技術來評價薄氧化膜的單晶矽晶圓的GOI時，即便晶圓的Ra值小的情況，亦有觀察到GOI產生劣化。
例如，對於Ra幾乎相同且整個面為N區域的無缺陷單晶矽晶圓及氮摻雜單晶矽退火晶圓，當閘極氧化膜的厚度為25奈米時，若利用TDDB法來進行評價，至到達絕緣破壞的電荷量(Qbd)，幾乎未觀察到不同，但是閘極氧化膜的厚度為5奈米時，得知在晶圓的本徵(intrinsic)區域，其Qbd值的差異變大，且氮摻雜單晶矽退火晶圓，相較於無缺陷單晶矽晶圓，其Qbd值較小。又，亦有即便是Ra為0.1奈米以上的晶圓，其Qbd值亦無劣化之情形。
此處，TDDB(Time Dependent Dielectric Breakdown；時間相依介電崩潰)法，是指對絕緣膜連續地施加一定的電壓或電流，並以規定的時間間隔，檢測電流或電壓而求取經時性的變化，來詳細地評價達到絕緣破壞為止之時間及其經過等之方法。
如此，即便是Ra值小的晶圓，當閘極氧化膜的厚度是較薄時，也會觀察到GOI劣化。亦即，得知閘極氧化膜的厚度較薄時，Ra值與GOI的劣化似乎完全無關聯。於是，若未在表面上實際形成MOS結構來進行評價時，是無法完全地評價GOI的劣化，但是，此種方法(實際形成MOS結構來進行評價的方法)，因為花費時間且是破壞檢查，所以成本昂貴。
本發明是鑒於上述的問題而開發出來，其目的是提供一種即便閘極氧化膜的厚度為薄至數奈米時，GOI亦無劣化的單晶矽晶圓及其製造方法；以及提供一種評價方法，當閘極氧化膜薄時，相較於TDDB法，能夠容易地評價GOI無劣化之評價方法。
為了解決上述課題，本發明提供一種單晶矽晶圓，其特徵在於：使用AFM來對該單晶矽晶圓的表面測定表面粗糙度時，對應波長20奈米~50奈米的頻帶的振幅(強度)，將使用AFM來測定前述表面粗糙度時的測定值的波形進行傅立葉變換(Fourier transformation)，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，滿足y<0.00096e-15X 的關係。
詳細是如後述，得知閘極氧化膜的厚度為數奈米時的GOI，是依存於表面粗糙度，但不是僅以Ra值來表示，且亦依存於對應波長20奈米~50奈米的頻帶的振幅(強度)。而且，將使用AFM來測定表面粗糙度時的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，若是滿足y<0.00096e-15X 的關係之單晶矽晶圓，即便閘極氧化膜為薄至數奈米時，亦能作成已強力地抑制GOI的劣化之單晶矽晶圓。
又，前述單晶矽晶圓，可以是使用縱型熱處理爐退火而成者。
使用縱型熱處理爐退火而成之晶圓，在從熱處理爐取出時，在表面所形成的氧化膜的厚度，多半較薄且變為不均勻。而且，具有此種不均勻的氧化膜之晶圓，在退火後的洗淨中，氧化膜被蝕刻時，在氧化膜的較薄部分，會被蝕刻至矽，其表面粗糙度會變差。而且，該表面粗糙度的變差，當閘極氧化膜變薄時，會造成重大的影響。但是，本發明的單晶矽晶圓，即便閘極氧化膜變薄時，亦可強力地抑制GOI的劣化，並且，即便是使用縱型熱處理爐而容易於表面形成不均勻的氧化膜之晶圓，亦成為可抑制GOI的劣化之晶圓。
又，本發明提供一種單晶矽晶圓的製造方法，其特徵在於至少包含以下步驟：準備單晶矽晶錠之步驟；將該單晶矽晶錠切片而製造出複數片切片基板之步驟；對該複數片切片基板進行拋光、蝕刻、研磨之中的至少1種而加工成複數片基板之加工步驟；從該複數片基板抽取至少1片之步驟；使用AFM(原子力顯微鏡)來測定在該抽取步驟中所抽取的基板的表面粗糙度，並求取對應波長20奈米~50奈米的頻帶的振幅(強度)，且判定是否合格之步驟；以及若前述判定為合格時送至下個步驟，若不合格時進行再加工之步驟。
如前述，閘極氧化膜的厚度為數奈米時的GOI，是依存於表面粗糙度，但不是僅以Ra值來表示，且亦依存於對應波長20奈米~50奈米的頻帶的振幅(強度)。而且，在製造單晶矽晶圓時，從複數片基板抽取至少1片，並使用AFM來測定抽取的基板的表面粗糙度，求取對應波長20奈米~50奈米的頻帶的振幅(強度)，來進行判定。而且，若判定為合格時，將抽取時所剩餘的基板送至下個步驟，若不合格時對剩餘的基板進行再加工，能夠確實地製造出即便閘極氧化膜薄亦無GOI的劣化之單晶矽晶圓。
此時，前述是否合格的判定，理想是將使用AFM來測定前述表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，將滿足y<0.00096e-15X 的關係時判定為合格，未滿足時判定為不合格。
因為將使用AFM來測定前述表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，滿足y<0.00096e-15X 的關係之單晶矽晶圓，是即便閘極氧化膜的厚度薄至數奈米時，GOI亦無劣化的晶圓，藉由滿足或未滿足該關係式來判定是否合格，能夠從步驟中容易地判斷所製造的單晶矽晶圓是否是GOI無劣化者。因此，所製造的單晶矽晶圓能夠作為可抑制GOI劣化者。
又，前述再加工，較佳是在前述複數片加工基板上形成犧牲氧化膜後，使用HF溶液除去該犧牲氧化膜之處理。
如此，藉由形成犧牲氧化膜並使用HF溶液來加以除去，能夠完全且容易地除去例如退火而成的加工基板表面之不均勻的氧化膜。又，藉由形成犧牲氧化膜，能夠緩和表面形狀。因此，能夠改善對應波長20奈米~50奈米的頻帶的振幅(強度)，而且即便第1次判定不合格者亦不必將不合格基板毀棄，藉由再加工能夠作成可抑制GOI劣化之單晶矽晶圓。
而且，本發明，較佳是應用於在前述加工步驟與前述抽取步驟之間，使用縱型熱處理爐進行退火熱處理的情況。
通常，使用縱型熱處理爐退火而成之基板，從熱處理爐取出時，在表面所形成的氧化膜的厚度容易變薄且容易變為不均勻。而且，若將具有此種不均勻的氧化膜之晶圓，在退火後進行洗淨，則該不均勻的氧化膜被蝕刻時，部分較薄處會被蝕刻至矽，因此表面粗糙度會變差，而對GOI造成影響。
但是，即便是此種在縱型熱處理爐退火而成之單晶矽晶圓，若依照本發明的製造方法，能夠只將可抑制GOI的劣化者送至下個步驟。又，藉由在縱型熱處理爐中進行退火，能夠對應近年來的大口徑晶圓，同時能夠消滅在表層附近的結晶缺陷。
而且，本發明提供一種單晶矽晶圓的評價方法，其特徵在於：使用AFM來測定該單晶矽晶圓的表面粗糙度，並計算對應波長20奈米~50奈米的頻帶的振幅(強度)，來評價氧化膜耐壓有無劣化。
因為閘極氧化膜的厚度為數奈米時的GOI，是依存於使用AFM來測定表面粗糙度時對應波長20奈米~50奈米的頻帶的振幅，藉此來評價GOI有無劣化，因為現實上即便未在表面形成MOS結構亦能夠藉由AFM來測定單晶矽晶圓表面，而能以代替的方式來評價GOI的劣化，所以能夠非常簡單地評價GOI有無劣化。
此時，前述評價，是將使用AFM來測定前述表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，將滿足y<0.00096e-15X 的關係時評價為無劣化，未滿足時評價為有劣化為佳。
使用AFM來測定表面粗糙度並將波形進行傅立葉變換時，對應波長20奈米~50奈米的頻帶的振幅y(nm2 )，在將頻率作為X(nm-1 )的情況，滿足y<0.00096e-15X 的關係時，該單晶矽晶圓，是即便其閘極氧化膜薄時亦能夠抑制GOI的劣化者。相反地，未滿足前述關係的單晶矽晶圓，會發生GOI的劣化。因此，能夠藉由是否滿足此關係式而容易地評價單晶矽晶圓有無劣化。
如以上說明，若依照本發明，能夠提供一種即便閘極氧化膜的厚度薄至數奈米時，GOI亦無劣化之單晶矽晶圓及其製造方法；以及提供一種相較於TDDB法，能夠容易且高精確度地評價GOI無劣化之評價方法。
以下，更具體地說明本發明。
如前述，近年來，即便是Ra值小的晶圓，其閘極氧化膜的厚度薄時，也會觀察到GOI的劣化，而期待有解決該問題之對策。
因此，本發明人，針對閘極氧化膜的厚度為薄至數奈米時的GOI的劣化之原因，進行如下的研討。
首先，針對4片使用縱型熱處理爐進行Ar退火而成之表面粗糙度良好(Ra=0.10奈米)的氮摻雜單晶矽退火晶圓A(以下亦記載為條件A晶圓)；3片表面粗糙度良好(Ra=0.08奈米)的無缺陷單晶矽晶圓B(以下亦記載為條件B晶圓)；及3片使用縱型熱處理爐進行Ar退火後，進行犧牲氧化、HF溶劑洗淨而成之表面粗糙度為通常水準(Ra=0.12奈米)的氮摻雜單晶矽退火晶圓C(以下亦記載為條件C晶圓)，進行GOI評價並測定Qbd值，來進行調查GOI的劣化的原因及與劣化有關聯之參數。
如前述，以往認為，若Ra值為0.1奈米以下，即便閘極氧化膜薄時，亦能夠作為GOI無劣化的晶圓。
但是，本發明人，以5奈米的閘極氧化膜的條件，對使用縱型熱處理爐進行Ar退火而成之條件A晶圓，評價GOI時，發現儘管Ra值良好而為0.1奈米，亦會產生劣化。又，同樣地使用縱型熱處理爐進行Ar退火處理而成之條件C晶圓，儘管Ra值並不是0.1奈米以下，發現亦未產生GOI的劣化。又，亦得知條件B晶圓，是如先前，其Ra良好且能夠抑制GOI的劣化。
因此，本發明人認為與Ra值不同的參數是與GOI的劣化有關聯，並進行各式各樣的研討後的結果，發現表面粗糙度之中，某特定的頻帶的振幅強度與Qbd值有關聯。
具體而言，是參照第1~6圖來說明。第1圖是表示先使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長10奈米的頻率的振幅強度及Qbd值之圖。第2圖是表示波長20奈米、第3圖是表示波長30奈米、第4圖是表示波長50奈米、第5圖是表示波長100奈米、第6圖是表示波長500奈米時的頻率的振幅強度及Qbd值之圖。
如第1圖所示，得知A~C的單晶矽晶圓之對應波長10奈米的頻率的振幅強度，任一晶圓幾乎相同，但是條件A晶圓的Qbd值小且GOI的劣化激烈。相對於此，得知條件B、C的晶圓是Qbd值大且劣化不大。
而且，如第2圖所示，得知Qbd值小之條件A晶圓，相較於條件B、C晶圓，對應波長20奈米的振幅為較大。同樣地，如第3、4圖所示，得知可認為對應波長30奈米、波長50奈米的頻率的振幅強度為較小的條件B、C晶圓，是Qbd未變小而能夠抑制GOI的劣化者。
對應波長進一步變長的100奈米的頻率的振幅強度，儘管條件C晶圓的值為較大，但是Qbd值未變小，可認為沒有關聯。而且，條件C晶圓，其對應波長500奈米的頻率的振幅強度，儘管是大致與Qbd值較小的條件A晶圓大致相同，但是未產生GOI的劣化。
根據以上的結果可知，發現：與Qbd值變小亦即產生GOI的劣化有關者並非Ra值，而是使用AFM來評價表面粗糙度時對應波長20奈米~50奈米的頻率的振幅，偌該頻帶的振幅小，則即便閘極氧化膜是較薄的情況，亦能夠認定是GOI無劣化的單晶矽晶圓。
而且，對應波長20奈米~50奈米的頻率(頻率為0.02~0.05[nm-1 ])的振幅，是小至滿足何種關係的程度時才會成為GOI無劣化者，本發明人，對此進行更詳細的研討。此時，GOI的評價，是進行評價在100℃施加1mA/cm2 的電流時之TDDB特性，並將在累積故障率為90%時的Qbd值為0.18C/cm2 以上，評價為合格。
結果，如第7圖所示，發現：將橫軸作為頻率數X(nm-1 )，將縱軸作為振幅(強度)y(nm2 )，並將GOI無劣化的晶圓標繪為□，將GOI有劣化的晶圓標繪為×時，GOI無劣化的晶圓的強度，以相當的精確度滿足y<0.00096e-15X 的關係。
而且，基於以上的知識，本發明人想到了以下的技術而完成本發明，亦即：先使用AFM來測定表面粗糙度，並求取對應波長20奈米~50奈米的頻帶的振幅(強度)來進行是否合格的判定，藉此，未形成表面MOS結構亦能夠容易地評價GOI有無劣化；又，在製造過程中，將進行上述判定的步驟組入製程中，便能夠製造出已抑制GOI劣化後之單晶矽晶圓。
以下，詳細地說明本發明，但是本發明未限定於這些實施方式。
本發明的單晶矽晶圓，是使用AFM對單晶矽晶圓的表面測定表面粗糙度時，其對應波長20奈米~50奈米的頻帶的振幅(強度)，當將波形進行傅立葉變換，並將頻率作為X(nm-1 )、振幅(強度)作為y(nm2 )時，滿足y<0.00096e-15X 的關係者。
如上述，使用AFM來測定表面粗糙度時，對應波長20奈米~50奈米的頻帶的振幅(強度)，將波形進行傅立葉變換，並將頻率作為X(nm-1 )、振幅(強度)作為y(nm2 )時，滿足y<0.00096e-15X 的關係之本發明的單晶矽晶圓，即便其閘極氧化膜較薄時，亦幾乎無依存於表面粗糙度之GOI的劣化。
此處，本發明的單晶矽晶圓，可以是使用縱型熱處理爐進行退火而成者如此，從熱處理爐取出時，在表面容易薄薄地形成不均勻的氧化膜之藉由縱型熱處理爐退火而成者，是在洗淨時表面粗糙度容易變差之退火晶圓，但是，若是滿足本發明所規定之先前的關係者，即便其閘極氧化膜較薄時，亦能夠作為GOI無劣化的單晶矽晶圓。
而且，此種本發明的單晶矽晶圓，能夠藉由以下所示的製造方法來製造。但是當然未限定於此。
首先，準備單晶矽晶錠(單晶矽晶棒)。該單晶矽晶錠是準備通常者即可，例如可以是依照切克勞斯基(Czochralski)法所培育而成者。
接著，將所準備的單晶矽晶錠切片而作成複數片切片基板。該切片亦是通常者即可，例如能夠藉由內周刃式切割器或線鋸等的切斷裝置來進行切片。
然後，對所得到的複數片切片基板，進行拋光、蝕刻、研磨之中的至少1種而作為基板。該拋光、蝕刻、研磨亦是以通常的條件進行即可，能夠按照要製造單晶矽晶圓的規格而適當地選擇。
此處，能夠對所製造的複數片切片基板，使用縱型熱處理爐進行退火熱處理。該退火熱處理是以氬100%環境為佳。
使用縱型熱處理爐進行退火熱處理，在從熱處理爐取出時，在基板表面容易形成膜厚度不均勻且較薄的氧化膜。對此種退火後的基板進行RCA洗淨時，不僅蝕刻氧化膜而且蝕刻至基板的矽，致使表面粗糙度變差。因為先前的閘極氧化膜為25奈米左右，所以該表面粗糙度不會成為問題，但是薄化至數奈米時，由於該表面粗糙度的變差，GOI會產生劣化。但是，即便進行退火，本發明的製造方法時，因為對GOI的劣化進行判定，所以能夠製造出可抑制GOI的劣化之單晶矽晶圓。又，藉由在氬環境下熱處理矽晶圓，能夠進行除去晶圓表面的結晶缺陷等之改良。
隨後，為了使用AFM來評價表面粗糙度，從複數片加工後的基板，至少抽取1片。此時的抽取基板可以選擇從晶錠的任意位置抽取的基板，而不必特別地特定位置。
隨後，使用AFM來評價所抽取的基板的表面粗糙度。
而且，從該評價值求取對應波長20奈米~50奈米的頻帶的振幅(強度)，來進行判定基板是否合格。
此時，在判定是否合格，能夠將使用AFM來測定表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，滿足y<0.00096e-15X 的關係時判定為合格，未滿足時判定為不合格。
閘極氧化膜是薄至數奈米時之GOI的劣化，能夠利用將使用AFM來測定表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，是否滿足y<0.00096e-15X 的關係來評價。因此，在製造過程中，能夠容易且短時間地評價在單晶矽晶圓完成時GOI有無劣化。又，所製造的單晶矽晶圓，是即便閘極氧化膜薄至數奈米時亦能夠作為可抑制GOI的劣化者。
然後，判定合格時是移至下個步驟，不合格時是進行再加工。該再加工，較佳是進行用以改良表面粗糙度的處理。而且，藉此能夠製造單晶矽晶圓。
此處，較佳是：在進行再加工後，抽取至少1片以上來評價表面粗糙度，而在判斷合格後，送至一個步驟。
又，再加工，可以是在複數片加工後的基板，形成犧牲氧化膜後，使用HF溶液來除去該犧牲氧化膜之處理。
如此，藉由形成犧牲氧化膜並使用HF溶液除去，能夠緩和表面形狀，且閘極氧化膜為較薄時，能夠降低會對GOI的劣化造成影響之表面粗糙度。
如此，若依照本發明的單晶矽晶圓的製造方法，即便閘極氧化膜薄至數奈米時，亦能夠製造出GOI未產生劣化的單晶矽晶圓。
又，以下說明本發明的單晶矽晶圓，但是當然未限定於此。
首先，準備要進行評價之單晶矽晶圓。
然後，使用AFM來測定前述所準備的單晶矽晶圓的表面粗糙度。然後，計算對應波長20奈米~50奈米的頻帶的振幅(強度)，來評價氧化膜耐壓有無劣化。
此處，有無劣化之判定，是將波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，滿足y<0.00096e-15X 的關係時，評價為無劣化，未滿足時評價為有劣化。
如前述，使用AFM來測定表面粗糙度並將波形進行傅立葉變換後，對應波長20奈米~50奈米的頻帶的振幅y(nm2 )，將頻率作為X(nm-1 )時，滿足y<0.00096e-15X 的關係之單晶矽晶圓，是即便閘極氧化膜較薄，GOI亦無劣化之單晶矽晶圓。因此，藉由使用該關係式來評價GOI有無劣化，能夠容易且高精確度地評價GOI有無劣化。
若依照此種本發明的單晶矽晶圓的評價方法，相較於必須在表面形成MOS結構之GOI法，能夠藉由使用AFM進行評價，來評價GOI的劣化。因此，能夠容易且在短時間內高精確度地評價GOI的劣化。
[實施例]
以下，表示實施例來更具體地說明本發明，但是本發
明當然未限定於這些例子。
(實施例)
首先，依照切克勞斯基(Czochralski)法，來準備直徑為200毫米的氮摻雜單晶矽晶錠及調整提拉速度而成為整個面是N區域的無缺陷單晶矽晶錠。然後，將各自晶錠使用線鋸切斷，來製造複數片切片基板。隨後，對切片基板進行蝕刻及研磨。
接著，只有對由氮摻雜單晶矽晶錠製成的基板，在Ar環境下，以1200℃使用縱型爐進行熱處理1小時。
隨後，抽取1片退火後的基板及無缺陷單晶矽基板，並使用AFM來進行測定表面粗糙度。然後，將波形進行傅立葉變換並計算各頻率的振幅(強度)。結果是如表1所示。
從其結果得知，無缺陷單晶矽基板，其波長20奈米~50奈米的頻帶的振幅，全部滿足y<0.00096e-15X 的關係。相對於此，得知本次製造之退火後的基板，其波長20奈米~50奈米的頻帶的振幅，全部未滿足y<0.00096e-15X 的關係。
因此，對抽取時未被抽取的退火基板的一部分，在高溫(pyrogenic)環境下，藉由950℃的高溫氧化形成150奈米的犧牲氧化膜，且隨後使進行犧牲氧化膜形成後的基板浸漬在濃度5%的HF溶液中，來除去犧牲氧化膜。
然後，再次抽取1片基板，使用AFM來進行測定表面粗糙度且進行同樣的計算，結果如表1所示。
從其結果，得知除去犧牲氧化膜後的基板，其波長20奈米~50奈米的頻帶的振幅，全部滿足y<0.00096e-15X 的關係。
然後，對所製造的基板進行最後精加工，作成單晶矽晶圓。
為了判斷該製造出來的單晶矽晶圓的GOI有無劣化，對退火晶圓(無犧牲氧化)、無缺陷單晶矽晶圓、犧牲氧化膜除去晶圓，先形成5奈米厚度的閘極氧化膜，且為了評價其氧化膜耐壓而進行TDDB特性的評價。此時，GOI的評價是進行評價在100℃施加1mA/cm2 的電流時之TDDB特性，並將在累積故障率為90%時的Qbd值為0.18C/cm2 以上，評價為合格。
結果，雖然退火晶圓的GOI劣化，但是無缺陷單晶矽晶圓及犧牲氧化膜除去晶圓，其GOI無劣化且氧化膜耐壓良好。
另外，本發明未限定於上述實施形態。上述實施形態是例示性，凡是具有與本發明之申請專利範圍所記載之技術思想實質上相同構成，且達成相同作用效果者，無論何者，都包含在本發明的技術範圍內。
第1圖是表示使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長10奈米的頻率的振幅強度及Qbd值之圖。
第2圖是表示使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長20奈米的頻率的振幅強度及Qbd值之圖。
第3圖是表示使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長30奈米的頻率的振幅強度及Qbd值之圖。
第4圖是表示使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長50奈米的頻率的振幅強度及Qbd值之圖。
第5圖是表示使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長100奈米的頻率的振幅強度及Qbd值之圖。
第6圖是表示使用AFM來測定條件A~C的單晶矽晶圓的表面粗糙度，並將波形進行傅立葉變換時，對應波長500奈米的頻率的振幅強度及Qbd值之圖。
第7圖是表示將藉由AFM來評價表面粗糙度時的波長進行傅立葉變換時的頻率與振幅之關係、及該等與GOI有無劣化的關係之圖。

Claims (4)

  1. 一種單晶矽晶圓的製造方法，其特徵在於至少包含以下步驟：準備單晶矽晶錠之步驟；將該單晶矽晶錠切片而製造出複數片切片基板之步驟；對該複數片切片基板進行拋光、蝕刻、研磨之中的至少1種而加工成複數片基板之加工步驟；從該複數片基板抽取至少1片之步驟；使用AFM來測定在該抽取步驟中所抽取的基板的表面粗糙度，並求取對應波長20奈米~50奈米的頻帶的振幅(強度)，且判定是否合格之步驟；以及若前述判定為合格時送至下個步驟，若不合格時進行再加工之步驟；而前述是否合格之判定，是將使用AFM來測定前述表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，將滿足y<0.00096e-15X 的關係時判定為合格，未滿足時判定為不合格。
  2. 如申請專利範圍第1項所述的單晶矽晶圓的製造方法，其中前述再加工，是在前述複數片加工基板上形成犧牲氧化膜後，使用HF溶液除去該犧牲氧化膜之處理。
  3. 如申請專利範圍第1或2項所述的單晶矽晶圓的製造方法，其中在前述加工步驟與前述抽取步驟之間，使用縱型熱處理爐進行退火熱處理。
  4. 一種單晶矽晶圓的評價方法，其特徵在於：使用AFM來測定該單晶矽晶圓的表面粗糙度，並計算對應波長20奈米~50奈米的頻帶的振幅(強度)，來評價氧化膜耐壓有無劣化；而前述評價，是將使用AFM來測定前述表面粗糙度時的測定值的波形進行傅立葉變換，並將頻率作為X(nm-1 )、前述振幅(強度)作為y(nm2 )時，將滿足y<0.00096e-15X 的關係時評價為無劣化，未滿足時評價為有劣化。
TW098115889A 2008-07-02 2009-05-13 Production method of monocrystalline silicon wafer, single crystal silicon wafer, and evaluation method of single crystal silicon wafer TWI427721B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008173142A JP2010016078A (ja) 2008-07-02 2008-07-02 シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法

Publications (2)

Publication Number Publication Date
TW201007865A TW201007865A (en) 2010-02-16
TWI427721B true TWI427721B (zh) 2014-02-21

Family

ID=41465627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115889A TWI427721B (zh) 2008-07-02 2009-05-13 Production method of monocrystalline silicon wafer, single crystal silicon wafer, and evaluation method of single crystal silicon wafer

Country Status (6)

Country Link
US (1) US8551246B2 (zh)
JP (1) JP2010016078A (zh)
KR (1) KR101577312B1 (zh)
CN (1) CN102017069B (zh)
TW (1) TWI427721B (zh)
WO (1) WO2010001518A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496654A (zh) * 2011-12-21 2012-06-13 江苏美科硅能源有限公司 新型燕尾槽导向工装
CN103426783A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 一种即时的氧化物氮化物氧化物薄膜的可靠性检测方法
DE112014000276B4 (de) * 2013-02-19 2022-03-31 Sumco Corporation Verfahren zum Prozessieren von Halbleiterwafern
JP6377459B2 (ja) * 2014-08-29 2018-08-22 株式会社ディスコ ウエーハ検査方法、研削研磨装置
CN104217973B (zh) * 2014-09-02 2017-03-08 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
CN104465440A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种监测原位水汽生长栅氧化膜的生长缺陷的方法
CN104701209A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 栅氧层缺陷检测方法及器件失效定位方法
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法
JP6536517B2 (ja) * 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法
CN111771120B (zh) * 2018-02-22 2023-09-05 国立大学法人大阪大学 基板评价用芯片和基板评价装置
JP7125746B2 (ja) * 2018-09-28 2022-08-25 学校法人同志社 びびり振動抑制方法およびびびり振動抑制システム
CN114280078B (zh) * 2021-12-23 2024-04-16 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的批量评价方法
CN116207078B (zh) * 2023-04-28 2023-07-21 智科博芯(北京)科技有限公司 一种芯片结构及其制作与测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056789B2 (en) * 2001-08-23 2006-06-06 Sumitomo Mitsubishi Silicon Corporation Production method for semiconductor substrate and production method for field effect transistor and semiconductor substrate and field effect transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
JP3237944B2 (ja) * 1992-09-09 2001-12-10 株式会社東芝 半導体装置の製造方法
JP2900764B2 (ja) 1993-08-30 1999-06-02 住友金属工業株式会社 半導体表面薄膜の評価方法
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
JPH10208988A (ja) 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd 半導体プロセス方法及び半導体プロセス装置
JPH11148812A (ja) * 1997-11-14 1999-06-02 Sony Corp エピタキシャル成長層の表面粗さの評価方法及びその装置、エピタキシャル成長層の反射率測定方法及びその装置、並びに半導体装置の製造方法
JPH11162972A (ja) 1997-11-28 1999-06-18 Hitachi Ltd 半導体集積回路装置の製造方法、半導体集積回路装置および半導体ウエハの製造方法
JP3719021B2 (ja) * 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP3717691B2 (ja) 1999-01-13 2005-11-16 信越半導体株式会社 シリコンウェーハの評価方法
JP2005129769A (ja) 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2006040961A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd 半導体ウェーハの検査方法、製造方法、及び管理方法
JP4668881B2 (ja) * 2006-10-10 2011-04-13 信越石英株式会社 石英ガラス基板の表面処理方法及び水素ラジカルエッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056789B2 (en) * 2001-08-23 2006-06-06 Sumitomo Mitsubishi Silicon Corporation Production method for semiconductor substrate and production method for field effect transistor and semiconductor substrate and field effect transistor

Also Published As

Publication number Publication date
KR20110036010A (ko) 2011-04-06
CN102017069A (zh) 2011-04-13
CN102017069B (zh) 2013-01-30
KR101577312B1 (ko) 2015-12-15
US20110045246A1 (en) 2011-02-24
WO2010001518A1 (ja) 2010-01-07
JP2010016078A (ja) 2010-01-21
US8551246B2 (en) 2013-10-08
TW201007865A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
TWI427721B (zh) Production method of monocrystalline silicon wafer, single crystal silicon wafer, and evaluation method of single crystal silicon wafer
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
WO2018037755A1 (ja) シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
WO2004020705A1 (ja) エピタキシャルウｴーハとその製造方法
JP5561332B2 (ja) シリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
CN103650125B (zh) 评估晶片缺陷的方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
JP4603677B2 (ja) アニールウェーハの製造方法及びアニールウェーハ
JP5071304B2 (ja) 半導体ウエーハ及び半導体ウエーハの製造方法並びに半導体ウエーハの評価方法
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP3896919B2 (ja) シリコンウエーハのＮｉ汚染の評価方法
TWI423338B (zh) 矽晶片及其製造方法
WO2001016409A1 (fr) Plaquette en silicium et procede de fabrication, et procede d&#39;evaluation de plaquette en silicium
JPH05129404A (ja) ウエーハの評価方法
JP5729098B2 (ja) シリコン単結晶ウェーハの評価方法
KR102037744B1 (ko) 웨이퍼의 평가방법
KR101816191B1 (ko) 태양전지용 웨이퍼 결함제거 방법
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
WO2003075336A1 (fr) Procede de fabrication d&#39;une couche de silicium monocristallin et couche de silicium monocristallin
JP6369388B2 (ja) シリコン単結晶基板の評価方法
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
JP2000091172A (ja) シリコンウェーハ及びその品質評価及び管理方法
Wahab et al. Queue Time Impact on Defectivity at Post Copper Barrier Seed, Electrochemical Plating, Anneals and Chemical Mechanical Polishing
JP2009182233A (ja) アニールウェーハの洗浄方法