KR101577312B1 - 실리콘 단결정 웨이퍼, 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼의 평가방법 - Google Patents

실리콘 단결정 웨이퍼, 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼의 평가방법 Download PDF

Info

Publication number
KR101577312B1
KR101577312B1 KR1020107029667A KR20107029667A KR101577312B1 KR 101577312 B1 KR101577312 B1 KR 101577312B1 KR 1020107029667 A KR1020107029667 A KR 1020107029667A KR 20107029667 A KR20107029667 A KR 20107029667A KR 101577312 B1 KR101577312 B1 KR 101577312B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
crystal wafer
oxide film
goi
Prior art date
Application number
KR1020107029667A
Other languages
English (en)
Other versions
KR20110036010A (ko
Inventor
후미오 타하라
츠요시 오츠키
타카토시 나고야
키요시 미타니
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20110036010A publication Critical patent/KR20110036010A/ko
Application granted granted Critical
Publication of KR101577312B1 publication Critical patent/KR101577312B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 적어도, 실리콘 단결정 잉곳을 준비하는 공정; 상기 실리콘 단결정 잉곳을 슬라이스하여 슬라이스 기판을 복수매 제작하는 공정; 상기 복수매의 슬라이스 기판에, 래핑·에칭·연마 중 적어도 하나를 행하여 복수매의 기판으로 가공하는 가공 공정; 상기 복수매의 기판에서 적어도 1매를 추출하는 공정; 상기 추출 공정에서 추출한 기판의 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 구해 합격 여부를 판정하는 공정; 및 상기 판정이 합격인 경우는 다음 공정으로 넘기고, 불합격인 경우는 재가공을 하는 공정;을 포함하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법이다. 이에 의해, 게이트 산화막의 두께가 수 nm로 얇은 경우라도 GOI의 열화가 없는 실리콘 단결정 웨이퍼와 그 제조방법, 및 GOI 열화가 없는 것을 TDDB법 등에 비해 용이하게 평가할 수 있는 평가방법이 제공된다.

Description

실리콘 단결정 웨이퍼, 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼의 평가방법{Silicon Single Crystal Wafer, Process for Producing Silicon Single Crystal Wafer, and Method for Evaluating Silicon Single Crystal Wafer}
본 발명은, 실리콘 단결정 웨이퍼와 그 제조방법 및 그 평가방법에 관한 것으로, 구체적으로는, 게이트 산화막의 막 두께가 5 nm 정도로 박막이어도, 산화막 내압(GOI)의 열화가 없는 실리콘 단결정 웨이퍼와 그 제조방법 및 그 평가방법에 관한 것이다.
최근의 CMOS 등에서는, 게이트 산화막의 두께가 수 nm로 산화막의 두께를 매우 얇게 하는 것이 요구되고 있다. 이 같은 얇은 산화막에서는, 웨이퍼 표면의 요철이 산화막 형성 후에도 산화막의 요철로서 유사하게 전달된다.
따라서, 종래의 25 nm의 산화막 두께(SEMI규격)의 웨이퍼에서 GOI(Gate Oxide Integrity) 평가의 측정을 한 경우에서는 검출되지 않았던 GOI의 열화가, 상술한 바와 같은 얇은 게이트 산화막에서는 검출된다. GOI는 웨이퍼 표면의 평탄성이 높을수록 균일성이 향상되기 때문에, 웨이퍼 표면은 가능한 한 평탄하게 해야 한다(특허문헌 1 참조).
예를 들어, 10 nm 이하의 산화막에서 측정되는 웨이퍼의 GOI는 표면 거칠기(surface roughness)에 의존하고, AFM(원자간력 현미경)으로 측정되는 Ra값이 0.1 nm 이하이면, GOI의 열화가 없는 웨이퍼로 간주되었다.
일본 특허출원 공개 평(平)6-140377호 공보
그리고, 평가 기술의 향상으로 인해, 산화막의 두께가 수 nm일 경우의 GOI의 평가 기술도 최근 확립되었다. 그러나, 이 새로운 평가 기술로 얇은 산화막의 실리콘 단결정 웨이퍼의 GOI를 평가할 경우, 웨이퍼에 따라서는 Ra값이 작은 경우라도GOI의 열화가 발생하는 것을 볼 수 있다.
예를 들어, Ra가 거의 같은 전면(全面) N영역의 무결함 실리콘 단결정 웨이퍼와 질소 도프 실리콘 단결정 어닐 웨이퍼(annealed wafer)에서는, 게이트 산화막의 두께가 25 nm일 때에는, TDDB(Time Dependent Dielectric Breakdown)법으로 평가를 하면, 절연 파괴에 이르는 전하량(Qbd)에 차이는 거의 볼 수 없지만, 게이트 산화막의 두께가 5 nm일 경우, 웨이퍼의 진성 영역에서 Qbd값이 크게 다르고, 질소 도프 실리콘 단결정 어닐 웨이퍼는, 무결함 실리콘 단결정 웨이퍼에 비해 Qbd값이 작음을 알 수 있었다. 또한, Ra가 0.1 nm 이상인 웨이퍼라도 Qbd값이 열화하지 않는 경우도 있었다.
여기서, TDDB(Time Dependent Dielectric Breakdown)법이란, 절연막에 일정한 전압 또는 전류를 연속으로 계속 인가하고, 소정의 시간 간격을 두고 전류 또는 전압을 검출하여 경시적인 변화를 찾고, 절연 파괴에 이르기까지의 시간, 그 경과 등을 상세히 평가하는 방법이다.
이처럼, Ra값이 작은 웨이퍼라도, 게이트 산화막의 두께가 얇은 경우 GOI의 열화를 관찰할 수 있다. 즉, 게이트 산화막의 두께가 얇은 경우는, Ra값과 GOI의 열화에는 완전한 상관이 없는 것 같다는 것을 알게 되었다. 이렇게 되면, 표면에 실제로 MOS구조를 형성하여 평가를 하지 않으면 GOI의 열화를 완전히 평가할 수 없게 되지만, 이 방법은 번거롭고 시간이 많이 걸리며, 또한 파괴 검사이기 때문에, 비용이 높다.
본 발명은 상기 문제에 비추어 만들어진 것으로서, 게이트 산화막의 두께가 수 nm로 얇은 경우라도 GOI의 열화가 없는 실리콘 단결정 웨이퍼와 그 제조방법, 및 게이트 산화막이 얇은 경우에 GOI의 열화가 없음을 TDDB법 등에 비해 용이하게 평가할 수 있는 평가방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은, 실리콘 단결정 웨이퍼로서, 그 실리콘 단결정 웨이퍼의 표면을 AFM으로 표면 거칠기를 측정했을 때, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)이, 상기 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환(Fourier transform)하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는 것인 것을 특징으로 하는 실리콘 단결정 웨이퍼를 제공한다.
상세한 것은 뒤에서 설명하겠지만, 게이트 산화막의 두께가 수 nm일 경우의 GOI는 표면 거칠기에 의존하지만, 단지 Ra값으로 나타나는 것은 아니고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)에 의존함을 알 수 있었다. 그리고, AFM으로 표면 거칠기를 측정했을 때의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 진폭을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는 실리콘 단결정 웨이퍼라면, 게이트 산화막이 수 nm로 얇은 경우라도, GOI의 열화가 강하게 억제된 실리콘 단결정 웨이퍼로 할 수 있다.
또한, 상기 실리콘 단결정 웨이퍼는, 종형 열처리로에서 어닐(anneal)된 것으로 할 수 있다.
종형 열처리로에서 어닐된 웨이퍼는, 열처리로에서 꺼내질 때 표면에 형성되는 산화막의 두께가 얇고, 또한 불균일해지는 경우가 많다. 그리고, 이 같은 불균일한 산화막을 갖는 웨이퍼는, 어닐 후 세척에서 산화막이 에칭될 때, 산화막이 부분적으로 얇은 곳은 실리콘까지 에칭되기 때문에 표면 거칠기가 악화되어 버린다. 그리고, 이 표면 거칠기의 악화가 게이트 산화막이 얇아진 경우에 큰 영향을 끼친다. 그러나, 본 발명의 실리콘 단결정 웨이퍼는, 게이트 산화막이 얇아진 경우라도 GOI의 열화가 강하게 억제된 것이고, 종형 열처리로에서 표면에 불균일한 산화막이 형성되기 쉬운 것이라도, GOI의 열화를 억제할 수 있는 것이 된다.
또한, 본 발명은, 실리콘 단결정 웨이퍼의 제조방법으로서, 적어도, 실리콘 단결정 잉곳(ingot)을 준비하는 공정; 상기 실리콘 단결정 잉곳을 슬라이스하여 슬라이스 기판을 복수매 제작하는 공정; 상기 복수매의 슬라이스 기판에, 래핑·에칭·연마 중 적어도 하나를 행하여 복수매의 기판으로 가공하는 가공 공정; 상기 복수매의 기판에서 적어도 1매를 추출하는 공정; 상기 추출 공정에서 추출한 기판의 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 구해 합격 여부를 판정하는 공정; 및 상기 판정이 합격인 경우는 다음 공정으로 넘기고, 불합격인 경우는 재가공을 하는 공정;을 포함하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
상술한 바와 같이, 게이트 산화막의 두께가 수 nm일 경우의 GOI는 표면 거칠기에 의존하지만, 단지 Ra값으로 나타나는 것은 아니고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)에 의존한다. 그리고, 실리콘 단결정 웨이퍼를 제조할 때, 복수매에서 적어도 1매 추출하고, 추출한 기판의 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 구하여, 판정을 한다. 그리고, 판정이 합격이면 추출 시에 남은 기판을 다음 공정으로 보내고, 불합격이면 남은 기판에 재가공을 함으로써, 게이트 산화막이 얇아도 GOI의 열화가 없는 실리콘 단결정 웨이퍼를 확실히 제조할 수 있다.
이때, 상기 합격 여부의 판정을, 상기 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는 경우를 합격, 충족시키지 못하는 경우를 불합격으로 판정하는 것이 바람직하다.
표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 진폭(강도)을 y(nm2)로 했을 때, 진폭 y가 y<0.00096e-15X의 관계를 충족시키는 실리콘 단결정 웨이퍼는, 게이트 산화막이 수 nm로 얇아도 GOI의 열화가 없는 것이기 때문에, 이 관계식을 충족시키는지 아닌지로 합격 여부를 판정함으로써, 제조된 실리콘 단결정 웨이퍼가 GOI의 열화가 없는 것인지 아닌지를 공정 중에 보다 용이하게 판단할 수 있다. 따라서, 제조된 실리콘 단결정 웨이퍼는 GOI 열화가 억제된 것으로 할 수 있다.
또한, 상기 재가공은, 상기 복수매의 가공 기판에 희생(犧牲) 산화막을 형성한 후에, 상기 희생 산화막을 HF용액으로 제거하는 처리로 하는 것이 바람직하다.
이처럼, 희생 산화막을 형성하여 HF용액으로 제거함으로써, 예를 들어, 어닐된 가공 기판 표면의 불균일한 산화막을 완전하고 용이하게 제거할 수 있다. 또한, 희생 산화막을 형성함으로써, 표면 형상을 완화시킬 수 있다. 따라서, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 개선할 수 있고, 첫번째 판정에서 불합격이라도 불합격 기판을 파기하지 않고, 재가공에 의해 GOI 열화가 억제된 실리콘 단결정 웨이퍼로 할 수 있다.
그리고, 본 발명은, 상기 가공 공정과 상기 추출 공정 사이에, 어닐 열처리를 종형 열처리로에서 하는 경우에 적용하는 것이 바람직하다.
통상, 종형 열처리로에서 어닐된 기판은, 열처리로에서 꺼내질 때 표면에 형성되는 산화막의 두께가 얇고, 또한 불균일해지기 쉽다. 그리고, 이 같은 불균일한 산화막을 갖는 기판을 어닐 후에 세척하면, 이 불균일한 산화막이 에칭될 때 부분적으로 얇은 곳이 실리콘까지 에칭되기 때문에 표면 거칠기가 악화되어, GOI에 영향을 준다.
그러나, 이처럼 종형 열처리로에서 어닐된 실리콘 단결정 웨이퍼라도, 본 발명의 제조방법에 따르면, GOI의 열화가 억제된 것만을 다음 공정으로 보낼 수 있다. 또한, 종형 열처리로에서의 어닐에 의해, 최근의 대구경 웨이퍼에 대응할 수 있음과 동시에, 표층 근방의 결정(結晶) 결함을 소멸시킬 수 있다.
또한, 본 발명은, 실리콘 단결정 웨이퍼의 평가방법으로서, 상기 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 계산하고, 산화막 내압의 열화의 유무를 평가하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 평가방법을 제공한다.
표면 거칠기를 AFM으로 측정했을 때의 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭에 게이트 산화막의 두께가 수 nm일 때의 GOI가 의존하기 때문에, 이를 이용해 GOI의 열화의 유무를 평가함으로써, 실제로 표면에 MOS구조를 형성하지 않아도 AFM으로 실리콘 단결정 웨이퍼 표면을 측정함으로써 GOI의 열화의 평가를 대체할 수 있기 때문에, 매우 간단히 GOI의 열화의 유무를 평가할 수 있다.
이때, 상기 평가를, 상기 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시킬 때를 열화 없음, 충족시키지 못할 때를 열화 있음으로 하는 것이 바람직하다.
표면 거칠기를 AFM으로 측정하여 파형을 푸리에 변환했을 때의 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭 y(nm2)이, 주파수를 X(nm-1)로 한 경우에, y<0.00096e-15X의 관계를 충족시키는 경우, 그 실리콘 단결정 웨이퍼는, 게이트 산화막이 얇은 경우라도 GOI의 열화가 억제된 것이다. 반대로, 상기 관계를 충족시키지 못하는 실리콘 단결정 웨이퍼는, GOI의 열화가 발생해 버린다. 따라서, 이 관계식을 충족시키는지 아닌지로 실리콘 단결정 웨이퍼의 GOI의 열화의 유무를 보다 용이하게 평가할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 게이트 산화막의 두께가 수 nm로 얇은 경우라도 GOI의 열화가 없는 실리콘 단결정 웨이퍼와 그 제조방법, 및 GOI 열화가 없음을 TDDB법 등에 비해 용이하고 고정밀도로 평가할 수 있는 평가방법이 제공된다.
도 1은, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 10 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 2는, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 20 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 3은, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 30 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 4는, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 50 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 5는, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 100 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 6은, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 500 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 7은, 표면 거칠기를 AFM으로 평가했을 때의 파형을 푸리에 변환했을 때의, 주파수와 진폭의 관계, 및 이들과 GOI의 열화의 유무의 관계를 나타내는 그래프이다.
이하, 본 발명에 관하여 보다 구체적으로 설명한다.
상술한 바와 같이, 최근, Ra값이 작은 웨이퍼라도, 게이트 산화막의 두께가 얇은 경우 GOI의 열화를 관찰할 수 있게 되어, 이 문제의 해결책이 기대되고 있다.
따라서, 본 발명자들은, 게이트 산화막의 두께가 수 nm로 얇은 경우의 GOI의 열화의 원인에 관하여 이하와 같은 검토를 하였다.
우선, 종형 열처리로에서 Ar 어닐을 실시한 표면 거칠기가 양호(Ra=0.10 nm)한 질소 도프 실리콘 단결정 어닐 웨이퍼 A(이하, '조건A 웨이퍼'라 함) 4매와, 표면 거칠기가 양호(Ra=0.08 nm)한 무결함 실리콘 단결정 웨이퍼 B(이하, '조건B 웨이퍼'라 함) 3매와, 종형 열처리로에서 Ar 어닐을 행한 후에 희생 산화·HF용액 세척을 한 표면 거칠기가 통상 수준(Ra=0.12 nm)의 질소 도프 실리콘 단결정 어닐 웨이퍼C(이하, '조건C 웨이퍼'라 함) 3매에 관하여, GOI 평가를 행하여 Qbd값을 측정하고, GOI의 열화의 원인과, 열화와 링크하는 파라미터에 관해 조사를 하였다.
상술한 바와 같이, Ra값이 0.1 nm 이하이면, 게이트 산화막이 얇은 경우라도 GOI의 열화가 없는 웨이퍼로 할 수 있다고 여겨져 왔다.
그러나, 본 발명자들은, 종형 열처리로에서 Ar 어닐을 한 조건A 웨이퍼를 5 nm의 게이트 산화막의 조건에서 GOI를 평가한 바, Ra값이 0.1 nm로 양호함에도 불구하고 열화가 발생하는 것을 발견하였다. 또한, 동일하게 종형 열처리로에서 Ar 어닐 처리를 한 조건C 웨이퍼는, Ra값이 0.1 nm 이하가 아님에도 불구하고, GOI의 열화가 발생하지 않는 것도 발견하였다. 한편, 조건B 웨이퍼는, 종래대로, Ra가 양호하며 GOI의 열화가 억제된 것이라는 것도 알 수 있었다.
따라서, 본 발명자들은, Ra값과는 다른 파라미터가 GOI의 열화와 관련이 있다고 생각하고, 다양한 검토를 한바, 표면 거칠기 중, 어느 특정 주파수대의 진폭 강도와 Qbd값에 관련이 있는 것을 발견하였다.
구체적으로는 도 1∼6을 참조하여 설명한다. 도 1은, 조건A∼C의 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파형을 푸리에 변환한 경우, 파장 10 nm에 대응하는 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다. 도 2는 파장 20 nm, 도 3은 파장 30 nm, 도 4는 파장 50 nm, 도 5는 파장 100 nm, 도 6은 파장 500 nm일 경우의 주파수의 진폭 강도와, Qbd값을 나타내는 그래프이다.
도 1에 나타나는 바와 같이, 조건A∼C의 웨이퍼의 파장 10 nm에 대응하는 주파수의 진폭 강도는, 어떤 웨이퍼나 거의 같지만, 조건A 웨이퍼의 Qbd값은 작고, GOI의 열화가 심함을 알 수 있었다. 반면, 조건B, C의 웨이퍼는 Qbd값이 크고, 열화가 별로 없음을 알 수 있다.
그리고, 도 2에 나타나는 바와 같이, Qbd값이 작은 조건A 웨이퍼는, 파장 20 nm에 대응하는 진폭이 조건B, C의 웨이퍼에 비해 큼을 알 수 있었다. 마찬가지로, 도 3 및 도 4에 나타나는 바와 같이, 파장 30 nm, 파장 50 nm에 대응하는 주파수의 진폭 강도가 작은 조건B, C의 웨이퍼는 Qbd가 작아지지 않고, GOI의 열화가 억제된 것으로 볼 수 있음을 알 수 있었다.
또한, 파장이 길어진 100 nm에 대응하는 주파수의 진폭 강도는 조건C 웨이퍼는 큼에도 불구하고 Qbd값이 작지 않아, 관련이 없다고 생각된다. 그리고, 조건C 웨이퍼는, 파장 500 nm에 대응하는 주파수의 진폭 강도는 Qbd값이 작은 조건A 웨이퍼와 거의 동일함에도 불구하고 GOI의 열화는 발생하지 않는다.
상기한 바와 같이, Qbd값이 작아지는, 즉, GOI의 열화의 발생에 관계가 있는 것은 Ra값이 아니라, 표면 거칠기를 AFM으로 평가했을 때 파장 20 nm∼50 nm에 대응하는 주파수의 진폭으로서, 이 주파수대의 진폭이 작으면, 게이트 산화막이 얇은 경우라도 GOI의 열화는 없는 실리콘 단결정 웨이퍼로 볼 수 있는 것을 발견하였다.
그리고, 파장 20 nm∼50 nm에 대응하는 주파수(주파수는 0.02∼0.05[nm-1])의 진폭이, 어떤 관계를 충족시킬 정도로 작으면 GOI의 열화가 없는 것이 되는지, 본 발명자들은 더욱더 상세하게 검토하였다. 이때, GOI의 평가는 100 ℃에서 1 mA/cm2의 전류를 가했을 때의 TDDB 특성 평가를 하고, 누적 고장률 90 %에서의 Qbd값이 0.18 C/cm2 이상을 합격으로 하였다.
그 결과, 도 7에 나타나는 바와 같이, 가로축을 주파수 X(nm-1), 세로축을 진폭(강도) y(nm2)로 하고, GOI의 열화가 없는 웨이퍼를 '□', GOI의 열화가 있는 웨이퍼를 '×'로 플롯했을 때, GOI의 열화가 없는 웨이퍼의 강도는 y<0.00096e-15X의 관계를 상당한 정밀도로 충족시키는 것을 발견하였다.
그리고, 이상의 식견을 바탕으로, 본 발명자들은, 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 구해 합격 여부를 판정함으로써, GOI의 열화의 유무를 표면 MOS구조를 형성하지 않고도 용이하게 평가할 수 있는 것과, 또한 제조 과정에서, 상기와 같은 판정을 하는 공정을 제조 공정에 포함시킴으로써, GOI 열화가 억제된 실리콘 단결정 웨이퍼를 제조할 수 있는 것을 생각해 내고, 본 발명을 완성시켰다.
이하, 본 발명에 관하여 상세히 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
본 발명의 실리콘 단결정 웨이퍼는, 실리콘 단결정 웨이퍼의 표면을 AFM으로 표면 거칠기를 측정했을 때, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)이, 파형을 푸리에 변환하여, 주파수를 X(nm-1), 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는 것이다.
상술한 바와 같이, AFM으로 표면 거칠기를 측정했을 때, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)이, 파형을 푸리에 변환하여, 주파수를 X(nm-1), 진폭을 y(nm2)로 했을 때 y<0.00096e-15X의 관계를 충족시키는 본 발명의 실리콘 단결정 웨이퍼는, 게이트 산화막이 얇은 경우라도, 표면 거칠기에 의존하는 GOI의 열화가 거의 없는 것이다.
여기서, 본 발명의 실리콘 단결정 웨이퍼는, 종형 열처리로에서 어닐된 것으로 할 수 있다.
이처럼, 열처리로에서 꺼내질 때 표면에 얇고 불균일한 산화막이 형성되기 쉬운 종형 열처리로에 의해 어닐된 것은, 세척으로 표면 거칠기가 악화되기 쉬운 어닐 웨이퍼이지만, 본 발명에서 규정하는 상기 관계를 충족시키는 것이면, 게이트 산화막이 얇은 경우라도, GOI의 열화가 없는 실리콘 단결정 웨이퍼로 할 수 있다.
그리고, 이 같은 본 발명의 실리콘 단결정 웨이퍼는 하기의 제조방법에 의해 제조할 수 있다. 그러나, 물론 이에 한정되는 것은 아니다.
우선, 실리콘 단결정 잉곳을 준비한다. 이 실리콘 단결정 잉곳에는, 일반적인 것을 준비하면 되고, 예를 들어, 쵸크랄스키 법(Czochralski method)에 의해 육성된 것으로 할 수 있다.
이어서, 준비한 실리콘 단결정 잉곳을 슬라이스하여, 복수매의 슬라이스 기판으로 한다. 이 슬라이스도, 일반적인 것으로 하면 되고, 예를 들어, 내주날(內周刃) 슬라이서 또는 와이어소(wire saw) 등의 절단 장치에 의해 슬라이스할 수 있다.
그리고, 얻어진 복수매의 슬라이스 기판에 대해, 래핑·에칭·연마 중 적어도 하나를 행하여, 기판으로 한다. 이 래핑·에칭·연마도 일반적인 조건에서 하면 되고, 제조하는 실리콘 단결정 웨이퍼의 사양에 따라, 적절히 선택할 수 있다.
여기서, 제작한 복수매의 기판에 대해, 종형 열처리로에서 어닐 열처리할 수 있다. 이 어닐 열처리는 아르곤(Ar) 100 % 분위기가 바람직하다.
종형 열처리로에서 어닐 열처리를 함으로써, 열처리로에서 꺼낼 때 기판 표면에 막 두께가 불균일하고 얇은 산화막이 형성되기 쉽다. 이 같은 어닐 후의 기판에 대해 RCA 세척을 하면, 산화막의 에칭뿐 아니라 기판의 실리콘까지 에칭되고, 표면 거칠기가 악화되어 버린다. 종래에는 게이트 산화막이 25 nm 전후로 두꺼웠으므로 이 표면 거칠기는 문제가 되지 않았지만, 수 nm로 얇아진 경우에 이 표면 거칠기의 악화에 의해 GOI의 열화가 발생한다. 그러나, 어닐을 해도, 본 발명의 제조방법에서는 GOI의 열화에 관한 판정을 하기 때문에, GOI의 열화가 억제된 실리콘 단결정 웨이퍼를 제조할 수 있다. 한편, 실리콘 웨이퍼를 아르곤 분위기 하에서 열처리함으로써, 웨이퍼 표면의 결정 결함의 제거 등의 개질을 할 수 있다.
그 후, 복수매의 가공 후의 기판으로부터, AFM으로 표면 거칠기를 평가하기 위해, 적어도 1매를 추출한다. 이때, 추출하는 기판은 잉곳의 임의의 위치에서 떼어낸 기판을 선택하면 되고, 특별히 위치를 특정할 필요는 없다.
그 후, 추출한 기판의 표면 거칠기를 AFM으로 평가한다.
그리고, 그 평가값으로부터 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 구하고, 기판의 합격 여부의 판정을 한다.
이때, 합격 여부의 판정에 있어, 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는 경우를 합격, 충족시키지 못하는 경우를 불합격으로 판정할 수 있다.
게이트 산화막이 수 nm로 얇은 경우의 GOI의 열화는, 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는지 아닌지로 평가할 수 있다. 따라서, 실리콘 단결정 웨이퍼가 완성되었을 때 GOI의 열화가 있는 것인지 아닌지를 제조과정에서 단시간에 용이하게 평가할 수 있다. 또한, 제조된 실리콘 단결정 웨이퍼는, 게이트 산화막이 수 nm로 얇은 경우라도 GOI의 열화가 억제된 것으로 할 수 있다.
그리고, 판정이 합격인 경우는 다음 공정으로, 불합격인 경우는 재가공을 한다. 이 재가공으로는, 표면 거칠기를 개선하기 위한 처리를 하는 것이 바람직하다. 그리고, 이에 의해 실리콘 단결정 웨이퍼가 제조된다.
여기서, 재가공을 한 후에, 적어도 1매 이상 추출하여 표면 거칠기를 평가하고, 합격이라 판단한 후에 다음 공정으로 넘기는 것이 바람직하다.
또한, 재가공은, 복수매의 가공 후의 기판에 희생 산화막을 형성한 후, 상기 희생 산화막을 HF용액으로 제거하는 처리로 할 수 있다.
이처럼, 희생 산화막을 형성하고, HF용액에 의해 제거함으로써, 표면 형상을 완화시킬 수 있고, 게이트 산화막이 얇은 경우의 GOI의 열화에 영향을 주는 표면 거칠기를 저감할 수 있다.
이처럼, 본 발명의 실리콘 단결정 웨이퍼의 제조방법에 따르면, 게이트 산화막이 수 nm로 얇은 경우라도 GOI의 열화가 발생하지 않는 실리콘 단결정 웨이퍼를 제조할 수 있다.
또한, 본 발명의 실리콘 단결정 웨이퍼의 평가방법에 관하여 이하에 설명하지만, 물론 이에 한정되는 것은 아니다.
우선, 평가를 행하는 실리콘 단결정 웨이퍼를 준비한다.
그리고, 준비한 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM를 이용해 측정한다. 그리고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 계산하고, 산화막 내압의 열화의 유무를 평가한다.
여기서, 열화의 유무의 판정에 있어, 파형을 푸리에 변환하여, 주파수를 X(nm-1), 진폭을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시킬 때를 열화 없음, 충족시키지 못할 때를 열화 있음으로 할 수 있다.
상술한 바와 같이, 표면 거칠기를 AFM으로 측정하여 파형을 푸리에 변환했을 때의 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭 y(nm2)이, 주파수를 X(nm-1)로 한 경우, y<0.00096e-15X의 관계를 충족시키는 실리콘 단결정 웨이퍼는, 게이트 산화막이 얇아도 GOI의 열화가 없는 실리콘 단결정 웨이퍼이다. 따라서, 이 관계식을 이용해 GOI의 열화의 유무를 평가함으로써, 고정밀도로 용이하게 GOI의 열화의 유무를 평가할 수 있다.
이 같은 본 발명의 실리콘 단결정 웨이퍼의 평가방법에 따르면, 표면에 MOS구조를 형성할 필요가 있는 GOI법과 비교하여, AFM으로 평가함으로써 GOI의 열화를 평가할 수 있다. 따라서, 단시간에 용이하게 GOI의 열화를 고정밀도로 평가할 수 있다.
[실시예]
이하, 실시예를 통해 본 발명을 보다 구체적으로 설명하지만, 물론 본 발명은 이들에 한정되는 것은 아니다.
<실시예>
우선, 쵸크랄스키 법에 따라, 직경 200 mm의 질소 도프 실리콘 단결정 잉곳과, 인상 속도를 조정하여 전면 N영역의 무결함 실리콘 단결정 잉곳을 준비하였다. 그리고, 각각의 잉곳을 와이어소를 이용해 절단하고, 슬라이스 기판을 복수매 제작하였다. 그 후, 슬라이스 기판에 대해 에칭 및 연마를 하였다.
이어서, 질소 도프 실리콘 단결정 잉곳으로 제작한 기판에 대해서만 Ar 분위기하 1200 ℃에서 1시간 종형로에서 열처리를 하였다.
그 후, 어닐한 기판과 무결함 실리콘 단결정 기판을 1매 추출하고, AFM으로 표면 거칠기를 측정하였다. 그리고, 파형을 푸리에 변환하여, 각 주파수마다의 진폭(강도)을 계산하였다. 그 결과를 표 1에 나타낸다.
파장[nm] 어닐 기판[nm2] 무결함 실리콘 단결정 기판[nm2] 희생 산화+HF 후의 어닐 기판[nm2] y=0.00096e-15X[nm2]
50.0 0.001352 0.000520 0.000522 0.000711
30.3 0.000928 0.000387 0.000422 0.000585
20.0 0.000606 0.000246 0.000365 0.000453
그 결과, 무결함 실리콘 단결정 기판은, 파장 20 nm∼50 nm의 주파수대의 진폭은 모두 y<0.00096e-15X의 관계를 충족시키고 있음을 알 수 있었다. 반면, 어닐한 기판은 금번 제조에서는 파장 20 nm∼50 nm의 주파수대의 진폭은 모두 y<0.00096e-15X의 관계를 충족시키지 못함을 알 수 있었다.
따라서, 추출 시에 추출하지 않은 어닐 기판의 일부에 대해, 파이로제닉(pyrogenic) 분위기하, 950 ℃의 파이로제닉 산화에 의해 150 nm의 희생 산화막을 형성하고, 그 후, 농도 5 %의 HF용액에 희생 산화막을 형성한 기판을 침지시켜 희생 산화막을 제거하였다.
그리고, 다시 기판을 1매 추출하여, AFM으로 표면 거칠기를 측정하고 마찬가지로 계산을 한 결과를 표 1에 나타낸다.
그 결과, 희생 산화막 제거 후의 기판은, 파장 20 nm∼50 nm의 주파수대의 진폭은 모두 y<0.00096e-15X의 관계를 충족시키고 있음을 알 수 있었다.
그리고, 제조한 기판에 대해 최종 마무리를 하고, 실리콘 단결정 웨이퍼로 하였다.
상기 제작한 실리콘 단결정 웨이퍼가, GOI의 열화가 있는지 아닌지 판단하기 위하여, 어닐 웨이퍼(희생 산화 없음), 무결함 실리콘 단결정 웨이퍼, 희생 산화막 제거 웨이퍼에 대해, 5 nm 두께의 게이트 산화막을 형성하고, 그 산화막 내압을 평가하기 위하여 TDDB 특성을 평가하였다. 이때, GOI의 평가는 100 ℃에서 1 mA/cm2의 전류를 가했을 때의 TDDB 특성을 평가하고, 누적 고장률 90 %에서의 Qbd값이 0.18 C/cm2 이상을 합격으로 하였다.
그 결과, 어닐 웨이퍼는 GOI가 열화하였지만, 무결함 실리콘 단결정 웨이퍼와 희생 산화막 제거 웨이퍼는 GOI의 열화가 없고, 양호한 산화막 내압이었다.
한편, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 가져오는 것은, 어떠한 것이라도　본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 실리콘 단결정 웨이퍼의 제조방법으로서, 적어도,
    실리콘 단결정 잉곳을 준비하는 공정;
    상기 실리콘 단결정 잉곳을 슬라이스하여 슬라이스 기판을 복수매 제작하는 공정;
    상기 복수매의 슬라이스 기판에, 래핑·에칭·연마 중 적어도 하나를 행하여 복수매의 기판으로 가공하는 가공 공정;
    상기 복수매의 기판에서 적어도 1매를 추출하는 공정;
    상기 추출 공정에서 추출한 기판의 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 구해 합격 여부를 판정하는 공정; 및
    상기 판정이 합격인 경우는 다음 공정으로 넘기고, 불합격인 경우는 재가공을 하는 공정;
    을 포함하고,
    상기 합격 여부의 판정을, 상기 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시키는 경우를 합격, 충족시키지 못하는 경우를 불합격으로 판정하는 것을 특징으로 하는, 실리콘 단결정 웨이퍼의 제조방법.
  4. 삭제
  5. 제3항에 있어서, 상기 재가공은, 상기 복수매의 가공 기판에 희생 산화막을 형성한 후에, 상기 희생 산화막을 HF용액으로 제거하는 처리로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  6. 삭제
  7. 제3항 또는 제5항에 있어서, 상기 가공 공정과 상기 추출 공정 사이에, 어닐 열처리를 종형 열처리로에서 하는 것을 특징으로 하는, 실리콘 단결정 웨이퍼의 제조방법.
  8. 실리콘 단결정 웨이퍼의 평가방법으로서,
    상기 실리콘 단결정 웨이퍼의 표면 거칠기를 AFM으로 측정하고, 파장 20 nm∼50 nm에 대응하는 주파수대의 진폭(강도)을 계산하고, 산화막 내압의 열화의 유무를 평가하며,
    상기 평가를, 상기 표면 거칠기를 AFM으로 측정했을 때의 측정값의 파형을 푸리에 변환하여, 주파수를 X(nm-1), 상기 진폭(강도)을 y(nm2)로 했을 때, y<0.00096e-15X의 관계를 충족시킬 때를 열화 없음, 충족시키지 못할 때를 열화 있음으로 하는 것을 특징으로 하는, 실리콘 단결정 웨이퍼의 평가방법.
  9. 삭제
KR1020107029667A 2008-07-02 2009-05-07 실리콘 단결정 웨이퍼, 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼의 평가방법 KR101577312B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-173142 2008-07-02
JP2008173142A JP2010016078A (ja) 2008-07-02 2008-07-02 シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法

Publications (2)

Publication Number Publication Date
KR20110036010A KR20110036010A (ko) 2011-04-06
KR101577312B1 true KR101577312B1 (ko) 2015-12-15

Family

ID=41465627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107029667A KR101577312B1 (ko) 2008-07-02 2009-05-07 실리콘 단결정 웨이퍼, 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼의 평가방법

Country Status (6)

Country Link
US (1) US8551246B2 (ko)
JP (1) JP2010016078A (ko)
KR (1) KR101577312B1 (ko)
CN (1) CN102017069B (ko)
TW (1) TWI427721B (ko)
WO (1) WO2010001518A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496654A (zh) * 2011-12-21 2012-06-13 江苏美科硅能源有限公司 新型燕尾槽导向工装
CN103426783A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 一种即时的氧化物氮化物氧化物薄膜的可靠性检测方法
JP6187579B2 (ja) * 2013-02-19 2017-08-30 株式会社Sumco 半導体ウェーハの加工方法
JP6377459B2 (ja) * 2014-08-29 2018-08-22 株式会社ディスコ ウエーハ検査方法、研削研磨装置
CN104217973B (zh) * 2014-09-02 2017-03-08 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
CN104465440A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种监测原位水汽生长栅氧化膜的生长缺陷的方法
CN104701209A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 栅氧层缺陷检测方法及器件失效定位方法
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法
JP6536517B2 (ja) * 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法
CN111771120B (zh) * 2018-02-22 2023-09-05 国立大学法人大阪大学 基板评价用芯片和基板评价装置
JP7125746B2 (ja) * 2018-09-28 2022-08-25 学校法人同志社 びびり振動抑制方法およびびびり振動抑制システム
CN114280078B (zh) * 2021-12-23 2024-04-16 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的批量评价方法
CN116207078B (zh) * 2023-04-28 2023-07-21 智科博芯(北京)科技有限公司 一种芯片结构及其制作与测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
JP3237944B2 (ja) * 1992-09-09 2001-12-10 株式会社東芝 半導体装置の製造方法
JP2900764B2 (ja) * 1993-08-30 1999-06-02 住友金属工業株式会社 半導体表面薄膜の評価方法
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
JPH10208988A (ja) * 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd 半導体プロセス方法及び半導体プロセス装置
JPH11148812A (ja) * 1997-11-14 1999-06-02 Sony Corp エピタキシャル成長層の表面粗さの評価方法及びその装置、エピタキシャル成長層の反射率測定方法及びその装置、並びに半導体装置の製造方法
JPH11162972A (ja) * 1997-11-28 1999-06-18 Hitachi Ltd 半導体集積回路装置の製造方法、半導体集積回路装置および半導体ウエハの製造方法
JP3719021B2 (ja) * 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP3717691B2 (ja) * 1999-01-13 2005-11-16 信越半導体株式会社 シリコンウェーハの評価方法
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP2005129769A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2006040961A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd 半導体ウェーハの検査方法、製造方法、及び管理方法
JP4668881B2 (ja) * 2006-10-10 2011-04-13 信越石英株式会社 石英ガラス基板の表面処理方法及び水素ラジカルエッチング装置

Also Published As

Publication number Publication date
US20110045246A1 (en) 2011-02-24
TW201007865A (en) 2010-02-16
KR20110036010A (ko) 2011-04-06
JP2010016078A (ja) 2010-01-21
CN102017069B (zh) 2013-01-30
WO2010001518A1 (ja) 2010-01-07
TWI427721B (zh) 2014-02-21
US8551246B2 (en) 2013-10-08
CN102017069A (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
KR101577312B1 (ko) 실리콘 단결정 웨이퍼, 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼의 평가방법
KR20110049764A (ko) 실리콘 웨이퍼의 제조방법
US20090252944A1 (en) Silicon wafer and production method thereof
JP2005317973A (ja) Ｓｏｉ基板及びその製造方法
WO2018037755A1 (ja) シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
US7517706B2 (en) Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
EP1868235A1 (en) Method and apparatus for evaluating semiconductor wafer and semiconductor wafer manufacturing method
WO2004020705A1 (ja) エピタキシャルウｴーハとその製造方法
US20190198386A1 (en) Method for manufacturing bonded soi wafer
JP5561332B2 (ja) シリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
US7810383B2 (en) Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
JP5572091B2 (ja) 半導体ウェーハの製造方法
US8865519B2 (en) Method of manufacturing silicon carbide structure
JP4603677B2 (ja) アニールウェーハの製造方法及びアニールウェーハ
KR20230053212A (ko) 웨이퍼의 결함 영역의 평가 방법
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
TWI423338B (zh) 矽晶片及其製造方法
KR20070036804A (ko) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가방법
CN110634759B (zh) 一种湿法刻蚀缺陷的检测方法
KR102037744B1 (ko) 웨이퍼의 평가방법
JP5555995B2 (ja) 貼り合わせシリコンウェーハの製造方法
KR101125741B1 (ko) 어닐 웨이퍼 및 그 제조방법
JP2009182233A (ja) アニールウェーハの洗浄方法
JP2000264783A (ja) シリコン半導体基板及びその製造方法
JP2000091172A (ja) シリコンウェーハ及びその品質評価及び管理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 5