KR101816191B1 - 태양전지용 웨이퍼 결함제거 방법 - Google Patents

태양전지용 웨이퍼 결함제거 방법 Download PDF

Info

Publication number
KR101816191B1
KR101816191B1 KR1020160126748A KR20160126748A KR101816191B1 KR 101816191 B1 KR101816191 B1 KR 101816191B1 KR 1020160126748 A KR1020160126748 A KR 1020160126748A KR 20160126748 A KR20160126748 A KR 20160126748A KR 101816191 B1 KR101816191 B1 KR 101816191B1
Authority
KR
South Korea
Prior art keywords
wafer
etching
heat treatment
mclt
ingot
Prior art date
Application number
KR1020160126748A
Other languages
English (en)
Inventor
이보람
김성태
백성선
Original Assignee
웅진에너지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웅진에너지 주식회사 filed Critical 웅진에너지 주식회사
Priority to KR1020160126748A priority Critical patent/KR101816191B1/ko
Application granted granted Critical
Publication of KR101816191B1 publication Critical patent/KR101816191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

태양전지용 웨이퍼 결함제거 방법이 제공된다. 웨이퍼 결함제거 방법은 잉곳을 슬라이싱하여 형성된 태양전지용 웨이퍼의 결함제거를 위한 방법으로서, (A)상기 잉곳을 슬라이싱하여 형성된 상기 웨이퍼를 1차 세정하는 단계; (B) 상기 웨이퍼를 열처리하여 상기 웨이퍼의 내부 영역에 형성된 결함을 상기 웨이퍼 표면 영역으로 이동시키는 단계; (C) 상기 웨이퍼 표면 영역에 형성된 결함을 제거하기 위하여 상기 웨이퍼 표면을 에칭하는 단계; 및 (D) 상기 표면이 에칭된 웨이퍼를 2차 세정하는 단계;를 포함한다.

Description

태양전지용 웨이퍼 결함제거 방법{Method for removing defect in wafer for use in solar cell}
본 발명은 태양전지용 웨이퍼 결함제거 방법에 관한 것이다.
태양전지를 생산하기 위한 소재로 사용되는 실리콘 웨이퍼(wafer)는 단결정 실리콘 잉곳(ingot)을 얇게 절단하여 만든다. 실리콘 단결정 잉곳을 제조하는 대표적인 방법으로 쵸크랄스키(Czochralski, CZ)법이 있으며, 이 방법은 단결정인 종자결정(seed crystal)을 용융실리콘에 담근 후 천천히 끌어당기면서 결정을 성장시킨다.
다음으로, 잉곳의 성장이 완료되면, 잉곳을 절단하여 웨이퍼 형태로 만드는 슬라이싱 공정 후에 세정(cleaning)의 공정을 거쳐 태양전지용 웨이퍼로 생산되게 된다.
이때, 잉곳을 슬라이싱하여 형성된 웨이퍼는 실리콘의 전기적인 특성을 확인하기 위하여 MCLT(Minority Career Life Time)를 측정한다.
보다 상세히, MCLT는 실리콘의 전기적 특성이다. 실리콘은 에너지(빛)를 받으면 자유전자가 들떠 이동하다 제자리로 돌아가는 시간을 의미한다. 이러한 MCLT가 크면 태양전지 효율이 증가된다.
그러나 웨이퍼의 MCLT는 잉곳 성장시 발생하는 결함과 불순물에 의하여 저하된다.
또한, 태양전지용 웨이퍼의 경우 일반적으로 100㎛에서 200㎛ 두께의 박형 웨이퍼가 사용됨에 따라 웨이퍼의 강도가 약해질수록, 태양전지로 제작되기 위하여 이동시 웨이퍼가 손상되는 문제가 발생된다.
본 발명의 일 실시예는 결정 성장 결함을 제거하여 웨이퍼의 강도 및 MCLT가 향상된 고 품질의 웨이퍼를 제조할 수 있는 태양전지용 웨이퍼 결함제거 방법을 제공하는데 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명의 일 측면에 따르면, 잉곳을 슬라이싱하여 형성된 태양전지용 웨이퍼의 결함제거를 위한 방법으로서, (A)상기 잉곳을 슬라이싱하여 형성된 상기 웨이퍼를 1차 세정하는 단계; (B) 상기 웨이퍼를 열처리하여 상기 웨이퍼의 내부 영역에 형성된 결함을 상기 웨이퍼 표면 영역으로 이동시키는 단계; (C) 상기 웨이퍼 표면 영역에 형성된 결함을 제거하기 위하여 상기 웨이퍼 표면을 에칭하는 단계; 및 (D) 상기 표면이 에칭된 웨이퍼를 2차 세정하는 단계;를 포함하는 태양전지용 웨이퍼 결함제거 방법이 제공된다.
또한, (B)의 단계에서, 상기 웨이퍼는 400℃ 내지 800℃에서 10분 내지 20분 동안 열처리될 수 있다.
또한, 상기 열처리 단계에서, 상기 웨이퍼는 상기 400℃에서는 20분 동안 열처리하고, 상기 800℃에서는 10분 동안 열처리하며, 상기 열처리 온도가 상승하면, 상기 열처리 시간은 감소할수 있다.
또한, (C)의 에칭 단계에서, 상기 웨이퍼의 에칭시, 에칭액은 결함이 형성된 상기 웨이퍼의 표면 전체를 에칭시킬 수 있다.
또한, 상기 에칭액은 상기 웨이퍼의 전체 두께에 대하여 3㎛ 내지 8㎛ 에칭시킬 수 있다.
또한, 상기 웨이퍼의 표면 에칭시, 상기 에칭 온도는 75℃ 내지 85℃일 수 있다.
또한, (D)의 2차 세정단계 이후, (E) 에칭된 상기 웨이퍼의 크렉 유무, MCLT(Minority Career Life Time)를 검사하는 검사단계를 더 포함할 수 있다.
본 발명에 의하면, 잉곳을 슬라이싱하여 형성된 웨이퍼가 열처리 공정 및 에칭 공정을 수행함으로써, 웨이퍼 내부 영역에 형성된 결함을 제거할 수 있다.
그리고, 웨이퍼의 결함을 제거함으로써, 웨이퍼의 굽힘 강도와 MCLT가 향상될 수 있으며, 웨이퍼의 굽힘 강도가 향상됨에 따라 웨이퍼의 크랙 발생을 줄일 수 있다.
또한, 웨이퍼 표면의 크랙 발생을 줄임으로써, 웨이퍼의 손상 없이 태양전지를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법의 순서도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법을 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법으로 형성된 웨이퍼 1과 결함제거되지 않은 웨이퍼 2의 굽힘강도를 측정한 그래프이다.
도 4는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법으로 형성된 웨이퍼 1과 결함이 제거되지 않은 웨이퍼 2의 MCLT를 측정한 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법의 순서도이며, 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법을 개략적으로 도시한 도면이다.
먼저, 웨이퍼는 쵸크랄스키법에 의해 실리콘 융액으로 실리콘 단결정을 인상시켜 단결정 실리콘 잉곳을 제조되고, 단결정 실리콘 잉곳은 와이어 소에 의한 슬라이싱에 의해 웨이퍼로 형성될 수 있다.
이렇게 슬라이싱하여 형성된 웨이퍼는 태양전지로 제조되기 전에 잉곳 성장 시 발생한 결정 성장 결함을 제거할 수 있다.
이를 위하여, 도 1를 참조하면, 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 결함제거 방법은 웨이퍼의 1차 세정 단계(S110), 웨이퍼의 열처리 단계(S120), 웨이퍼의 에칭단계(S130) 및 웨이퍼의 2차 세정 단계(S140)를 포함할 수 있다.
먼저, 잉곳을 슬라이싱하여 형성된 웨이퍼(210)는 세정액에 담궈 세정해준다(S110). 이는 슬라이싱 시 웨이퍼(210)의 표면에 발생한 이물질을 제거하기 위함이다.
이후, 세정된 웨이퍼(210)는 열처리 공정이 수행될 수 있다(S120).
웨이퍼(210)의 열처리 공정은 잉곳 형성시 내부 영역(T2)에 형성된 결함을 제거하기 위함이다. 이때, 웨이퍼 내부 영역에 형성된 결함은 열에 의하여 웨이퍼(210)의 표면 영역(T3)으로 이동된다.
여기서, 웨이퍼의 내부 영역(T2)는 에칭된 후 최종적으로 형성되는 웨이퍼의 총 두께를 지칭하며, 웨이퍼의 표면 영역(T3)은 추후에 에칭되는 두께를 지칭한다.
이때, 상기 웨이퍼의 열처리 공정 시, 열처리를 온도는 400℃ 내지 800℃에서 이루어지며, 열처리 시간은 약 5분 내지 20분 동안 진행될 수 있다.
열처리 온도가 400℃ 이하이면, 웨이퍼 내부 영역에 형성된 결함이 웨이퍼의 표면 영역으로 이동에 제한적이다. 또한, 열처리 온도가 800℃ 이상이면 결함이 확대되어 웨이퍼의 MCLT가 오히려 감소할 수 있다.
이때, 열처리 온도가 400℃일 경우, 열처리 시간은 약 20분 동안 진행되며, 열처리 온도가 800℃일 경우, 열처리 시간은 약 5분 동안 진행될 수 있다.
즉, 열처리 온도가 점점 증가하면, 열처리 시간은 점점 감소하도록 설정할 수 있다. 이는 웨이퍼의 손상 없이 웨이퍼의 표면 영역으로 결함을 이동시키기 위함이다.
또한, 열처리 공정은 진공 분위기에서 진행되고, 분위기 가스로 수소가스를 주입하게 된다. 이때, 분위기 가스로 수소가스를 사용하기 때문에, 웨이퍼 표면에 보호층을 형성할 수 있으며, 그에 따라 웨이퍼의 MCLT 향상을 기대할 수 있다.
한편, 웨이퍼의 열처리 공정은 RTP(Rapid Thermal Processing) 장비를 사용하여 진행될 수 있다. 상기 RTP 공정을 간략하게 설명하면, RTP 챔버 내측에 웨이퍼가 안착되고, 챔버에 설치되는 할로겐 램프에 의해 빠른 승온 및 감온이 가능한 열처리 공정을 수행할 수 있다.
이렇게 RTP 장비를 통하여 웨이퍼에 열처리 공정을 수행하면, RTP의 할로겐 램프 광에 의하여 웨이퍼 내 실리콘과 산소와의 특정 결합이 끊어지게 되어 시간 경과에 따른 MCLT 감소 효과를 방지할 수 있다.
웨이퍼의 열처리 공정이 완료되면, 웨이퍼의 표면 영역으로 이동된 결함을 제거하기 위하여 에칭 공정을 수행할 수 있다(S130).
여기서, 웨이퍼는 에칭액에 의해 에칭될 수 있으며, 에칭액은 웨이퍼의 표면 영역(T3)으로 이동된 결함을 제거해야하므로 웨이퍼의 표면 영역 전체를 에칭시킬 수 있다.
이때, 웨이퍼의 에칭 범위는 태양전지의 수율에 큰 영향을 미치기 때문에, 태양전지의 수율에 영향을 미치지 않는 범위로 에칭되어야 한다.
이에 본 발명의 일 실시예에서는 웨이퍼는 전체 두께(T1)에서 2㎛ 내지 8㎛ 정도로 에칭될 수 있다. 바람직하게는 웨이퍼의 전체 두께에 대하여 5㎛ 정도로 에칭될 수 있다.
한편, 본 발명의 일 실시예에 따른 웨이퍼 결함 제거 방법에서 에칭 공정은 웨이퍼 표면 전체를 에칭하는 것이므로 이방성 에칭 및 등방성 에칭 중 어느 에칭을 사용해도 상관 없다.
아울러, 웨이퍼 표면의 에칭을 위한 에칭액도 알칼리 및 산성 어느 용액이든 사용할 수 있으며, 보다 상세하게 에칭액은 일반적으로 오염이 유발되지 않는 용액을 사용할 수 있고, 일례로 HF, KOH, HNO3 등이 에칭액으로 사용될 수 있다.
다만, 웨이퍼의 에칭율은 웨이퍼 표면의 온도에 따라 영향을 받기 때문에 웨이퍼 표면 영역의 에칭 시 에칭 온도는 균일하게 유지시켜주는 것이 바람직하다.
이에 본 발명의 일 실시예에 따르면, 에칭 온도는 75℃ 내지 85℃로 균일하게 유지시킨다. 여기서, 에칭 온도가 75℃ 이하인 경우에는 웨이퍼의 표면을 에칭할 수 없다. 그리고 에칭 온도가 85℃ 이상인 경우는 에칭액이 기화될 수 있다.
이렇게 웨이퍼의 표면 영역을 에칭한 후, 다시 한번 2차 세정을 수행한다(S140).
그리고 세정된 웨이퍼의 표면에 크랙 형성 또는 MCLT를 확인하는 검사 단계를 수행할 수 있다.
상술한 바와 같은 공정 단계를 갖는 웨이퍼의 결함 제거 방법에 대하여 도 2를 참조하여 일 예를 들어 설명하도록 한다.
웨이퍼의 두께(도 2b의 T1)가 190㎛를 갖도록 잉곳을 슬라이싱 한다.
웨이퍼(210)는 세정 공정을 수행한 후, RTP 챔버 내부에 안착되어 열처리 공정을 수행한다.
이때, 열처리 온도는 800℃에서 5분 동안 이루어진다. 그러면, 결함(220)이 도 2b에서와 같이 웨이퍼(210)의 내부 영역(T2)에서 표면 영역(T3)으로 이동된다.
이후, 에칭액에 웨이퍼(210)를 침지시켜 웨이퍼(210)의 표면 전체를 에칭시킨다(도 2c 참조).
이때, 에칭액은 수산화칼륨(KOH)용액을 사용하였으며, 에칭 온도는 80℃로 1시간 20분 동안 에칭을 수행한다. 표면 영역(T3)이 에칭된 후 웨이퍼(230)의 두께는 182 내지 188㎛일 수 있다. 본 발명의 일 실시예에서는 5㎛가 에칭되어 에칭된 후 웨이퍼(230)의 두께는 185㎛이다.
이렇게 표면을 에칭한 웨이퍼는 도 2d에서와 같이 결점이 제거된 웨이퍼(230)가 형성된다. 이때 웨이퍼(230)는 추후에 태양전지로 제조될 수 있다.
에칭된 웨이퍼(230)는 2차 세정 이후 MCLT 검사를 진행하였으며, 실험 결과는 표 1를 참조하도록 한다.
이때, 본 발명의 일 실시예에 따른 웨이퍼 결함 제거 방법으로 결함을 제거한 웨이퍼 1과의 비교예로 웨이퍼 2를 준비하였다.
웨이퍼 2는 웨이퍼 1과 동일한 두께를 갖는다. 단지 열 처리 공정을 수행하지 않고, 에칭 공정만을 수행하여 MCLT를 검사하였다.
이때, 웨이퍼 1 및 웨이퍼 2 각각은 수산화칼륨 용액에서 5분 및 20분 동안 에칭을 수행하였다.
구분 기본 웨이퍼의 MCLT 열처리 후의 MCLT
 에칭 후의 MCLT
5분 20분
웨이퍼 1 1.5㎲ 1.3㎲ 4.4㎲ 10.5㎲
웨이퍼 2 1.5㎲ 미실시 3.3㎲ 5.5㎲
표 1를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 결함 제거 방법으로 결함을 제거한 웨이퍼 1의 MCLT는 열 처리 및 에칭 단계를 거치면서 점점 큰 폭으로 향상됨을 확인할 수 있다.
특히 5분 동안 에칭을 수행했을 때보다 20분 동안 에칭을 수행했을 경우 MCLT가 처음 보다 더 큰 폭으로 향상됨을 확인할 수 있다.
반면, 웨이퍼 2의 MCLT는 처음보다 에칭 후의 MCLT가 증가되긴 하였으나, 웨이퍼 1의 MCLT보다 낮게 측정됨을 알 수 있다.
특히, 20분 동안 에칭한 후의 MCLT를 살펴보면, 웨이퍼 1의 MCLT가 결함을 제거하지 않은 웨이퍼 2의 MCLT 보다 2배 정도 향상됨을 확인할 수 있다.
이와 같은 실험 결과에 따르면, 잉곳을 슬라이싱하여 형성된 웨이퍼가 열처리 및 에칭 단계를 수행함으로써 내부 영역에 형성된 결점이 제거될 수 있고, 그에 따른 MCLT가 향상되어 고 품질의 태양전지용 웨이퍼를 형성할 수 있다.
한편, 도 3은 본 발명의 일 실시예에 따라 열처리 공정 및 에칭 공정이 이루어진 웨이퍼 1과 열처리 공정 및 에칭 공정이 이루어지지 않은 웨이퍼 2의 굽힘강도를 나타낸 도면이고, 도 4는 MCLT를 나타낸다.
도 3을 참조하면, 웨이퍼의 두께가 100에서 185㎛ 까지는 열처리 공정 및 에칭 공정이 이루어져 굽힘강도를 측정한 것이며, 190㎛는 열처리 공정 및 에칭 공정이 이루어지지 않은 상태의 굽힘 강도를 측정한 것이다.
이에 따르면, 열처리 공정 및 에칭 공정이 이루어진 A 구간에서는 웨이퍼의 두께 증가에 따라 굽힘 강도는 증가하는 것을 확인할 수 있다.
그러나, 열처리 공정 및 에칭 공정이 이루어지지 않은 B 구간에서는 웨이퍼의 두께가 190㎛이지만 굽힘 강도는 감소함을 확인할 수 있다.
아울러, 도 4를 참조하면, 열처리 공정 및 에칭 공정이 이루어진 A 구간에서는 MCLT가 증가하여 웨이퍼의 두께가 185㎛에서 높은 MCLT를 갖는 것을 확인할 수 있다.
반면, B 구간에서는 웨이퍼 두께가 190㎛이지만 MCLT는 저하되는 것을 확인할 수 있다.
도 3 및 도 4에 따르면, 190㎛의 두께를 갖는 웨이퍼 1은 열처리 공정 및 에칭 공정이 진행됨에 따라 185㎛의 두께를 가지지만, 웨이퍼의 내부 영역에 형성된 결함이 제거됨으로써 굽힘 강도 및 MCLT가 향상되는 것을 확인할 수 있다.
반면, 웨이퍼 1과 동일한 190㎛ 두께를 갖는 웨이퍼 2는 열처리 공정 및 에칭 공정이 이루어지지 않음에 따라 굽힘 강도 및 MCLT가 웨이퍼 1보다 현저히 저하됨을 확인할 수 있다.
따라서, 잉곳을 슬라이싱한 웨이퍼가 열처리 공정 및 에칭 공정을 수행함으로써, 웨이퍼 내부 영역에 형성된 결함을 제거할 수 있다.
그리고, 웨이퍼의 결함을 제거함으로써, 웨이퍼의 굽힘 강도와 MCLT가 향상될 수 있으며, 웨이퍼의 굽힘 강도가 향상됨에 따라 웨이퍼 표면에 크랙 발생을 줄일 수 있다.
또한, 웨이퍼 표면의 크랙 발생을 줄임으로써, 웨이퍼의 손상 없이 태양전지를 제조할 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
210 : 잉곳에서 슬라이싱된 웨이퍼
220 : 결점 230 : 결점이 제거된 웨이퍼

Claims (7)

  1. 잉곳을 슬라이싱하여 형성된 전체 두께가 190㎛ 이하인 태양전지용 웨이퍼의 결함을 제거를 위한 방법으로서,
    (A) 상기 잉곳을 슬라이싱하여 형성된 상기 웨이퍼를 1차 세정하는 단계;
    (B) 상기 웨이퍼를 400℃ 내지 800℃의 온도에서 5분 내지 20분 동안 열처리하여 상기 잉곳 성장시 상기 웨이퍼의 내부 영역에 형성된 결함을 상기 웨이퍼의 손상없이 에칭될 수 있는 웨이퍼의 에칭 범위인 상기 웨이퍼의 표면 영역(T3)으로 이동시키는 단계;
    (C) 상기 웨이퍼의 표면 영역에 형성된 결함을 제거하기 위하여 75℃ 내지 85℃로 균일하게 유지시킨 에칭 온도에서 상기 웨이퍼 표면을 2㎛ 내지 8㎛ 에칭하는 단계;
    (D) 상기 표면이 에칭된 웨이퍼를 2차 세정하는 단계; 및
    (E) 에칭된 상기 웨이퍼의 크렉 유무 및 MCLT(Minority Career Life Time)를 검사하는 검사단계;를 포함하고,
    상기 에칭된 웨이퍼의 총 두께(T2)는 182 내지 188㎛이고,
    상기 에칭된 웨이퍼의 MCLT와 굽힘 강도는 에칭 전의 웨이퍼보다 향상되도록 형성되는, 태양전지용 웨이퍼 결함제거 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 열처리 단계에서, 상기 웨이퍼는 상기 400℃에서는 20분 동안 열처리하고, 상기 800℃에서는 5분동안 열처리하며,
    상기 열처리 온도가 상승하면, 상기 열처리 시간은 감소하는 태양전지용 웨이퍼 결함제거 방법.
  4. 제 1 항에 있어서,
    (C)의 에칭 단계에서,
    상기 웨이퍼의 에칭시, 에칭액은 결함이 형성된 상기 웨이퍼의 표면 전체를 에칭시키는 태양전지용 웨이퍼 결함제거 방법.

  5. 삭제
  6. 삭제
  7. 삭제
KR1020160126748A 2016-09-30 2016-09-30 태양전지용 웨이퍼 결함제거 방법 KR101816191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160126748A KR101816191B1 (ko) 2016-09-30 2016-09-30 태양전지용 웨이퍼 결함제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126748A KR101816191B1 (ko) 2016-09-30 2016-09-30 태양전지용 웨이퍼 결함제거 방법

Publications (1)

Publication Number Publication Date
KR101816191B1 true KR101816191B1 (ko) 2018-01-09

Family

ID=61000446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126748A KR101816191B1 (ko) 2016-09-30 2016-09-30 태양전지용 웨이퍼 결함제거 방법

Country Status (1)

Country Link
KR (1) KR101816191B1 (ko)

Similar Documents

Publication Publication Date Title
KR101623669B1 (ko) 고온 열처리를 이용한 ３００ｍｍ 폴리시드 실리콘 웨이퍼 제조 공정
KR100376658B1 (ko) 반도체기판 및 그 형성방법
US7745306B2 (en) Method for producing bonded wafer
US20130089968A1 (en) Method for finishing silicon on insulator substrates
TWI427721B (zh) Production method of monocrystalline silicon wafer, single crystal silicon wafer, and evaluation method of single crystal silicon wafer
KR20010080335A (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20060040733A (ko) 웨이퍼의 제조방법
JP6288323B2 (ja) 熱酸化異種複合基板の製造方法
JP5183874B2 (ja) Ｓｏｉウエーハの製造方法
US20130260538A1 (en) Method of manufacturing gallium nitride substrate
EP1906450A1 (en) Process for producing simox substrate, and simox substrate produced by said process
KR100959624B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101816191B1 (ko) 태양전지용 웨이퍼 결함제거 방법
KR101524913B1 (ko) 실리콘 웨이퍼
JP6822375B2 (ja) シリコンエピタキシャルウエーハの製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP6421611B2 (ja) プラズマ処理装置用電極板及びその製造方法
JP2002134521A (ja) シリコン半導体基板の熱処理方法
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
CN114324394A (zh) 一种单晶硅片无缺陷区深度的测量方法
CN106486339B (zh) GaN薄膜的制备方法
JP2016124756A (ja) シリコンウェーハ及びその製造方法
CN116544110A (zh) 一种磷化铟晶片的退火方法
CN115135817A (zh) 半导体硅晶片的制造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant