TWI423260B

TWI423260B - 在非揮發性記憶體裝置中資訊設定之方法及設備

Info

Publication number: TWI423260B
Application number: TW094125367A
Authority: TW
Inventors: Satoru Sugimoto; Kenta Kato
Original assignee: Spansion Llc
Priority date: 2004-07-29
Filing date: 2005-07-27
Publication date: 2014-01-11
Also published as: TW200617963A; TW201415460A; JPWO2006011216A1; WO2006011216A1; US7490192B2; CN101002276A; TWI534809B; US20060023508A1; CN101002276B; JP4472701B2

Description

在非揮發性記憶體裝置中資訊設定之方法及設備

本發明係有關於設定非揮發性記憶體裝置中之控制資訊。

就可電氣性覆寫的非揮發性記憶體裝置(例如，EEPROM或快閃記憶體)而言，有些情況是用由預定個數之記憶體格(memory cell)組成的各個記憶區(sector)或記憶區組(sector group)對各個記憶區或各個記憶區組設定存取記憶體格的條件。可控制寫入/抹除禁止或許可之狀態的保護功能係此類設定之典型目標。存取條件是對各個記憶區或記憶區組作個別設定。為了設定記憶區或記憶區組的存取條件，依序對記憶區或記憶區組中之每一個寫入指定存取條件之控制資訊。

非揮發性記憶體裝置有兩種類型。一種類型的非揮發性記憶體裝置由於寫入操作所涉及的物理現象而需要寫入操作時間比讀取操作長。另一種類型的非揮發性記憶體裝置需要寫入操作與讀取操作的時間差不多相同。前一類型包含電氣性可抹除及可程式唯讀記憶體(Electrically Erasable Programmable Read Only Memories；EEPROMs)與相變化記憶體(Ovonic Unified Memories；OUMs)，以及聚合鐵電隨機存取記憶體(Polymer Ferroelectric RAMs；PFRAMs)。後一類型包含MRAM與FRAM。

第10圖圖示寫入週期比讀取週期長的非揮發性記憶體裝置中之控制資訊寫入序列的操作波形。在第1步驟中，有5個指令週期。在每個指令週期中，寫入指令係輸入至位址端子與資料輸入/輸出端子，該寫入指令係由構成預定程式碼的資料位元之預定組合組成的資料位元訊號。執行控制資訊寫入序列係改變存取條件設定而使得比較不容易錯誤啟動控制資訊寫入序列。使用由未在一般操作順序用作預定程式碼的預定資料位元組合組成的資料位元訊號可防止控制資訊寫入順序被錯誤啟動。第2步驟是由寫入保護(write protect；WP)資訊週期組成，其中是將表示一個位元的SGA輸入於多個位址端子。亦即，每一SGA位元表示用於一個記憶區或記憶區組之保護資訊。第3步驟包含寫入執行週期。在寫入執行週期中，用比讀取週期長的時間重新寫入已被保護的資訊至非揮發性記憶體格。為了重新寫入多個存取條件，重覆第1步驟至第3步驟的次數與重新寫入存取條件的次數一樣。相較於約數十奈秒長的讀取週期，寫入週期是在數微秒至數毫秒的範圍內。

揭示於日本未審查公開案第H10－106275號(“專利文獻1”)的半導體記憶體裝置需要讀取週期與寫入週期的位址存取時間差不多相等。在第10圖的半導體記憶體裝置中，在對個別區塊(block)進行寫入禁止/許可設定時，設定一寫入保護設定區塊，在執行7個讀取週期(第1步驟)後，根據從資料輸入/輸出端子(I/O 0至I/O 7)在第八週期輸入的資料(第2步驟)，該第八週期成為寫入週期。在該寫入週期中，重新寫入已寫入於非揮發性元件的寫入保護資訊。從資料輸入/輸出端子(I/O 0至I/O 7)輸入的資料之8個位元係分別表示8個區塊的控制資訊。

不過，隨著記憶體裝置容量變大，記憶體裝置中之記憶區或記憶區組的數目也增加。如上述之先前技術，在需要對每一記憶區或記憶區組執行控制資訊寫入順序的非揮發性記憶體裝置中，設定存取條件需要相當多時間。因此，存在一種可能性，例如，當第1步驟與第2步驟重覆執行寫入控制資訊時，資料輸入/輸出端子被佔用，因而無法用於其他操作。

特別是，在寫入週期比讀取週期長的非揮發性記憶體裝置中，為每個記憶區或記憶區組寫入控制資訊要花費相當多時間。寫入控制資訊所需時間會隨著標定(targeted)記憶體裝置的容量變大而增加。最後，這種記憶體裝置的資料輸入/輸出端子在執行控制資訊寫入時會被佔用一段長時間。

此外，當輸入指令以啟動控制資訊寫入順序時，必需輸入由位址端子與資料輸入端子所輸入的資料組成的預定程式碼。因此，在輸入指令的這段期間內，該等資料輸入/輸出端子持續被佔用。

當揭示於專利文獻1的方法應用於寫入週期比讀取週期長的非揮發性記憶體裝置時，在執行7個讀取週期(第1步驟)之後，在第八週期設定對應於資料輸入/輸出端子之位元位置的寫入保護設定區塊(第2步驟)。在隨後的寫入週期中(第3步驟)，亦即，在第八週期之後的週期中，花一段長時間將存取條件寫入非揮發性元件。如果該方法應用於寫入週期比讀取週期長的非揮發性記憶體裝置，該裝置的資料輸入/輸出端子在控制資訊寫入序列期間也被佔用。

在有複數個各可彼此獨立存取之記憶庫(bank)的非揮發性記憶體裝置中，當輸入/輸出端子如上述被佔用時，系統控制器無法存取除該等輸入/輸出端子正在使用的那一個之外的記憶庫，或連接至與該非揮發性輸入記憶體裝置所連接之同一資料線的其他系統裝置。當非揮發性記憶體裝置具有多個記憶庫及/或當多個包含非揮發性記憶體裝置的裝置連接至系統的共用資料線時，執行一序列以寫入控制資訊於該非揮發性記憶體裝置中之記憶庫使得該系統控制器失能(disable)，妨礙存取該非揮發性記憶體裝置中之其他記憶庫及/或該系統中之其他裝置。因此，這種系統具有系統資料傳輸效率無法改善的問題。

本發明解決上述習知技術的問題而且有一目標是要提供一種用於非揮發性記憶體裝置的資訊設定方法、該非揮發性記憶體裝置、以及加入彼等的系統，使得在該裝置中與在該系統中，有可能根據設定指令以少量時間輸入控制資訊而不佔用該等資料輸入/輸出端子。

根據本發明之用於非揮發性記憶體裝置的資訊設定方法的特徵在於包含下列步驟：在具有由外部來源設定的控制資訊中，當設定指令輸入到預定端子而非資料輸入/輸出端子時，將該等預定端子設定為輸入端子用以接收該控制資訊。

根據本發明之非揮發性記憶體裝置的特徵在於：包含指令辨識部，供辨識輸入至預定端子而非資料輸入/輸出端子的設定指令；以及控制部，供根據來自該指令辨識部的辨識訊號來設定該等預定端子為該控制資訊用之輸入端子。

在加入由外部來源設定控制資訊的非揮發性記憶體裝置用之資訊設定方法的系統中，經由一條資料線連接至控制器的非揮發性記憶體裝置或其他裝置，在該控制器經由預定端子而非資料輸入/輸出端子設定該非揮發性記憶體裝置的一個記憶體區域用之控制資訊時，經由該資料線，資料在該控制器與該非揮發性記憶體裝置或另一裝置的另一記憶體區域之間通訊。

由於經由預定端子而非資料輸入/輸出端子來輸入設定指令與控制資訊，在輸入設定指令與控制資訊期間可釋出該等資料輸入/輸出端子。

當輸入設定指令時且當辨識該設定指令之後輸入控制資訊時，可釋出該等資料輸入/輸出端子。即使在執行標定設有該非揮發性記憶體裝置且可控制對各個之存取而獨立於其他的複數個預定記憶體區域(記憶庫)中之一個的設定指令期間，可存取除被標定之外的其他預定記憶體區域(記憶庫)以及連接至與該非揮發性記憶體裝置所連接之相同資料線的其他裝置。因此，可改進系統之資料傳輸效率。

根據本發明，可提供一種非揮發性記憶體裝置用之資訊設定方法與一種非揮發性記憶體裝置，在加入具有可控制對各個之存取而獨立於其他的複數個預定記憶體區域的非揮發性記憶體裝置及/或具有除該非揮發性記憶體裝置之外經由共用資料線連接的其他裝置的系統中，有可能根據設定指令以少量時間輸入控制資訊而不佔用該等資料輸入/輸出端子。

此外，由於設有除該等資料輸入/輸出端子之外的其他預定端子用以在該控制器經由該等預定端子而非資料輸入/輸出端子來設定該非揮發性記憶體裝置之一個記憶體區域的控制資訊期間設定該非揮發性記憶體裝置用之控制資訊，在該控制器與該非揮發性記憶體裝置的另一記憶體區域或經由該資料線的另一裝置之間有可能資料通訊。因此，可改進系統之資料傳輸效率。

以下將參考第1圖至第9圖，根據本發明詳述非揮發性記憶體之第一與第二具體實施例、資訊設定方法、以及加入彼等之系統。

請參考第1圖，其係顯示本發明原理之系統。控制器5係經由訊號線4不同於資料線3傳送控制資訊設定(control information setting)，以便電氣性分離非揮發性記憶體裝置1與資料線3。在進行上述處理期間，致能(enable)另一裝置2與控制器5之間的資料通訊。如果非揮發性記憶體裝置1有多個記憶庫A與B，記憶庫A與B其中的一個可與資料線3電氣性分離。訊號線4可例如為位址線。

在此系統中，如第2圖的操作波形所示，儘管控制器5與另一裝置2在進行資料通訊，例如，控制器5仍可根據讀取指令改變該非揮發性記憶體裝置1中之控制資訊設定。然而，如果非揮發性記憶體裝置1設有多個記憶庫A與B，可改變特定記憶庫中之控制資訊設定同時另一未被控制資訊設定的記憶庫與控制器5之間可進行資料通訊。

例如，假設在第0步驟中，可做出連續讀取存取的叢發式讀取指令(burst read command)經由訊號線4送至記憶庫B。例如，也假設在第1步驟中，可設定控制資訊的指令係經由訊號線4送至記憶庫A。由於該等指令係經由不同於資料線3的訊號線4傳送，即使經由訊號線4發送指令，記憶庫B仍可繼續與控制器5資料通訊使得叢發式讀取操作可繼續從記憶庫B讀取資料。在第2步驟中，控制資訊係經由訊號線4送至記憶庫A。在此步驟期間，記憶庫B也繼續與控制器5資料通訊使得叢發式讀取操作可繼續從記憶庫B讀取資料。在第3步驟中，記憶庫A係基於該設定資訊而執行寫入操作。在此步驟期間，記憶庫B也繼續與控制器5資料通訊使得叢發式讀取操作可繼續從記憶庫B讀取資料。

以下將參考第3圖與隨後之附圖進一步解釋本發明之第一與第二具體實施例。本說明將基於有以下情形之實施例：一為用於設定個別記憶庫的多個記憶區或記憶區組中之每一個之寫入保護(write protect，以下稱為“WP”)功能的條件作為存取條件，以及一為根據WP設定指令來輸入供記憶庫用來完成寫入禁止/寫入許可設定的WP資訊作為控制資訊。

在第3圖所示之系統中，根據第一具體實施例的非揮發性記憶體裝置1A與另一裝置2係經由共用資料匯流排3而連接。該資料匯流排3係連接至非揮發性記憶體裝置1A的資料輸入/輸出端子(IO)。

設有資料輸入/輸出端子(IO)與位址端子(ADD)的非揮發性記憶體裝置1A具有資料輸入/輸出部31，其係接收經由資料輸入/輸出端子(IO)所輸入或輸出的資料；以及一位址輸入部33，其係經由位址端子(ADD)接收位址訊號AD。

將輸入至該位址輸入部33的位址訊號AD輸入作為記憶體核心部35、指令辨識部11、以及連接部15的內部位址訊號ADI。在該記憶體核心部35中，各記憶庫排列複數個記憶體格。

資料輸入/輸出部31連接至在記憶體核心部35內的個別記憶庫之輸入/輸出部B1至BN。在一般資料存取操作中，資料係輸入於或輸出自根據輸入記憶體核心部35的內部位址訊號ADI而選定的記憶庫之輸入/輸出部。

該內部位址訊號ADI也輸入至指令辨識部11以判斷輸入內部位址訊號ADI是否表示用以設定WP條件的指令。當輸入的內部位址訊號ADI經辨識為表示指示重新寫入WP條件的設定指令時，輸出指令辨識訊號WPC至控制部13。

當接收到該指令辨識訊號WPC時，該控制部13輸出控制訊號CNT。將控制訊號CNT輸入至該連接部15與記憶體核心部35。由於該控制訊號CNT，連接部15進入導通狀態從而建立用於輸入內部位址訊號ADI至解碼器17、選擇器19、以及結束偵測部25之訊號路徑。在記憶體核心部35中，該控制訊號CNT係輸入至重新寫入WP條件所標定的記憶庫的輸入/輸出部的禁止端子(INH)(未圖示)。結果，標定記憶庫與資料輸入/輸出部31的連接中斷。

就解釋的目的而言，假設當指令辨識訊號WPC成為通知指定重新寫入WP條件的設定指令已被辨識的訊號時，也包含指定重新寫入WP條件所標定的記憶庫資訊。依照所提供的資訊，有可能控制標定記憶庫的輸入/輸出部以便使標定記憶庫與資料輸入/輸出部31的連接中斷，且使連接部15處於導通狀態。如果在輸入相關設定指令之後一併輸入標定記憶庫上的資訊與WP資訊，使用不同於控制訊號CNT的訊號可控制標定記憶庫的輸入/輸出部。

在連接部15進入導通狀態後，根據預定位元位置分割由內部位址訊號ADI所提供的WP資訊且將分割好的訊號輸入到解碼器17、選擇器19、結束偵測部25中之對應目的地。第一WP訊號ADI1係作為辨識訊號而輸入至解碼器17。將第二WP訊號ADI2輸入至選擇器19。第三WP訊號ADI3係輸入至結束偵測部25。第二WP訊號ADI2為可提供判斷個別記憶區或記憶區組是寫入禁止或是寫入允許的WP條件的WP訊號。第二WP訊號ADI2的各個位元將記憶區或記憶區組設定為寫入禁止/寫入許可。

當供標定用以設定寫入禁止/寫入許可的記憶區或記憶區組的數目大於第二WP訊號ADI2中之位元的寬度時，每次基於第二WP訊號ADI2中之位元的寬度而識別出一些記憶區或記憶區組後，將已識別之記憶區或記憶區組聚集成一個群組。

第一WP訊號ADI1係可識別該處理所產生之群組的訊號。第一WP訊號ADI1係以解碼器17解碼，且隨後輸入至選擇器19。在選擇器19將第二WP訊號ADI2輸入於根據第一WP訊號ADI1所識別的暫時保持部(temporarily maintained section)21中之一個。暫時保持部21係以一對一的方式對應至基於第二WP訊號ADI2中之位元的寬度而識別之記憶區群組或記憶區組群組。對於每一個藉由第一WP訊號ADI1識別的記憶區群組或記憶區組群組，選定一暫時保持部21並且將與第一WP訊號ADI1一起輸入的第二WP訊號ADI2暫時保持於選定之暫時保持部21。該等暫時保持部21均為揮發性質。

第三WP訊號ADI3為表示WP資訊輸入狀態的狀態訊號。當在結束偵測部25中偵測到第三WP訊號ADI3時，判定WP資訊的輸入已結束。當第三WP訊號ADI3為表示WP資訊正在輸入或WP資訊的輸入已結束的訊號時，則結束偵測部25可藉由偵測第三WP訊號ADI3的結束或開始偵測而輸出WP資訊輸入結束訊號E1。或者是，當第三WP訊號ADI3為表示開始WP資訊輸入操作的訊號時，提供具有計時器功能的結束偵測部25使得當輸入第三WP訊號ADI3時開始計時以及在預定時間消逝後輸出一輸入結束訊號E1成為可能。

當收到輸入結束訊號E1時，寫入執行部27開始寫入操作。在寫入操作期間，將已被暫時保持於暫時保持部21的WP訊號以一對一方式寫入對應至該暫時保持部21的儲存部23。該等儲存部23均為非揮發性質。控制寫入儲存部23的方式與寫入一般非揮發性記憶體格的方式相同。由於寫入操作所涉及的物理現象，寫入非揮發性記憶體格所花費的時間比讀取長。例如，在寫入操作中，重覆寫入週期與驗證週期以便繼續寫入同時驗證寫入狀態。寫入操作包含非揮發性記憶體格的程式化或抹除。當基於驗證週期判定寫入已結束時，輸出寫入結束訊號E2。該寫入結束訊號E2係輸入至控制部13並且取消控制訊號CNT。控制訊號CNT的取消係結束非揮發性記憶體裝置1A中之存取條件的設定而且該非揮發性記憶體裝置1A返回至可存取記憶體核心部35的一般狀態。亦即，連接部15進入不導通狀態且用來暫時保持內部位址訊號ADI的訊號路徑亦中斷。此時，取消已經受重新寫入WP條件的記憶庫之輸入/輸出部的存取禁止(access－inhibited)狀態。當收到存取指令時，可在記憶庫與資料輸入/輸出部31之間輸入或輸出資料。

第4圖為流程圖，其係根據本發明之第一具體實施例，圖示用於在非揮發性記憶體裝置1A中設定WP條件的作業流程。當輸入位址到位址輸入部33(S1)時，在指令辨識部11中執行辨識指令的處理。在處理期間，檢查該等輸入位址是否為在預定期間內輸入的預定個數之預定位址(S3)。WP條件設定指令係由在預定輸入期間內以超過預定個數的週期輸入之預定位址組成的預定位元字串(string)。

例如，當分配在各輸入週期中指定不同字元線及/或不同記憶庫的位址時，可最小化同時發生於已分配的位址與用於一般位址存取操作的位址間的可能性，以下將予以說明。再者，想要將設定指令的週期時間設定為比一般位址存取操作的週期時間短。藉由此作法，可防止將一般存取操作錯誤辨識為設定指令。

當該等輸入位址經辨識不是設定指令時(S3：否)，輸入位址為用於一般存取操作的，故而繼續一般存取操作(S4)。當該等輸入位址經辨識是設定指令時(S3：是)，接著進行WP條件寫入序列。

首先，建立從位址端子(ADD)到WP條件儲存部23的訊號路徑(S5)，其中該等連接部15進入導通狀態從而建立該訊號路徑。然後，使標定記憶庫與資料輸入/輸出端子(IO)的連接中斷(S7)，此係藉由禁止存取標定記憶庫的輸入/輸出部並且中斷標定記憶庫與資料輸入/輸出部31之間的資料輸入/輸出路徑。因此，在WP條件寫入序列中，對標定記憶庫不做一般存取使得通向標定記憶庫的資料輸入/輸出路徑中斷。由於資料匯流排3可用於另一記憶庫及/或另一裝置2，故即使執行標定記憶庫的WP條件寫入順序，另一記憶庫及/或另一裝置2仍可輸入及輸出資料。結果，可改善系統的資料傳輸效率。

接下來，等待WP資訊的輸入(S9：否)。當輸入的WP資訊為由預定個數之位元所構成之WP資訊的內部位址訊號ADI時(S9：是)，將儲存在預定位元位置的第一WP訊號ADI1用來作為識別資訊以識別輸入作為第二WP訊號ADI2的WP訊號(S11)。因而，暫時保持已被識別之WP訊號並將每份識別資訊分開(S13)，亦即該識別資訊是在解碼器17解碼並且控制選擇器19以便在相對應的一個暫時保持部21中保持該WP訊號。

監視WP資訊輸入的狀態(S15)，當判定WP資訊的輸入未完成時(S15：否)，流程將返回至前面的步驟(S9)以便等待隨後輸入的WP資訊且將該WP訊號暫時保持於對應至該識別資訊的區域。當判定WP資訊的輸入已完成時(S15：是)，將已輸入且暫時保持的WP訊號一次全部儲存於對應儲存部23。此時，將對應至多個記憶區或記憶區組的多個WP條件的WP訊號一次全部寫入對應儲存部23(S17)，即使在非揮發性記憶體格中，由於對儲存部23的寫入操作所涉及的物理現象，寫入所花的時間比讀取週期長。以此方式，相較於每次對記憶區或記憶區組執行寫入操作，寫入所需的時間可大幅減少。

第5圖係圖示WP條件寫入序列的操作波形。該寫入序列由3個步驟組成，即第1步驟至第3步驟。將晶片致能端子/CE設定於低水平並且啟動非揮發性記憶體裝置1A。同時，由位址端子(ADD)輸入位址訊號。在第1步驟中，輸入一設定指令。在以週期時間為TS的N個週期中由位址端子(ADD)輸入位址訊號AD(1)至AD(N)。在指令辨識部11中，檢查組合N組輸入位址訊號所形成之位元字串以判斷它是否與預定位元字串一致。當將位址訊號AD(1)至AD(N)排列以選定字元線WL(1)至WL(N)及/或記憶庫B(1)至B(N)時(如在第6圖中所示)，則為一致。在該佈置完成時，依序在第1步驟的每一週期中選定不同字元線或不同記憶庫中之至少一種。

在一般存取操作中，字元線選定(word line selection)或記憶庫選定(bank selection)由週期到週期是不變的。因此，在只改變位元線選定(bit line selection)而不改變字元線部或記憶庫選定時，藉由只控制直行的(column)選定可有利於以高速進行連續存取已讀出至位元線的資料的叢發式操作。當改變字元線選定或記憶庫選定時，變成有必要額外執行包含記憶體格選定(memory cell selection)的橫列(row)控制因而需要相當多存取時間。藉由改變位址影響字元線選定或記憶庫選定的存取操作稱為位址存取操作。位址存取操作的存取時間係界定為存取時間TAS，其係包含與橫列有關的(row－related)操作所需之時間。存取非揮發性記憶體裝置的控制器不採取以存取時間TAS用來連續存取非揮發性記憶體裝置的方法，從而減少整個系統匯流排的存取效率或資料傳輸效率。

週期時間TS比一般存取操作的週期時間TAS短(TS<TAS)。在短於可用於位址存取操作的週期時間TAS的期間改變位址，而因此，當由位址端子(ADD)輸入設定指令時，該設定指令不會被誤認為與一般位址存取操作有關。

在第2步驟中，輸入WP資訊。以4個週期經由位址端子(ADD)輸入WP資訊WPI(A)至WPI(D)。在本實施例中，可設定比界定WP條件個數的第二WP訊號ADI2位元個數多的標定記憶區或記憶區組。分配兩個位元作為包含於WP資訊的第一WP訊號ADI1將使識別4種WP資訊WPI(A)至WPI(D)成為可能。隨後有可能以4倍於可藉由第二WP訊號ADI2設定WP條件的記憶區或記憶區組的數目來設定WP條件。就處理速度與所需元件個數而言，此方法優於WP資訊在藉由記憶體控制器解碼後傳送且隨後在非揮發性記憶體裝置中編碼的方法。

第7圖圖示在第2步驟中輸入之WP資訊的例子。第7圖圖示位址訊號AD均為23個位元寬的例子。分配位址訊號的兩個高階位元(AD(22)與AD(21))作為第一WP訊號，使其可識別4種WP資訊WPI(A)至WPI(D)。可將記憶區或記憶區組分配給每一個位址訊號的21個低階位元(AD(20)至AD(0))。接下來，對每一個分配至21個位元的記憶區或記憶區組設定寫入禁止或寫入允許狀態。例如，藉由使用高水平訊號表示寫入禁止狀態以及低水平訊號表示寫入允許狀態而做成設定。

由於可根據位址訊號AD(22)與AD(21)識別WP資訊WPI(A)至WPI(D)，最多有可能將WP條件個別地設定為84個記憶區或記憶區組。更具體而言，由於有WP資訊WPI(A)，可設定用於記憶區或記憶區組0至20之WP條件；由於有WP資訊WPI(B)，可設定用於記憶區或記憶區組21至41之WP條件；由於有WP資訊WPI(C)，可設定用於記憶區或記憶區組42至62之WP條件；以及由於有WP資訊WPI(D)，可設定用於記憶區或記憶區組63至83之WP條件。

第8圖圖示一種系統，其中根據本發明之第二具體實施例之非揮發性記憶體裝置1B係經由共用資料匯流排3與另一裝置2連接。在此系統中，非揮發性記憶體裝置1B用來取代用於第一具體實施例的非揮發性記憶體裝置1A(請參考第3圖)。

除了電路類似於非揮發性記憶體裝置1A以外，非揮發性記憶體裝置1B另有一指令進入辨識部12。該指令進入辨識部12接收從控制訊號輸入部32輸出的內部控制訊號CI，該控制訊號輸入部32係接收從控制端子(C)輸入的各種控制訊號。當輸入至指令進入辨識部12的內部控制訊號CI係由預定訊號與預定邏輯水平之組合所組成時，該指令進入辨識部12判斷有用以進入準備好接收指令的狀態的要求並且輸出指令進入訊號CMDE。輸入該指令進入訊號CMDE至該指令辨識部11的致能端子(EN)，從而啟動指令辨識部11。

就處理與效果而言，在啟動該指令辨識部11後所執行的操作係類似於第一具體實施例中執行的操作(請參考第3圖)，故省略其描述。

界定指令進入的內部控制訊號CI的組合為一種不會出現於一般存取操作的組合。控制訊號/WE與/OE兩者的組合均設定為，例如啟動寫入及讀取操作兩者的低水平。這種訊號設定的組合不會出現於一般存取操作。可用設定在低水平的控制訊號/WP或/ACC設定該控制訊號/WE為低水平。這種設定組合啟動一寫入操作同時強力保存預定記憶區或所有記憶區處於寫入保護狀態。同樣的，這種設定組合不會出現於一般存取操作。此外，也可設定該控制訊號/OE為低水平。再者，可做成一種佈置以便利用用於指示指令進入的特定控制訊號是無庸置疑的。

在具有指令進入辨識部12的非揮發性記憶體裝置1B中，何時會輸入指令事前為已知。因此，即使何時輸入指令所涉及位址轉變(address transition)及/或週期時間與一般位址存取操作所涉及的類似，該操作應不會被誤認為是一般位址存取操作。這可用來增加輸入位址訊號AD作為指令的彈性。例如，在輸入指令時，不需使用該等資料輸入/輸出端子(IO)。可釋出(release)該等資料輸入/輸出端子(IO)以使該資料匯流排3可用於另一記憶庫或另一裝置而不會使指令輸入被誤認為是一般存取操作。結果，可改善系統的資料傳輸效率。

第9圖為流程圖，其係圖示根據第二具體實施例之用於非揮發性記憶體裝置之WP條件設定方法。圖示於第9圖的條件設定操作之流程與第一具體實施例的條件設定操作的流程等效(請參考第4圖)，而有額外之步驟S21至S25。當輸入控制訊號C的預定組合至控制訊號輸入部32時(S21)，該指令進入辨識部12判斷該輸入控制訊號C是否組成指令進入(command entry)(S23)。當輸入至指令進入辨識部12的內部控制訊號CI均由控制訊號之預定組合組成時(S23：是)，用EN訊號啟動該指令辨識部11(S25)。當輸入至指令進入辨識部12的內部控制訊號CI經識別不為指令進入時(S23：否)，則繼續一般存取操作(S4)。就處理與效果而言，在啟動指令辨識部11後所執行的操作係類似於在第一具體實施例中所執行的操作(請參考第4圖)，故省略其描述。

顯然由上述說明可見，在本具體實施例中，由於WP條件設定指令與由用於設定WP條件之控制資訊所組成的WP資訊係經由位址端子(ADD)(例如，預定端子)輸入而非資料輸入/輸出端子(IO)，在組成設定指令輸入期間的第1步驟與組成WP資訊輸入期間的第2步驟中之每一個期間可釋出該資料輸入/輸出端子(IO)。

在每一個非揮發性記憶體裝置1A與1B中，暫時保持已輸入的WP資訊直到完成該WP資訊輸入操作。當WP資訊的輸入完成時，將已被暫時保持的WP資訊一次全部寫入儲存部23。因此，該一次全部寫入之寫入操作對減少寫入所需時間有利。也可縮短用於送出抓取(grasp)寫入操作之狀態或確認待寫入之資訊的驗證訊號與確認訊號的輸出期間。結果，可縮短資料輸入/輸出端子(IO)所使用的時間。再者，藉由執行作為非揮發性記憶體裝置1A與1B的內部處理的寫入操作，即使在第3步驟期間，仍可釋出該等資料輸入/輸出端子(IO)。

在各由多個可彼此獨立存取的記憶庫組成之非揮發性記憶體裝置1A與1B中，即使正在執行WP條件設定操作，亦有可能存取其他未被存取供設定WP條件的記憶庫或存取其他連接於同一資料線的裝置。例如，即使在叢發式操作中連續執行資料輸入與輸出操作時，WP條件設定操作可與該叢發式操作同時執行而不需要停止該等正在做連續輸入與輸出的操作。因此，有可能改善系統之資料傳輸效率。

本發明不受限於上述之具體實施例，且在本發明精神與範疇內可做成各種改變及修改。

即使上述具體實施例與WP條件設定操作有關，顯然本發明也可應用於設定待儲存於非揮發性記憶體區域中之各種其他條件的操作。

同樣地，使連接部15處於不導通狀態並不受限於使它處於在輸出寫入結束訊號E2時的狀態。例如，有可能因應檢查WP資訊輸入狀態(S15)的結果而控制連接部15的狀態。再者，可以任何順序進行設定連接部15為導通狀態以建立訊號路徑(S5)以及將標定記憶庫與資料輸入/輸出端子(IO)中斷(S7)。

當標定供設定操作的記憶區或記憶區組的數目小於表示可設定WP條件數目的第二WP訊號ADI2的位元個數時，則不需要解碼器17與選擇器19。

此外，記憶體核心部35可由非揮發性記憶體格或者是揮發記憶體格組成。

1、1A、1B．．．非揮發性記憶體裝置

2．．．其他記憶庫或裝置

3．．．資料線、共用資料匯流排

4．．．訊號線

5．．．控制器

11．．．指令辨識部

13．．．控制部

15．．．連接部

17．．．解碼器

19．．．選擇器

21．．．暫時保持部

23．．．儲存部

25．．．結束偵測部

27．．．寫入執行部

31．．．資料輸入/輸出部

33．．．位址輸入部

35．．．記憶體核心部

A、B．．．記憶庫

AD(1)－AD(N)．．．位址訊號

ADD．．．位址端子

ADI．．．內部位址訊號

ADI1．．．第一WP訊號

ADI2．．．第二WP訊號

ADI3．．．第三WP訊號

B1－BN．．．個別記憶庫之輸入/輸出部

C．．．控制端子

CI．．．內部控制訊號

CMDE．．．指令進入訊號

CNT．．．控制訊號

EN．．．致能端子

E1、E2．．．結束訊號

INH．．．禁止端子

IO．．．資料輸入/輸出端子

TS．．．週期時間

TAS．．．存取時間

WL(1)－WL(N)．．．字元線

WP．．．寫入保護

WPC．．．指令辨識訊號

WPI(A)－WPI(D)．．．WP資訊

/WE、/OE．．．控制訊號

第1圖係圖示本發明之一種包含非揮發性記憶體裝置之系統。

第2圖為本發明之包含非揮發性記憶體裝置之系統的操作波形圖。

第3圖為電路方塊圖，其係圖示根據本發明之第一具體實施例之包含非揮發性記憶體裝置的系統之一部份。

第4圖為流程圖，其係圖示根據本發明之第一具體實施例之用於非揮發性記憶體裝置的資訊設定方法。

第5圖圖示一種資訊設定操作波形。

第6圖係圖示第5圖第1步驟中之設定指令分配的例子。

第7圖係圖示第5圖第2步驟中之識別資訊與WP資訊的分配之例子。

第8圖為電路方塊圖，其係圖示根據本發明之第二具體實施例之包含非揮發性記憶體裝置的系統之一部份。

第9圖為流程圖，其係圖示根據本發明之第二具體實施例之用於非揮發性記憶體裝置的資訊設定方法。

第10圖係根據先前技術，圖示資訊設定操作之波形。

1．．．非揮發性記憶體裝置