TWI401342B - Etching method and device - Google Patents

Etching method and device Download PDF

Info

Publication number
TWI401342B
TWI401342B TW094122389A TW94122389A TWI401342B TW I401342 B TWI401342 B TW I401342B TW 094122389 A TW094122389 A TW 094122389A TW 94122389 A TW94122389 A TW 94122389A TW I401342 B TWI401342 B TW I401342B
Authority
TW
Taiwan
Prior art keywords
etching
substrate
gas
electrode
solid material
Prior art date
Application number
TW094122389A
Other languages
English (en)
Other versions
TW200615404A (en
Inventor
Yasuhiro Morikawa
Toshio Hayashi
Koukou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200615404A publication Critical patent/TW200615404A/zh
Application granted granted Critical
Publication of TWI401342B publication Critical patent/TWI401342B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595Control etch selectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/3255Material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Description

蝕刻方法及裝置
本發明係關於一種可應用於例如超小型電機系統(MEMS)或超小型電子裝置之製造的蝕刻方法及裝置。
以往,例如為抑制在矽基板之橫向擴散,亦即儘可能形成具有垂直側面朝深度方向深度延伸的孔時,室溫下的原子(自由基(radical))狀氟與矽的反應為自發性,只要未將基板冷卻至-140℃,即無法得到異向性蝕刻形狀。因此,使用含氟氣體來蝕刻矽時,為了得到矽的異向性蝕刻形狀,必須在側壁形成蝕刻保護膜來抑制等向性蝕性。
如上述在側壁形成蝕刻保護膜而得到矽之異向性蝕刻形狀的異向性蝕刻法係為以往周知技術(參照專利文獻1及專利文獻2)。
在專利文獻1中記載的異向性蝕刻法中,連續交替進行聚合製程及蝕刻製程,在蝕刻製程中露出的表面,以聚合製程形成聚合物(polymer)層,據以保護側面免於蝕刻製程中受到蝕刻影響。
此外,在專利文獻2中記載的異向性蝕刻法係交替反覆進行以下製程:將由蝕刻氣體(SF6 )及鈍化氣體(passivate gas)(CHF3 、C4 Fn 等)構成之混合氣體導入至處理腔,以電磁放射使其激發,同時,對基板施加較高的偏壓來進行異向性蝕刻;以及以電磁放射激發混合氣體而 在電漿中產生不飽和單體(monomer),同時,對基板施加較低的偏壓,而在應蝕刻的表面所露出的側壁上形成保護用聚合物被覆。
專利文獻1:美國專利第5,501,893號說明書
專利文獻2:日本專利特開2000-323454號公報
然而,於專利文獻1中記載之習知技術的方法中,於蝕刻製程及聚合製程中反覆使用不同的氣體混合物,因此,蝕刻製程及聚合製程的時間比依存於氣體混合物的速度,由於逐次發生變化,因而會影響一致性。此外,由於必須設置用以替換二個不同氣體混合物的電磁閥,因此實施該方法的裝置較為複雜。再者,亦存在聚合製程中導入的氣體混合物所引起的微塵(particle)產生的問題。
此外,於專利文獻2中記載之習知技術的方法中,必須在蝕刻製程及聚合製程中改變施加至基板的偏壓,因而有控制系統的構成較為複雜、裝置成本較高的問題。此外,存在聚合製程中導入的氣體混合物所引起的微塵產生的問題。再者,為了製作聚合膜,必須施加高能量的RF,能量成本亦較高。
再者,在使用鈍化氣體等形成蝕刻保護膜的方法中,所導入鈍化氣體之中僅有數%至十數%有助於成膜。無助於成膜的鈍化氣體係由真空腔室內排氣。鈍化氣體由於大氣溫暖化係數較高而成為環境保護方面顯著之負面要因,因而必須對所排出的鈍化氣體進行回收及處理。然而,鈍化氣體的處理耗費甚大成本,因而,以不使用鈍化氣體的 方法為宜。
此外,作為獲得異向性形狀的方法,習知有使用HBr的高偏壓蝕刻法,但是該方法存在以下問題:無法得到較大的遮罩(mask)選擇比,及雖然有利於微細圖案,但是不適用於超小型電機系統(MEMS)或超小型電子裝置使用之較寬圖案等等問題,因而無法對矽進行深蝕刻。
本發明係用以解決習知技術所伴隨之上述問題點而研創者,目的在於提供一種可加大遮罩選擇比、異向性佳、可進行深蝕刻的蝕刻方法及裝置。
為達成上述目的,根據本發明之第1發明,係一種蝕刻裝置,具有:使電漿產生在真空腔室內的電漿產生手段;設在前述真空腔室內的基板電極;以及將高頻偏壓電力施加至基板電極的高頻偏壓電源,且將裝載於基板電極上的基板進行蝕刻者,其特徵為設有:浮遊電極,與基板電極相對向設置;高頻電源,對浮遊電極施加高頻電力;固體材料,設置在浮遊電極之與基板電極相對向之側,藉由濺鍍將蝕刻保護膜形成在基板上;以及控制手段,為了間歇性濺鍍固體材料而對施加在前述浮遊電極的高頻電力進行控制。
再者,在本發明之蝕刻裝置中,具有用以導入蝕刻氣體的蝕刻氣體導入手段,控制裝置係以預定的時序控制以 下:對浮遊電極施加高頻電力、對基板電極施加高頻偏壓電力、以及對真空腔室內導入蝕刻氣體。
控制裝置係以固體材料未被濺鍍時,導入蝕刻氣體至真空腔室內的方式進行動作。
控制裝置係以固體材料未被濺鍍時,或是高頻偏壓電力未施加至前述基板電極時,導入蝕刻氣體至真空腔室內的方式進行動作。
控制裝置係在固體材料被濺鍍後,對前述基板電極施加高頻偏壓電力。
本發明之蝕刻裝置之一實施形態中,係透過開關或可變電容器將高頻電源連接於前述浮遊電極,再將高頻電源連接於電漿產生手段,而於前述電漿產生時被併用,此外,控制裝置係以前述固體材料濺鍍時,對於浮遊電極施加高頻電力的方式,控制開關或前述可變電容器。
控制裝置係在固體材料濺鍍時與基板蝕刻時,以變更高頻電源之輸出的方式進行控制。
形成蝕刻保護膜的前述固體材料可為氟樹脂材、矽材、碳材、碳化矽材、氧化矽材以及氮化矽材之任一材料。此外,固體材料可為矽材,此時,連續導入蝕刻氣體及氧氣。
基板可為矽。取而代之,基板亦可為石英。
根據本發明之第2發明,係一種蝕刻方法,係對於設置在真空腔室內的基板,以產生電漿的方式而進行蝕刻者,其特徵為反覆實施以下製程者: 在真空腔室內導入蝕刻氣體,對基板進行蝕刻的基板蝕刻製程;將與基板相對向設置的固體材料進行濺鍍,而在基板上形成蝕刻保護膜的蝕刻保護膜形成製程;以及對於設置有基板的基板電極施加高頻偏壓電力,而將蝕刻保護膜的一部分進行蝕刻的蝕刻保護膜去除製程。
在蝕刻保護膜形成製程中,可使用稀有氣體作為濺鍍氣體。
在基板蝕刻製程中,可在稀有氣體中混合使用蝕刻氣體。
在蝕刻保護膜形成製程中,可使用稀有氣體、或混合使用稀有氣體與蝕刻氣體。
在基板蝕刻製程、蝕刻保護膜形成製程、蝕刻保護膜去除製程的各個製程中,係將一定的稀有氣體導入真空腔室內,在基板蝕刻製程或基板蝕刻製程及蝕刻保護膜去除製程中,係在稀有氣體中添加蝕刻氣體作為混合氣體加以使用。
可使用Ar、Xe、Kr、N2 的任一作為稀有氣體。
可使用SF6 、NF3 、F2 、SiF4 、XeF2 的任一作為前述蝕刻氣體。
於本發明之蝕刻方法,基板蝕刻製程係對基板電極不施加高頻偏壓電力下進行。
可使用氟樹脂材、矽材、碳材或碳化矽材作為固體材料。
使用矽材作為固體材料時,在蝕刻保護膜形成製程中,連續導入蝕刻氣體及氧氣。
於本發明之蝕刻裝置中,與設在真空腔室內之基板電極相對向設置有在電位上維持為浮遊狀態的浮遊電極,在該浮遊電極之與基板電極相對向之側設置形成蝕刻保護膜的材料,設置使高頻電力間歇性施加至浮遊電極的控制手段,因此不需要使用氣體切換用的電磁閥,或可減少切換閥的數量,亦即在聚合階段必要的CF系氣體會在蝕刻階段成為干擾而伴隨著氣體切換所需的大型真空泵浦的設置變為不必要,可簡單化及小型化裝置之全體,而可降低裝置成本。此外,與在聚合階段導入CF系氣體的方式相較,所產生的微塵極少,可易於維護裝置,同時可使裝置穩定作動。
此外,於本發明之蝕刻方法中,係反覆實施以下製程所構成:在前述真空腔室內導入蝕刻氣體,對基板進行蝕刻的基板蝕刻製程;將與基板相對向設置的固體材料進行濺鍍,而在基板上形成蝕刻保護膜的蝕刻保護膜形成製程;以及對設置有基板的基板電極施加高頻偏壓電力,而將蝕刻保護膜的一部分進行蝕刻的蝕刻保護膜去除製程,因此,處理階段之數目變少,可獲得較大的遮罩選擇比,其結果可進行異向性佳且較深的蝕刻。此外,與在聚合階段導入CF系氣體的方式相較,所產生的微塵極少,而可以 較佳的良率來處理基板。
第1圖係概略表示本發明之一實施形態之NLD(Neutral Loop Discharge,磁氣中性線放電)方式之矽的蝕刻裝置。於圖示之蝕刻裝置中,1係真空腔室,具有上部之電漿產生部1a與基板處理部1b。在基板處理部1b係設有排氣口1c,且連接於適當的排氣系統。
電漿產生部1a係具有圓筒形介電體側壁2,在介電體側壁2的外側係設有構成用以在真空腔室1內形成磁氣中性線之磁場產生手段的三個磁場線圈3、4、5,該等磁場線圈係在真空腔室1之上部的電漿產生部1a內形成磁氣中性線。在真空腔室1的下部係隔著絕緣體構件設有基板電極6,該基板電極6係透過隔直流電容器7與用以施加RF偏壓的高頻電源8相連接,且在基板電極6上安裝有應進行蝕刻處理的矽基板9。
在三個磁場線圈3、4、5與介電體側壁2外側之間係配置有用以產生電漿的三個高頻線圈10,該等高頻線圈10係連接於高頻電源11,藉由三個磁場線圈3、4、5,沿著形成於真空腔室1之上部的電漿產生部1a內的磁氣中性線施加交互電場,使得在該磁場中性線產生放電電漿。
其中,於本發明中,NLD(磁氣中性線放電)方式由於可控制電漿的直徑及大小,因而可進行較於一般方式更為精密的蝕刻或濺鍍的控制,是較理想的方式,但只要可 產生電漿,並不限定於NLD(磁氣中性線放電)方式。
真空腔室1之上部的電漿產生部1a的天板12係隔著絕緣體(未圖示)而密封固接於介電體側壁2之上端部,而天板12係在電位上維持在浮遊狀態,而構成為浮遊電極。此外,該天板12係使用氟樹脂材、矽材、碳材、碳化矽材、氧化矽或氮化矽中任意材料作為固體材料13所構成,且作為靶材而發揮作用。而關於浮遊電極12係以以下方式構成:由高頻天線線圈10之由電漿產生用高頻電源11至高頻天線線圈10為止之供電路的位置開始分岐,且隔著形成對於浮遊電極12間歇性施加高頻電力之控制手段之可變電容器14施加高頻電力,而對於浮遊電極12產生自我偏壓。亦可使用開關來替代可變電容器14。其中,高頻電源11亦可個別設置成:浮遊電極12用與高頻天線線圈10用。
此外,在真空腔室1之上部的電漿產生部1a係設有用以導入主要氣體,亦即導入稀有氣體及蝕刻氣體至真空腔室1內的氣體導入部15,該氣體導入部15係連接於氣體混合部16,對於該氣體混合部16係透過稀有氣體供給通路17連接有稀有氣體供給源(未圖示),以及透過蝕刻氣體供給通路18及用以控制蝕刻氣體之供給及流量之蝕刻氣體供給及流量控制裝置19而連接有蝕刻氣體供給源(未圖示)。稀有氣體供給源係供給Ar、Xe、Kr、N2 的至少任一作為稀有氣體。蝕刻氣體供給源係供給SF6 、NF3 、F2 、SiF4 、XeF2 的至少任一作為蝕刻氣體。
第2圖係表示與第1圖的裝置一起使用之控制裝置之構成與連接關係之方塊線圖。於第2圖中,21係用以控制第1圖之裝置之各部之動作的控制裝置。控制裝置21係具有:運算部22、記憶部23、時脈/計時器24、輸入部25以及顯示部26。
再者,控制裝置21係連接於蝕刻氣體流量控制裝置19、可變電容器14、高頻電源11以及高頻偏壓電源8。
運算部22係使用記憶於記憶部23之順序與由輸入部25輸入的設定值,且製作各部分的控制信號,參照時脈/計時器24而予以輸出。
於控制裝置21中,使用者可由輸入部25設定:固體材料13之濺鍍時間、基板9的蝕刻時間、對於基板電極6的偏壓施加時間、濺鍍時對於浮遊電極12的施加電力量、對於基板電極的偏壓施加電力量、以及蝕刻氣體的導入量。顯示部26係顯示輸入值或控制狀態。
關於上述構成之圖示蝕刻裝置之動作,根據第3圖所示之濺鍍調變順序(sputter modulation sequence)為其一例加以說明。
第3圖係以基板蝕刻製程、蝕刻保護膜形成製程、蝕刻保護膜去除製程為1個週期(cycle),而顯示3個週期的時序。第3圖中,信號A為觸發信號(Trigger Signal),信號B係表示蝕刻氣體供給及流量控制裝置19之控制時序的信號,信號C係表示可變電容器14之控制時序的信號,信號D係表示高頻電源11之控制時序的信號, 此外,信號E係表示高頻偏壓電源8之控制時序的信號。
首先,於1個週期中,於以t1表示之基板蝕刻製程中,使蝕刻氣體供給及流量控制裝置19作動而導入蝕刻氣體。於氣體混合部16中,在來自稀有氣體供給通路17的Ar氣體中混合SF6 之蝕刻氣體,且將該混合氣體導入真空腔室內。對於浮遊電極12及基板電極6係以不供給高頻電力的方式,而使可變電容器14及高頻偏壓電源8處於OFF的狀態,由高頻電源11對天線10供給電漿產生用的電力,而進行基板9的蝕刻處理。
接著,於以t2表示之蝕刻保護膜形成製程中,停止蝕刻氣體供給及流量控制裝置19,以停止SF6 的蝕刻氣體,而僅使Ar氣體導入真空腔室內。將可變電容器14導通(ON),且提高高頻電源11的輸出,藉此將高頻電力施加至天板亦即浮遊電極12。在該狀態下,浮遊電極12之內側的靶材受到濺鍍,而在矽基板9上沈積作為蝕刻保護膜的氟樹脂膜。
接著,於以t3表示之蝕刻保護膜去除製程中,停止對於浮遊電極12施加高頻電力,而對基板電極6施加高頻電力。在該狀態下,殘留於矽基板9中以沈積而得之圖案側壁的氟樹脂膜,而去除沈積在與矽基板9之表面平行的面上的氟樹脂膜。此時,亦可將蝕刻氣體供給及流量控制裝置19導通(ON),而導入蝕刻氣體或不導入亦可。
接著於第2週期中,係再度返回基板蝕刻製程,使蝕刻氣體供給及流量控制裝置19作動,而於氣體混合部16 中,在來自稀有氣體供給通路17的Ar氣體中混合SF6 之蝕刻氣體,且將該混合氣體導入真空腔室內,施加至浮遊電極12及基板電極6的高頻電力係設定在OFF狀態,而進行蝕刻處理。
其後,反覆進行蝕刻保護膜形成製程、蝕刻保護膜去除製程、基板蝕刻製程,而施行蝕刻處理直至所希望的蝕刻深度為止。
其中,亦可設定為:於矽基板9上沈積氟樹脂膜之後,殘留因沈積所得之圖案側壁的氟樹脂膜,為了去除沈積在與矽基板9之表面平行的面的氟樹脂膜,對於基板電極6施加高頻偏壓,同時,將蝕刻氣體混合於主要氣體而導入真空腔室1,而直接移至蝕刻處理階段。
此外,亦可經由所有處理製程,而在主要氣體中混合流通蝕刻氣體。
實施例
以下參照第4圖說明基於第3圖所示之濺鍍調變順序的實施例。在基板9的表面係形成有由SiO2 形成的遮罩30,且配合蝕刻基板9的圖案而局部去除遮罩30。
首先,於第4圖(a)所示之基板蝕刻製程中,使蝕刻氣體供給及流量控制裝置19作動,於氣體混合部16中,在來自稀有氣體供給通路17的Ar氣體50sccm中混合SF6 之蝕刻氣體50sccm,將該混合氣體導入真空腔室1內,施加至浮遊電極12及基板電極6的高頻電力係設為OFF 狀態,而進行7秒鐘的蝕刻處理。藉此方式使去除遮罩30之部分的基板9僅蝕刻預定的深度。
接著,於第4圖(b)所示之蝕刻保護膜形成製程中,停止蝕刻氣體供給及流量控制裝置19,以停止SF6 的蝕刻氣體,而僅使50sccm的Ar氣體導入真空腔室內,將高頻電力施加至天板亦即浮遊電極12,在該狀態下,將浮遊電極12之內側的靶材濺鍍,而在矽基板9上以及遮罩30上的整面沈積90秒鐘氟樹脂膜來作為蝕刻保護膜31。蝕刻保護膜31係包含:沈積在與矽基板9之表面平行的面上的膜31-1、31-3以及沈積在濺鍍側壁的垂直面上的膜31-2。
接著,於第4圖(c)所示之蝕刻保護膜去除製程中,停止對於浮遊電極12施加高頻電力,而對基板電極6施加12秒鐘的高頻電力200W,在該狀態下,殘留於矽基板9沈積而得之圖案側壁的蝕刻保護膜31-2,而去除沈積在與矽基板9之表面平行的面上的氟樹脂膜31-1、31-3。
接著,於第4圖(d)所示之基板蝕刻製程中,再次在來自稀有氣體供給通路17的Ar氣體50sccm中混合SF6 之蝕刻氣體50sccm,將該混合氣體導入真空腔室1內,施加至浮遊電極12及基板電極6的高頻電力係設為OFF狀態的狀態下,進行7秒鐘的蝕刻處理。藉此方式使在前次的基板蝕刻製程中蝕刻的孔洞底部受到蝕刻。由於孔洞之垂直面的蝕刻保護膜31-2不能去除,因此可於垂直方向進行異向性蝕刻。
其後反覆進行30次第4圖之(b)至(d)。如此所得之蝕刻形狀如第5圖所示。
以下例示較佳之處理條件。
於蝕刻處理中,係Pa/Pb=2000/0W、Ar/SF6 =50/500sccm、真空腔室內壓力=50mTorr。
於聚合物沈積處理中,係Pa/Pb=1000/0W、Ar=50sccm、真空腔室內壓力=20mTorr、天板=200pF。
於聚合物去除處理中,係Pa/Pb=2000/25W、Ar/SF6 =50/500sccm、真空腔室內壓力=50mTorr。
於第6圖中係表示由第1圖之裝置所得之聚合物的成膜速度與施加至高頻天線線圈10之高頻電力的關係,於第6圖之曲線中,橫軸表示波長的倒數(cm-1 ),縱軸表示吸收率(任意單位)。
於第7圖中係表示聚合物之成膜速度因所使用的氣體種類而如何變化,橫軸表示氣體的種類,縱軸表示聚合物之成膜速度。由第7圖之曲線可知,與僅導入Ar氣體的情形相較之下,導入Ar與SF6 之混合氣體時的聚合物之成膜速度大致降低一半,停止Ar氣體,而僅導入SF6 氣體時,則在實質上為0。由此,當在基板上沈積氟樹脂膜時,由於停止導入蝕刻氣體,因而可得較高的成膜速度。
在圖示之實施形態中,天板12之內壁材料雖使用氟樹脂材、矽材、碳材、碳化矽材、氧化矽材以及氮化矽材之中之任一材料,但是亦可使用該等各材料之化合物或複合物或該等材料之化合物或複合物來取而代之而構成。
其中,使用矽(矽材)作為固體材料時,有時係於濺鍍固體材料之蝕刻保護膜形成製程中,連續導入蝕刻氣體與氧氣。矽的固體材料受到濺鍍,於氣層中使矽與蝕刻氣體/氧氣反應而形成矽化合物(硫化物/氧化物/硫氧化物等)。藉由沈積在該矽化合物基板9上,可形成蝕刻保護膜。
但是,在圖示實施例中,係就作為NLD蝕刻裝置予以實施之例加以說明,惟亦可作為IPC蝕刻予以實施。
再者,本發明之蝕刻裝置係不使用鈍化氣體,而氟碳氣體(fluorocarbon gas)等大氣溫暖化係數較高之氣體的使用量及排出量較少。因此,環境負載較小,亦可抑制排氣處理的成本。再者,亦可以F2 替代SF6
再者,不僅矽基板,亦可進行石英(SiO2 、矽硼酸玻璃、派熱司玻璃(pyrex,註冊商標)、鈉玻璃)的蝕刻。具體而言,對於浮遊電極施加高頻電力,而一面對於預定的固體材料(CX FX )進行濺鍍,一面對於基板電極施加高頻電力,藉此可藉由CX FX 來蝕刻石英(SiO2 、矽硼酸玻璃、派熱司玻璃(pyrex,註冊商標)、鈉玻璃)。
產業上利用可能性
本發明之蝕刻方法及裝置係如上所述般可取較大的遮罩選擇比,且可進行異向性佳且較深的蝕刻,藉此可有利應用於超小型機電系統(MEMS)或超小型電子裝置之製造。
1‧‧‧真空腔室
1a‧‧‧電漿產生部
1b‧‧‧基板處理部
1c‧‧‧排氣口
2‧‧‧介電體側壁
3、4、5‧‧‧磁場線圈
6‧‧‧基板電極
7‧‧‧隔直流電容器
8‧‧‧高頻偏壓電源
9‧‧‧矽基板
10‧‧‧高頻線圈
11‧‧‧高頻電源
12‧‧‧天板(浮遊電極)
13‧‧‧固體材料
14‧‧‧可變電容器
15‧‧‧氣體導入部
16‧‧‧氣體混合部
17‧‧‧稀有氣體供給通路
18‧‧‧蝕刻氣體供給通路
19‧‧‧蝕刻氣體供給及流量控制裝置
21‧‧‧控制裝置
22‧‧‧運算部
23‧‧‧記憶部
24‧‧‧時脈/計時器
25‧‧‧輸入部
26‧‧‧顯示部
30‧‧‧遮罩
31‧‧‧蝕刻保護膜
31-1‧‧‧膜
31-2‧‧‧膜
31-3‧‧‧蝕刻保護膜
A-E‧‧‧信號
第1圖係表示本發明之一實施形態的概略線圖。
第2圖係表示用於第1圖所示之裝置之控制裝置的方塊線圖。
第3圖係表示以第2圖的控制裝置進行設定,用於第1圖所示之裝置的動作的濺鍍調變時序(sequence)之一例圖。
第4圖係第1圖所示之裝置的動作說明圖。
第5圖係表示使用第1圖所示之裝置所得之蝕刻形狀之一例的剖面圖。
第6圖係表示以第1圖的裝置所得之聚合物的成膜速度與施加至高頻天線線圈之高頻電力的關係曲線圖。
第7圖係表示與聚合物之成膜速度所使用之氣體的關係曲線圖。
3、4、5‧‧‧磁場線圈
6‧‧‧基板電極
7‧‧‧隔直流電容器
8‧‧‧高頻偏壓電源
9‧‧‧矽基板
10‧‧‧高頻線圈
11‧‧‧高頻電源
12‧‧‧天板(浮遊電極)
13‧‧‧固體材料
14‧‧‧可變電容器
15‧‧‧氣體導入部
16‧‧‧氣體混合部
17‧‧‧稀有氣體供給通路
18‧‧‧蝕刻氣體供給通路
19‧‧‧蝕刻氣體供給及流量控制裝置

Claims (20)

  1. 一種蝕刻裝置,係具有:使電漿產生在真空腔室內的電漿產生手段;設在前述真空腔室內的基板電極;以及將高頻偏壓電力施加至前述基板電極的高頻偏壓電源;將裝載於前述基板電極上的基板進行蝕刻者,其特徵為設有:浮遊電極,與前述基板電極相對向設置;高頻電源,對前述浮遊電極施加高頻電力;固體材料,設置在前述浮遊電極之與前述基板電極相對向之側,藉由濺鍍將蝕刻保護膜形成在前述基板上;控制手段,為了間歇性濺鍍前述固體材料而對施加在前述浮遊電極的高頻電力進行控制;及用以導入蝕刻氣體的蝕刻氣體導入手段;前述控制手段係以預定的時序控制以下:對前述浮遊電極施加高頻電力、對前述基板電極施加高頻偏壓電力、以及對前述真空腔室內導入蝕刻氣體。
  2. 如申請專利範圍第1項之蝕刻裝置,其中,前述控制手段,係以前述固體材料未被濺鍍時導入蝕刻氣體至真空腔室內的方式進行動作。
  3. 如申請專利範圍第1項之蝕刻裝置,其中,前述控制手段,係以前述固體材料未被濺鍍時,或是高頻偏壓電力未施加至前述基板電極時,導入蝕刻氣體至真空腔室內的方式進行動作。
  4. 如申請專利範圍第1項之蝕刻裝置,其中,前述 控制手段,係在前述固體材料被濺鍍後,對前述基板電極施加高頻偏壓電力。
  5. 如申請專利範圍第1項之蝕刻裝置,其中,介由開關或可變電容器將前述高頻電源連接於前述浮遊電極,將前述高頻電源連接至前述電漿產生手段,而於前述電漿產生時被併用,前述控制手段,在前述固體材料濺鍍時,係以對前述浮遊電極施加高頻電力的方式控制前述開關或前述可變電容器。
  6. 如申請專利範圍第5項之蝕刻裝置,其中,前述控制手段,係在前述固體材料濺鍍時與前述基板蝕刻時,以變更前述高頻電源之輸出的方式進行控制。
  7. 如申請專利範圍第1項之蝕刻裝置,其中,形成前述蝕刻保護膜的前述固體材料,係氟樹脂材、矽材、碳材、碳化矽材、氧化矽材以及氮化矽材之任一材料。
  8. 如申請專利範圍第1項之蝕刻裝置,其中,前述固體材料係矽材,且連續導入蝕刻氣體及氧氣。
  9. 如申請專利範圍第1項至第8項中任一項之蝕刻裝置,其中,前述基板係為矽。
  10. 如申請專利範圍第1項之蝕刻裝置,其中,前述基板係為石英。
  11. 一種蝕刻方法,係對設置在真空腔室內的基板,以產生電漿的方式而進行蝕刻者,其特徵為反覆實施以下製程者: 在前述真空腔室內導入蝕刻氣體,對前述基板進行蝕刻的基板蝕刻製程;將與前述基板相對向設置的固體材料進行濺鍍,而在前述基板上形成蝕刻保護膜的蝕刻保護膜形成製程;以及對設置前述基板的基板電極施加高頻偏壓電力,而將前述蝕刻保護膜的一部分進行蝕刻的蝕刻保護膜去除製程;前述基板蝕刻製程,係對基板電極不施加高頻偏壓電力下進行。
  12. 如申請專利範圍第11項之蝕刻方法,其中,在前述蝕刻保護膜形成製程中,使用稀有氣體作為濺鍍氣體。
  13. 如申請專利範圍第11項之蝕刻方法,其中,在前述基板蝕刻製程中,在稀有氣體中混合蝕刻氣體加以使用。
  14. 如申請專利範圍第11項之蝕刻方法,其中,在前述蝕刻保護膜形成製程中,使用稀有氣體、或混合使用稀有氣體與蝕刻氣體。
  15. 如申請專利範圍第11項之蝕刻方法,其中,在前述基板蝕刻製程、前述蝕刻保護膜形成製程、前述蝕刻保護膜去除製程的各個製程中,係將一定的稀有氣體導入真空腔室內,在前述基板蝕刻製程或前述基板蝕刻製程及前述蝕刻保護膜去除製程中,在稀有氣體中添加蝕刻氣體而作為混合氣體加以使用。
  16. 如申請專利範圍第11項至第15項中任一項之蝕刻方法,其中,使用Ar、Xe、Kr、N2 的任一作為前述稀有氣體。
  17. 如申請專利範圍第11項之蝕刻方法,其中,使用SF6 、NF3 、F2 、SiF4 、XeF2 的任一作為前述蝕刻氣體。
  18. 如申請專利範圍第11項至第15項、或17項之蝕刻方法,其中,使用氟樹脂材、矽材、碳材或碳化矽材作為前述固體材料。
  19. 如申請專利範圍第11項之蝕刻方法,其中,前述固體材料係矽材,在前述蝕刻保護膜形成製程中,連續導入蝕刻氣體及氧氣體。
  20. 如申請專利範圍第11項至第15項或17或19項中任一項之蝕刻方法,其中,前述基板係為矽。
TW094122389A 2004-07-02 2005-07-01 Etching method and device TWI401342B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196593 2004-07-02

Publications (2)

Publication Number Publication Date
TW200615404A TW200615404A (en) 2006-05-16
TWI401342B true TWI401342B (zh) 2013-07-11

Family

ID=35782770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122389A TWI401342B (zh) 2004-07-02 2005-07-01 Etching method and device

Country Status (8)

Country Link
US (2) US7728252B2 (zh)
EP (1) EP1793418B1 (zh)
JP (2) JP4796965B2 (zh)
KR (1) KR100804858B1 (zh)
CN (1) CN100517595C (zh)
RU (1) RU2332749C1 (zh)
TW (1) TWI401342B (zh)
WO (1) WO2006003962A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065726B2 (ja) * 2007-03-26 2012-11-07 株式会社アルバック ドライエッチング方法
JP5065725B2 (ja) * 2007-03-26 2012-11-07 株式会社アルバック プラズマ処理装置
US20100062606A1 (en) * 2007-04-11 2010-03-11 Ulvac, Inc. Dry etching method
US20110180388A1 (en) * 2007-08-08 2011-07-28 Ulvac, Inc. Plasma Processing Method and Plasma Processing Apparatus
JP5060869B2 (ja) * 2007-08-21 2012-10-31 株式会社アルバック プラズマ処理装置
JP5297048B2 (ja) * 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
KR101189847B1 (ko) * 2008-03-07 2012-10-10 가부시키가이샤 아루박 플라스마 처리 방법
JP5284679B2 (ja) * 2008-04-28 2013-09-11 株式会社アルバック プラズマエッチング方法
US8303827B2 (en) 2008-11-13 2012-11-06 Pixart Imaging Incorporation Method for making micro-electro-mechanical system device
US8840116B2 (en) 2008-12-10 2014-09-23 Ulvac, Inc. Seal mechanism and treatment apparatus
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
JP5361600B2 (ja) * 2009-07-31 2013-12-04 株式会社アルバック ドライエッチング装置及びドライエッチング方法
US9017493B2 (en) 2009-08-12 2015-04-28 Ulvac, Inc. Method of manufacturing a sputtering target and sputtering target
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법
US20110229687A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
CN102398887B (zh) * 2010-09-14 2015-02-18 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
KR101198039B1 (ko) * 2010-09-20 2012-11-06 에스엔유 프리시젼 주식회사 모노머 증착장치 및 모노머 증착장치의 배기방법
RU2456702C1 (ru) * 2011-03-16 2012-07-20 Общество с ограниченной ответственностью "ЭСТО-Вакуум" Способ плазмохимического травления материалов микроэлектроники
US8802571B2 (en) * 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering
JP2013105543A (ja) * 2011-11-10 2013-05-30 Tokyo Electron Ltd 基板処理装置
US9087687B2 (en) * 2011-12-23 2015-07-21 International Business Machines Corporation Thin heterostructure channel device
JP5916105B2 (ja) * 2012-03-27 2016-05-11 国立大学法人九州工業大学 半導体装置の製造方法
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
US9530666B2 (en) * 2012-09-18 2016-12-27 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP2013138269A (ja) * 2013-04-12 2013-07-11 Hitachi Ltd 半導体装置の製造方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
US9478408B2 (en) 2014-06-06 2016-10-25 Lam Research Corporation Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
JP6552849B2 (ja) * 2015-03-13 2019-07-31 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR101895931B1 (ko) * 2016-05-26 2018-09-10 세메스 주식회사 기판 처리 장치 및 방법
JP7060633B2 (ja) * 2020-01-29 2022-04-26 キヤノントッキ株式会社 成膜装置及び電子デバイス製造装置
CN112863992B (zh) * 2021-01-12 2023-01-17 广东中图半导体科技股份有限公司 一种等离子刻蚀装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11343569A (ja) * 1998-06-02 1999-12-14 Fujitsu Ltd スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
TW490719B (en) * 1999-08-04 2002-06-11 Ulvac Corp Inductively coupled RF plasma source and vacuum treatment system using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795299A (en) * 1987-04-15 1989-01-03 Genus, Inc. Dial deposition and processing apparatus
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5573597A (en) * 1995-06-07 1996-11-12 Sony Corporation Plasma processing system with reduced particle contamination
US5565074A (en) * 1995-07-27 1996-10-15 Applied Materials, Inc. Plasma reactor with a segmented balanced electrode for sputtering process materials from a target surface
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
JP4077939B2 (ja) * 1998-07-16 2008-04-23 株式会社アルバック 反応性イオンエッチング方法及び装置
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6383938B2 (en) 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
JP2001052894A (ja) * 1999-08-04 2001-02-23 Ulvac Japan Ltd 誘導結合高周波プラズマ源
TW584905B (en) * 2000-02-25 2004-04-21 Tokyo Electron Ltd Method and apparatus for depositing films
JP2002167670A (ja) * 2000-11-29 2002-06-11 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置
US20020170678A1 (en) * 2001-05-18 2002-11-21 Toshio Hayashi Plasma processing apparatus
JP3736795B2 (ja) * 2001-10-01 2006-01-18 株式会社アルバック エッチング装置
US6777045B2 (en) * 2001-06-27 2004-08-17 Applied Materials Inc. Chamber components having textured surfaces and method of manufacture
AU2002366943A1 (en) * 2001-12-20 2003-07-09 Tokyo Electron Limited Method and apparatus comprising a magnetic filter for plasma processing a workpiece
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11343569A (ja) * 1998-06-02 1999-12-14 Fujitsu Ltd スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
TW490719B (en) * 1999-08-04 2002-06-11 Ulvac Corp Inductively coupled RF plasma source and vacuum treatment system using the same

Also Published As

Publication number Publication date
JP4796965B2 (ja) 2011-10-19
US7728252B2 (en) 2010-06-01
RU2332749C1 (ru) 2008-08-27
US20070166844A1 (en) 2007-07-19
TW200615404A (en) 2006-05-16
US8153926B2 (en) 2012-04-10
WO2006003962A1 (ja) 2006-01-12
US20100203737A1 (en) 2010-08-12
CN100517595C (zh) 2009-07-22
KR100804858B1 (ko) 2008-02-20
EP1793418A4 (en) 2010-07-14
CN1977362A (zh) 2007-06-06
JPWO2006003962A1 (ja) 2008-04-17
KR20070032965A (ko) 2007-03-23
EP1793418B1 (en) 2013-06-12
JP2011238935A (ja) 2011-11-24
EP1793418A1 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
TWI401342B (zh) Etching method and device
US12057329B2 (en) Selective etch using material modification and RF pulsing
KR102180406B1 (ko) 에칭 방법
TWI518771B (zh) Etching method
KR100756737B1 (ko) 반도체 웨이퍼 프로세싱의 일부 동안 펄스형 플라즈마를 제공하는 방법
KR20180000692A (ko) 에칭 처리 방법
US5332880A (en) Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field
JP2000294540A (ja) 半導体装置の製造方法と製造装置
KR102458996B1 (ko) 에칭 방법
JP2008177209A (ja) プラズマエッチング方法
KR100270269B1 (ko) 마이크로파 플라즈마 처리장치 및 방법
TWI806871B (zh) 多孔低介電常數介電蝕刻
Tokashiki et al. Synchronous pulse plasma operation upon source and bias radio frequencys for inductively coupled plasma for highly reliable gate etching technology
CN116034454A (zh) 蚀刻方法
JP6763750B2 (ja) 被処理体を処理する方法
Lee et al. A study of lead zirconate titanate etching characteristics using magnetized inductively coupled plasmas
TWI812575B (zh) 電漿處理方法
JP4360065B2 (ja) プラズマ処理方法
JP2019532512A (ja) フッ素ガス混合物を用いた異方性drieエッチング用の装置及び方法
JP7022978B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2007134660A (ja) ドライエッチング方法
Fleddermann Plasma etching of PLZT: Review and future prospects
JPH06104217A (ja) エッチング方法
CN115699266A (zh) 等离子体蚀刻方法和半导体元件的制造方法
JP2006069857A (ja) プラズマエッチング方法及び装置、並びに得られる物品