JPWO2006003962A1 - エッチング方法及び装置 - Google Patents

エッチング方法及び装置 Download PDF

Info

Publication number
JPWO2006003962A1
JPWO2006003962A1 JP2006528777A JP2006528777A JPWO2006003962A1 JP WO2006003962 A1 JPWO2006003962 A1 JP WO2006003962A1 JP 2006528777 A JP2006528777 A JP 2006528777A JP 2006528777 A JP2006528777 A JP 2006528777A JP WO2006003962 A1 JPWO2006003962 A1 JP WO2006003962A1
Authority
JP
Japan
Prior art keywords
etching
substrate
gas
electrode
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006528777A
Other languages
English (en)
Other versions
JP4796965B2 (ja
Inventor
森川 泰宏
泰宏 森川
林 俊雄
俊雄 林
鄒 紅コウ
紅コウ 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2006528777A priority Critical patent/JP4796965B2/ja
Publication of JPWO2006003962A1 publication Critical patent/JPWO2006003962A1/ja
Application granted granted Critical
Publication of JP4796965B2 publication Critical patent/JP4796965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595Control etch selectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/3255Material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

マスク選択比を大きくでき、異方性に優れ、深くエッチングすることのできるエッチング方法及び装置を提供する。本発明によるエッチング装置においては、真空チャンバ内に設けた基板電極に対向して電位的に浮遊状態に維持された浮遊電極を設け、この浮遊電極の基板電極に対向した側に、エッチング保護膜を形成する材料を設け、浮遊電極に高周波電力を間欠的に印加させる制御手段を設けて構成される。また、本発明によるエッチング方法においては、基板電極に対向して設けた浮遊電極の基板電極に対向した側に設けた、エッチング保護膜を形成する材料をターゲット材として用い、主ガスとして希ガスのみを用い、浮遊電極に高周波電力を印加して、基板上にスパッタ膜を形成し、その後、浮遊電極への高周波電力の印加を止め、真空チャンバにエッチングガスを導入して基板をエッチングし、基板上におけるスパッタ膜の形成とエッチングとを予定のシーケンスで繰り返すように構成される(図1)。

Description

本発明は、例えば超小型電機システム(MEMS)や超小型電子装置の製造に応用され得るエッチング方法及び装置に関するものである。
従来、例えはシリコン基板に横方向への拡がりを抑えてすなわちできるだけ垂直な側面をもって深さ方向に深くのびる孔を形成する場合、室温における原子(ラジカル)状フッ素とシリコンの反応は自発的であり、基板を−140℃まで冷却しない限り、異方性エッチング形状は得られない。従って、フッ素含有ガスを用いてシリコンをエッチングする際、シリコンの異方性エッチング形状を得るためには、側壁にエッチング保護膜を形成して等方性エッチングを抑制させる必要がある。
このような側壁にエッチング保護膜を形成してシリコンの異方性エッチング形状を得るようにした異方性エッチング法は従来公知である(特許文献1及び特許文献2参照)。
特許文献1に記載の異方性エッチング法では、重合工程及びエッチング工程を交互に連続して行い、エッチング工程で露出した表面に重合工程でポリマー層を形成し、エッチング工程において側面をエッチングから保護するようにしている。
また、特許文献2に記載の異方性エッチング法は、エッチングガス(SF)及びパッシベートガス(CHF、Cなど)から成る混合ガスを処理チャンバへ導入し電磁放射で励起させると同時に、基板に高いバイアス電圧を印加して異方性エッチングを行うこと、電磁放射で混合ガスを励起させてプラズマ中に不飽和モノマーを生成すると同時に、基板に低いバイアス電圧を印加してエッチングすべき表面の露出した側壁上に保護用ポリマー被覆を形成することを交互に繰り返すことから成っている。
特許文献1:米国特許第5,501,893号明細書
特許文献2:特開2000−323454号公報
しかし、特許文献1に記載されたような従来技術の方法においては、エッチング工程及び重合工程において異なるガス混合物が反復して用いられるため、エッチング工程及び重合工程の時間比がガス混合物の速度に依存し、遂次変化するため一様性に影響を及ぼす。また二つの異なるガス混合物の入れ替え用の電磁弁が必要であるためかかる方法を実施するための装置が複雑となる。さらに重合工程中に導入されるガス混合物によるパーティクルの生成の問題もある。
また、特許文献2に記載されたような従来技術の方法では、基板に印加されるバイアス電圧をエッチング工程及び重合工程で変える必要があり、制御系の構成が複雑となり、装置のコストが高くなるという問題がある。また重合工程中に導入されるガス混合物によるパーティクルの生成の問題がある。さらに、重合膜作成のために高エネルギーのRF印加が必要であるため、エネルギーコストも高くなる。
さらに、パッシベートガス等を使用してエッチング保護膜を形成する方法では、導入されるパッシベートガスの数%から十数%しか成膜に寄与しない。成膜に寄与しないパッシベートガスは真空チャンバ内から排気される。パッシベートガスは、大気温暖化係数が高く環境保全面で著しいマイナス要因であるため、排気されたパッシベートガスを回収および処理することが必要となる。しかし、パッシベートガスの処理は甚大なコストが掛かる、従って、パッシベートガスを使用しない方法が好ましい。
また、異方性形状を得る方法として、HBrを用いた高バイアスエッチング法も知られているが、しかしこの方法ではマスクとの選択比が大きく取れないことや、微細パターンには向いているが、超小型電機システム(MEMS)や超小型電子装置の製造に用いられ広いパターンには向いていないなどの問題からシリコンを深くエッチングすることができない。
発明の概要
本発明は、従来技術に伴う上記のような問題点を解決して、マスク選択比を大きくでき、異方性に優れ、深くエッチングすることのできるエッチング方法及び装置を提供することを目的としている。
上記の目的を達成するために、本発明の第1の発明によれば、真空チャンバ内にプラズマを発生させるプラズマ発生手段と、前記真空チャンバ内に設けられた基板電極と、基板電極に高周波バイアス電力を印加する高周波バイアス電源とを有し、基板電極上に装着した基板をエッチングするエッチング装置において、
基板電極に対向して設置される浮遊電極と、
浮遊電極に高周波電力を印加する高周波電源と、
浮遊電極の基板電極に対向した側に設置され、スパッタされることで基板上にエッチング保護膜を形成する固体材料と、
固体材料を間欠的にスパッタするために浮遊電極に印加される高周波電力を制御する制御手段と、
を設けたことを特徴としている。
さらに、本発明によるエッチング装置では、エッチングガスを導入するエッチングガス導入手段が設けられ、制御装置は、浮遊電極への高周波電力の印加、基板電極への高周波バイアス電力の印加及び真空チャンバ内へのエッチングガスの導入を予定のシーケンスで制御するように構成され得る。
制御装置は、固体材料がスパッタされていない時に真空チャンバ内へエッチングガスを導入するように動作し得る。
制御装置は、固体材料がスパッタされていない時もしくは前記基板電極に高周波バイアス電力が印加されていない時に真空チャンバ内へエッチングガスを導入するように動作し得る。
制御装置は、固体材料がスパッタされた後に、前記基板電極に高周波バイアス電力を印加するように動作し得る。
本発明によるエッチング装置の一実施形態では、高周波電源はスイッチもしくは可変コンデンサを介して前記浮遊電極に接続され、さらに高周波電源はプラズマ発生手段に接続されて前記プラズマ発生に併用され、また制御装置は前記固体材料のスパッタ時に浮遊電極への高周波電力の印加するようにスイッチもしくは可変コンデンサを制御し得る。
制御装置は、固体材料のスパッタ時と基板のエッチング時で高周波電源の出力を変更するように制御し得る。
エッチング保護膜を形成する固体材料は、フッ素樹脂材、珪素材、炭素材、炭化珪素材、酸化珪素材及び窒化珪素材のいずれかの材料であることができる。また、固体材料は珪素材であることができ、その場合、エッチングガス及び酸素は連続して導入される。
基板はシリコンであり得る。代りに基板は石英であってもよい。
また、本発明の第2の発明によれば、真空チャンバ内に設置された基板を、プラズマを発生させてエッチングする方法において、
真空チャンバ内にエッチングガスを導入して基板をエッチングする基板エッチング工程と、
基板に対向して設置された固体材料をスパッタして、基板上にエッチング保護膜を形成するエッチング保護膜形成工程と、
基板が設置されている基板電極に高周波バイアス電力を印加して、エッチング保護膜の一部をエッチングするエッチング保護膜除去工程と、
を繰り返して実施することを特徴としている。
エッチング保護膜形成工程では、スパッタガスとして希ガスが用いられ得る。
基板エッチング工程では、希ガスにエッチングガスを混合して用いられ得る。
エッチング保護膜除去工程では、希ガスもしくは希ガスとエッチングガスを混合して用いられ得る。
基板エッチング工程、エッチング保護膜形成工程、エッチング保護膜除去工程のそれぞれにおいては、真空チャンバ内に一定の希ガスを導入し、基板エッチング工程もしくは基板エッチング工程及びエッチング保護膜除去工程において、希ガスにエッチングガスを添加して混合ガスとして用い得る。
希ガスとして、Ar、Xe、Kr、Nのいずれかを用いることができる。
エッチングガスとして、SF、NF、F、SiF、XeFのいずれかを用いることができる。
本発明のエッチング方法においては、基板エッチング工程は、基板電極に高周波バイアス電力を印加しないで行なわれ得る。
固体材料としてフッ素樹脂材、珪素材、炭素材又は炭化珪素材が用いられ得る。
また固体材料として珪素材を用いた場合、エッチング保護膜形成工程において、エッチングガス及び酸素は連続して導入される。
発明の効果
本発明によるエッチング装置においては、真空チャンバ内に設けた基板電極に対向して電位的に浮遊状態に維持された浮遊電極を設け、この浮遊電極の基板電極に対向した側に、エッチング保護膜を形成する材料を設け、浮遊電極に高周波電力を間欠的に印加させる制御手段を設けているので、ガス切換え用の電磁弁を使用する必要がなく、また切換えバルブの数を低減でき、重合段階で必要なCF系ガスはエッチング段階では邪魔となるためガスの入れ換えに伴う大型の真空ポンプを設ける必要がなくなり、装置全体を簡素化及び小型化でき、装置のコストを低減することが可能となる。また、重合段階でCF系ガスを導入する方式に比較してパーティクルの生成がはるかに少なく、装置のメンテナンスが容易となると共に装置を安定して作動できようになる。
また本発明によるエッチング方法においては、真空チャンバ内にエッチングガスを導入して基板をエッチングする基板エッチング工程と、基板に対向して設置された固体材料をスパッタして、基板上にエッチング保護膜を形成するエッチング保護膜形成工程と、基板が設置されている基板電極に高周波バイアス電力を印加して、エッチング保護膜の一部をエッチングするエッチング保護膜除去工程とを繰り返して実施するように構成しているので、処理段階の数が少なくなり、マスク選択比を大きく取れ、その結果、異方性に優れ、深くエッチングすることが可能となる。また、重合段階でCF系ガスを導入する方式に比較してパーティクルの生成がはるかに少なく、歩留まりよく基板を処理することができるようになる。
以下、添付図面を参照して、本発明の好ましい実施形態について説明する。
図1は本発明の一実施の形態を示す概略線図である。
図2は図1に示す装置に用いられる制御装置を示すブロック線図である。
図3は図2の制御装置で設定され、図1に示す装置の動作に用いられるスパッタモジュレーションシーケンスの一例を示す図である。
図4は図1に示す装置の動作説明図である。
図5は図1に示す装置を用いて得られたエッチング形状の一例を示す断面図である。
図6は図1の装置で得られるポリマーの成膜速度と高周波アンテナコイルに印加される高周波電力との関係を示すグラフである。
図7はポリマーの成膜速度が使用するガスとの関係を示すグラフである。
図1は、本発明の一実施形態によるNLD(磁気中性線放電)方式のシリコンのエッチング装置を概略的に示す。図示エッチング装置において、1は真空チャンバで、上部のプラズマ発生部1aと基板処理部1bとを備えている、基板処理部1bには排気口1cが設けられ、適当な排気系に接続される。
プラズマ発生部1aは円筒形の誘電体側壁2を備え、誘電体側壁2の外側には、真空チャンバ1内に磁気中性線を形成するための磁場発生手段を構成している三つの磁場コイル3、4、5が設けられ、これらの磁場コイルは真空チャンバ1の上部のプラズマ発生部1a内に磁気中性線を形成する。真空チャンバ1の下部には、基板電極6が絶縁体部材を介して設けられ、この基板電極6はブロッキングコンデンサ7を介してRFバイアスを印加する高周波電源8に接続され、基板電極6上にはエッチング処理すべきシリコン基板9が取付けられる。
三つの磁場コイル3、4、5と誘電体側壁2の外側との間にはプラズマ発生用の三つの高周波コイル10が配置され、これらの高周波コイル10は高周波電源11に接続され、三つの磁場コイル3、4、5によって真空チャンバ1の上部のプラズマ発生部1a内に形成された磁気中性線に沿って交番電場を加えてこの磁気中性線に放電プラズマを発生するようにしている。
なお、本発明においてNLD(磁気中性線放電)方式は、プラズマの径や大きさの制御が可能であるため、通常の方式より精密なエッチングやスパッタの制御が可能となり好ましいが、プラズマを発生させることが可能であればNLD(磁気中性線放電)方式に限定されない。
真空チャンバ1の上部のプラズマ発生部1aの天板12は絶縁体(図示していない)を介して誘電体側壁2の上端部に密封固着され、そして天板12は電位的に浮遊状態に維持されて浮遊電極として構成されている。またこの天板12は固体材料13としてフッ素樹脂材、珪素材、炭素材、炭化珪素材、酸化珪素または窒化珪素のうちの任意の材料を用いて構成され、ターゲット材として機能するようにしている。そして浮遊電極12には高周波アンテナコイル10のプラズマ発生用高周波電源11から高周波アンテナコイル10へ至る給電路の位置から分岐して、浮遊電極12に高周波電力を間欠的に印加させる制御手段を成す可変コンデンサ14を介して高周波電力が印加され、浮遊電極12に自己バイアスを発生するように構成されている。可変コンデンサ14の代わりにスイッチを用いることもできる。なお、高周波電源11は、浮遊電極12用と高周波アンテナコイル10用に個別に設置に設置することもできる。
また、真空チャンバ1の上部のプラズマ発生部1aには、真空チャンバ1内へ主ガスすなわち希ガス及びエッチングガスを導入するガス導入部15が設けられ、このガス導入部15はガス混合部16に接続され、このガス混合部16には希ガス供給通路17を介して希ガス供給源(図示していない)、並びにエッチングガス供給通路18及びエッチングガスの供給及び流量を制御するエッチングガス供給及び流量制御装置19を介してエッチングガス供給源(図示していない)が接続される。希ガス供給源は希ガスとしてAr、Xe、Kr、Nの少なくとも何れかを供給する。エッチングガス供給源はエッチングガスとしてSF、NF、F、SiF、XeFの少なくとも何れかを供給する。
図2は、図1の装置と共に用いられる制御装置の構成と接続関係を示すブロック線図である。図2において21は図1の装置の各部の動作を制御する制御装置である。制御装置21は、演算部22、記憶部23、クロック/タイマー24、入力部25、及び表示部26を備えている。
さらに、制御装置21は、エッチングガス流量制御装置19、可変コンデンサ14、高周波電源11、及び高周波バイアス電源8に接続されている。
演算部22は、記憶部23に記憶されているシーケンスと入力部25から入力される設定値を使用して、各部分の制御信号を作成し、クロック/タイマー24を参照して出力する。
制御装置21において、使用者は、入力部25から固体材料13のスパッタ時間、基板9のエッチング時間、基板電極6へのバイアス印加時間、スパッタ時の浮遊電極12への印加電力量、基板電極へのバイアス印加電力量、エッチングガスの導入量を設定することができる。表示部26は、入力値や制御状態を表示する。
このように構成した図示エッチング装置の動作について一例として図3に示すスパッタモジュレーションシーケンスに基き説明する。
図3は、基板エッチング工程、エッチング保護膜形成工程、エッチング保護膜除去工程を1サイクルとして、3サイクルのタイミングを示している。図3において、信号Aはトリガー信号であり、信号Bはエッチングガス供給及び流量制御装置19の制御タイミングを示す信号であり、信号Cは可変コンデンサ14の制御タイミングを示す信号であり、信号Dは高周波電源11の制御タイミングを示す信号であり、また信号Eは高周波バイアス電源8の制御タイミングを示す信号である。
まず、1サイクルにおいては、t1で示される基板エッチング工程において、エッチングガス供給及び流量制御装置19を作動させてエッチングガスを導入する。ガス混合部16において、希ガス供給通路17からのArガスにSFのエッチングガスを混合し、この混合ガスが真空チャンバー内へ導入される。浮遊電極12及び基板電極6へは高周波電力を供給しないよう可変コンデンサ14及び高周波バイアス電源8はOFFの状態にあり、高周波電源11からアンテナ10にプラズマ発生用の電力が供給され基板9のエッチング処理が行われる。
次に、t2で示されるエッチング保護膜形成工程において、エッチングガス供給及び流量制御装置19を止めて、SFのエッチングガスが止められ、Arガスだけが真空チャンバー内に導入される。可変コンデンサ14をONとし、高周波電源11の出力を上げることで、天板すなわち浮遊電極12に高周波電力が印加される。この状態で浮遊電極12の内側のターゲット材がスパッタされ、シリコン基板9上にエッチング保護膜としてのフッ素樹脂膜が堆積される。
次に、t3で示されるエッチング保護膜除去工程において、浮遊電極12への高周波電力の印加は止められ、基板電極6に高周波電力が印加される。この状態で、シリコン基板9における堆積で得られたパターン側壁のフッ素樹脂膜を残して、シリコン基板9の表面と平行な面堆積したフッ素樹脂膜が除去される。このとき、エッチングガス供給及び流量制御装置19をONしてエッチングガスを導入してもよく、また、導入しなくてもよい。
次に2サイクル目においては再び基板エッチング工程に戻って、エッチングガス供給及び流量制御装置19を作動させて、ガス混合部16において、希ガス供給通路17からのArガスにSFのエッチングガスを混合し、この混合ガスを真空チャンバー内へ導入し、浮遊電極12及び基板電極6への高周波電力はオフ状態にして、エッチング処理が行われる。
その後、エッチング保護膜形成工程、エッチング保護膜除去工程、基板エッチング工程が繰り返され、所望のエッチング深さまでエッチング処理が施される。
なお、シリコン基板9上にフッ素樹脂膜を堆積した後、堆積で得られたパターン側壁のフッ素樹脂膜を残して、シリコン基板9の表面と平行な面に堆積したフッ素樹脂膜を除去するため基板電極6に高周波バイアスを掛けると同時にエッチングガスが主ガスに混合されて真空チャンバ1に導入され、そのままエッチング処理段階へ移行するように設定することもできる。
また、全処理工程を通して主ガスにエッチングガスを混合して流すようにすることもできる。
以下、図3に示すスパッタモジュレーションシーケンスに基いた実施例について図4を参照して説明する。基板9の表面には、SiOによるマスク30が形成され、基板9をエッチングするパターンに合わせてマスク30が部分的に除去されている。
まず、図4の(a)に示す基板エッチング工程において、エッチングガス供給及び流量制御装置19を作動させて、ガス混合部16において、希ガス供給通路17からのArガス50sccmにSFのエッチングガス50sccmを混合し、この混合ガスを真空チャンバー1内へ導入し、浮遊電極12及び基板電極6への高周波電力はオフ状態にして、エッチング処理を7秒間行なった。これによりマスク30の除去された部分の基板9が所定の深さだけエッチングされる。
次に、図4の(b)に示すエッチング保護膜形成工程において、エッチングガス供給及び流量制御装置19を止め、SFのエッチングガスを止めて、Arガスだけを50sccm真空チャンバー内に導入し、天板すなわち浮遊電極12に高周波電力を印加し、この状態で浮遊電極12の内側のターゲット材をスパッタし、シリコン基板9上、およびマスク30上の全面にエッチング保護膜31としてフッ素樹脂膜を90秒間堆積させた。エッチング保護膜31は、シリコン基板9の表面と平行な面上に堆積した膜31−1、31−3、及びパターン側壁の垂直な面上に堆積した膜31−2を含んでいる。
次に、図4の(c)に示すエッチング保護膜除去工程において、浮遊電極12への高周波電力の印加を止め、基板電極6に高周波電力200Wを12秒間印加し、この状態で、シリコン基板9に堆積して得たパターン側壁のエッチング保護膜31−2を残して、シリコン基板9の表面と平行な面上に堆積したフッ素樹脂膜31−1、31−3を除去した。
次に図4の(d)に示す基板エッチング工程において、再び、希ガス供給通路17からのArガス50sccmにSFのエッチングガス50sccmを混合し、この混合ガスを真空チャンバー1内へ導入し、浮遊電極12及び基板電極6への高周波電力はオフ状態にした状態で、エッチング処理を7秒間行なった。これにより、前回の基板エッチング工程でエッチングされた穴の底部がエッチングされる。穴の垂直な面のエッチング保護膜31−2は除去されないので、垂直方向に異方性エッチングが可能である。
その後図4の(b)〜(d)示す処理を30回繰り返した。こうして得られたエッチング形状を図5に示す。
以下、好ましい処理条件を例示する。
エッチング処理においては、
Pa/Pb=2000/0W、
Ar/SF=50/500sccm、
真空チャンバ内圧力=50mTorr
である。
ポリマー堆積処理においては、
Pa/Pb=1000/0W、
Ar=50sccm、
真空チャンバ内圧力=20mTorr
天板=200pF
である。
ポリマー除去処理においては、
Pa/Pb=2000/25W、
Ar/SF=50/500sccm、
真空チャンバ内圧力=50mTorr
である。
図6には、図1の装置で得られるポリマーの成膜速度と高周波アンテナコイル10に印加される高周波電力との関係を示し、図6のグラフにおいて横軸は波長の逆数(cm−1)であり、縦軸は吸収率(任意単位)を表している。
図7には、ポリマーの成膜速度が使用するガスの種類によりどのように変わるかを示し、横軸はガスの種類であり、縦軸はポリマーの成膜速度を表している。図7のグラフから認められるように、ポリマーの成膜速度はArガスのみを導入した場合に比較してArとSFとの混合ガスを導入した場合にはほぼ半分に低下し、Arガスを止め、SFガスのみの場合には実質的にゼロとなった。このことから、フッ素樹脂膜を基板上に堆積する場合にエッチングガスは止めることにより、高い成膜速度が得られる。
図示実施形態では、天板12の内壁材料としてフッ素樹脂材、珪素材、炭素材、炭化珪素材、酸化珪素材又は窒化珪素材のうちのいずれかを用いているが、代わりにこれら各材料の化合物か複合物或いはこれら材料の化合物か複合物を用いて構成することもできる。
なお、固体材料としてシリコン(珪素材)を使用する場合は、固体材料をスパッタするエッチング保護膜形成工程において、エッチングガスと酸素ガスを連続して導入する場合がある。シリコンの固体材料がスパッタされ、気層中でシリコンとエッチングガス/酸素ガスが反応してシリコン化合物(硫化物・酸化物・硫化酸化物等)を形成する。このシリコン化合物基板9上に堆積することにより、エッチング保護膜を形成することができる。
ところで図示実施例ではNLDエッチング装置として実施した例について説明してきたが、当然IPCエッチング装置として実施することもできる。
さらに、本発明のエッチング装置はパッシベートガスを使用せず、フロロカーボンガスなどの大気温暖化係数の高いガスの使用量および排出量が少ない。このため、環境負荷が小さく、排ガス処理のコストも抑制することができる。さらに、SFをFで代替することもできる。
さらに、シリコン基板だけでなく、石英(SiO、珪ホウ酸ガラス、パイレックス(登録商標)、ソーダガラス)のエッチングも可能である。具体的には、浮遊電極に高周波電力を印加して所定の固体材料(CxFx)をスパッタしながら、基板電極に高周波電力を印加することで、CxFxにより石英(SiO、珪ホウ酸ガラス、パイレックス(登録商標)、ソーダガラス)をエッチングすることができる。
本発明によるエッチング方法及び装置は、上述のようにマスク選択比を大きく取ることができ、異方性に優れ深くエッチングできることにより、超小型電機システム(MEMS)や超小型電子装置の製造に有利に利用できる。

Claims (22)

  1. 真空チャンバ内にプラズマを発生させるプラズマ発生手段と、前記真空チャンバ内に設けられた基板電極と、前記基板電極に高周波バイアス電力を印加する高周波バイアス電源とを有し、前記基板電極上に装着した基板をエッチングするエッチング装置であって、
    前記基板電極に対向して設置される浮遊電極と、
    前記浮遊電極に高周波電力を印加する高周波電源と、
    前記浮遊電極の前記基板電極に対向した側に設置され、スパッタされることで前記基板上にエッチング保護膜を形成する固体材料と、
    前記固体材料を間欠的にスパッタするために前記浮遊電極に印加される高周波電力を制御する制御手段と、
    を設けたことを特徴とするエッチング装置。
  2. さらに、エッチングガスを導入するエッチングガス導入手段を有し、
    前記制御装置は、前記浮遊電極への高周波電力の印加、前記基板電極への高周波バイアス電力の印加及び前記真空チャンバ内へのエッチングガスの導入を予定のシーケンスで制御することを特徴とする請求項1に記載のエッチング装置。
  3. 前記制御装置は、前記固体材料がスパッタされていない時に真空チャンバ内へエッチングガスを導入するように動作することを特徴とする請求項2に記載のエッチング装置。
  4. 前記制御装置は、前記固体材料がスパッタされていない時もしくは前記基板電極に高周波バイアス電力が印加されていない時に真空チャンバ内へエッチングガスを導入するように動作することを特徴とする請求項2に記載のエッチング装置。
  5. 前記制御装置は、前記固体材料がスパッタされた後に、前記基板電極に高周波バイアス電力を印加することを特徴とする請求項2に記載のエッチング装置。
  6. 前記高周波電源がスイッチもしくは可変コンデンサを介して前記浮遊電極に接続され、さらに前記高周波電源は前記プラズマ発生手段に接続されて前記プラズマ発生に併用され、
    前記制御装置は前記固体材料のスパッタ時に前記浮遊電極への高周波電力の印加するように前記スイッチもしくは前記可変コンデンサを制御することを特徴とする請求項1に記載のエッチング装置。
  7. 前記制御装置が、前記固体材料のスパッタ時と前記基板のエッチング時で前記高周波電源の出力を変更するように制御することを特徴とする請求項6に記載のエッチング装置。
  8. 前記エッチング保護膜を形成する前記固体材料が、フッ素樹脂材、珪素材、炭素材、炭化珪素材、酸化珪素材及び窒化珪素材のいずれかの材料であることを特徴とする請求項1に記載のエッチング装置。
  9. 前記固体材料が珪素材であり、エッチングガス及び酸素を連続して導入することを特徴とする請求項1に記載のエッチング装置。
  10. 前記基板がシリコンである請求項1乃至9のいずれか1項に記載のエッチング装置。
  11. 前記基板が石英である請求項1項に記載のエッチング装置。
  12. 真空チャンバ内に設置された基板を、プラズマを発生させてエッチングする方法であって、
    前記真空チャンバ内にエッチングガスを導入して前記基板をエッチングする基板エッチング工程と、
    前記基板に対向して設置された固体材料をスパッタして、前記基板上にエッチング保護膜を形成するエッチング保護膜形成工程と、
    前記基板が設置されている基板電極に高周波バイアス電力を印加して、前記エッチング保護膜の一部をエッチングするエッチング保護膜除去工程と、
    を繰り替えして実施すること、を特徴とするエッチング方法。
  13. 前記エッチング保護膜形成工程では、スパッタガスとして希ガスが用いられることを特徴とする請求項12に記載のエッチング方法。
  14. 前記基板エッチング工程では、希ガスにエッチングガスを混合して用いることを特徴とする請求項12に記載のエッチング方法。
  15. 前記エッチング保護膜除去工程では、希ガスもしくは希ガスとエッチングガスを混合して用いることを特徴とする請求項12に記載のエッチング方法。
  16. 前記基板エッチング工程、前記エッチング保護膜形成工程、前記エッチング保護膜除去工程のそれぞれにおいては真空チャンバ内に一定の希ガスを導入し、前記基板エッチング工程もしくは前記基板エッチング工程及び前記エッチング保護膜除去工程において、希ガスにエッチングガスを添加して混合ガスとして用いることを特徴とする請求項12に記載のエッチング方法。
  17. 前記希ガスとして、Ar、Xe、Kr、Nのいずれかを用いることを特徴とする請求項13乃至16のいずれか1項に記載のエッチング方法。
  18. 前記エッチングガスとして、SF、NF、F、SiF、XeFのいずれかを用いることを特徴とする請求項12乃至17のいずれか1項に記載のエッチング方法。
  19. 前記基板エッチング工程が、基板電極に高周波バイアス電力を印加しないで行なわれることを特徴とする請求項12乃至18のいずれか1項に記載のエッチング方法。
  20. 前記固体材料としてフッ素樹脂材、珪素材、炭素材又は炭化珪素材が用いられることを特徴とする請求項12乃至19のいずれが1項に記載のエッチング方法。
  21. 前記固体材料が珪素材であり、前記エッチング保護膜形成工程において、エッチングガス及び酸素を連続して導入することを特徴とする請求項12に記載のエッチング方法。
  22. 前記基板がシリコンである請求項12乃至21のいずれが1項に記載のエッチング方法。
JP2006528777A 2004-07-02 2005-06-23 エッチング方法及び装置 Active JP4796965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006528777A JP4796965B2 (ja) 2004-07-02 2005-06-23 エッチング方法及び装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004196593 2004-07-02
JP2004196593 2004-07-02
JP2006528777A JP4796965B2 (ja) 2004-07-02 2005-06-23 エッチング方法及び装置
PCT/JP2005/012019 WO2006003962A1 (ja) 2004-07-02 2005-06-23 エッチング方法及び装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011119036A Division JP2011238935A (ja) 2004-07-02 2011-05-27 エッチング方法及び装置

Publications (2)

Publication Number Publication Date
JPWO2006003962A1 true JPWO2006003962A1 (ja) 2008-04-17
JP4796965B2 JP4796965B2 (ja) 2011-10-19

Family

ID=35782770

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006528777A Active JP4796965B2 (ja) 2004-07-02 2005-06-23 エッチング方法及び装置
JP2011119036A Pending JP2011238935A (ja) 2004-07-02 2011-05-27 エッチング方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011119036A Pending JP2011238935A (ja) 2004-07-02 2011-05-27 エッチング方法及び装置

Country Status (8)

Country Link
US (2) US7728252B2 (ja)
EP (1) EP1793418B1 (ja)
JP (2) JP4796965B2 (ja)
KR (1) KR100804858B1 (ja)
CN (1) CN100517595C (ja)
RU (1) RU2332749C1 (ja)
TW (1) TWI401342B (ja)
WO (1) WO2006003962A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065725B2 (ja) * 2007-03-26 2012-11-07 株式会社アルバック プラズマ処理装置
JP5065726B2 (ja) * 2007-03-26 2012-11-07 株式会社アルバック ドライエッチング方法
WO2008126891A1 (ja) * 2007-04-11 2008-10-23 Ulvac, Inc. ドライエッチング方法
EP2178109A4 (en) * 2007-08-08 2012-12-19 Ulvac Inc PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS
JP5060869B2 (ja) * 2007-08-21 2012-10-31 株式会社アルバック プラズマ処理装置
JP5297048B2 (ja) * 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
JP5367689B2 (ja) * 2008-03-07 2013-12-11 株式会社アルバック プラズマ処理方法
JP5284679B2 (ja) * 2008-04-28 2013-09-11 株式会社アルバック プラズマエッチング方法
US8303827B2 (en) 2008-11-13 2012-11-06 Pixart Imaging Incorporation Method for making micro-electro-mechanical system device
WO2010067540A1 (ja) 2008-12-10 2010-06-17 株式会社アルバック シール機構及び処理装置
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
JP5361600B2 (ja) * 2009-07-31 2013-12-04 株式会社アルバック ドライエッチング装置及びドライエッチング方法
JP5433684B2 (ja) 2009-08-12 2014-03-05 株式会社アルバック スパッタリングターゲットの製造方法
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법
US20110229687A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
CN102398887B (zh) * 2010-09-14 2015-02-18 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
KR101198039B1 (ko) * 2010-09-20 2012-11-06 에스엔유 프리시젼 주식회사 모노머 증착장치 및 모노머 증착장치의 배기방법
RU2456702C1 (ru) * 2011-03-16 2012-07-20 Общество с ограниченной ответственностью "ЭСТО-Вакуум" Способ плазмохимического травления материалов микроэлектроники
US8802571B2 (en) * 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering
JP2013105543A (ja) * 2011-11-10 2013-05-30 Tokyo Electron Ltd 基板処理装置
US9087687B2 (en) * 2011-12-23 2015-07-21 International Business Machines Corporation Thin heterostructure channel device
JP5916105B2 (ja) * 2012-03-27 2016-05-11 国立大学法人九州工業大学 半導体装置の製造方法
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
WO2014046083A1 (ja) * 2012-09-18 2014-03-27 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2013138269A (ja) * 2013-04-12 2013-07-11 Hitachi Ltd 半導体装置の製造方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
US9478408B2 (en) 2014-06-06 2016-10-25 Lam Research Corporation Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
JP6552849B2 (ja) * 2015-03-13 2019-07-31 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR101895931B1 (ko) * 2016-05-26 2018-09-10 세메스 주식회사 기판 처리 장치 및 방법
JP7060633B2 (ja) * 2020-01-29 2022-04-26 キヤノントッキ株式会社 成膜装置及び電子デバイス製造装置
CN112863992B (zh) * 2021-01-12 2023-01-17 广东中图半导体科技股份有限公司 一种等离子刻蚀装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11343569A (ja) * 1998-06-02 1999-12-14 Fujitsu Ltd スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2001052894A (ja) * 1999-08-04 2001-02-23 Ulvac Japan Ltd 誘導結合高周波プラズマ源
WO2004093176A1 (en) * 2003-04-09 2004-10-28 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795299A (en) * 1987-04-15 1989-01-03 Genus, Inc. Dial deposition and processing apparatus
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5573597A (en) * 1995-06-07 1996-11-12 Sony Corporation Plasma processing system with reduced particle contamination
US5565074A (en) * 1995-07-27 1996-10-15 Applied Materials, Inc. Plasma reactor with a segmented balanced electrode for sputtering process materials from a target surface
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
JP4077939B2 (ja) * 1998-07-16 2008-04-23 株式会社アルバック 反応性イオンエッチング方法及び装置
US6383938B2 (en) * 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
TW490719B (en) * 1999-08-04 2002-06-11 Ulvac Corp Inductively coupled RF plasma source and vacuum treatment system using the same
TW584905B (en) * 2000-02-25 2004-04-21 Tokyo Electron Ltd Method and apparatus for depositing films
JP2002167670A (ja) * 2000-11-29 2002-06-11 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置
US20020170678A1 (en) * 2001-05-18 2002-11-21 Toshio Hayashi Plasma processing apparatus
JP3736795B2 (ja) * 2001-10-01 2006-01-18 株式会社アルバック エッチング装置
US6777045B2 (en) * 2001-06-27 2004-08-17 Applied Materials Inc. Chamber components having textured surfaces and method of manufacture
WO2003054912A1 (en) * 2001-12-20 2003-07-03 Tokyo Electron Limited Method and apparatus comprising a magnetic filter for plasma processing a workpiece
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11343569A (ja) * 1998-06-02 1999-12-14 Fujitsu Ltd スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2001052894A (ja) * 1999-08-04 2001-02-23 Ulvac Japan Ltd 誘導結合高周波プラズマ源
WO2004093176A1 (en) * 2003-04-09 2004-10-28 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP2006523030A (ja) * 2003-04-09 2006-10-05 ラム リサーチ コーポレーション ガス化学反応の周期的変調を用いたプラズマエッチング方法

Also Published As

Publication number Publication date
WO2006003962A1 (ja) 2006-01-12
TW200615404A (en) 2006-05-16
KR100804858B1 (ko) 2008-02-20
RU2332749C1 (ru) 2008-08-27
CN1977362A (zh) 2007-06-06
EP1793418A1 (en) 2007-06-06
EP1793418A4 (en) 2010-07-14
US8153926B2 (en) 2012-04-10
US7728252B2 (en) 2010-06-01
CN100517595C (zh) 2009-07-22
JP2011238935A (ja) 2011-11-24
JP4796965B2 (ja) 2011-10-19
EP1793418B1 (en) 2013-06-12
US20100203737A1 (en) 2010-08-12
KR20070032965A (ko) 2007-03-23
US20070166844A1 (en) 2007-07-19
TWI401342B (zh) 2013-07-11

Similar Documents

Publication Publication Date Title
JP4796965B2 (ja) エッチング方法及び装置
KR101330650B1 (ko) 에칭 방법
JP4601113B2 (ja) 基板の異方性エッチング方法
US10347500B1 (en) Device fabrication via pulsed plasma
US20050112891A1 (en) Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
WO2012087921A1 (en) Methods for etching a substrate
WO2003044842A1 (en) Etching method and apparatus
JP2000294540A (ja) 半導体装置の製造方法と製造装置
JP2012142495A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2010021442A (ja) プラズマ処理方法及びプラズマ処理装置
TW201911410A (zh) 各向異性基板蝕刻的裝置及方法
TW201304001A (zh) 高蝕刻速率之提供方法
JP2007531280A (ja) 最少スカラップ基板の処理方法
JP6228860B2 (ja) 半導体装置の製造方法
JP5065726B2 (ja) ドライエッチング方法
US20190244827A1 (en) Apparatus and method for anisotropic drie etching with fluorine gas mixture
JP4360065B2 (ja) プラズマ処理方法
TWI812575B (zh) 電漿處理方法
JP7022978B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2022094141A (ja) エッチング処理方法及びプラズマ処理装置
Chen et al. Applications in Microelectronics
JP2005353830A (ja) エッチング装置
JP2006069857A (ja) プラズマエッチング方法及び装置、並びに得られる物品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4796965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250