TWI393245B - 用於半導體積體電路裝置的保險絲電路 - Google Patents

Description

用於半導體積體電路裝置的保險絲電路

本發明係關於一半導體積體裝置，尤其係關於一種包含一佔用較少面積的保險絲電路之半導體積體裝置。

一般而言，在包含大量微小單元的半導體裝置之單一記憶體單元內，即是有一個缺陷也會導致操作錯誤。因此，應該執行替換一正常記憶體單元內失效單元的維修處理。

為了執行這種維修處理，一半導體積體裝置包含一個維修電路，其提供一個可用來決定一記憶體單元是否為一失效單元或一正常單元的保險絲電路。該保險絲電路包含複數個保險絲，並根據該等保險絲的連接狀態儲存有關失效單元的位址資訊。

當接收一外部位址時，該半導體積體裝置將該外部位址與該保險絲方塊內儲存的失效單元位址資訊做比較。若該外部位址與該失效保險絲位址資訊彼此對應，則將一失效單元定址並將用其他正常單元替換。

為了替換出一失效的單元，在一例如動態隨機存取記憶體(DRAM)內安置維修保險絲。第二圖內顯示傳統維修保險絲電路。如所見，此特定電路具有一四欄結構。

第一圖內顯示一傳統保險絲電路200的示意圖。如所見，電路200包含第一至第十六保險絲F0至F15、第一至 第十六NMOS電晶體N1至N16、一第一連接保險絲C1、一第二連接保險絲C2和一欄維修位址電路10。

每一第一至第八保險絲F0至F7的一端共同連接至一第一節點Node_1，並且其另一端分別連接至第一至第八NMOS電晶體N1至N8。

每一第九至第十六保險絲F8至F15的一端共同連接至一第二節點Node_2，並且其另一端分別連接至第九至第十六NMOS電晶體N9至N16。

保險絲F0至F15對應至複數個焊墊並且保險絲電路200配置成，當一焊墊內發生故障時，會切斷對應至該焊墊的保險絲。

第一連接保險絲C1具有一端連接至第一節點Node_1以及另一端連接至第三節點Node_3。第二連接保險絲C2具有一端連接至第二節點Node_2以及另一端連接至第三節點Node_3。

第一至第十六NMOS電晶體N1至N16分別串聯至對應的保險絲，並且透過其閘接收焊墊選擇信號「XMAT_YF<0：15>」。焊墊選擇信號「XMAT_YF<0：15>」可隨著選取的對應單元焊墊來啟用。

欄維修位址電路10根據第三節點Node_3上的電壓產生一欄維修位址信號。

若切斷對應至一選取焊墊的保險絲，則以高位階輸出該欄維修位址信號。這表示已經用一維修單元焊墊維修該選取的焊墊。例如：若當第二焊墊選擇信號 「XMAT_YF<1>」已啟用，則該欄維修位址信號轉變成高位階。因此，可瞭解第二單元焊墊已經維修。

請再次參閱第二圖，一半導體積體裝置1可包含複數個區塊，並且每一區塊包含第一至第十六保險絲F0至F15、一第一連接保險絲C1、一第二連接保險絲C2以及兩個假保險絲D1和D2。如上面所提及，每一區塊的保險絲電路具有一四欄結構，以及複數個保險絲，該複數個保險絲每一都根據一預定圖案安置在個別欄內。例如：第一至第四保險絲F0至F3和假保險絲D1都安置在第一欄內。第五至第八保險絲F4至F7和第一連接保險絲C1都安置在第二欄內。第九至第十二保險絲F8至F11和第二連接保險絲C2都安置在第三欄內。第十三至第十六保險絲F12至F15和假保險絲D2都安置在第四欄內。

第一連接保險絲C1連接至第二連接保險絲C2，如此將第一至第八保險絲F0至F7連接至第九至第十六保險絲F8至F15。

在每一保險絲電路內，五個保險絲以預定間隔安置並且該等個別欄具有相同面積。該保險絲電路包含兩個放置在保險絲之間的假保險絲，該假保險絲係用於四個欄之間直接連接並且對稱。結果，該保險絲電路的面積增加。換言之，雖然該等假保險絲提供一對稱結構；不過該等假保險絲會導致面積不必要的增加，這會妨礙可到達的積集度。

本發明係關於一半導體積體裝置的保險絲電路，其係可減少該等保險絲所佔用的面積，因此減少整體保險絲電路的面積。

根據本發明的一種態樣，一半導體積體裝置包含一第一保險絲區塊，該區塊包含一個內含一第一複數個保險絲的第一上保險絲區塊以及一個內含一第二複數個保險絲的第一下保險絲區塊，其中第二複數個保險絲數量少於第一複數個保險絲；以及包含一第二保險絲區塊，該區塊包含一個內含一第三複數個保險絲的第二上保險絲區塊，其中第三複數個保險絲的數量與第二複數個保險絲相等，以及一個內含一第四複數個保險絲的第二下保險絲區塊，其中第四複數個保險絲數量與第一複數個保險絲相等。

根據本發明的其他態樣，一第一保險絲區塊包含一個內含一第一複數個保險絲的第一上保險絲區塊以及一個內含一第二複數個保險絲的第一下保險絲區塊，其中第二複數個保險絲數量少於第一複數個保險絲；一第二保險絲區塊包含一個內含一第三複數個保險絲的第二上保險絲區塊，其中第三複數個保險絲的數量與第二複數個保險絲相等，以及一個內含一第四複數個保險絲的第二下保險絲區塊，其中第四複數個保險絲數量與第一複數個保險絲相等；複數個電晶體連接至第一和第二保險絲區塊的保險絲，並配置成根據區塊選擇信號將資料傳輸至該等個別保險絲；以及一欄維修位址電路，其與第一和第二保險絲區塊耦合，該欄維修電路配置成根據從第一和第二保險絲區塊的保 險絲所傳出的資料來驅動。

再根據其他態樣，一半導體積體裝置包含一第一保險絲區塊，該區塊包含一第一複數個保險絲、一第二保險絲區塊，該區塊與第一保險絲區塊平行並且包含一第二複數個保險絲，其中第一保險絲區塊和第二保險絲區塊不對稱，並且一第一連接單元連接第一保險絲區塊與第二保險絲區塊。

底下將參閱名為「實施方式」的段落來說明這些與其他特色、態樣以及具體實施例。

第三圖為說明包含根據一具體實施例配置的保險絲電路之半導體裝置120之圖式。請參閱第三圖，吾人可瞭解半導體積體裝置120可包含一第一保險絲區塊100和一第二保險絲區塊110。

第一保險絲區塊100可包含一第一上保險絲區塊20、一第一下保險絲區塊30和一第一連接單元40。第一上保險絲區塊20、第一下保險絲區塊30和第一連接單元40都放置在同一平面上。

第一上保險絲區塊20包含複數個安置在複數行中的保險絲。第一上保險絲區塊20包含複數個保險絲構成的第一保險絲集，在此案例中為保險絲F0至F8，以及一第一連接保險絲C1。保險絲F0至F8和連接保險絲C1都安置 在兩行中，並且相同數量的保險絲安置在個別行內。根據一預定圖案在每行內放置保險絲。

第一連接保險絲C1可利用第一連接單元40連接至第二連接保險絲C2。在圖式內，第一連接單元40具有彎曲部分，用於將第一連接保險絲C1連接至第二連接保險絲C2。

第一連接單元40可例如包含配置成形成必要連接的接線線路。

第三圖說明一範例實施，其中第一上保險絲區塊20(係可定義為第一區域)包含九個保險絲F0至F8以及第一連接保險絲C1，並且第一下保險絲區塊30(係可定義為第二區域)由八個保險絲F9至F15以及第二連接保險絲C2構成。也就是，第一上保險絲區塊20和第一下保險絲區塊30的結構不對稱。

尤其是，第一上保險絲區塊20可包含第一保險絲子區塊21和第二保險絲子區塊22。第一保險絲子區塊21可包含根據一預定圖案安置的保險絲F0至F8之中的五個，例如保險絲F0至F4。

第二保險絲子區塊22可安置在第一保險絲子區塊21底下的一行內，並且可包含保險絲F0至F8之中的四個，例如保險絲F5至F8，以及第一連接保險絲C1。第六至第九保險絲F5至F8可根據一預定圖案來安置。

由於不對稱的關係，第一下保險絲區塊30的保險絲數量少於第一上保險絲區塊20，使得該第二區域係窄於該第 一區域。換言之，第一下保險絲區塊30的保險絲數量，例如保險絲F9至F15，少於第一上保險絲區塊20。第一下保險絲區塊也可包含第二連接保險絲C2。保險絲F9至F15以及第二連接保險絲C2可根據一預定圖案安置在兩行內。跟第一上保險絲區塊20一樣，相同數量的保險絲安置在第一下保險絲區塊30的個別行內。

第一下保險絲區塊30可包含一第三保險絲子區塊31和一第四保險絲子區塊32。第三保險絲子區塊31可安置在第二保險絲子區塊22底下的一行內，並且其中三個保險絲，例如保險絲F9至F11，以及第二連接保險絲C2可根據一預定圖案安置在第三保險絲子區塊31內。第四保險絲子區塊32可安置在第三保險絲子區塊31底下的行內。該等保險絲之中的四個，例如保險絲F12至F15，可根據一預定圖案安置在第四保險絲子區塊32內。

第二保險絲區塊110可包含一第二上保險絲區塊50(係可定義為第三區域)、一第二下保險絲區塊60(係可定義為第四區域)和一第二連接單元70。第二上保險絲區塊50可包含與第一下保險絲區塊30相同數量的保險絲，並且第二下保險絲區塊60可包含與第一上保險絲區塊20相同數量的保險絲。其中，該第三區域係窄於該第四區域，且該第三區域係與該第二區域相同，以及該第四區域係與該第一區域相同。再者，該第一保險絲區塊100係與該第二保險絲區塊110之間係180度角進行配置。

第二上保險絲區塊50包含複數個保險絲F16至F22以及一第三連接保險絲C3。保險絲F16至F22和第三連接保險絲C3可根據一預定圖案安置在兩行中，並且相同數量的保險絲安置在個別行內。

第二下保險絲區塊60包含複數個保險絲F23至F31以及一第四連接保險絲C4。保險絲F23至F31和第四連接保險絲C4可根據一預定圖案安置在兩行中，並且相同數量的保險絲安置在個別行內。

第二連接單元70將第三連接保險絲C3連接至第四連接保險絲C4。

尤其是，第三圖說明一種實施，其中第二上保險絲區塊50由包含第十七至第二十三保險絲F16至F22以及第三連接保險絲C3的八個保險絲所構成，並且第二下保險絲區塊60由包含第二十四至第三十二保險絲F23至F31以及第二連接保險絲C2的十個保險絲所構成。

第二上保險絲區塊50可包含一第五保險絲子區塊51和一第六保險絲子區塊52。第五保險絲子區塊51可安置在第一保險絲子區塊21的一側，並且可包含根據一預定圖案安置在第五保險絲子區塊51的四個保險絲，例如保險絲F16至F19。

第六保險絲子區塊52可安置在第五保險絲子區塊51底下的一行內，並且可包含第三連接保險絲C3和其中的三個保險絲，例如保險絲F20至F22。第二十一至第二十三 保險絲F20至F22和第三連接保險絲C3可根據一預定圖案安置在第六保險絲子區塊52內。

可包含之第二下保險絲區塊60包含第七保險絲子區塊61與第八保險絲子區62。其中，該第七保險絲子區塊61，其可安置在第六保險絲子區塊52底下的一行內，並且可包含第四連接保險絲C4和其中的四個保險絲，例如保險絲F23至F26。第二十四至第二十七保險絲F23至F26和第四連接保險絲C4可根據一預定圖案安置在第七保險絲子區塊61內。

第八保險絲子區塊62可安置在第七保險絲子區塊61底下的一行內，並且可包含其中五個保險絲，例如保險絲F27至F31。第二十八至第三十二保險絲F27至F31可根據預定圖案安置在八四保險絲子區塊62內。

第四圖為說明第一保險絲區塊100的範例電路等級實施之示意圖。請參閱第四圖，保險絲區塊100包含第一至第十六保險絲F0至F15、第一至第十六NMOS電晶體N1至N16、第一連接保險絲C1、第二連接保險絲C2和欄維修位址電路10。

構成第一上保險絲區塊20的第一至第九保險絲F0至F8可分別連接至第一至第九NMOS電晶體N1至N9，並且也在一第一節點Node_1上連接至第一連接保險絲C1。

進一步，構成第一下保險絲區塊30的第十至第十六保險絲F9至F15可分別連接至第十至第十六NMOS電晶體 N10至N16，並且也在一第二節點Node_2上連接至第二連接保險絲C2。

第一至第十六NMOS電晶體N1至N16透過其閘接收焊墊選擇信號「XMAT_YF<0：15>」。

第一連接保險絲C1的一端可連接至第一節點Node_1，並且其另一端連接至第三節點Node_3。進一步，第二連接保險絲C2的一端可連接至第二節點Node_2，並且其另一端連接至第三節點Node_3。

欄維修位址電路10可配置成根據第三節點Node_3上的電壓產生一欄維修位址信號。欄維修位址電路10可例如以一傳統方式實施。

在第四圖所示的保險絲子區塊100內，連接至第一連接保險絲C1的保險絲數量不等於連接至第二連接保險絲C2的保險絲數量，這與第一圖內所示的保險絲電路200不同。而是如所述，第一至第九保險絲F0至F8連接至第一連接保險絲C1，並且第十至第十六保險絲F9至F15連接至第二連接保險絲C2。

該保險絲電路的操作與保險絲電路200的操作相同。換言之，若切斷一對應至一選取焊墊的保險絲，則以高位階輸出一欄維修位址信號。這表示已經維修該選取的焊墊。例如：若切斷第二保險絲F1，則當第二焊墊選擇信號「XMAT_YF<1>」已啟用時該欄維修位址信號轉變成高位階。因此，可瞭解第二焊墊已經維修。

但是如所見，藉由使用第三圖內說明的不對稱方式，可剔除該等假保險絲並且可利用如保險絲區塊100與110的每兩個保險絲區塊之一個保險絲寬度來減少面積，這可造成整合程度增加。

雖然上面已經說明特定具體實施例，吾人將瞭解所說明的具體實施例僅當範例。因此，此處說明的裝置與方法不應受限於所說明的具體實施例。更具體而言，本發明所描述的裝置與方法僅得依參酌前述的內容描述與伴隨的圖式說明來合理解釋本發明申請專利範圍的權利。

1‧‧‧半導體積體裝置

10‧‧‧欄維修位址電路

20‧‧‧第一上保險絲區塊

21‧‧‧第一保險絲子區塊

22‧‧‧第二保險絲子區塊

30‧‧‧第一下保險絲區塊

31‧‧‧第三保險絲子區塊

32‧‧‧第四保險絲子區塊

40‧‧‧第一連接單元

50‧‧‧第二上保險絲區塊

51‧‧‧第五保險絲子區塊

52‧‧‧第六保險絲子區塊

60‧‧‧第二下保險絲區塊

61‧‧‧第七保險絲子區塊

62‧‧‧第八保險絲子區塊

70‧‧‧第二連接單元

100‧‧‧第一保險絲區塊

110‧‧‧第二保險絲區塊

120‧‧‧半導體裝置

200‧‧‧傳統保險絲電路

底下將參閱附圖說明特色、態樣與具體實施例，其中：

第一圖為說明用於一半導體積體裝置內的一部份傳統保險絲電路之示意圖。

第二圖為說明在一半導體積體裝置內實施的傳統保險絲電路之圖式。

第三圖為說明根據具體實施例安置在一半導體積體裝置內保險絲電路配置之配置圖。

第四圖為更詳細說明第三圖所示保險絲電路之示意圖。

20‧‧‧第一上保險絲區塊

21‧‧‧第一保險絲子區塊

22‧‧‧第二保險絲子區塊

30‧‧‧第一下保險絲區塊

31‧‧‧第三保險絲子區塊

32‧‧‧第四保險絲子區塊

40‧‧‧第一連接單元

50‧‧‧第二上保險絲區塊

51‧‧‧第五保險絲子區塊

52‧‧‧第六保險絲子區塊

60‧‧‧第二下保險絲區塊

61‧‧‧第七保險絲子區塊

62‧‧‧第八保險絲子區塊

70‧‧‧第二連接單元

100‧‧‧第一保險絲區塊

110‧‧‧第二保險絲區塊

Claims (27)

1. 一種半導體積體裝置，包含：一第一保險絲區塊，其包含配置有一第一複數個保險絲的一第一上保險絲區塊以及配置有一第二複數個保險絲的一第一下保險絲區塊，其中第二複數個保險絲之保險絲數量少於第一複數個保險絲之保險絲數量；以及一第二保險絲區塊，其包含配置有一第三複數個保險絲的第二上保險絲區塊，其中第三複數個保險絲的保險絲數量與第二複數個保險絲相等，以及一內含一第四複數個保險絲的第二下保險絲區塊，其中第四複數個保險絲的保險絲數量與第一複數個保險絲相等；其中該第一上保險絲區塊係相對應於該第二上保險絲區塊，以及該第一下保險絲區塊係相對應於第二下保險絲區塊。
2. 如申請專利範圍第1項之半導體積體裝置，其中第一上保險絲區塊進一步包含一第一連接保險絲，並且其中第一連接保險絲和第一複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
3. 如申請專利範圍第2項之半導體積體裝置，其中第一下保險絲區塊進一步包含一第二連接保險絲，並且其中第二連接保險絲和第二複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
4. 如申請專利範圍第3項之半導體積體裝置，進一步包含一第一連接單元與第一上保險絲區塊和第一下保險絲區塊耦合，其中該第一連接單元配置成將第一連接保險絲連接至第二連接保險絲。
5. 如申請專利範圍第4項之半導體積體裝置，其中第一連接單元包含一配線結構，該結構用於將第一連接保險絲連接至第二連接保險絲。
6. 如申請專利範圍第4項之半導體積體裝置，其中第二上保險絲區塊進一步包含一第三連接保險絲，並且其中第三連接保險絲和第三複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
7. 如申請專利範圍第6項之半導體積體裝置，其中第二下保險絲區塊進一步包含一第四連接保險絲，並且其中第四連接保險絲和第四複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
8. 如申請專利範圍第7項之半導體積體裝置，進一步包含與第二上保險絲區塊和第二下保險絲區塊耦合的一第二連接單元，其用於將第三連接保險絲連接至第四連接保險絲。
9. 如申請專利範圍第8項之半導體積體裝置，其中第二連接單元包含一配線結構，該結構用於將第三連接保險絲連接至第四連接保險絲。
10. 一種半導體積體裝置的保險絲電路，該保險絲電路包含：一第一保險絲區塊，其包含內含一第一複數個保險絲的一第一上保險絲區塊以及內含一第二複數個保險絲的一第一下保險絲區塊，其中第二複數個保險絲之保險絲數量少於第一複數個保險絲之保險絲數量；一第二保險絲區塊，其包含一內含一第三複數個保險絲的第二上保險絲區塊，且該第二上保險絲區塊係相對應該第一上保險絲區塊設置，其中第三複數個保險絲的保險絲數量與第二複數個保險絲相等，以及一內含一第四複數個保險絲的第二下保險絲區塊，且該第二下保險絲區塊係相對應該第一下保險絲區塊設置，其中第四複數個保險絲的保險絲數量與第一複數個保險絲相等；複數個電晶體，其連接至第一和第二保險絲區塊的保險絲，並且配置成根據區塊選擇信號將資料傳輸至該等個別保險絲；以及一欄維修位址電路，其與第一和第二保險絲區塊耦合，該欄維修位址電路配置成根據從第一和第二保險絲區塊的保險絲傳輸出來的資料來驅動。
11. 如申請專利範圍第10項之保險絲電路，其中第一上保險絲區塊進一步包含一第一連接保險絲，並且其中第一連接保險絲和第一複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
12. 如申請專利範圍第11項之保險絲電路，其中第一下保險絲區塊進一步包含一第二連接保險絲，並且其中第二連接保險絲和第二複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
13. 如申請專利範圍第12項之保險絲電路，進一步包含一第一連接單元與第一上保險絲區塊和第一下保險絲區塊耦合，用於將第一連接保險絲連接至第二連接保險絲。
14. 如申請專利範圍第12項之保險絲電路，其中第二上保險絲區塊進一步包含一第三連接保險絲，並且其中第三連接保險絲和第三複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
15. 如申請專利範圍第14項之保險絲電路，其中第二下保險絲區塊進一步包含一第四連接保險絲，並且其中第四連接保險絲和第四複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
16. 如申請專利範圍第15項之保險絲電路，進一步包含與第二上保險絲區塊和第二下保險絲區塊耦合的一第二連接單元，其用於將第三連接保險絲連接至第四連接保險絲。
17. 一種半導體積體裝置，包含： 一第一保險絲區塊，其包含一第一複數個保險絲與一第一連接保險絲；一第二保險絲區塊，其與該第一保險絲區塊平行安置並包含一第二複數個保險絲與一第二連接保險絲，其中第一保險絲區塊與第二保險絲區塊不對稱；以及一第一連接單元，其將第一連接保險絲連接至第二連接保險絲。
18. 如申請專利範圍第17項之半導體積體裝置，其中該第一連接保險絲和第一複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
19. 如申請專利範圍第17項之半導體積體裝置，其中該第二連接保險絲和第二複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
20. 如申請專利範圍第17項之半導體積體裝置，其中第一連接單元包含一配線結構，該結構用於將第一連接保險絲連接至第二連接保險絲。
21. 如申請專利範圍第17項之半導體積體裝置，進一步包含一第三保險絲區塊，其包含一第三複數個保險絲，其中第三複數個保險絲的保險絲數量與第二複數個保險絲的保險絲數量相同；一第四保險絲區塊，其與該第三保險絲區塊平行並 包含一第四複數個保險絲，其中第四複數個保險絲的保險絲數量與第一複數個保險絲的保險絲數量相同；以及一第二連接單元，其將第三保險絲區塊連接至第四保險絲區塊。
22. 如申請專利範圍第21項之半導體積體裝置，其中第三保險絲區塊進一步包含一第三連接保險絲，第三連接保險絲和第三複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
23. 如申請專利範圍第22項之半導體積體裝置，其中第四保險絲區塊進一步包含一第四連接保險絲，第四連接保險絲和第四複數個保險絲都根據一預定圖案安置在兩行內，其中該相同數量的保險絲安置在該兩行的每一行中。
24. 如申請專利範圍第23項之半導體積體裝置，其中第二連接單元包含一配線結構，該結構用於將第三連接保險絲連接至第四連接保險絲。
25. 如申請專利範圍第21項之半導體積體裝置，其中第一和第二保險絲區塊具備彼此平行並且第一保險絲區塊在第二保險絲區塊之上的設計，第三和第四保險絲區塊具備彼此平行並且第三保險絲區塊在第一保險絲區塊旁邊並且在第四保險絲區塊之上的設計，其係在第二保險絲區塊旁邊。
26. 一種半導體積體裝置，包含： 一第一保險絲區塊，其包含將一第一上保險絲區塊設置於一第一區域，將一第一下保險絲區塊設置於比該第一區域為窄的一第二區域，以及一第一連接單元係連接該第一上保險絲區塊與該第一下保險絲區塊；以及一第二保險絲區塊，其包含將一第二上保險絲區塊設置於與該第二區域相同的一第三區域，將一第二下保險絲區塊設置於與第一區域相同的一第四區域，以及一第二連接單元係連接該第二上保險絲區塊與該第二下保險絲區塊；其中該第一保險絲區塊與該第二保險絲區塊之間係以180度角進行配置。
27. 如申請專利範圍第26項之半導體積體裝置，其中該第一連接單元與該第二連接單元係具有一彎曲部分。