TWI387142B - 相變記憶體裝置及其製造方法 - Google Patents

相變記憶體裝置及其製造方法 Download PDF

Info

Publication number
TWI387142B
TWI387142B TW097150475A TW97150475A TWI387142B TW I387142 B TWI387142 B TW I387142B TW 097150475 A TW097150475 A TW 097150475A TW 97150475 A TW97150475 A TW 97150475A TW I387142 B TWI387142 B TW I387142B
Authority
TW
Taiwan
Prior art keywords
layer
phase change
type conductive
conductive layer
heating
Prior art date
Application number
TW097150475A
Other languages
English (en)
Other versions
TW200943596A (en
Inventor
Jin-Ki Jung
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200943596A publication Critical patent/TW200943596A/zh
Application granted granted Critical
Publication of TWI387142B publication Critical patent/TWI387142B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

相變記憶體裝置及其製造方法
本揭示案係關於一非揮發性記憶體裝置，且更特定言之係關於一使用一相變材料之相變非揮發性記憶體裝置及其製造方法。
本申請案主張2008年4月4日申請之韓國專利申請案第10-2008-0031473號之優先權，該案係以全文引用的方式併入本文中。
近來，已提議相變隨機存取記憶體(PRAM)裝置作為非揮發性半導體記憶體裝置。相變記憶體裝置之單位記憶體單元使用相變材料作為資料儲存媒體。相變材料視供應至其之熱而具有兩種穩定相(例如，非晶相及晶相)。已知相變材料為Ge-Sb-Te(GST)化合物，其為鍺(Ge)、銻(Sb)及碲(Te)之混合物。
若在接近相變材料之熔融溫度(Tm)之溫度下將相變材料加熱短時間且接著快速冷卻，則相變材料自晶相變至非晶相。與之相反，若在低於熔融溫度之結晶溫度下將相變材料加熱長時間且接著慢慢冷卻，則相變材料自非晶相變至晶相。相變材料在非晶相下具有比在晶相下高的電阻率。因此，儲存於相變記憶體單元中之資料係邏輯"1"還是邏輯"0"可藉由偵測流經相變材料之電流來判定。
供應熱以實現相變材料中之相變。舉例而言，將電流供應至與相變材料連接之電極，使得自該電極產生熱且將熱供應至相變材料。由供應至相變材料之熱所導致的溫度視所供應電流而改變。
因此，高整合度相變記憶體裝置之開發中的最重要因素中之一者為向與相變材料連接之電極供應足夠電流，亦即，操作電流(例如，程式(寫入)電流或抹除電流)。為此目的，已提議一種方法以使用PN二極體作為相變記憶體裝置之開關裝置。與金屬氧化物半導體(MOS)電晶體或雙極電晶體相比，PN二極體允許相變記憶體裝置之較高整合比率且增大操作電流。
圖1A為使用PN二極體之已知相變記憶體裝置的示意平面圖。圖1B為沿著圖1A之線X-X'截取的相變記憶體裝置之橫截面圖。
參看圖1A及圖1B，已知相變記憶體裝置包括：一具有一裝置隔離區域(未編號)及一作用區域12之基板11；一在基板11之作用區域12上，具有一包括一N型矽層13A及一P型矽層13B之一堆疊的PN二極體結構之下部電極13；一覆蓋下部電極13且埋入有一加熱層15之絕緣層14；一安置於絕緣層14上以接觸加熱層15之相變材料層16；及一安置於相變材料層16上之上部電極17。加熱層15係插塞狀的，且在相變材料層16中與加熱層15接觸地形成一具一半球形狀之程式區域18。
為達成相變記憶體裝置之高整合度及低功率消耗，希望減小相變記憶體裝置之大小。然而，需要一足夠高的操作電流，因為應產生高溫熱以改變相變材料層16之相。因此，在減小控制操作電流的下部電極13之大小(亦即，PN二極體之大小)上存在極限。
因此，已提議一種方法以藉由藉由減小加熱層15之大小來減小加熱層15與相變材料層16之間的接觸區而減小具有上述結構的相變記憶體裝置之操作電流。此方法甚至可在操作電流減小之情況下產生高溫熱，因為加熱層15之電阻隨著相變材料層16與加熱層15之間的接觸區之減小而增加。
然而，已知方法使用昂貴的精細圖案化技術(例如，使用ArF曝光源之光微影製程)來形成加熱層15。此使相變記憶體裝置之製造成本增加。此外，該精細圖案化技術具有難以增加相變記憶體裝置之整合比率的限制。
根據一或多個實施例，一種相變記憶體裝置包含：一下部電極；及共用該下部電極的至少兩個相變記憶體單元。
根據一或多個實施例，一種製造一相變記憶體裝置之方法包含：形成一包含PN二極體結構之下部電極，該PN二極體結構包括一N型導電層與一P型導電層之一接面；在該P型導電層及該N型導電層中之一位於上部者上形成複數個加熱元件；選擇性地蝕刻在該等加熱元件之間的該P型導電層及該N型導電層中之一位於上部者；在該等加熱元件中之每一者上形成一分離的相變材料層；及在每一相變材料層上形成一分離的上部電極。
根據一或多個實施例，一種製造一相變記憶體裝置之方法包含：在一基板之一作用區域上形成一包含一PN二極體結構之下部電極；在該PN二極體結構上形成一加熱層；在該加熱層上形成一相變材料層；及在該相變材料層上形成一上部電極；其中該相變材料層與該加熱層之間的一接觸區經形成為小於該加熱層與該PN二極體結構之間的一接觸區。
根據一或多個實施例，一種相變記憶體裝置包含：一基板，其上具有一作用區域；一在該基板之該作用區域上的包含一PN二極體結構之下部電極；一在該PN二極體結構上之加熱層；一在該加熱層上之相變材料層；及一在該相變材料層上之上部電極；其中該相變材料層與該加熱層之間的一接觸區小於該加熱層與該PN二極體結構之間的一接觸區。
藉由舉例而非限制地在附圖之圖中說明各種實施例，其中具有相同參考數字指示之元件始終表示相似元件。
在諸圖中，為說明之清晰起見，誇示層及區域之尺寸。亦將理解，當將一層(或膜)稱為位於另一層或基板"上"時，該層(或膜)可直接位於該另一層或基板上，或亦可存在介入層。此外，將理解，當將一層稱為位於另一層"下"時，該層可直接位於該另一層下，或亦可存在一或多個介入層。另外，亦將理解，當將一層稱為在兩個層"之間"時，該層可為該兩個層之間的唯一層，或亦可存在一或多個介入層。
圖2A為根據第一實施例的相變記憶體裝置之示意平面圖。圖2B為沿著圖2A之線X-X'截取的相變記憶體之橫截面圖。
參看圖2A及圖2B，根據第一實施例的相變記憶體裝置包括：一具有一裝置隔離區域(未編號)及一作用區域22之基板21；一覆蓋基板21之第一絕緣層24；一安置於基板21之作用區域22上第一絕緣層24中且具有一PN二極體結構之下部電極23；一安置於第一絕緣層24中下部電極23上之加熱層25；一埋入加熱層25中之第二絕緣層28；一經安置以覆蓋加熱層25之相變材料層26；及一安置於相變材料層26上之上部電極27。本文中，參考數字29表示一安置於相變材料層26中之程式區域。
基板21可為一矽(Si)基板。
作用區域22可形成為一棒型或一線型。舉例而言，作用區域22可為一藉由以雜質摻雜一矽基板而形成之雜質層。在一些實施例中，作用層22係由一以諸如磷(P)或砷(As)之N型雜質摻雜之N型雜質層形成。此係用以減小下部電極23(亦即，PN二極體)與充當一字線及一位元線中之一者的作用區域22之間的電位障壁，從而增加下部電極23與作用區域22之間的電導率。本文中，將在作用區域22外的基板21之剩餘區域稱為裝置隔離區域。
下部電極23具有一PN二極體結構，其包括一安置於基板21之作用區域22上的N型導電層23A與一安置於N型導電層23A上的P型導電層23B之一接面。N型導電層23A及P型導電層23B可為一矽層，且該矽層可包括一多晶矽(多晶-Si)層及/或一磊晶矽層。舉例而言，N型導電層23A可為一以N型雜質摻雜之N型矽層，且P型導電層23B可為一以P型雜質摻雜之P型矽層。N型雜質可為磷(P)或砷(As)，且P型雜質可為硼(B)。
在一些實施例中，以N型導電層23A之雜質摻雜濃度低於P型導電層23B之雜質摻雜濃度之方式形成下部電極23。其原因在於，若N型導電層23A之雜質摻雜濃度高於P型導電層23B之雜質摻雜濃度，則N型導電層23A與P型導電層23B之間的電位障壁變為低。若N型導電層23A與P型導電層23B之間的電位障壁為低，則PN二極體之臨限電壓變為低，且因此，可在一待用模式下藉由字線(亦即，作用區域)之一高電壓而將資料寫入不合需要的相變記憶體單元中。可藉由增加PN二極體之臨限電壓來避免或至少減少此問題，藉由以N型導電層23A之雜質摻雜濃度低於P型導電層23B之雜質摻雜濃度之方式形成下部電極23來增加PN二極體之臨限電壓。
加熱層25及上部電極27可由一金屬材料或一金屬化合物材料形成。該金屬材料可為鈦(Ti)、鎢(W)、銅(Cu)或鋁(Al)。該金屬化合物材料可為氮化鈦(TiN)、氮化鎢(WN)、氮化鈦鋁(TiAlN)或鈦鎢(TiW)。
又，可根據加熱層25之沈積厚度來控制相變材料層26與加熱層25之間的接觸區。因此，可根據加熱層25之沈積厚度來控制相變記憶體裝置之操作電流。作為參考，已知方法藉由一經由圖案化之蝕刻製程來控制插塞型加熱層15之大小，從而使得難以減小相變材料層16與插塞型加熱層15之間的接觸區。然而，根據第一實施例可藉由控制加熱層25之沈積厚度(不藉由一經由圖案化之蝕刻製程，而是藉由一層生長/沈積製程)來控制相變材料層26與加熱層25之間的接觸區，從而使得有可能較容易地控制相變材料層26與加熱層25之間的接觸區。
相變材料層26可由硫族化合物形成。用於相變材料層26之硫族化合物包括下列各物中之至少一者：鍺-銻-碲(Ge-Sb-Te)、砷-銻-碲(As-Sb-Te)、鍶-銻-碲(Sn-Sb-Te)、鍶-銦-碲(Sn-In-Sb-Te)、砷-鍺-銻-碲(As-Ge-Sb-Te)、5A族元素(包括鉭(Ta)、鈮(Nb)及釩(V))-銻-碲(5A族元素-Sb-Te)、6A族元素(包括鎢(W)、鉬(Mo)及鉻(Cr))-銻-碲(6A族元素-Sb-Te)、5A族元素-銻-硒(5A族元素-Sb-Se)及6A族元素-銻-硒(6A族元素-Sb-Se)。在一些實施例中，相變材料層26係由Ge-Sb-Te(GST)化合物形成。
第一絕緣層24及第二絕緣層28可由選自由一層氧化物層、一層氮化物層、一層氮氧化物層及該等層之一堆疊組成之群組的至少一者形成。該氧化物層可包括氧化矽(SiO2 )、硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、正矽酸四乙酯(TEOS)、未摻雜矽酸鹽玻璃(USG)、旋塗式玻璃(SOG)、高密度電漿(HDP)或旋塗式介電質(SOD)。該氮化物層可包括氮化矽(Si3 N4 )。該氮氧化物層可包括氮氧化矽(SiON)。
在圖2B中所特別描繪之組態中，加熱層25在根據第一實施例的相變記憶體裝置中經形成為一杯形，從而使得有可能減小相變材料層26與加熱層25之間的接觸區，該接觸區在該特別說明之組態中呈環形形狀。因此，可顯著減小程式區域29之大小，從而使得有可能減少必須供應至程式區域29之熱。應注意，不排除其他配置。舉例而言，加熱層25與相變材料層26之間的接觸區未必為環形的，或加熱層25未必為杯狀的；實情為，加熱層可為圓筒形或管狀的。
又，如下面本文中將描述，可藉由控制加熱層25之沈積厚度來控制相變材料層26與加熱層25之間的接觸區。因此，即使未使用昂貴的精細圖案化技術，亦可減小加熱層25與相變材料層26之間的接觸區，藉此使得有可能降低相變記憶體裝置之製造成本。
圖3A至圖3C為說明製造根據第一實施例之相變記憶體裝置之方法的示意圖。
參看圖3A，將雜質離子植入至一基板21中以形成一作用區域22。該等雜質可為P型雜質或N型雜質。P型雜質可為硼(B)，且N型雜質可為砷(As)或磷(P)。在一些實施例中，使用N型雜質來執行離子植入製程。此係用以減小作用區域22與一待經由後續製程形成之下部電極23(亦即，PN二極體)之間的電位障壁，從而增加作用區域22與下部電極23之間的電導率。
蝕刻基板21之一預定區域以形成一用於裝置隔離之渠溝(圖中未繪示)，且用一絕緣層填充該渠溝以形成一裝置隔離區域(圖中未繪示)。該渠溝可形成為一線型或一棒型，但不排除其他配置。將除該裝置隔離區域以外的基板21之剩餘區域界定為作用區域22，且歸因於該裝置隔離區域之線型或棒型，作用區域22具有一線型或一棒型。
在基板21之作用區域22上形成一具有一PN二極體結構之下部電極23。具有一PN二極體結構之下部電極23可由依序堆疊在基板21之作用區域22上的一N型導電層23A及一P型導電層23B之一堆疊形成。在一些實施例中，以N型導電層23A之雜質摻雜濃度低於P型導電層23B之雜質摻雜濃度的方式形成下部電極23。其原因在於，若N型導電層23A之雜質摻雜濃度低於P型導電層23B之雜質摻雜濃度，則N型導電層23A與P型導電層23B之間的電位障壁可增加以增加PN二極體之臨限電壓。作為參考，PN二極體之高臨限電壓可防止PN二極體之雜訊導致的故障。
N型導電層23A及P型導電層23B可由一矽層形成，且該矽層可包括一多晶矽層或一磊晶矽層。舉例而言，N型導電層23A可由一以N型雜質摻雜之N型矽層形成，且P型導電層23B可由一以P型雜質摻雜之P型矽層形成。
舉例而言，可藉由在經由一化學氣相沈積(CVD)製程或一物理氣相沈積(PVD)製程形成一多晶矽層期間原位離子植入P型雜質或藉由在形成多晶矽層之後離子植入P型雜質來形成P型矽層。又，可藉由在經由一磊晶生長製程形成一磊晶矽層期間原位離子植入P型雜質或藉由在形成磊晶矽層之後離子植入P型雜質來形成P型矽層。又，可藉由將P型雜質反向摻雜至一N型矽層中來形成P型矽層。
在包括下部電極23的所得結構上方形成一第一絕緣層24。第一絕緣層24可由選自由一層氧化物層、一層氮化物層、一層氮氧化物層及該等層之一堆疊組成之群組的至少一者形成。
在第一絕緣層24上形成一光阻圖案(圖中未繪示)。藉由使用該光阻圖案作為一蝕刻障壁，蝕刻第一絕緣層24以形成一曝露P型導電層23B之頂部的開口區域30。
開口區域30為將經由後續製程形成一加熱層所在之區域。在已知插塞型加熱層15之狀況下，開口區域必須形成為具有一小寬度以減小相變材料層16與加熱層15之間的接觸區。因此，已知方法必須藉由一昂貴的精細圖案化技術(例如，使用ArF曝光源之光微影蝕刻製程)來形成開口區域，從而增加相變記憶體裝置之製造成本。然而，如下面本文中將描述，甚至無需將開口區域30形成為具有一小寬度亦可減小相變材料層26與加熱層25之間的接觸區。因此，可藉由一使用便宜的圖案化技術之蝕刻製程來形成開口區域30，從而使得有可能降低相變記憶體裝置之製造成本。
參看圖3B，(例如，藉由一沈積製程)在包括開口區域30之第一絕緣層24上方形成一加熱層之一導電層。該加熱層之導電層可由金屬材料或金屬化合物材料形成。該金屬材料可為鈦(Ti)、鎢(W)、銅(Cu)或鋁(Al)。該金屬化合物材料可為氮化鈦(TiN)、氮化鎢(WN)、氮化鈦鋁(TiAlN)或鈦鎢(TiW)。可根據該加熱層之導電層之沈積厚度來控制待經由後續製程形成的加熱層25與相變材料層26之間的接觸區。
在該加熱層之導電層之形成(例如，沈積)已完成之後，形成一第二絕緣層28以填充開口區域30中之剩餘空白空間。第二絕緣層28可由選自由一層氧化物層、一層氮化物層、一層氮氧化物層及該等層之一堆疊組成之群組的至少一者形成。
平坦化第二絕緣層28及該加熱層之導電層以曝露第一絕緣層24之頂部，藉此形成一加熱層25。可使用一化學機械研磨(CMP)製程或一回蝕製程來執行該平坦化製程。
參看圖3C，在第一絕緣層24及第二絕緣層28上形成一相變材料層26及一上部電極27以覆蓋加熱層25。上部電極27可由與加熱層25相同之材料形成。亦即，上部電極27可由金屬材料或金屬化合物材料形成。相變材料層26可使用諸如鍺-銻-碲(Ge-Sb-Te,GST)化合物之硫族化合物來形成。
雖然圖式中圖中未繪示，但在一些實施例中，在第一絕緣層24上形成一鈍化層以覆蓋上部電極27，且打開該鈍化層之一預定區域以形成一互連接觸孔及一互連件，藉此完成相變記憶體裝置之製造。
在以上描述中，在根據第一實施例的相變記憶體裝置中將加熱層25形成為一杯形，藉此使得有可能即使未使用一昂貴的精細圖案化技術，亦減小相變材料層26與加熱層25之間的接觸區。因此，有可能降低相變記憶體裝置之製造成本。
在下文中，將給出根據第二實施例的相變記憶體裝置及其製造方法之描述，與第一實施例相比，第二實施例可進一步減小相變材料層與加熱層之間的接觸區。為簡單起見，將省略第二實施例與第一實施例之間的共同特徵之詳細描述，且以下描述將集中在第一實施例與第二實施例之間的差異上。
圖4A為根據第二實施例的相變記憶體裝置之示意平面圖。圖4B為沿著圖4A之線A-A'截取的相變記憶體裝置之橫截面圖。圖4C為沿著圖4A之線B-B'截取的相變記憶體裝置之橫截面圖。
參看圖4A至圖4C，根據第二實施例的相變記憶體裝置包括：一具有一裝置隔離區域(未編號)及一作用區域32之基板31、一覆蓋基板31之第一絕緣層34、一安置於基板31之作用區域32上第一絕緣層34中且具有一PN二極體結構之下部電極33、一安置於第一絕緣層34中下部電極33上之加熱層35、一經安置以覆蓋加熱層35之一部分之相變材料層36及一安置於相變材料層36上之上部電極37。加熱層35可形成為一杯型35A或一插塞型35B。若加熱層35形成為杯型35A，則相變記憶體裝置可進一步包括一埋入加熱層35A中之第二絕緣層38。參考數字39表示一安置於相變材料層36中之程式區域。
在以上描述中，在根據第二實施例的相變記憶體裝置中，安置相變材料層36以僅接觸加熱層35之曝露頂部之一部分，藉此使得有可能進一步減小加熱層35與相變材料層36之間的接觸區，如下面將參看圖5A至圖5C所描述。
圖5A至圖5C為展示已知相變記憶體裝置(參見圖5A)之相變材料層與加熱層之間的接觸區、根據第一實施例之相變記憶體裝置(參見圖5B)之相變材料層與加熱層之間的接觸區及根據第二實施例之相變記憶體裝置(參見圖5C)之相變材料層與加熱層之間的接觸區間之比較的示意平面圖。
參看圖5A至圖5C，可見，根據第一實施例之相變材料層26與杯型加熱層25之間的接觸區A2小於相變材料層16與已知插塞型加熱層15之間的接觸區A1(A1>A2)。
又，可見，根據第二實施例之相變材料層36與插塞型加熱層35B之間的接觸區A3小於相變材料層16與已知插塞型加熱層15之間的接觸區A1(A1>A3)。又，可見，根據第二實施例之相變材料層36與杯型加熱層35A之間的接觸區A4顯著小於相變材料層16與已知插塞型加熱層15之間的接觸區A1(A1>A4)。
又，可見，根據第二實施例之相變材料層36與杯型加熱層35A之間的接觸區A4小於根據第一實施例之相變材料層26與杯型加熱層25之間的接觸區A2(A2>A4)。
在以上描述中，在根據第二實施例的相變記憶體裝置中，相變材料層36經安置以僅覆蓋加熱層35之曝露頂部之一部分而非全部，藉此使得有可能與第一實施例相比進一步減小加熱層35與相變材料層36之間的接觸區。因此，有可能進一步減小相變記憶體裝置之操作電流。
可容易地自已參看圖3A至圖3C描述的製造根據第一實施例之相變記憶體裝置之方法導出製造根據第二實施例之相變記憶體裝置的方法，且因此為簡明起見，將省略後一方法之詳細描述。
在下文中，將給出根據第三實施例及第四實施例的相變記憶體裝置及其製造方法之描述，該等實施例可減小加熱層與相變材料層之間的接觸區，藉此使得有可能提供一高整合度相變記憶體裝置，同時減小該裝置之操作電流。為此目的，根據第三實施例及第四實施例的相變記憶體裝置以兩個相變記憶體單元共用一個下部電極之方式受到組態。該下部電極包括一PN二極體，且每一相變記憶體單元包括一加熱層、一相變材料層及一上部電極。為便利起見，將省略第三/第四實施例與第一/第二實施例之間的共同特徵之詳細描述，且以下描述將集中在實施例之間的差異上。
圖6A為根據第三實施例的相變記憶體裝置之示意平面圖。圖6B為沿著圖6A之線X-X'截取的相變記憶體裝置之橫截面圖。
參看圖6A及圖6B，根據第三實施例的相變記憶體裝置包括：一具有一裝置隔離區域(未編號)及一作用區域42之基板41、一覆蓋基板41之第一絕緣層44、一安置於作用區域42上且具有一共用區域及兩個隔離區域之下部電極43及各自安置於下部電極43之該等隔離區域中之一者上的兩個相變記憶體單元53。每一相變記憶體單元53包括：一安置於下部電極43之各別隔離區域上之加熱層45、一經安置以覆蓋加熱層45之相變材料層46及一安置於相變材料層46上之上部電極47。相變記憶體裝置可進一步包括一埋入於下部電極43之該等隔離區域與加熱層45之間的第二絕緣層48。參考數字49表示一安置於相變材料層46中之程式區域。
下部電極43中之共用區域係由一N型導電層43A形成，且下部電極43中之隔離區域係由N型導電層43A與P型導電區域43B之一接面形成。亦即，下部電極43包括多個(至少兩個)PN二極體，該等PN二極體中之每一者具有各別隔離區域中的N型導電層43A與P型導電層43B之一接面，且多個(至少兩個)相變記憶體單元53共用N型導電層43A。P型導電層43B與各別相變記憶體單元53電連接。
加熱層45可具有一插塞形狀或一杯形。然而，不排除其他配置。
在以上描述中，在根據第三實施例的相變記憶體裝置中，兩個相變記憶體單元53共用一個下部電極43，從而使得有可能顯著增加相變記憶體裝置之整合比率。亦即，與第一實施例及第二實施例相比，第三實施例可使相變記憶體裝置之整合比率增加兩倍或兩倍以上。
又，第三實施例可增加相變記憶體裝置之整合比率且亦可減小相變材料層46與加熱層45之間的接觸區，藉此使得有可能減小相變記憶體裝置之所需操作電流，如將參看圖7A至圖7H在製造根據第三實施例之相變記憶體裝置之方法的以下描述中所論述。
圖7A至圖7H為說明製造根據第三實施例之相變記憶體裝置之方法的示意圖。圖7A、圖7C、圖7E及圖7G為示意平面圖，且圖7B、圖7D、圖7F及圖7H分別為沿著平面圖之線X-X'截取的橫截面圖。
參看圖7A及圖7B，將雜質離子植入至一基板41中以形成一作用區域42。該等雜質可為P型雜質或N型雜質。P型雜質可為硼(B)，且N型雜質可為砷(As)或磷(P)。在一些實施例中，使用N型雜質來執行離子植入製程。此係用以減小作用區域42與待經由後續製程形成的下部電極43之間的電位障壁，從而增加作用區域42與下部電極43之間的電導率。
蝕刻基板41之一預定區域以形成一用於裝置隔離之渠溝(圖中未繪示)，且用一絕緣層填充該渠溝以形成一裝置隔離區域(圖中未繪示)。該渠溝可形成為一線型或一棒型，但不排除其他配置。將在該裝置隔離區域外的基板41之剩餘區域界定為作用區域42，且歸因於該裝置隔離區域之線型或棒型，作用區域42具有一線型或一棒型。
在作用區域42上形成一具有一PN二極體結構之下部電極43。該PN二極體結構可由依序堆疊在基板41之作用區域42上的一N型導電層43A及一P型導電層43B之一堆疊形成。在一些實施例中，以N型導電層43A之雜質摻雜濃度低於P型導電層43B之雜質摻雜濃度之方式形成下部電極43。其原因在於，若N型導電層43A之雜質摻雜濃度低於P型導電層43B之雜質摻雜濃度，則PN二極體之臨限電壓可增加。作為參考，PN二極體之高臨限電壓可防止PN二極體之雜訊導致的故障。
N型導電層43A及P型導電層43B可由一矽層形成，且該矽層可包括一多晶矽層或一磊晶矽層。舉例而言，N型導電層43A可由一以N型雜質摻雜之N型矽層形成，且P型導電層43B可由一以P型雜質摻雜之P型矽層形成。
舉例而言，可藉由在經由一化學氣相沈積(CVD)製程或一物理氣相沈積(PVD)製程形成一多晶矽層期間原位離子植入P型雜質或藉由在形成多晶矽層之後離子植入P型雜質來形成P型矽層。又，可藉由在經由一磊晶生長製程形成一磊晶矽層期間原位離子植入P型雜質或藉由在形成磊晶矽層之後離子植入P型雜質來形成P型矽層。又，可藉由將P型雜質反向摻雜至N型矽層中來形成P型矽層。
在包括下部電極43的所得結構上方形成一第一絕緣層44。第一絕緣層44可由選自由一層氧化物層、一層氮化物層、一層氮氧化物層及該等層之一堆疊組成之群組的至少一者形成。
在第一絕緣層44上形成一光阻圖案(圖中未繪示)。藉由使用該光阻圖案作為一蝕刻障壁或遮罩，蝕刻第一絕緣層44以形成一曝露P型導電層43B之頂部的開口區域50。
開口區域50為一將經由後續製程形成一加熱層所在之區域。在已知插塞型加熱層之狀況下，開口區域必須形成為具有一小寬度以減小相變材料層16與加熱層15之間的接觸區。因此，已知方法藉由一昂貴的精細圖案化技術(例如，使用ArF曝光源之光微影蝕刻製程)來形成開口區域，從而增加相變記憶體裝置之製造成本。然而，由於加熱層45可形成為一圓筒形形狀(如下面本文中將描述)且/或可經由用於隔離下部電極43之後續製程來減小加熱層45之大小，故甚至無需將開口區域50形成為具有一小寬度，第三實施例亦可減小相變材料層46與加熱層45之間的接觸區。因此，可藉由一使用便宜的圖案化技術之蝕刻製程來形成開口區域50，藉此使得有可能降低相變記憶體裝置之製造成本。
參看圖7C及圖7D，在包括開口區域50之第一絕緣層44上方形成一加熱層之一導電層51。該加熱層之導電層51可由金屬材料或金屬化合物材料形成。該金屬材料可為鈦(Ti)、鎢(W)、銅(Cu)或鋁(Al)。該金屬化合物材料可為氮化鈦(TiN)、氮化鎢(WN)、氮化鈦鋁(TiAlN)或鈦鎢(TiW)。可根據該加熱層之導電層51之沈積厚度來控制待經由後續製程形成的一加熱層與一相變材料層之間的接觸區。
執行一毯覆式蝕刻製程(例如，一回蝕製程)以使得該加熱層之導電層51僅保持在開口區域50之側壁上。亦即，該加熱層之剩餘導電層51具有一圓筒形形狀。或者，可稍後在形成該等隔離區域之過程期間移除該加熱層之導電層51的不想要部分，如下文中所論述。
參看圖7E及圖7F，在形成該加熱層之導電層51之後，在第一絕緣層44上形成一線型光阻圖案52以曝露開口區域50中的空白空間之一些或全部。在一些實施例中，光阻圖案52可垂直於線型作用區域42形成。保持在開口區域50之側壁上的導電層51之一部分亦藉由光阻圖案52而曝露。
藉由使用光阻圖案52作為一蝕刻障壁或遮罩，蝕刻曝露的下部電極43之P型導電層43B及加熱層之曝露的導電層51以形成一加熱層45且亦形成下部電極43中之共用區域及隔離區域。可執行一過度蝕刻製程以蝕刻N型導電層43A之一部分以完全隔離下部電極43之兩個隔離區域中的P型導電層43B。
經由以上蝕刻製程形成包括一共用區域及兩個隔離區域之下部電極43。該共用區域係由位於一作為蝕刻製程之結果而獲得的擴展開口區域50A(如圖7F中所示)之底部的N型導電層43A形成。該兩個隔離區域係由P型導電層43B之隔離部分及下伏N型導電層43A形成。亦即，經由以上蝕刻製程，可形成下部電極43以使得其包括一對具有N型導電層43A及P型導電層43B之一接面的PN二極體，且該等PN二極體之N型導電層43A彼此連接。
又，加熱層45可經由以上蝕刻製程而具有一插塞形狀。
可使用一乾式蝕刻製程或一濕式蝕刻製程來執行用於形成加熱層45及具有共用區域及隔離區域的下部電極43之蝕刻製程。乾式蝕刻製程可使用氯氣(Cl2 )與氬氣(Ar)之混合物之電漿來執行，且濕式蝕刻製程可使用硫酸(H2 SO4 )與過氧化氫(H2 O2 )之混合物之溶液或氫氧化銨(NH4 OH)與過氧化氫(H2 O2 )之混合物之溶液來執行。
本文中，將經由以上蝕刻製程來曝露共用區域中的N型導電層43A之頂部之開口區域50稱為擴展開口區域50A。
參看圖7G及圖7H，移除光阻圖案52。可經由一去除製程來移除光阻圖案52。
形成一第二絕緣層48以填充擴展開口區域50A中之空白空間。第二絕緣層48可由選自由一層氧化物層、一層氮化物層、一層氮氧化物層及該等層之一堆疊組成之群組的至少一者形成。
平坦化第二絕緣層48以曝露加熱層45及第一絕緣層44之頂部。可使用一化學機械研磨(CMP)製程或一回蝕製程來執行該平坦化製程。
在第一絕緣層44及第二絕緣層48上形成一相變材料層46及一上部電極47以覆蓋加熱層45。上部電極47可由與加熱層45相同之材料形成。亦即，上部電極47可由金屬材料或金屬化合物材料形成。相變材料層46可使用諸如鍺-銻-碲(Ge-Sb-Te,GST)化合物之硫族化合物來形成。
經由以上製程，可形成相變記憶體裝置以使得兩個相變記憶體單元53共用一個下部電極43。
雖然圖式中未繪示，但在一些實施例中，在第一絕緣層44及第二絕緣層48上形成一鈍化層以覆蓋上部電極47，且打開該鈍化層之一預定區域以形成一互連接觸孔及一互連件，藉此完成相變記憶體裝置之製造。
在以上描述中，形成根據第三實施例的相變記憶體裝置以使得多個(至少兩個)相變記憶體單元53共用一個下部電極43，藉此使得有可能顯著增加相變記憶體裝置之整合比率。
圖8A為根據第四實施例的相變記憶體裝置之示意平面圖。圖8B為沿著圖8A之線A-A'截取的相變記憶體裝置之橫截面圖。圖8C為沿著圖8A之線B-B'截取的相變記憶體裝置之橫截面圖。
參看圖8A至圖8C，根據第四實施例的相變記憶體裝置包括：一具有一裝置隔離區域及一作用區域62之基板61、一覆蓋基板61之第一絕緣層64、一安置於作用區域62上且具有一共用區域及多個隔離區域之下部電極63及各自安置於該等隔離區域中之一者上的多個相變記憶體單元71。每一相變記憶體單元71包括：一安置於各別隔離區域上之加熱層65、一安置於加熱層65上之相變材料層66及一安置於相變材料層66上之上部電極67。相變記憶體裝置可進一步包括一埋入於下部電極63之該等隔離區域與加熱層65之間的第二絕緣層68。參考數字69表示一安置於相變材料層66中之程式區域。
下部電極63中之共用區域係由一N型導電層63A形成，且下部電極63中之每一隔離區域係由一P型導電區域63B與N型導電層63A之一接面形成。亦即，下部電極63包括多個PN二極體，該等PN二極體中之每一者具有N型導電層63A與P型導電層63B之一接面，且多個相變記憶體單元71共用N型導電層63A。P型導電層63B與各別相變記憶體單元71電連接。
如關於圖6A及圖6B所論述，加熱層65可由一杯狀加熱層65A或一插塞型加熱層65B或一圓筒形加熱層(未圖示)形成。若加熱層65係由杯狀或圓筒形加熱層65A形成，則相變記憶體裝置可進一步包括一填充加熱層65A中之空白空間的第三絕緣層70。第三絕緣層70可由與第一絕緣層64及第二絕緣層68相同之材料形成。亦即，第三絕緣層70可由選自由一層氧化物層、一層氮化物層、一層氮氧化物層及該等層之一堆疊組成之群組的至少一者形成。
可形成相變材料層66以覆蓋整個加熱層65或可形成相變材料層66以僅覆蓋加熱層65之一部分，以進一步減小相變材料層66與加熱層65之間的接觸區。
在以上描述中，在根據第四實施例的相變記憶體裝置中，多個(至少兩個)相變記憶體單元71共用一個下部電極63，從而使得有可能顯著增加相變記憶體裝置之整合比率。亦即，與第一實施例及第二實施例相比，第四實施例可使相變記憶體裝置之整合比率增加兩倍或兩倍以上。
又，第四實施例可增加相變記憶體裝置之整合比率且亦可減小相變材料層66與加熱層65之間的接觸區，藉此使得有可能減小相變記憶體裝置之所需操作電流。
可容易地自製造根據第一實施例及/或第二實施例及/或第三實施例的相變記憶體裝置之方法導出製造根據第四實施例的相變記憶體裝置之方法，且因此為簡明起見，將省略後一方法之詳細描述。
在根據第三實施例及第四實施例的相變記憶體裝置中，雖然兩個或兩個以上鄰近相變記憶體單元(亦即，包括加熱層、相變材料層及上部電極之結構)共用一個下部電極，但該等相變記憶體單元彼此不干擾。將參看圖9描述此情況。
圖9為用於描述根據第三實施例及第四實施例之相變記憶體裝置之操作原理的透視圖。圖9說明根據第三實施例的相變記憶體裝置，且假設作用區域42充當字線且上部電極47充當位元線，但作用區域42與上部電極47之角色可顛倒。
參看圖9，將一字線信號(例如，第一電壓)施加至作用區域42且同時將一位元線信號(例如，第二電壓)施加至第一上部電極47A，以將資料寫入第一單位單元之一相變材料層46A中。若第二電壓高於第一電壓，則第一單位單元之下部電極43(亦即，第一PN二極體)具有一正向狀態，且因此，操作電流自第一上部電極47A流至作用區域42。就此而言，由操作電流在加熱層45處產生熱，且第一單位單元之相變材料層46A視所產生之熱的強度及持續時間而變為非晶相或晶相中之一者。
因為第一單位單元與第二單位單元共用下部電極43之N型導電層43A(亦即，因為第一單位單元與第二單位單元彼此電連接)，所以施加至第一單位單元之操作電流可通過N型導電層43A流至第二單位單元。然而，該操作電流不能流至第二上部電極47B以改變第二單位單元之相變材料層46B。其原因在於，施加至第一單位單元之操作電流在第二單位單元之下部電極43中為一反向狀態。亦即，操作電流不能在第二單位單元中流動，因為一反向偏壓被施加至第二PN二極體。
總之，儘管在根據第三及第四實施例的相變記憶體裝置中，兩個或兩個以上鄰近相變記憶體單元共用一個下部電極，但該等記憶體單元彼此不干擾。
如上所述，在相變記憶體裝置中形成加熱層，使得有可能有效地減小相變材料層與加熱層之間的接觸區。
又，在一些實施例中，形成相變材料層以僅覆蓋加熱層之一部分，藉此使得有可能進一步減小相變材料層與加熱層之間的接觸區。
因此，可無需使用昂貴的精細圖案化技術而減小相變材料層與加熱層之間的接觸區(雖然在需要時在一些實施例中仍可使用此技術)，藉此使得有可能降低相變記憶體裝置之製造成本。
又，兩個或兩個以上相變記憶體單元可共用一個下部電極，藉此使得有可能顯著增加相變記憶體裝置之整合比率。
因此，在增加相變記憶體裝置之整合比率的同時減小相變記憶體裝置之所需操作電流係可能的。
儘管已描述了特定實施例，但熟習此項技術者將易於瞭解，可做出各種改變及修改。
11．．．基板
12．．．作用區域
13．．．下部電極
13A．．．N型矽層
13B．．．P型矽層
14．．．絕緣層
15．．．加熱層
16．．．相變材料層
17．．．上部電極
18．．．程式區域
21．．．基板
22．．．作用區域/作用層
23．．．下部電極
23A．．．N型導電層
23B．．．P型導電層
24．．．第一絕緣層
25．．．加熱層
26．．．相變材料層
27．．．上部電極
28．．．第二絕緣層
29．．．程式區域
30．．．開口區域
31．．．基板
32．．．作用區域
33．．．下部電極
34．．．第一絕緣層
35．．．加熱層
35A．．．杯型加熱層
35B．．．插塞型加熱層
36．．．相變材料層
37．．．上部電極
38．．．第二絕緣層
39．．．程式區域
41．．．基板
42．．．作用區域
43．．．下部電極
43A．．．N型導電層
43B．．．P型導電區域/P型導電層
44．．．第一絕緣層
45．．．加熱層
46．．．相變材料層
46A．．．相變材料層
46B．．．相變材料層
47．．．上部電極
47A．．．第一上部電極
47B．．．第二上部電極
48．．．第二絕緣層
49．．．程式區域
50．．．開口區域
50A．．．擴展開口區域
51．．．導電層
52．．．線型光阻圖案
53．．．相變記憶體單元
61．．．基板
62．．．作用區域
63．．．下部電極
63A．．．N型導電層
63B．．．P型導電區域/P型導電層
64．．．第一絕緣層
65．．．加熱層
65A．．．杯狀加熱層
65B．．．插塞型加熱層
66．．．相變材料層
67．．．上部電極
68．．．第二絕緣層
69．．．程式區域
70．．．第三絕緣層
71．．．相變記憶體單元
A1．．．接觸區
A2．．．接觸區
A3．．．接觸區
A4．．．接觸區
圖1A為使用PN二極體之已知相變記憶體裝置的示意平面圖。
圖1B為沿著圖1A之線X-X'截取的相變記憶體裝置之橫截面圖。
圖2A為根據第一實施例的相變記憶體裝置之示意平面圖。
圖2B為沿著圖2A之線X-X'截取的相變記憶體之橫截面圖。
圖3A至圖3C為說明製造根據第一實施例之相變記憶體裝置之方法的示意圖。
圖4A為根據第二實施例的相變記憶體裝置之示意平面圖。
圖4B為沿著圖4A之線A-A'截取的相變記憶體裝置之橫截面圖。
圖4C為沿著圖4A之線B-B'截取的相變記憶體裝置之橫截面圖。
圖5A至圖5C為展示已知相變記憶體裝置之相變材料層與加熱層之間的接觸區、根據第一實施例之相變記憶體裝置之相變材料層與加熱層之間的接觸區及根據第二實施例之相變記憶體裝置之相變材料層與加熱層之間的接觸區間之比較的示意平面圖。
圖6A為根據第三實施例的相變記憶體裝置之示意平面圖。
圖6B為沿著圖6A之線X-X'截取的相變記憶體裝置之橫截面圖
圖7A至圖7H為說明製造根據第三實施例之相變記憶體裝置之方法的示意圖。
圖8A為根據第四實施例的相變記憶體裝置之示意平面圖。
圖8B為沿著圖8A之線A-A'截取的相變記憶體裝置之橫截面圖。
圖8C為沿著圖8A之線B-B'截取的相變記憶體裝置之橫截面圖。
圖9為用於描述根據第三實施例及第四實施例之相變記憶體裝置之操作原理的透視圖。
41．．．基板
42．．．作用區域
43．．．下部電極
43A．．．N型導電層
43B．．．P型導電區域/P型導電層
44．．．第一絕緣層
45．．．加熱層
46．．．相變材料層
47．．．上部電極
48．．．第二絕緣層
49．．．程式區域
53．．．相變記憶體單元

Claims (17)

  1. 一種相變記憶體裝置，其包含：一下部電極，其包含一共用區域及至少兩個隔離區域；及至少兩個相變記憶體單元，其共用該下部電極，其中該下部電極包含一PN二極體、該共用區域包含一N型導電層、且該隔離區域包含一P型導電層，該至少兩個隔離區域之每一者中的該P型導電層與另一隔離區域中的該P型導電層分離，且至少兩個相變記憶體單元共用該N型導電層。
  2. 如請求項1之相變記憶體裝置，其中該等相變記憶體單元中之每一者包含：一加熱層，其安置於該各別隔離區域上；一相變材料層，其安置於該加熱層上；及一上部電極，其安置於該相變材料層上。
  3. 如請求項2之相變記憶體裝置，其中該加熱層經形成為一插塞型、一杯型及一圓筒型中之一者。
  4. 如請求項3之相變記憶體裝置，其中該相變材料層僅覆蓋該加熱層之一部分。
  5. 如請求項1之相變記憶體裝置，其中該N型導電層及該P型導電層中之每一者包含一矽層。
  6. 一種製造一相變記憶體裝置之方法，該方法包含：形成一包含一PN二極體結構之下部電極，該PN二極體結構包括一N型導電層與一P型導電層之一接面； 在該P型導電層及該N型導電層中之一位於上部者上形成複數個加熱元件；選擇性地蝕刻在該等加熱元件之間的該P型導電層及該N型導電層之一上部分以形成至少二個分離的P型導電層；在該等加熱元件中之每一者上形成一分離的相變材料層；及在每一相變材料層上形成一分離的上部電極，其中每一相變材料層共用該N型導電層。
  7. 如請求項6之方法，其中將每一加熱元件形成為一插塞型、一杯型或一圓筒型。
  8. 如請求項7之方法，其中藉由以下步驟將該加熱元件形成為該插塞型：形成一具有一開口區域之絕緣層，該開口區域曝露該P型導電層及該N型導電層中之該位於上部者之一頂部；及用一導電材料填充該開口區域以獲得該加熱元件。
  9. 如請求項7之方法，其中藉由以下步驟將該加熱元件形成為該杯型：形成一具有一開口區域之絕緣層，該開口區域曝露該P型導電層及該N型導電層中之該位於上部者之一頂部；在包括該開口區域的該絕緣層上方形成一導電層；及移除在該開口區域外的該導電層。
  10. 如請求項7之方法，其中形成該相變材料層以僅覆蓋該 各別加熱元件之一部分。
  11. 如請求項6之方法，其中該N型導電層及該P型導電層中之每一者係由一矽層形成。
  12. 一種製造一相變記憶體裝置之方法，該方法包含：在一基板之一作用區域上形成一包含一PN二極體結構之下部電極，該PN二極體結構包括一N型導電層及若干P型導電層之一接面；在該等P型導電層上形成一加熱層；在該加熱層上形成一相變材料層；及在該相變材料層上形成一上部電極；其中該相變材料層與該加熱層之間的一接觸區經形成為小於該加熱層與該等P型導電層之間的一接觸區，其中該等P型導電層互相分離，且該相變材料層共用該N型導電層。
  13. 如請求項12之方法，其中藉由以下步驟將該加熱層形成為具有一杯形：形成一具有一曝露該等P型導電層之頂部的開口區域之絕緣層；在包括該開口區域的該絕緣層上方沈積一具有一預定厚度之導電層；及移除在該開口區域外之該導電層，同時保留該開口區域中的具有該預定厚度之該導電層。
  14. 如請求項12之方法，其中該加熱層在該等P型導電層上形成以具有一曝露的頂表面，且該相變材料層經形成以 僅與該加熱層之該曝露的頂表面之一部分電接觸。
  15. 一種相變記憶體裝置，其包含：一基板，其上具有一作用區域；一在該基板之該作用區域上的下部電極，其包含一PN二極體結構，該PN二極體結構包括一N型導電層及若干P型導電層之一接面；一加熱層，其在該PN二極體結構上；一相變材料層，其在該加熱層上；及一上部電極，其在該相變材料層上；其中該相變材料層與該加熱層之間的一接觸區小於該加熱層與該PN二極體結構之間的一接觸區，其中該等P型導電層互相分離，且該相變材料層共用該N型導電層。
  16. 如請求項15之裝置，其中該加熱層具有一杯形。
  17. 如請求項15之裝置，其中該相變材料層僅與該加熱層之一頂表面之一部分電接觸。
TW097150475A 2008-04-04 2008-12-24 相變記憶體裝置及其製造方法 TWI387142B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031473A KR100971423B1 (ko) 2008-04-04 2008-04-04 상변화 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200943596A TW200943596A (en) 2009-10-16
TWI387142B true TWI387142B (zh) 2013-02-21

Family

ID=41132417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150475A TWI387142B (zh) 2008-04-04 2008-12-24 相變記憶體裝置及其製造方法

Country Status (5)

Country Link
US (3) US8049196B2 (zh)
JP (1) JP2009253299A (zh)
KR (1) KR100971423B1 (zh)
CN (1) CN101552282B (zh)
TW (1) TWI387142B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376882B (zh) * 2010-08-19 2013-07-17 中芯国际集成电路制造(上海)有限公司 环状电极形成方法
CN102544363A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 相变存储器底电极结构的制备方法
CN102148329B (zh) * 2011-01-24 2013-11-27 中国科学院上海微系统与信息技术研究所 一种电阻转换存储器结构及其制造方法
CN102185104A (zh) * 2011-04-12 2011-09-14 中国科学院上海微系统与信息技术研究所 多层堆叠电阻转换存储器结构
CN102800805B (zh) * 2011-05-25 2014-12-24 中芯国际集成电路制造(上海)有限公司 相变存储单元及其形成方法
JP2012248814A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体装置およびその製造方法
KR101812687B1 (ko) * 2011-06-13 2017-12-27 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법
KR20130102399A (ko) * 2012-03-07 2013-09-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20130142520A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
KR20140028421A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9660188B2 (en) * 2014-08-28 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change memory structure to reduce leakage from the heating element to the surrounding material
US20160233420A1 (en) * 2015-02-10 2016-08-11 Eugeniy Troyan SEMICONDUCTOR MEMORY DEVICES FOR USE IN ELECTRICALLY ALTERABLE READ ONLY MEMORY (ROM) AND SEMICONDUCTOR THIN FILM DEVICES (SPINTRONS and SPIN-ORBITRONS)
US9865811B2 (en) 2015-02-10 2018-01-09 Eugeniy Troyan Semiconductor memory devices for use in electrically alterable read only memory (ROM) and semiconductor thin film devices (spintrons and spin-orbitrons)
KR102495000B1 (ko) * 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
TWI587454B (zh) * 2016-05-09 2017-06-11 光磊科技股份有限公司 具備記憶元件與選擇器功能之單一記憶胞結構
KR102301774B1 (ko) * 2017-03-31 2021-09-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102375588B1 (ko) * 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11038101B2 (en) 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
JP6487090B1 (ja) * 2018-03-19 2019-03-20 株式会社東芝 不揮発性記憶装置及びその製造方法
KR102595902B1 (ko) * 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
KR102574973B1 (ko) * 2018-09-17 2023-09-06 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
CN110767801B (zh) * 2019-09-24 2021-09-14 华中科技大学 纳米级相变存储器单元的垂直电极配置结构的加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003691A1 (en) * 2001-06-30 2003-01-02 Dennison Charles H. Reduced area intersection between electrode and programming element
US20060108639A1 (en) * 2004-11-16 2006-05-25 Cho Choong-Rae Transistor, method of manufacturing transistor, and method of operating transistor
TW200735281A (en) * 2005-04-20 2007-09-16 Samsung Electronics Co Ltd Phase change memory devices and their methods of fabrication
US20080014733A1 (en) * 2006-07-14 2008-01-17 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
JP2006508522A (ja) * 2002-02-22 2006-03-09 オヴォニクス インコーポレイテッド カルコゲニドクラッド法を使用する単一レベルの金属メモリーセル
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6707087B2 (en) * 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
JP4167513B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
JP4345676B2 (ja) * 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
JP4560818B2 (ja) 2005-07-22 2010-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2007115956A (ja) * 2005-10-21 2007-05-10 Toshiba Corp 半導体記憶装置
JP4777820B2 (ja) * 2006-04-20 2011-09-21 エルピーダメモリ株式会社 半導体記憶装置およびその製造方法
US7864568B2 (en) * 2006-12-07 2011-01-04 Renesas Electronics Corporation Semiconductor storage device
TWI327374B (en) * 2007-01-10 2010-07-11 Promos Technologies Inc Phase change memory device and method of fabricating the same
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7745812B2 (en) * 2007-06-21 2010-06-29 Qimonda North America Corp. Integrated circuit including vertical diode
KR20090002548A (ko) 2007-07-02 2009-01-09 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003691A1 (en) * 2001-06-30 2003-01-02 Dennison Charles H. Reduced area intersection between electrode and programming element
US20060108639A1 (en) * 2004-11-16 2006-05-25 Cho Choong-Rae Transistor, method of manufacturing transistor, and method of operating transistor
TW200735281A (en) * 2005-04-20 2007-09-16 Samsung Electronics Co Ltd Phase change memory devices and their methods of fabrication
US20080014733A1 (en) * 2006-07-14 2008-01-17 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same

Also Published As

Publication number Publication date
US20120009757A1 (en) 2012-01-12
US20120007036A1 (en) 2012-01-12
JP2009253299A (ja) 2009-10-29
US8049196B2 (en) 2011-11-01
TW200943596A (en) 2009-10-16
CN101552282B (zh) 2013-02-13
CN101552282A (zh) 2009-10-07
KR100971423B1 (ko) 2010-07-21
US20090250679A1 (en) 2009-10-08
KR20090106013A (ko) 2009-10-08

Similar Documents

Publication Publication Date Title
TWI387142B (zh) 相變記憶體裝置及其製造方法
KR100689831B1 (ko) 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
KR100533958B1 (ko) 상변화 메모리 장치 및 그 제조 방법
US7067837B2 (en) Phase-change memory devices
US7767568B2 (en) Phase change memory device and method of fabricating the same
KR100681266B1 (ko) 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR100766504B1 (ko) 반도체 소자 및 그 제조 방법
US7675770B2 (en) Phase change memory device
KR100625170B1 (ko) 전극 구조체, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
US8872148B2 (en) Phase-change memory devices
US20060076641A1 (en) Methods of fabricating phase changeable semiconductor memory devices including multi-plug conductive structures and related devices
US20080048293A1 (en) Semiconductor device having heating structure and method of forming the same
KR100695682B1 (ko) 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
US7678642B2 (en) Method for manufacturing phase change memory device using a patterning process
US20100243981A1 (en) Phase-change random access memory device
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR101298258B1 (ko) 상변화 메모리 장치의 제조 방법
KR100795908B1 (ko) 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법
CN109659430B (zh) 包括数据存储图案的半导体装置
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
KR101068814B1 (ko) 상변화 메모리 장치의 제조 방법
KR20080114024A (ko) 상변화 기억 소자 및 그의 제조방법
KR20090043831A (ko) 라인형 가둠 셀 구조의 상변화메모리소자 및 그 제조 방법
KR20080100114A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees