CN102376882B - 环状电极形成方法 - Google Patents
环状电极形成方法 Download PDFInfo
- Publication number
- CN102376882B CN102376882B CN 201010266059 CN201010266059A CN102376882B CN 102376882 B CN102376882 B CN 102376882B CN 201010266059 CN201010266059 CN 201010266059 CN 201010266059 A CN201010266059 A CN 201010266059A CN 102376882 B CN102376882 B CN 102376882B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- dielectric layer
- annular electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种环形电极的形成方法，包括步骤：刻蚀第一介电层，在所述第一介电层中对应于第一导电层的位置形成通孔；向所述通孔中填充第二导电层；形成覆盖所述第二导电层和第一介电层的第二介电层；刻蚀所述第二介电层，在所述第二介电层中对应于所述第二导电层的位置形成开口；形成覆盖所述开口侧壁和底部的绝缘层；刻蚀去除所述开口底部的绝缘层以及在第二导电层中形成凹槽，所述凹槽和开口贯通；利用绝缘物质填充所述开口和凹槽；去除所述第二介电层和绝缘层，从而可以使形成的环形电极的质量更好。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种环状电极形成方法。
背景技术
随着信息技术的发展存储器件的需要越来越大，因此促进了存储器件朝着高性能、低压、低功耗、高速及高密度方向发展。相变存储器(PCRAM，phase change Random Access Memory)是在CMOS集成电路基础上发展起来的新一代非易失形式的存储器，其使用在施加电流时在非晶状态与结晶状态之间改变含有来自周期表的V族或VI族的一种或一种以上元素的合金的状态的可逆过程，且其中所述两种状态具有大致不同的电阻，典型的电流相变存储器使用硫族化物合金。相变材料的非晶(a-GST，a-GeSbTe)和结晶(c-GST，c-GeSbTe)状态具有非常不同的电阻率。结晶状态具有大约为千欧姆(kQ)的典型电阻，而非晶状态具有大约为兆欧姆(MΩ)的典型电阻，因此通常利用硫族化物合金材料(比如GST，GeSbTe)制作电阻，也叫做相变电阻。通过测量PCRAM单元的电阻值(即相变电阻的电阻值)来读取PCRAM单元。例如在公开号为CN 101523505A的中国专利文献中，公开了一种PCRAM。
在现有技术中，需要形成与相变电阻(GST)连接的电极，通过所述电极连接到测量电路，从而可以测试得到相变电阻的电阻值。所述电极与相变电阻的接触面积越小，则对相变电阻带来的影响越小，从而使得测量结果的精确度越高。因此，为了使测量的结果更加精确，现有技术中利用形成与相变电阻接触的环形电极来进一步的减小电极与相变电阻的接触面积。
参考图1至6b，对现有的环状电极形成方法进行详细说明，其包括如下步骤：
首先，参考图1，提供半导体基底10，所述半导体基底10包括：衬底11、嵌于衬底11内的第一导电层12、覆盖所述第一导电层12和衬底11表面的第一介电层13、覆盖所述第一介电层13的第二介电层14、覆盖所述第二介电层14的第三介电层15；
接着，参考图2，刻蚀所述第三介电层15，在第三介电层15中对应于所述第一导电层12的位置形成通孔16；
接着，参考图3，形成覆盖所述通孔16侧壁和底部的绝缘层17；
接着，参考图4，刻蚀去除所述通孔16底部的绝缘层17以及在第二介电层14和第一介电层13中形成开口18，暴露所述第一导电层12，所述开口18和通孔16贯通；
接着，参考图5，形成覆盖通孔16侧壁的绝缘层17和开口18的侧壁及底部的第二导电层19；
接着，参考图6a，去除所述第三介电层15上的第二导电层19；
接着，继续参考图6a，利用绝缘物质填充通孔16和开口18，所述绝缘物质20覆盖所述第二导电层19；
接着，参考图6b，去除第二介电层14、第三介电层15，并使第二导电层19、绝缘物质20和第一介电层13齐平。
所述第二导电层19和绝缘物质20构成环形电极，还可以进一步的在所述环形电极和第一介电层13上形成GST。
上述形成环形电极的方法使得通孔的孔径减小，因此形成第二导电层的步骤中，由于通孔和开口的深度很大，CD(特征尺寸)很小，因此开口的侧壁很难垂直，从而使得形成第二导电层的难度较大，进一步的在形成第二导电层后填充绝缘物质也非常困难。
发明内容
本发明解决的问题是提供一种环形电极形成方法，可以使形成的环形电极的质量更好。
为了解决上述问题，本发明提供了一种环形电极的形成方法，其特征在于，包括步骤：
提供半导体基底，所述半导体基底包括：衬底、嵌于所述衬底内的第一导电层、覆盖所述第一导电层和衬底表面的第一介电层；
刻蚀所述第一介电层，在所述第一介电层中对应于所述第一导电层的位置形成通孔；
向所述通孔中填充第二导电层；
形成覆盖所述第二导电层和第一介电层的第二介电层；
刻蚀所述第二介电层，在所述第二介电层中对应于所述第二导电层的位置形成开口；
形成覆盖所述开口侧壁和底部的绝缘层；
刻蚀去除所述开口底部的绝缘层以及在第二导电层中形成凹槽，所述凹槽和开口贯通；
利用绝缘物质填充所述开口和凹槽；
去除所述第二介电层和绝缘层。
可选的，所述第二介电层包括刻蚀停止层和覆盖刻蚀停止层的牺牲层，所述刻蚀停止层的材料为：氧化物或氢氧化硅，所述牺牲层的材料为：氧化物、掺杂二氧化硅、或者低介电常数材料。
可选的，所述刻蚀停止层的厚度为100埃～300埃，所述牺牲层的厚度为500埃。
可选的，所述绝缘层还覆盖所述第二介电层。
可选的，所述第二导电层的材料为铝、钨或其组合。
可选的，所述刻蚀去除所述开口底部的绝缘层以及在第二导电层中形成凹槽的刻蚀气体包括Cl2、BCL2的流量比为：1∶1。
可选的，所述第一介电层为氧化物，厚度为1000埃。
可选的，所述绝缘物质的材料为氮化硅或者氧化硅。
可选的，所述绝缘层的厚度为15nm～30nm。
可选的，所述凹槽的深度，小于第二导电层的厚度和环形电极的CD之差。
可选的，所述凹槽的深度和开口的深度之和，小于第二导电层的厚度和环形电极的CD之差。
可选的，在所述去除第二介电层和绝缘层步骤之后还包括研磨所述绝缘物质，使其和所述第二导电层齐平。
与现有技术相比，本发明主要具有以下优点：
本发明通过先形成第二导电层，然后刻蚀第二导电层，使得导电层和GST接触的部分为环形，这样由于形成第二导电层的通孔CD比较大，因此在通孔中形成的第二导电层的质量非常好，进一步的刻蚀第二导电层形成凹槽的过程中，凹槽的CD越大则第二导电层越薄，从而形成的环形电极的环形CD越小，环形电极的效果越好，因此凹槽的CD比较大，这样恰好有利于填充绝缘材料，从而进一步的提高环形电极的质量。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图6b是现有的PCRAM的环状电极形成方法的示意图；
图7是本发明的环状电极形成方法流程图；
图8至图16是本发明的环形电极形成方法一实施例的示意图。
具体实施方式
由背景技术可知，传统的形成PCRAM环形电极的方法中，由于需要形成CD很小，深宽比很大的通孔，并且需要在该通孔中均匀的形成导电层，因此容易使得形成的导电层的厚度均匀性较差，因为该导电层起到电极的作用，导电层的均匀性性差直接影响电极的导电效果，造成PCRAM的性能较差。并且在导电层的通孔中填充绝缘材料时，由于导电层中的通孔的CD很小，因此使得填充绝缘物质也非常困难，如果绝缘物质填充不好还会进一步影响环形电极的质量。
本发明的发明人经过大量的研究，得到了一种环形电极的形成方法，本发明通过先形成第二导电层，然后刻蚀第二导电层，使得导电层和GST接触的部分为环形，这样由于形成第二导电层的通孔CD比较大，因此在通孔中形成的第二导电层的质量非常好，进一步的刻蚀第二导电层形成凹槽的过程中，凹槽的CD越大则第二导电层越薄，从而形成的环形电极的环形CD越小，环形电极的效果越好，因此凹槽的CD比较大，这样恰好有利于填充绝缘材料，从而进一步的提高环形电极的质量。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图7是本发明的环状电极形成方法流程图，如图7所示的环形电极形成方法包括下列步骤：
本发明的环形电极的形成方法，包括步骤：
S101，提供半导体基底，所述半导体基底包括：衬底、嵌于所述衬底内的第一导电层、覆盖所述第一导电层和衬底表面的第一介电层；
S103，刻蚀所述第一介电层，在第一介电层中对应于所述第一导电层的位置形成通孔；
S105，向通孔中填充第二导电层；
S107，形成覆盖第二导电层和第一介电层的第二介电层；
S109，刻蚀所述第二介电层，在第二介电层中对应于所述第二导电层的位置形成开口；
S111，形成覆盖所述开口侧壁和底部的绝缘层；
S113刻蚀去除所述开口底部的绝缘层以及在第二导电层中形成凹槽，所述凹槽和开口贯通；
S115，利用绝缘物质填充开口和凹槽；
S117，去除第二介电层和绝缘层。
图8至图17是本发明的环形电极形成方法一实施例的示意图。下面结合图1至图17对本发明的环形电极形成方法一实施例进行详细的说明。
首先，执行步骤S101，参考图8具体的，所述半导体基底可以包括衬底102及嵌于衬底102内的第一导电层103、覆盖所述第一导电层103和衬底102表面的第一介电层105。所述衬底102可以是单晶硅、多晶硅或非晶硅；所述衬底102也可以是硅、锗、砷化镓或硅锗化合物；该衬底102还可以具有外延层或绝缘层上硅结构；所述衬底还可以是其它半导体材料，这里不再一一列举。
所述衬底102的表面可以具有圆形开口，所述第一导电层103为填充在所述圆形开口内的钨或者其他金属。
所述第一介电层105的材料可以为SiO2或者掺杂的SiO2，例如USG(Undoped silicon glass，没有掺杂的硅玻璃)、BPSG(Borophosphosilicate glass，掺杂硼磷的硅玻璃)、BSG(borosilicate glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等，厚度为1000埃。
接着，执行步骤S103，具体的参考图9，可以先在所述第一介电层105上形成掩膜层，所述掩膜层中具有开口，所述开口暴露第一介电层105对应于所述第一导电层103的位置。然后可以利用本领域技术人员熟知的方法刻蚀所述第一介电层105，在第一介电层105中对应于所述第一导电层103的位置形成通孔107。优选的，第一导电层103为圆柱形，通孔的CD和第一导电层103的CD相等。
所述刻蚀的工艺可以具体为等离子体刻蚀工艺，包括：选用电感耦合等离子体型刻蚀设备，刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为10SCCM至50SCCM，CO流量为100SCCM至200SCCM，Ar流量为300SCCM至600SCCM，O2流量为10SCCM至50SCCM。所述刻蚀工艺还可以在其它刻蚀设备中进行，如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
接着，执行步骤S105，参考图10具体的，可以利用化学气相沉积(CVD)或者物理气相沉积(PVD)沉积一层导电材料，在沉积导电材料之后利用化学机械研磨CMP的方法去除第一介电层上的沉积的导电材料，形成第二导电层109。所述形成具体工艺可以包括：物理气相沉积靶材材料为铝，反应温度为250摄氏度至500摄氏度，腔室压力为10毫托至18毫托，直流功率为10000瓦至40000瓦，氩气流量为2SCCM至20SCCM。由于在沉积所述第二导电层的时候，通孔的CD比现有技术中沉积第二导电层的通孔的CD大，因此本发明中沉积第二导电层更加容易，因此沉积的均匀性更好，效果更好。
所述第二导电层的材料还可以选自钨、铝、银、铬、钼、镍、钯、铂、钛或者钽，或者选自钨、铝、银、铬、钼、镍、钯、铂、钛或者钽的合金。在本实施例中，如图10所示，第二导电层109的厚度为K2。
接着，执行步骤S107，参考图11具体的，可以利用CVD形成第二介电层111。优选的，所述第二介电层111包括刻蚀停止层1111和覆盖刻蚀停止层1111的牺牲层1112，所述刻蚀停止层可以起到刻蚀停止的作用，从而保护在刻蚀的步骤中其下层的膜层不受损伤，所述刻蚀停止层1111和牺牲层1112为刻蚀选择比不同的材料，例如所述刻蚀停止层1111的材料可以为：氧化物或氢氧化硅，所述牺牲层1112的材料为：氧化物、掺杂二氧化硅、或者低介电常数材料。在从上述材料中选择的时候所述刻蚀停止层1111不能与所述牺牲层1112的材料相同，例如刻蚀停止层为氮化硅，则牺牲层为氧化硅。具体的形成方法可以利用本领域技术人员熟知的形成氧化硅和氮化硅的方法，因此不再赘述。
所述刻蚀停止层1111的厚度可以为100埃～300埃，所述牺牲层1112的厚度可以为300埃～500埃。
接着，执行步骤S109，参考图12具体的，可以先在所述第二介电层111上形成掩膜层，然后可以利用本领域技术人员熟知的方法刻蚀所述第二介电层111，在第二介电层111中对应于所述第二导电层109的位置形成开口113。可以利用本领域技术人员熟知的刻蚀方法，例如等离子体干法刻蚀，形成的开口113，暴露所述第二导电层109。所述开口113也可以停止在刻蚀停止层1111表面。优选的，开口113为通孔，开口113的CD和所述通孔107的CD相等。
接着，执行步骤S111，参考图13具体的，可以利用CVD的方法形成绝缘层115，所述绝缘层115均匀覆盖所述开口113的侧壁和底部，所述绝缘层115的材料可以为氮化硅或者氧化硅，所述绝缘层115的厚度可以为100埃～200埃。所述绝缘层115覆盖所述开口112的侧壁和底部，还可以覆盖所述第二介电层111。
接着，执行步骤S113，参考图14具体的，沿所述开口113刻蚀第一导电层103，要先将开口113底部的绝缘层115刻蚀去除，同时所述第二介电层111上的绝缘层115也被去除(如果开口底部有刻蚀停止层，也可以先将刻蚀停止层去除)，然后在第二导电层109中形成凹槽117，所述凹槽117和开口113贯通，所述凹槽117并未穿透整个第二导电层109，而是仅位于第二导电层109的部分厚度内。在该刻蚀步骤中，所述开口113底部的绝缘层被去除，但是侧壁上的绝缘层会保留，而且侧壁上的绝缘层的沿垂直侧壁方向的厚度和绝缘层位于第二介电层111上的厚度约相等，为K3，这样侧壁上的绝缘层115可以起到刻蚀阻挡的作用，使得在刻蚀过程中凹槽的CD小于所述通孔的CD，这样使得第二导电层109顶层的部分被刻蚀形成环状，因此绝缘层115的厚度就是所述环形电极中环形的导电环的厚度即K3，该厚度越小则环形电极和其相连的导电材料的接触面积越小，因此通常绝缘层115的厚度K3越薄越好。如图14所示，所述凹槽的深度为Y，即环形电极的深度为Y。
通常环形电极的CD(即K3)越小越好。而凹槽的深度Y不能超过第二导电层109的厚度K2，因为凹槽的深度Y太深不容易填充，但是如果凹槽的深度Y太小，在填充凹槽之后的CMP过程效果不好。因此在本实施例中使得凹槽的深度Y＜K2-K3，可以得到效果较好的环形电极。
在一优选的实施方式中，所述凹槽117的深度Y和开口113的深度之和K1小于第二导电层的厚度K2和环形电极的CD(即K3)之差，即K1＜K2-K3。
所述刻蚀可以利用等离子体干法刻蚀，刻蚀气体可以包括Cl2、BCL2。刻蚀参数包括：Cl2、BCL2的流量比为：1∶1，反应室内的压力设置为5mTorr～20mTorr，电源功率为300W～800W
接着，执行步骤S115，具体的参考图15，利用CVD的方法向开口113和凹槽117中填充绝缘物质119，所述绝缘物质119可以为氮化硅或者氧化硅，可以用CVD的方法形成，该步骤可以利用本领域技术人员熟知的淀积氧化硅或者氮化硅的方法，因此不再赘述。在该步骤中填充开口113和凹槽117的过程中，由于开口113和凹槽117的CD都比现有技术中填充绝缘物质的通孔CD大，因此该步填充也比现有技术容易，填充效果更好。
在该步骤之后所述第二导电层109和绝缘物质119构成了环形电极。
另外参考图16，还可以包括利用清洗或者灰化的方法去除第二介电层111和绝缘层115的步骤，所述第二导电层109和绝缘物质119构成了环形电极，该步骤为本领域技术人员所熟知的，因此不再赘述。
在PCRAM的制作中，还可以进一步的在所述环形电极和第一介电层105上形成GST。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种环形电极的形成方法，其特征在于，包括步骤：
提供半导体基底，所述半导体基底包括：衬底、嵌于所述衬底内的第一导电层、覆盖所述第一导电层和衬底表面的第一介电层；
刻蚀所述第一介电层，在所述第一介电层中对应于所述第一导电层的位置形成通孔；
向所述通孔中填充第二导电层；
形成覆盖所述第二导电层和第一介电层的第二介电层；
刻蚀所述第二介电层，在所述第二介电层中对应于所述第二导电层的位置形成开口；
形成覆盖所述开口侧壁和底部的绝缘层；
刻蚀去除所述开口底部的绝缘层以及在第二导电层中形成凹槽，所述凹槽和开口贯通；
利用绝缘物质填充所述开口和凹槽；
去除所述第二介电层和绝缘层。
2.根据权利要求1所述的环形电极形成方法，其特征在于，所述第二介电层包括刻蚀停止层和覆盖刻蚀停止层的牺牲层，所述刻蚀停止层的材料为：氧化物或氢氧化硅，所述牺牲层的材料为：刻蚀选择比不同于刻蚀停止层的氧化物或者低介电常数材料。
3.根据权利要求2所述的环形电极的形成方法，其特征在于，所述刻蚀停止层的厚度为100埃～300埃，所述牺牲层的厚度为500埃。
4.根据权利要求1所述的环形电极的形成方法，其特征在于，所述绝缘层还覆盖所述第二介电层。
5.根据权利要求1所述的环形电极的形成方法，其特征在于，所述第二导电层的材料为铝、钨或其组合。
6.根据权利要求5所述的环形电极的形成方法，其特征在于，所述刻蚀去除所述开口底部的绝缘层以及在第二导电层中形成凹槽的刻蚀气体包括Cl2、BCL2的流量比为：1:1。
7.根据权利要求1所述的环形电极的形成方法，其特征在于，所述第一介电层为氧化物，厚度为1000埃。
8.根据权利要求1所述的环形电极的形成方法，其特征在于，所述绝缘物质的材料为氮化硅或者氧化硅。
9.根据权利要求1所述的环形电极的形成方法，其特征在于，所述绝缘层的厚度为15nm～30nm。
10.根据权利要求1所述的环形电极的形成方法，其特征在于，所述凹槽的深度，小于第二导电层的厚度和环形电极的CD之差。
11.根据权利要求1所述的环形电极的形成方法，其特征在于，所述凹槽的深度和开口的深度之和，小于第二导电层的厚度和环形电极的CD之差。
12.根据权利要求1所述的环形电极的形成方法，其特征在于，在所述去除第二介电层和绝缘层步骤之后还包括研磨所述绝缘物质，使其和所述第二导电层齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010266059 CN102376882B (zh) | 2010-08-19 | 2010-08-19 | 环状电极形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010266059 CN102376882B (zh) | 2010-08-19 | 2010-08-19 | 环状电极形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102376882A CN102376882A (zh) | 2012-03-14 |
| CN102376882B true CN102376882B (zh) | 2013-07-17 |
Family
ID=45795160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010266059 Active CN102376882B (zh) | 2010-08-19 | 2010-08-19 | 环状电极形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102376882B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449101B (zh) * | 2014-09-01 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101038951A (zh) * | 2006-03-15 | 2007-09-19 | 旺宏电子股份有限公司 | 管状电极相变化存储器的制造方法 |
| CN101232074A (zh) * | 2007-01-25 | 2008-07-30 | 财团法人工业技术研究院 | 相变存储装置及其制造方法 |
| CN101552282A (zh) * | 2008-04-04 | 2009-10-07 | 海力士半导体有限公司 | 相变存储器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013445B1 (ko) * | 2008-09-19 | 2011-02-14 | 주식회사 하이닉스반도체 | 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법 |
-
2010
- 2010-08-19 CN CN 201010266059 patent/CN102376882B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101038951A (zh) * | 2006-03-15 | 2007-09-19 | 旺宏电子股份有限公司 | 管状电极相变化存储器的制造方法 |
| CN101232074A (zh) * | 2007-01-25 | 2008-07-30 | 财团法人工业技术研究院 | 相变存储装置及其制造方法 |
| CN101552282A (zh) * | 2008-04-04 | 2009-10-07 | 海力士半导体有限公司 | 相变存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102376882A (zh) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11050019B2 (en) | Memory devices including phase change material elements | |
| US7504652B2 (en) | Phase change random access memory | |
| CN105118917B (zh) | 相变化存储器单元的形成方法 | |
| US8722455B2 (en) | Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof | |
| KR20110071506A (ko) | 가변 저항 메모리 장치 및 그 형성 방법 | |
| KR100985756B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR20190054990A (ko) | 신규한 저항성 랜덤 액세스 메모리 디바이스 | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| TWI789528B (zh) | 積體晶片和形成積體晶片的方法 | |
| KR20160023974A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103187523B (zh) | 半导体器件及其制造方法 | |
| CN102376882B (zh) | 环状电极形成方法 | |
| TWI418027B (zh) | 相變化記憶裝置及其製造方法 | |
| KR20190063398A (ko) | 저항성 랜덤 액세스 메모리 디바이스 | |
| KR20130108790A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR20070094194A (ko) | 상변화 메모리 소자의 제조 방법 | |
| CN103187525B (zh) | 相变存储器中的相变电阻及其形成方法 | |
| CN101820048A (zh) | 相变化存储装置及其制造方法 | |
| CN112635668B (zh) | 一种阻变存储器及其制备方法 | |
| KR20070079647A (ko) | 상변화 메모리 소자의 제조 방법 | |
| CN102412367A (zh) | 相变存储器底部电极的制作方法 | |
| CN103500795A (zh) | 一种相变存储器电极结构的制备方法 | |
| CN101958337A (zh) | 相变存储器及其制造方法 | |
| US20130171798A1 (en) | Method of manufacturing phase-change random access memory device | |
| KR20100043472A (ko) | 상변화 메모리 소자의 히팅 전극 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121107 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |