CN109659430B - 包括数据存储图案的半导体装置 - Google Patents

包括数据存储图案的半导体装置 Download PDF

Info

Publication number
CN109659430B
CN109659430B CN201811092261.5A CN201811092261A CN109659430B CN 109659430 B CN109659430 B CN 109659430B CN 201811092261 A CN201811092261 A CN 201811092261A CN 109659430 B CN109659430 B CN 109659430B
Authority
CN
China
Prior art keywords
selector
electrode
semiconductor device
insulating layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811092261.5A
Other languages
English (en)
Other versions
CN109659430A (zh
Inventor
金交燮
宣昌佑
吴圭焕
金俊
黄俊渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109659430A publication Critical patent/CN109659430A/zh
Application granted granted Critical
Publication of CN109659430B publication Critical patent/CN109659430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种包括数据存储图案的半导体装置，所述半导体装置包括：基体绝缘层，位于基底上；第一导电线，在基体绝缘层上沿第一方向延伸；数据存储结构，位于第一导电线上；选择器结构，位于数据存储结构上，每个选择器结构包括下选择器电极、选择器和上选择器电极；绝缘层，位于选择器结构之间的空间中；以及第二导电线，设置在选择器结构和绝缘层上，并且在与第一方向相交的第二方向上延伸。绝缘层的上表面高于上选择器电极的上表面。

Description

包括数据存储图案的半导体装置
本申请要求于2017年10月11日在韩国知识产权局提交的第10-2017-0131614号韩国专利申请的优先权，该韩国专利申请的公开内容以此通过引用包含于此，如同其全部内容阐述一样。
技术领域
本发明构思总体上涉及半导体装置，更具体地，涉及包括数据存储图案的半导体装置。
背景技术
已经开发了高性能和低功耗的诸如存储器装置的半导体装置、诸如相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)等的下一代存储器装置。这样的下一代存储器装置可以使用数据存储材料形成，数据存储材料的电阻值可以根据电流或电压来进行改变，并且即使在失去或者去除电流或电压的供应的情况下，也可以保持电阻值。为了提高这样的下一代存储器装置的集成度，已经开发了包括被布置为具有三维结构的存储器单元的存储器装置，但是已经出现了不期望的缺陷。
发明内容
本发明构思的一些实施例提供了一种半导体装置，所述半导体装置包括：基体绝缘层，位于基底上；第一导电线，在基体绝缘层上沿第一方向延伸；数据存储结构，位于第一导电线上；选择器结构，位于数据存储结构上，每个选择器结构包括下选择器电极、选择器和上选择器电极；绝缘层，填充选择器结构之间的空间；以及第二导电线，位于选择器结构和绝缘层上，并且在与第一方向不同且相交的第二方向上延伸。绝缘层的上表面高于上选择器电极的上表面。
本发明构思的进一步的实施例提供了一种半导体装置，所述半导体装置包括：第一导电线，在基底上沿第一方向延伸；第二导电线，在与第一方向不同且相交的第二方向上延伸，开关结构，位于第一导电线和第二导电线之间，每个开关结构包括下开关电极、开关和上开关电极；以及绝缘层，位于开关结构之间的空间中。绝缘层的上表面高于上开关电极的上表面。
本发明构思的又进一步的实施例提供了半导体装置，所述半导体装置包括：基体绝缘层，位于基底上；第一导电线，在基体绝缘层上沿第一方向延伸；数据存储结构，位于第一导电线上；选择器结构，位于数据存储结构上；绝缘层，填充选择器结构之间的空间；以及第二导电线，位于选择器结构和绝缘层上，并且在与第一方向不同且相交的第二方向上延伸。每个选择器结构包括下选择器电极、下界面图案、选择器、上界面图案和上选择器电极，绝缘层的上表面高于上选择器电极的上表面。
附图说明
图1是示出根据本发明构思的一些实施例的半导体装置的半导体装置的俯视图。
图2和图3是分别沿示出了根据本发明构思的一些实施例的半导体装置的图1的线I-I'和线II-II'的剖面。
图4至图21是沿图1的线I-I'和线II-II'的剖面，其示出了在根据本发明构思的一些实施例的半导体装置的制造中的工艺步骤。
图22和图23是示出根据本发明构思的一些实施例的半导体装置的剖面。
图24和图25是示出根据本发明构思的一些实施例的半导体装置的剖面。
具体实施方式
现在将在下面参照附图更充分地讨论本发明构思，在附图中示出了发明构思的示例性实施例。通过下面将参照附图更详细讨论的示例性实施例，发明构思和实现发明构思的方法将是明显的。然而，发明构思的实施例可以以不同的形式来实施，并且不应该被理解为受限于这里所阐述的实施例。相反，这些实施例被提供使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达发明构思的范围。
如这里所使用的，单数术语“一个(种/者)”和“所述(该)”也意图包括复数形式，除非上下文另外清楚地指出。如在这里使用的，术语“和/或”包括相关所列项目中的一些的任意组合和所有组合。将理解的是，当在元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。还将理解的是，当在这里使用术语“包含”、“包括”和/或其变形时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一些其它特征、整体、步骤、操作、元件、组件和/或它们的组。
类似地，将理解的是，当诸如层、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者可以存在中间元件。相反，术语“直接”意味着不存在中间元件。另外，具体实施方式中的实施例将与作为发明构思的理想示例性示图的剖视图一起进行讨论。因此，可以根据制造技术和/或可允许的误差来修改示例性示图的形状。因此，发明构思的实施例不限于示例性示图中示出的具体形状，而是可以包括可以根据制造工艺产生的其它形状。
这里解释和示出的本发明构思的方面的示例性实施例包括它们的补充对应物。在整个说明书中，相同的附图标号或相同的参考指示符指示相同的元件。
图1是示出根据本发明构思的一些实施例的半导体装置的俯视图。图2和图3是分别沿示出了根据本发明构思的一些实施例的半导体装置的图1的线I-I'和线II-II'的剖面。
如图1、图2和图3中所示，基体绝缘层11可以设置在基底10上。基底10可以设置为使用诸如硅(Si)的半导体材料形成的半导体基底。基体绝缘层11可以使用诸如氧化硅的绝缘材料形成。然而，实施例不限于这些示例。在一些实施例中，半导体装置可以具有其中外围电路区域设置在单元区域CELL下方的结构。
形成外围电路的多个电路晶体管可以设置在基底10上。此外，连接到多个电路晶体管的电路布线ML可以设置在基底10上。基底10可以包括单元区域CELL和设置为与单元区域CELL相邻的核心区域CORE。与电路布线ML的一部分连接的第一接触插塞CW和第二接触插塞CB可以设置在核心区域CORE中。
第一导电线12a在与基底10的表面平行的第一方向(例如，X方向)上延伸，并且设置为在基体绝缘层11上彼此间隔开。第一接触插塞CW可以连接到第一导电线12a。第一间隙填充图案13可以设置在第一导电线12a之间。第一间隙填充图案13也可以在第一方向上延伸。每条第一导电线12a可以包括顺序堆叠的第一下导电层8和第二下导电层9。在一些实施例中，可以使用诸如钛(Ti)和氮化钛(TiN)的阻挡层来形成第一下导电层8。可以使用诸如钨(W)的具有低电阻率的材料形成第二下导电层9。单条第一导电线12a可以设置在第一间隙填充图案13之中的彼此相邻地设置的一对第一间隙填充图案13之间。
第一绝缘图案15可以在单元区域CELL中设置在第一导电线12a上。第二绝缘图案33可以设置在第一间隙填充图案13上。第二绝缘图案33也可以在第一方向上延伸。
第一层间绝缘层17和第二层间绝缘层14可以在核心区域CORE中设置在基体绝缘层11上。第二层间绝缘层14可以覆盖第一导电线12a。
数据存储结构40可以在单元区域CELL中设置在第一绝缘图案15之间并且在第一导电线12a上。每个数据存储结构40可以包括顺序地堆叠的下电极18a、数据存储图案39和上电极42。第一绝缘图案15和数据存储结构40可以设置在第二绝缘图案33之间。
下电极18a可以设置在数据存储图案39与第一导电线12a之间，并且可以与数据存储图案39接触。下电极18a可以与第一绝缘图案15接触。当从上方看时，下电极18a可以具有与基底10的表面平行的线性或条形形状并且在垂直于第一方向X的第二方向Y上延伸。上电极42可以设置在数据存储图案39上并且可以与数据存储图案39接触。
数据存储图案39之中的彼此相对的一对数据存储图案39可以设置在彼此相邻地设置在单条第一导电线12a上的一对第一绝缘图案15之间。下电极连接部分18b可以从下电极18a的下部沿平行于基底10的表面的方向延伸。在彼此相邻地设置在单条第一导电线12a上的一对第一绝缘图案15之间，可以设置从与一对数据存储图案39接触的下电极18a的下部延伸的下电极连接部分18b。下电极连接部分18b可以从下电极18a的下部沿平行于基底10的表面的第一方向延伸。下电极连接部分18b可以与第一导电线12a接触。
下电极连接部分18b可以与彼此相邻地设置在单条第一导电线12a上的一对第一绝缘图案15之间的下电极18a一体地形成。
间隔件21a可以设置在第二绝缘图案33之间。间隔件21a可以设置在数据存储图案39和第一导电线12a之间。间隔件21a可以与下电极18a一起与数据存储图案39的下表面叠置。间隔件21a可以与下电极18a一起接触数据存储图案39的下表面。
间隔件连接部分21b可以在彼此相邻地设置在单条第一导电线12a上的一对第一绝缘图案15之间设置在下电极连接部分18b上。间隔件21a可以在从间隔件连接部分21b的相对端部到上部的方向上延伸，以在彼此相邻地设置在单条第一导电线12a上的一对第一绝缘图案15之间接触数据存储图案39。间隔件21a可以与间隔件连接部分21b一体地形成。
下电极18a可以设置在间隔件21a和第一绝缘图案15之间。下电极连接部分18b可以设置在间隔件连接部分21b和第一导电线12a之间。
柱图案24可以在彼此相邻地设置在单条第一导电线12a上的一对第一绝缘图案15之间设置在上电极42之间、数据存储图案39之间以及间隔件21a之间。柱图案24可以设置在第二绝缘图案33之间。
选择器结构57可以在单元区域CELL中设置在上电极42上。选择器结构57可以被称为开关结构。间隙填充绝缘层64可以设置为填充选择器结构57之间的空间。第三层间绝缘层63可以在核心区域CORE中设置在第二层间绝缘层14上。
每个选择器结构57可以包括顺序堆叠的下选择器电极51、选择器53和上选择器电极55。每个选择器结构57还可以包括设置在上选择器电极55和选择器53之间的上界面图案54以及设置在下选择器电极51和选择器53之间的下界面图案52。下选择器电极51可以被称为下开关电极，选择器53可以被称为开关，上选择器电极55可以被称为上开关电极。
下选择器电极51可以一对一地对应于上电极42并且可以电连接到上电极42。
间隙填充绝缘层64的上表面可以高于上选择器电极55的上表面。
连接图案60可以设置在选择器结构57上。连接图案60可以被称为插塞。连接图案60的上表面可以与间隙填充绝缘层64的上表面共面。在示例性实施例中，连接图案60的上表面可以高于间隙填充绝缘层64的上表面。连接图案60的宽度可以等于上选择器电极55的宽度。
连接图案60可以使用导电材料形成。连接图案60可以使用与上选择器电极55的材料不同的材料形成。连接图案60可以使用多晶硅、碳基导电材料、氧化硅或其组合形成。碳基导电材料可以提供为包括C、CN、TiCN、TaCN或其组合的材料。连接图案60、上界面图案54和下界面图案52可以使用相同的材料形成。连接图案60、上界面图案54和下界面图案52可以使用例如碳(C)形成。下选择器电极51和上选择器电极55可以包括例如TiN、TiAlN、TaN、WN、MoN、TiSiN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiON、TiAlON、WON、TaON或其组合。
第二导电线112a可以在单元区域CELL中设置在选择器结构57和第三层间绝缘层63上。第二间隙填充图案133可以设置在第二导电线112a之间。第二导电线112a和第二间隙填充图案133可以在与第一方向(例如，X轴方向)相交的第二方向(例如，Y轴方向)上延伸。第二导电线112a可以与第一导电线12a相交，同时第二间隙填充图案133可以与第一间隙填充图案13相交。第二间隙填充图案133可以与第二绝缘图案33相交。
单条第二导电线112a可以设置在彼此相邻地设置的一对第二间隙填充图案133之间。每条第二导电线112a可以包括顺序堆叠的第一上导电层108和第二上导电层109。第一上导电层108和第二上导电层109可以具有垂直对齐的侧表面。第二导电线112a可以使用与第一导电线12a的材料相同的材料形成。
第四层间绝缘层134可以在核心区域CORE中设置在第三层间绝缘层63上。
第一接触插塞CW的下表面可以与电路布线ML接触，同时第一接触插塞CW的上表面可以与第一导电线12a接触。
第二接触插塞CB可以穿透基体绝缘层11、第一层间绝缘层17、第二层间绝缘层14和第三层间绝缘层63。第二接触插塞CB的下表面可以与电路布线ML接触，同时第二接触插塞CB的上表面可以与第二导电线112a接触。
第一间隙填充图案13和第二层间绝缘层14可以例如使用诸如氮化硅的绝缘材料形成。第一层间绝缘层17可以例如使用诸如氧化硅的绝缘材料形成。
第一绝缘图案15和第二绝缘图案33可以例如使用诸如氮化硅的绝缘材料形成。间隔件21a可以使用相对于第一绝缘图案15和第二绝缘图案33具有蚀刻选择性的材料形成。间隔间21a可以例如使用诸如氧化硅的绝缘材料形成。柱图案24可以使用诸如氧化硅或氮化硅的绝缘材料形成。
间隙填充绝缘层64可以例如使用诸如氮化硅的绝缘材料形成。第三层间绝缘层63可以例如使用诸如氧化硅的绝缘材料来形成。
在一些实施例中，数据存储图案39可以使用利用电阻变化存储数据的材料来形成。例如，数据存储图案39可以使用相变存储器材料形成，所述相变存储器材料根据通过施加到其的电流对数据存储图案39进行加热所达到的温度和持续的时间、从具有高电阻率的非晶相向具有低电阻率的晶相进行相变或者从晶相向非晶相进行相变。用作数据存储图案39的相变存储器材料可以提供为包括锗(Ge)、锑(Sb)和/或碲(Te)的硫族化合物材料或者包括Te和硒(Se)中的至少一种元素并且包括Ge、Sb、铋(Bi)、铅(Pb)、锡(Sn)、砷(As)、硫(S)、硅(Si)、磷(P)、氧(O)、氮(N)和铟(In)中的至少一种元素的材料。用作数据存储图案39的相变存储器材料可以使用具有超晶格结构的材料形成，所述材料通过重复堆叠GsTe-SbTe、In-Sb-Te(IST)材料或Bi-Sb-Te(BST)材料形成。
在一些实施例中，下电极18a可以使用包括TiN、TiAlN、TaN、WN、MoN、TiSiN、TiBN、ZrSiN、SiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiON、TiAlON或其组合的导电材料和/或碳基导电材料来形成。这里，碳基导电材料可以提供为包括C、CN、TiCN、TaCN或其组合的材料。
在一些实施例中，上电极42可以使用包括TiN、TiAlN、TaN、WN、MoN、TiSiN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiON、TiAlON或其组合的导电材料和/或碳基导电材料形成。
在一些实施例中，选择器53可以使用阈值开关材料形成。例如，选择器53可以使用双向阈值开关材料来形成。
选择器53可以使用与数据存储图案39中使用的硫族化合物材料不同的硫族化合物基材料形成。例如，数据存储图案39可以使用相变存储器材料(例如，包括Ge、Sb和/或Te等的合金)形成，所述相变存储器材料在操作半导体装置(诸如相变随机存取存储器(PRAM))时从晶相向非晶相进行相变或从非晶相向晶相进行相变。选择器53可以使用硫族化合物基的双向阈值开关材料来形成，所述材料在操作半导体装置时保持非晶相。即使在施加具有大于或等于阈值电压的幅值的电压的情况下，选择器53也可以保持非晶相，截止状态可以被切换到导通状态。
选择器53可以包括包含As、S、Se、Te和Ge中的至少两种或更多种元素的合金材料或者除了合金材料之外的在较高温度下保持非晶相的另外的元素(例如，Si、N等)。在一些实施例中，选择器53可以使用包含Te、As、Ge和Si的合金材料、包含Ge、Te和Pb的合金材料、包含Ge、Se和Te的合金材料、包含Al、As和Te的合金材料、包含Se、As、Ge和Si的合金材料、包含Se、As、Ge和C的合金材料、包含Se、Te、Ge和Si的合金材料、包含Ge、Sb、Te和Se的合金材料、包含Ge、Bi、Te和Se的合金材料、包含Ge、As、Sb和Se的合金材料、包含Ge、As、Bi和Te的合金材料以及包含Ge、As、Bi和Se的合金材料中的一种合金材料形成。作为阈值开关装置的选择器53可以使用包括AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiIn、AsTeGeSiSbS、AsTeGeSiIn、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiIn、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、AsTeGeSi、ZnTe、N处理的OTS、TeAsGeSi、GeTePb、GeSeTe、AlAsTe、SeAsGeSi、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe、AsSe、AsSeGe、AsSeGeTe、AsGeTeSi和GexSe1-x中的一种的材料形成。
当在截止状态下施加具有大于或等于阈值电压的幅值的电压时，作为阈值开关装置的选择器53可以切换到导通状态。因此，由于作为阈值开关装置的选择器53可以使用阈值电压来切换，所以选择器53可以用作开关装置。例如，作为阈值开关装置的选择器53可以用作诸如相变存储器装置或电阻存储器装置的半导体装置的存储器单元阵列的开关装置。
在一些实施例中，第一导电线12a可以设置为字线，同时第二导电线112a可以设置为位线。可选择地，第一导电线12a可以设置为位线，同时第二导电线112a可以设置为字线。
现在将关于图4至图21中示出的沿着图1的线I-I'和线II-II'的剖面来讨论根据本发明构思的实施例的制造半导体装置中的工艺步骤。
参照图4和图5，可以在基底10上形成基体绝缘层11。基底10可以提供为半导体基底，同时基体绝缘层11可以使用诸如氧化硅的绝缘材料形成。基底10可以具有单元区域CELL和核心区域CORE。核心区域CORE可以设置为与单元区域CELL相邻。在基底10上形成多个电路晶体管之后，可以形成基体绝缘层11。可以在基体绝缘层11中形成电路布线ML和第一接触插塞CW。第一接触插塞CW可以设置在核心区域CORE中。
可以在基体绝缘层11上形成在第一方向(例如，X轴方向)上延伸的第一导电线12a。第一导电线12a可以包括顺序堆叠的第一下导电层8和第二下导电层9。可以形成填充第一导电线12a之间的空间的第一间隙填充图案13。第一间隙填充图案13可以使用氧化硅或氮化硅形成。
可以在单元区域CELL和核心区域CORE中在第一导电线12a和第一间隙填充图案13上形成第二层间绝缘层14。第二层间绝缘层14可以在单元区域CELL中包括具有线性形状的开口14a。第二层间绝缘层14的开口14a可以具有在垂直于第一导电线12a的第二方向(例如，Y轴方向)上延伸的线性形状。可以在核心区域CORE的区域中在基体绝缘层11上形成第一层间绝缘层17和第二层间绝缘层14。
可以形成共形地覆盖第二层间绝缘层14的下电极层18。可以在下电极层18上共形地形成比下电极层18厚的间隔件层21。
参照图6和图7，可以形成填充第二层间绝缘层14的开口14a的柱图案24。
可以形成填充开口14a的第一间隙填充材料层，并且可以执行平坦化工艺直到暴露第二层间绝缘层14的上表面，从而形成设置在开口14a中的下电极层18、间隔件层21以及柱图案24。可以使用平坦化工艺减小第二层间绝缘层14、间隔件层21和下电极层18的高度。
参照图8和9，可以在单元区域CELL中形成在第一方向上延伸的第二绝缘图案33。
首先，可以在第二层间绝缘层14、下电极层18、间隔件层21和柱图案24上形成掩模图案。掩模图案可以具有在第一方向上延伸的线性形状。可以使用掩模图案作为蚀刻掩模来对第二层间绝缘层14、下电极层18、间隔件层21和柱图案24进行蚀刻，从而形成具有线性形状的沟槽。通过形成沟槽，保留在单元区域CELL中的第二层间绝缘层14可以被称为第一绝缘图案15。在可形成填充沟槽的绝缘材料层之后，可以通过执行平坦化工艺来形成第二绝缘图案33。可以使用平坦化工艺来减小第二绝缘图案33、第一绝缘图案15以及柱图案24的高度。
下电极层18、间隔件层21、柱图案24和第一绝缘图案15可以在单元区域CELL中保留在第一导电线12a上并且可以保留在第二绝缘图案33之间。
参照图10和图11，可以对下电极层18和间隔件层21进行部分蚀刻，从而在单元区域CELL中形成孔36。被部分蚀刻的下电极层18可以包括下电极18a和从下电极18a的下部沿第一方向延伸的下电极连接部分18b。被部分蚀刻的间隔件层21可以包括间隔件21a和从间隔件21a的下部沿第一方向延伸的间隔件连接部分21b。
参照图12和13，可以形成部分地填充孔36的数据存储图案39。可以在数据存储图案39上形成上电极42。可以在孔36中形成上电极42。上电极42的形成可以包括形成覆盖孔36和数据存储图案39的电极材料层以及通过执行平坦化工艺来暴露第二绝缘图案33、第一绝缘图案15和柱图案24。可以使用平坦化工艺来减小第二绝缘图案33、第一绝缘图案15和柱图案24的高度。第二绝缘图案33、第一绝缘图案15、柱图案24和上电极42可以具有共面的上表面。
参照图14和图15，可以形成在单元区域CELL中顺序地堆叠的下选择器电极层51a、下界面层52a、选择器层53a、上界面层54a、上选择器电极层55a、连接层60a和掩模层62a。可以在核心区域CORE中形成第三层间绝缘层63。
可以在基底10上形成下选择器电极层51a、下界面层52a、选择器层53a、上界面层54a、上选择器电极层55a、连接层60a和掩模层62a，然后，可以从核心区域CORE去除下选择器电极层51a、下界面层52a、选择器层53a、上界面层54a、上选择器电极层55a、连接层60a和掩模层62a。随后，在基底10上形成第三层间绝缘层63之后，可以通过执行平坦化工艺从单元区域CELL去除第三层间绝缘层63。可以使用氮化硅形成掩模层62a。
参照图16和17，可以使用图案化工艺在单元区域CELL中形成下选择器电极51、下界面图案52、选择器53、上界面图案54、上选择器电极55、连接图案60和掩模图案62。下选择器电极51、下界面图案52、选择器53、上界面图案54和上选择器电极55可以形成选择器结构57。可以使用图案化工艺来形成在单元区域CELL中以矩阵形式布置的选择器结构57。掩模图案62可以在图案化工艺期间用作蚀刻掩模。
图案化工艺可以设置为使用例如利用间隔件的双重图案化工艺(DPT)两次的工艺。在图案化工艺中，可以执行使用在第一方向上延伸的第一间隔件掩模的第一双重图案化工艺，然后可以执行使用在与第一方向相交的第二方向上延伸的第二间隔件掩模的第二双重图案化工艺。为了图案化工艺，可以沉积或去除多个材料层。
参照图18和图19，可以形成填充选择器结构57之间的空间的间隙填充绝缘层64。可以在间隙填充绝缘层64上形成缓冲层65和导电层70。
可以在核心区域CORE中形成穿透缓冲层65、间隙填充绝缘层64、第三层间绝缘层63、第二层间绝缘层14、第一层间绝缘层17和基体绝缘层11的接触孔CBH。接触孔CBH可以暴露电路布线ML的一部分。可以将导电层70形成为填充形成在核心区域CORE中的接触孔CBH。
参照图20和图21，可以去除导电层70、缓冲层65、间隙填充绝缘层64的一部分以及掩模图案62，使得可以暴露连接图案60。去除导电层70、缓冲层65、间隙填充绝缘层64的一部分以及掩模图案62的步骤可以包括执行平坦化工艺。平坦化工艺可以包括化学机械抛光(CMP)工艺、回蚀工艺或其组合。
参照图2和图3，可以形成第二导电线112a和第二间隙填充图案133。第二导电线112a可以在第二方向(Y轴方向)上延伸。
现在参照图22和图23，将讨论示出根据本发明构思的一些实施例的半导体装置的剖面。图22和图23是图2和图3的仅区域的放大图。
参照图22和图23，连接图案60可以不设置在选择器结构57上。间隙填充绝缘层64的上表面可以高于选择器结构57的上表面，同时第二导电线112a可以与选择器结构57直接接触。第二导电线112a可以具有与选择器结构57接触的突起。突起可以与上选择器电极55接触。
现在参照图24和图25，将讨论示出根据一些实施例的半导体装置的剖面。图24和25是图2和图3的仅区域的放大图。
参照图24和图25，连接图案60的上表面可以高于间隙填充绝缘层64的上表面。连接图案60的上表面可以是凸的，而间隙填充绝缘层64的上表面可以具有凹的槽。第二导电线112a可以具有与连接图案60的上表面接触的凹的槽。
间隙填充绝缘层64的上表面可以高于选择器结构57的上表面。
如上所阐述的，根据本发明构思的一些实施例，可以减少或尽量防止上选择器电极的耗损的可能性，并且可以改善导电线和电极之间的接触电阻变化。此外，可以抑制围绕选择器结构的间隙填充绝缘层的耗损，从而在制造工艺中保护选择器结构。因此，根据这里讨论的实施例，可以改善半导体装置的生产率和可靠性。
尽管上面已经示出并描述了实施例，但是对于本领域技术人员来说将明显的是，在不脱离如所附权利要求限定的本发明构思的范围的情况下，可以做出修改和变化。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
基体绝缘层，位于基底上；
第一导电线，在基体绝缘层上沿第一方向延伸；
数据存储结构，位于第一导电线上，每个数据存储结构包括下电极、数据存储图案和上电极；
下电极连接部分，从下电极的下部在第一方向上延伸；
间隔件，设置在第一导电线与数据存储图案之间，间隔件的侧表面与下电极的侧表面接触；
间隔件连接部分，从间隔件的下部在第一方向上延伸；
选择器结构，位于数据存储结构上，每个选择器结构包括下选择器电极、选择器和上选择器电极，选择器结构限定位于选择器结构之间的空间；
绝缘层，位于选择器结构之间的空间中；以及
第二导电线，位于选择器结构和绝缘层上，并且在与第一方向不同且相交的第二方向上延伸，
其中，绝缘层的上表面高于上选择器电极的上表面。
2.根据权利要求1所述的半导体装置，所述半导体装置还包括位于选择器结构上的连接图案。
3.根据权利要求2所述的半导体装置，其中，连接图案的上表面与绝缘层的上表面共面。
4.根据权利要求2所述的半导体装置，其中，连接图案的上表面高于绝缘层的上表面。
5.根据权利要求2所述的半导体装置，
其中，连接图案的上表面是凸的，
其中，绝缘层的上表面具有凹的槽。
6.根据权利要求5所述的半导体装置，其中，第二导电线具有与连接图案的上表面接触的凹的槽。
7.根据权利要求2所述的半导体装置，其中，连接图案的宽度等于上选择器电极的宽度。
8.根据权利要求1所述的半导体装置，其中，第二导电线包括与选择器结构接触的突起。
9.根据权利要求2所述的半导体装置，其中，每个选择器结构还包括位于上选择器电极和选择器之间的上界面图案以及位于下选择器电极和选择器之间的下界面图案。
10.根据权利要求9所述的半导体装置，其中，连接图案包括与上界面图案相同的材料。
11.根据权利要求1所述的半导体装置，其中，选择器包括阈值开关材料。
12.根据权利要求1所述的半导体装置，
其中，数据存储图案包括相变材料。
13.一种半导体装置，所述半导体装置包括：
第一导电线，在基底上沿第一方向延伸；
第二导电线，在与第一方向不同且相交的第二方向上延伸，
数据存储结构，位于第一导电线和第二导电线之间，每个数据存储结构包括下电极、数据存储图案和上电极；
下电极连接部分，从下电极的下部在第一方向上延伸；
间隔件，设置在第一导电线与数据存储图案之间，间隔件的侧表面与下电极的侧表面接触；
间隔件连接部分，从间隔件的下部在第一方向上延伸；
开关结构，位于第一导电线和第二导电线之间，每个开关结构包括下开关电极、开关和上开关电极，开关结构限定位于开关结构之间的空间；以及
绝缘层，位于开关结构之间的空间中，
其中，绝缘层的上表面高于上开关电极的上表面。
14.根据权利要求13所述的半导体装置，其中，第二导电线包括与开关结构接触的突起。
15.根据权利要求13所述的半导体装置，所述半导体装置还包括与上开关电极的上表面接触的插塞。
16.根据权利要求15所述的半导体装置，其中，插塞的上表面与绝缘层的上表面共面。
17.根据权利要求15所述的半导体装置，其中，插塞的上表面高于绝缘层的上表面。
18.根据权利要求15所述的半导体装置，其中，每个开关结构还包括位于上开关电极和开关之间的上界面图案以及位于下开关电极和开关之间的下界面图案。
19.根据权利要求18所述的半导体装置，其中，插塞、上界面图案和下界面图案包括相同的材料。
20.一种半导体装置，所述半导体装置包括：
基体绝缘层，位于基底上；
第一导电线，在基体绝缘层上沿第一方向延伸；
数据存储结构，位于第一导电线上，每个数据存储结构包括下电极、数据存储图案和上电极；
下电极连接部分，从下电极的下部在第一方向上延伸；
间隔件，设置在第一导电线与数据存储图案之间，间隔件的侧表面与下电极的侧表面接触；
间隔件连接部分，从间隔件的下部在第一方向上延伸；
选择器结构，位于数据存储结构上，并且限定位于选择器结构之间的空间；
绝缘层，位于选择器结构之间的空间中；以及
第二导电线，位于选择器结构和绝缘层上，并且在与第一方向不同且相交的第二方向上延伸，
其中，每个选择器结构包括下选择器电极、下界面图案、选择器、上界面图案和上选择器电极，绝缘层的上表面高于上选择器电极的上表面。
CN201811092261.5A 2017-10-11 2018-09-19 包括数据存储图案的半导体装置 Active CN109659430B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0131614 2017-10-11
KR1020170131614A KR102401181B1 (ko) 2017-10-11 2017-10-11 정보 저장 패턴을 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
CN109659430A CN109659430A (zh) 2019-04-19
CN109659430B true CN109659430B (zh) 2023-09-05

Family

ID=65993725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811092261.5A Active CN109659430B (zh) 2017-10-11 2018-09-19 包括数据存储图案的半导体装置

Country Status (3)

Country Link
US (1) US10833124B2 (zh)
KR (1) KR102401181B1 (zh)
CN (1) CN109659430B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018232A (zh) * 2019-05-31 2020-12-01 中国科学院上海微系统与信息技术研究所 一种选通管材料及包含选通管材料的选通管单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148329A (zh) * 2011-01-24 2011-08-10 中国科学院上海微系统与信息技术研究所 一种电阻转换存储器结构及其制造方法
CN107093612A (zh) * 2016-02-17 2017-08-25 三星电子株式会社 可变电阻存储器件及其制造方法
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100593450B1 (ko) * 2004-10-08 2006-06-28 삼성전자주식회사 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들.
KR20060099609A (ko) 2005-03-14 2006-09-20 주식회사 하이닉스반도체 반도체메모리소자의 커패시터 하부전극 노드분리방법
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
KR101338160B1 (ko) * 2007-07-06 2013-12-06 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US9136463B2 (en) 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR20100107617A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
KR20110103160A (ko) * 2010-03-12 2011-09-20 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
KR20130012385A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2013039603A1 (en) * 2011-09-13 2013-03-21 Adesto Technologies Corporation Resistive switching devices having alloyed electrodes and methods of formation thereof
TWI521674B (zh) * 2011-10-05 2016-02-11 財團法人工業技術研究院 電阻式記憶元件及其製造方法
US8557649B2 (en) 2011-10-21 2013-10-15 International Business Machines Corporation Method for controlling structure height
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9881971B2 (en) * 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US10418271B2 (en) 2014-06-13 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming isolation layer
KR102259259B1 (ko) * 2014-10-14 2021-06-02 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
KR102197402B1 (ko) 2014-10-14 2020-12-31 삼성전자주식회사 반도체 장치 제조 방법
US9419212B2 (en) 2014-12-05 2016-08-16 Intel Corporation Barrier film techniques and configurations for phase-change memory elements
KR102316317B1 (ko) * 2015-06-05 2021-10-22 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9922866B2 (en) 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
KR102326547B1 (ko) 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9461245B1 (en) 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
KR102475041B1 (ko) * 2016-02-22 2022-12-07 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20170099216A (ko) * 2016-02-23 2017-08-31 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102463023B1 (ko) * 2016-02-25 2022-11-03 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148329A (zh) * 2011-01-24 2011-08-10 中国科学院上海微系统与信息技术研究所 一种电阻转换存储器结构及其制造方法
CN107093612A (zh) * 2016-02-17 2017-08-25 三星电子株式会社 可变电阻存储器件及其制造方法
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法

Also Published As

Publication number Publication date
CN109659430A (zh) 2019-04-19
KR102401181B1 (ko) 2022-05-24
US10833124B2 (en) 2020-11-10
KR20190040815A (ko) 2019-04-19
US20190109175A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
US10593874B2 (en) Variable resistance memory devices and methods of manufacturing the same
CN107123734B (zh) 可变电阻存储器件
KR102578481B1 (ko) 반도체 메모리 소자 및 이의 제조방법
US20080272355A1 (en) Phase change memory device and method for forming the same
TW201801364A (zh) 半導體記憶體裝置及其製造方法
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
CN108666340B (zh) 半导体器件
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
CN109698271B (zh) 可变电阻存储器件及其制造方法
CN110858623B (zh) 可变电阻存储器件及其制造方法
US11217748B2 (en) Semiconductor device including a data storage material pattern
CN109216350B (zh) 包括在隔离线之间的数据存储图案的半导体器件
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR20180065677A (ko) 임계 스위칭 소자들을 갖는 라인 패턴을 포함하는 반도체 소자
US10964751B2 (en) Semiconductor device having plural dummy memory cells
CN113782670A (zh) 三维半导体存储器件
CN109659430B (zh) 包括数据存储图案的半导体装置
US10916584B2 (en) Semiconductor device including a data storage pattern and a method of manufacturing the same
KR20200140601A (ko) 정보 저장 물질 패턴을 포함하는 반도체 소자
CN111415956A (zh) 可变电阻存储器装置及其制造方法
KR20080099459A (ko) 메모리 장치 및 그 형성 방법
KR20130087197A (ko) 상변화 메모리 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant