TWI364066B - - Google Patents

Download PDF

Info

Publication number
TWI364066B
TWI364066B TW093119079A TW93119079A TWI364066B TW I364066 B TWI364066 B TW I364066B TW 093119079 A TW093119079 A TW 093119079A TW 93119079 A TW93119079 A TW 93119079A TW I364066 B TWI364066 B TW I364066B
Authority
TW
Taiwan
Prior art keywords
transmittance
thin film
distribution
laser light
region
Prior art date
Application number
TW093119079A
Other languages
English (en)
Other versions
TW200515485A (en
Inventor
Kazuo Takeda
Takeshi Sato
Masakazu Saito
Jun Gotoh
Original Assignee
Hitachi Displays Ltd
Panasonic Liquid Crystal Displ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd, Panasonic Liquid Crystal Displ filed Critical Hitachi Displays Ltd
Publication of TW200515485A publication Critical patent/TW200515485A/zh
Application granted granted Critical
Publication of TWI364066B publication Critical patent/TWI364066B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

1364066 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是供以將非晶質半導體薄膜改質成多結晶半導 體薄膜的半導體薄膜的改質方法及改質後的半導體薄膜的 評價方法，及以該半導體薄膜形成的薄膜電晶體，以及包 含具有使用該薄膜電晶體來構成的電路的平面面板型的畫 像顯示裝置之半導體裝置。 【先前技術】 例如，液晶顯示裝置等之平面面板型的畫像顯示裝置 具有製作於玻璃絕緣基板（以下簡稱爲基板）上所形成的半 導體薄膜中的畫素電路或驅動電路。構成畫素電路或驅動 電路的驅動元件，大多是使用薄膜電晶體（Thin Film Transistor : TFT)。就此薄膜電晶體的活性層而言，近年 來是使多結晶半導體薄膜（亦稱爲多晶矽半導體薄膜，或 poly_Si膜）來取代非晶質半導體薄膜（亦稱爲非晶矽半導 體薄膜，或a-Si膜），而取得高精細且高畫質的畫像顯示 〇 以矽半導體薄膜爲例來說明作爲薄膜電晶體的活性層 用的半導體薄膜。若該活性層的半導體薄膜爲多晶矽半導 體薄膜，則可取得比使用非晶矽半導體薄膜更佳的特性。 其理由例如多晶矽半導體薄膜與非晶矽半導體薄膜相較下 ，載體（在η通道爲電子’在p通道爲電洞）的移動度更高 ，其結果，可縮小單元大小（畫素大小）形成高精細化。又 -5- (2) (2)1364066 ’於通常的多晶矽半導體薄膜形成薄膜電晶體時，雖必須 要有1 000°C以上的高温製程，但低温多晶矽半導體薄膜 形成技術（藉由雷射光來只對矽層進行退火，而使覆蓋半 導體薄膜的基板不會形成高温）可在使用便宜的玻璃基板 的低温製程中形成移動度高的薄膜電晶體TFT。 通常，多晶矽半導體薄膜的結晶粒徑越大則移動度越 高，但就形成大粒徑的多晶矽半導體薄膜的方法而言，有 各種的技術被提案。一般如「專利文獻1」所示，將脈衝 雷射光整形成線射束狀，使其強度分布的斷面成爲台形， 於線射束的短軸方向上以短軸寬度的約1 / 2 0程度的間距 來一邊錯開1發射（shot)單位一邊對非晶矽半導體薄膜重 複進行脈衝照射。非晶矽半導體薄膜會因吸收所被照射的 雷射光而使得温度上昇，在溶解下温度降低。隨此製程來 產生矽半導體薄膜的結晶化，非晶矽半導體薄膜會變化成 多晶矽半導體薄膜（在此稱爲改質）。多晶矽半導體薄膜的 平均粒徑雖會依照射後的雷射光的能量密度而變化，但在 非晶矽半導體薄膜的結晶化所必要的最低能量密度以上時 ，若提高能量密度’則粒徑會變大，但在某臨界値以上， 粒徑會平均形成I〇〇nm(奈米）以下的微結晶。因此，必須 以該微結晶的臨界値以下的能量密度來進行照射。 相對的’ 「專利文獻2」是使脈衝雷射的照射區域的 強度分布的斷面成爲台形，使最大強度成爲具有令非晶砂 半導體薄膜變化成微結晶的多晶矽半導體薄膜的臨界値以 上的値之強度分布斷面，而以該斷面的末端的強度分布來 -6- (3) (3)1364066 形成大粒徑化之方法。 以上是屬於平均粒徑爲Ιμπι(微米）左右的技術，例如 在將膜厚50nm的非晶矽半導體薄膜變換成多晶矽半導體 薄膜時，形成〇 . 3 μηι以上的粒徑之雷射能量密度的界限約 爲10%左右’其中一半左右突起的PV値會形成70 nm以 上。在此所謂的PV値是定義爲測定範圍内的最高値與最 低値的差。 此外’矽半導體薄膜的大粒徑化技術之其他的方法， 例如有控制光強度分布的方法。就此以往的技術之一而言 ，例如有揭示於「專利文獻3」之所謂逐次橫方向結晶成 長法（SLS法）的方法。此方法是在面内方向將雷射光的強 度分布細切成微米大小的複數個射束，藉此於面内方向形 成温度梯度，強制性地促使橫方向的結晶成長之方法。此 方法是在複數個結晶粒的結晶成長方向相會的境界中，於 表面形成突起。 形成該突起的位置是對應於各射束之光強度的峰値位 置。這是因爲該位置會形成温度最高，所以結晶化會從該 峰値位置的兩側往該峰値位置進行，結晶成長會在峰値位 置遭遇。此突起會比藉由前述台形斷面的線射束整形後的 雷射光照射之多晶矽半導體薄膜的突起更高，PV値有時 會形成l〇〇nm以上。 「專利文獻4」及「專利文獻7」所提案的方法爲揭 示於「專利文獻2」的方法之改良技術，是藉由強度分布 控制（最初是以高強度的能量來照射雷射光，然後再以較 (4) (4)1364066 低的強度能量來照射）來進行結晶化，藉此來擴大結晶粒 之方法。有關此分布控制的方法是使焦點位置與基板表面 的位置變化’而來取得非對稱性的強度分布。但，藉此方 法來取得非對摘性的分布形狀的變化之因果關係並未揭示 。相對的’在「專利文獻5」中同樣是使焦點位置與基板 表面的位置變化’而由台形形狀來形成倒釣鐘形狀，與「 專利文獻4」的結果矛盾。在「專利文獻6」中亦以同様 的照射分布來取得大粒徑的結晶，但有關雷射光的射束形 成方法並無記載。 上述以往技術是使用脈衝雷射來作爲雷射光》利用此 類的脈衝雷射之矽半導體薄膜的結晶化方法，亦即在此所 謂的改質方法會因爲結晶化後的多晶矽半導體薄膜表面形 成突起，所以其表面凹凸大。因此，在此半導體薄膜中例 如製作薄膜電晶體時，必須使形成於多晶矽半導體薄膜上 的閘極絕緣膜增厚。其結果，電晶體的開啓電流會與閘極 絕緣膜的膜厚成反比而變小。 就供以降低以台形斷面的雷射光的線射束照射所形成 的多晶矽薄膜的突起之改良方法而言，例如有揭示於「專 利文獻8」的方法，亦即藉由進行複數次的雷射退火且以 各相異的能量密度進行照射的方法來降低突起者。揭示於 專利文獻8的内容如以下所述。亦即，在非晶矽半導體薄 膜的成膜時所含的氫會藉雷射退火而急速放出，造成膜表 面粗糙。此刻，可藉由照射產生結晶化的臨界値以下的低 能量密度的雷射光，在結晶化退火之前使氫放出，而來防 -8- (5) (5)1364066 止膜表面粗糙。 又，就SLS法的突起降低方法而言，例如有揭示於 「專利文獻9」的方法，亦即在使用雷射光照射來進行結 晶化退火後’以完全溶融的能量密度的25%〜75%的値來 進行第2次的雷射光照射，藉此來降低突起者。 但’以上的方法會有以下所述的缺點。亦即，因爲是 以多段來照射雷射光’所以必須多次在基板上掃描雷射光 ’退火過程所需的時間會拉長。並且，在以複數個能量密 度各相異的照射時間來進行複數掃描時，由於脈衝雷射的 重複頻率爲一定’因此照射時間的不同會改變掃描速度， 在重疊形成半導體薄膜的基板上之各掃描的雷射光的照射 脈衝時，突起降低效果會在基板上形成不均一。 即使利用具有突起降低效果的方法來形成多晶矽半導 體薄膜’還是會因爲存在雷射輸出的時間變動或結晶化前 的非晶砂薄膜厚的面内變動，若不含結晶化後進行突起的 檢査’檢查突起較高的區域，換言之表面粗糙較大的區域 ，藉此來使該區域再結晶化等的過程，則將無法在基板全 面形成管理基準以下的表面粗糙。就如此計測表面粗糙的 先前技術而言，例如有利用原子間力顯微鏡的評價方法。 但，由於此方法在評價ΙΟμηίχΙΟμηι的微小區域時至少需 要數分鐘程度，因此時間上不允許評價基板全面的表面粗 糙。 就高速評價此表面粗糙的方法而言，例如有揭示於「 專利文獻1 〇」之以表面光澤度（反射率）來進行評價的方法 -9- (6) (6)1364066 °此方法的缺點是存在干涉的影響，亦即，因爲是以反射 率來進行評價，所以會隨多晶矽半導體薄膜的厚度或玻璃 基板與多晶矽半導體薄膜之間的底層膜的厚度而產生干涉 。又’如「專利文獻1 1 J所示，有關高速評價多晶矽半 導體薄膜的粒徑面内分布之方法是以散亂光的角度分布較 廣的寬度來計測粒徑的方法。 【專利文獻1】特開昭64-767 1 5號公報 【專利文獻2】特開平9-246 1 83號公報 【專利文獻3】W097/45827號公報 【專利文獻4】特開平10-64815號公報 【專利文獻5】特開平10-312963號公報 【專利文獻6】特開2000- 1 1 4 1 7號公報 【專利文獻7】特開2002- 3 1 3 724號公報 【專利文獻8】特開2000-3 5 3 664號公報 【專利文獻9】WO01/71791號公報 【專利文獻10】特開平11 -2 74078號公報 【專利文獻〗1】特開2003- 1 09902號公報 【發明內容】 (發明所欲解決的課題） 就爲了降低形成於多晶矽半導體薄膜（對非晶矽半導 體薄膜進行雷射退火而結晶化者）表面的突起，而以複數 能量密度的雷射光來照射非晶矽半導體薄膜之方法而言， 其缺點是掃描次數會依所照射之雷射光的能量密度而變多 -10- (7) (7)1364066 ’結晶化過程的時間會變長。又，利用掃描間距相異的複 數次掃描重疊所產生突起降低效果會在基板上（形成於玻 璃等基板的半導體薄膜上）形成不均一。以下根據圖面來 進行説明。 圖2 2爲雷射光照射能量密度的時間變化説明圖。圖 22的縱軸之Eth是表示產生結晶化的下限臨界値。又， 圖23是使用複數次雷射光掃描來實施圖22的時間變化時 所產生的副作用説明圖，實線是表示雷射光的照射能量密 度E 1的掃描間距，虛線是表示雷射光的照射能量密度E2 的掃描間距。在此，如圖22所示，針對基板的同一處， 以第1次的能量密度爲E1，照射於時間T1之間，第2次 的能量密度爲E2，照射於時間T2之間的條件來一邊掃描 基板全體一邊照射雷射光。因爲脈衝雷射的重複頻率爲一 定，所以第1次掃描的間距是與WT1成比例的値（口1/1[1) ’第2次掃描間距是與1/T2成比例的値（□ 1/T2)。如此一 來，在考量上述兩種掃描間距的重疊時，如圖23所示， 基板上的重疊會形成不均一狀。此影響會導致突起的平均 高度會形成不均一狀面内變動的分布。 因此，本發明的第1目的是在於提供一種無產生如此 週期性的突起較高區域之突起降低方法及使用供以實現該 突起降低方法的雷射退火方法之半導體薄膜的製造方法及 其製造裝置。又，本發明的第2目的是在於提供一種以本 發明的製造方法所製造的半導體薄膜。 又，即使是大粒徑化且以降低突起的方法來進行結晶 -11 - (8) (8)1364066 化，還是會隨著雷射輸出的時間變動或非晶矽半導體薄膜 厚的基板面内變動，而使得粒徑及突起的高度並非〜定會 形成於管理基準以内。因此，本發明的第3目的是在於提 供一種評價半導體薄膜的特性之評價方法及其評價裝置， 該半導體薄膜是以在基板全面除粒徑以外能夠全數檢査突 起的高度之計測方法所製造者。 又，本發明的第4目的是在於提供一種以本發明的半 導體薄膜來形成的薄膜電晶體。又，本發明的第5目的是 在於提供一種具備使用該薄膜電晶體來構成的電路之畫像 顯示裝置。 (用以解決課題的手段） 本發明之半導體薄膜的製造方法的主要特徵是在利用 雷射光的照射來進行溶融與凝固時，亦即利用所謂雷射退 火手法來使非晶矽半導體薄膜形成多晶矽半導體薄膜化時 ’爲了降低多結晶化後之矽半導體薄膜的表面粗糙，而以 多段的能量密度照射來進行退火之方法。此退火的方法是 將控制雷射光透過率的面内分布之透過率分布濾光器設置 於照射光學系，使雷射光整形成在與掃描方向正交的方向 上具有長軸方向的線射束。然後，藉由控制整形成線射束 後的雷射光的掃描方向之該線射束的短軸方向的光強度分 布，在掃描方向上，以1次的掃描來進行使用複數個能量 密度之照射。 參照後述實施例的説明中所使用的各圖來説明本發明 -12- (9) (9)1364066 之半導體薄膜的改質方法及改質後之半導體薄膜的評價方 法的特徵。並且，在此的説明與後述實施例的説明中有重 複之處先予以敘明。圖1是供以實現本發明之半導體薄膜 的製造方法的雷射退火光學系。圖1所示之雷射退火裝置 的光學系是藉由短軸均化器5及長軸均化器4來形成強度 均一的線射束分布。短軸均化器5是以對向的一組柱面透 鏡陣列5A及5B所構成。在此短軸均化器5會使來自雷 射光源2的雷射光透過衰減器3及長軸均化器4而射入。 衰減器3是供以調節雷射光源2所產生的雷射射束具有所 定的能量者。 透過短軸均化器5内的柱面透鏡陣列5A及5B的各 透鏡元件的雷射光9會藉由設置於短軸均化器5之後的透 鏡10來重疊於一次結像面。重疊於該1次結像面者爲短 軸均化器5的前段的柱面透鏡陣列5A的各透鏡元件内部 的光強度分布。柱面透鏡陣列5A的各透鏡元件越小且數 量越多，則一次結像面的光強度分布越會形成均一。 在該一次結像面的位置設置形成透過率的面内分布之 濾光器（透過率分布濾光器）6。此透過率分布濾光器6爲 透明石英製，如圖2所示，在表面施以反射率塗層，而形 成將透過率的面内分布控制於±0.5 %左右的精度之濾光器 。有關透過率分布濾光器6的詳細構成會在實施例中説明 。一次結像面的光強度分布是根據此濾光器的透過率分布 來控制於±0.5%程度的精度，具有此光強度分布的雷射光 會藉由反射鏡7及透鏡8來縮小投影於形成半導體薄膜的 -13- (10) (10)1364066 基板1的表面。在此，將以上的短軸分布控制法稱爲一次 結像面控制方法。 其次，參照圖5及圖6來説明控制短軸方向的強度分 布之其他的方法。控制短軸方向的強度分布之其他的方法 是在短軸均化器5的前段，以透過率分布濾光器16來控 制構成該短軸均化器5的柱面透鏡陣列5A的各透鏡元件 内部的光強度分布，而使能夠控制所被合成之分布的形狀 。如圖5所示，透過率分布濾光器16是設置於短軸均化 器5的前面。如圖6所示，此情況的透過率分布濾光器 16是設置成其透過率分布會對應於柱面透鏡陣列5A而使 反射率控制塗層膜形成條紋狀，藉此來控制各透鏡元件的 短軸方向的光強度分布。最後，在基板1的表面上的光強 度分布形狀會形成各透鏡元件内的強度分布重疊的分布。 圖6是表示透鏡元件3個分量的條紋。在此，將該方法稱 爲均化器元件内分布控制方法。有關透過率分布濾光器 1 6的詳細構成會在實施例中説明。 上述兩種類的短軸分布控制方法雖是將雷射光整形成 線射束形狀的雷射退火裝置之光學系及結晶化方法的改良 ，但亦可適用於非線射束的雷射退火方法。以下說明有關 將本發明適用於專利文獻1中所揭示的SLS法。 如圖1 3所示，一般的S L S結晶化裝置是由光源2， 衰減器3，均化器25，透鏡29，光罩26，攝像透鏡27， 及用以載置形成非晶矽半導體薄膜的基板1之移動台30 所構成。在衰減器3與均化器2 5之間，及攝像透鏡2 7與 -14 - (11) 1364066 移動台30之間分別配置有反射鏡23，24，28，該等反射 鏡23，24，28是供以使射入的雷射光反射於所定的角度 ，而使雷射光的方向變化者。均化器25是供以使雷射光 的射束整形與整形後的雷射射束内光強度形成均一之光學 系，藉由與透鏡29的組合，可於光罩26的位置形成均一 的射束内強度分布。 此光罩26的位置是對應於圖1所示之光學系的一次 結像面。藉此光罩26在基板1的表面上形成光強度的明 暗圖案，於面内方向形成温度梯度，藉此來促使往橫方向 (與掃描方向正交的，寬度方向）結晶成長，而形成大粒徑 的結晶之方法。如下記的圖14所述，本發明之透過率面 内分布控制濾光器亦即透過率分布濾光器3 1是設置於光 罩26的附近，藉此來控制透過該光罩内的各圖案之光強 度。 圖14是表示圖13的光罩圖案與濾光器透過率圖案的 組合之一例。光罩的開口部亦即細縫26A是在基板1的 掃描方向具有長軸。光罩圖案的構成如以下所述。A區域 與B區域會互相使細縫2 6 A的間隔的配列週期的相位對 掃描方向而言錯開1/2週期，同様的，C區域與D區域也 會互相使相位對掃描方向而言錯開1/2週期，且A區域與 C區域的週期相位會互相錯開與]/2週期相異，例如設定 成〗/4週期。如此設定的理由是爲了使藉由將非晶矽半導 體薄膜改質成多晶矽半導體薄膜時的A區域及B區域的 圖案照射所形成的突起位置與藉由C區域及D區域的圖 -15- (12) (12)1364066 案照射所形成的突起位置能夠相對地錯開。 對應於上述光罩26的透過率分布濾光器31係形成反 射防止膜的區域32與形成反射膜的區域33的透過率差爲 1 0%以上。並且，將此透過率分布濾光器31設置於光罩 26的附近。設置場所可爲光罩26設置位置的上游側或下 游側。針對脈衝雷射的重複振盪頻率來調整掃描間距，而 使光罩圖案的各區域只會被1次發射（shot)照射。參照圖 15來說明1次掃描中的照射過程。若針對形成於圖15(a) 的基板上的非晶矽膜1A來僅1次照射A區域的圖案，則 未被照射的區域會殘留。該未被照射的區域是對應於 A 區域的光罩部分，未結晶化的部分。 如圖1 5 (b)所示，在結晶化後的區域之A區域，兩個 成長於橫方向的結晶粒36及37會形成夾著形成有突起 35的粒界而存在的形狀。在下次的發射時，B區域的圖案 會以同一能量密度來1次發射照射（圖15(c))。在比該發 射還要先發射下未結晶化的區域會以兩側的結晶爲種子往 中心成長。其結果，會形成突起間距離爲平均粒界大小的 多晶矽半導體薄膜。然後，圖15(d)所示的C區域圖案及 圖1 5(e)所示的D區域圖案會1 0%以上使用低能量的雷射 光來予以照射。 此情況是以形成突起的位置相異之方式，以1 0%以上 低能量密度來進行照射。此能量密度的雷射光不可能溶融 矽半導體薄膜的厚度方向全體，只有矽半導體薄膜的表層 會被溶融，因此不會形成粒界，只有突起會形成於矽半導 -16- (13) (13)1364066 體薄膜的表層。其結果，如圖15(d)所示，在非粒界位置 的地方形成較低的突起40。原本較高的突起會因爲較低 突起的形成而使得矽半導體薄膜移動，所以至B區域照射 後形成的突起3 9高度會變低。如以上所述，本發明的特 徵是爲了降低突起，而以丨次的掃描來進行多段的能量密 度之SLS法。 又’有和上述SLS法相異的方法，亦即促進橫方向 的結晶成長的方法。此爲利用相位位移光罩來進行結晶化 的方法。SLS法是利用週期性細縫圖案的光罩，相對的此 技術如日本特願2002-284735所述，利用此相位位移光罩 來進行結晶化的方法，如圖8所示，將相位位移條紋圖案 的光罩（相位位移條紋光罩）4 1設置於基板上所形成的非晶 矽膜1A附近’使雷射光的照射強度調變於其矽膜面上， 藉此來一邊掃描一邊形成橫向成長的結晶於塞板全面。此 技術不需要像SLS法那樣在光罩與試料之間使用透鏡， 具有可適用於數1 00mm長度的線射束之優點。以下說明 將本發明的透過率面内分布濾光器適用於該相位位移條紋 法來降低突起的方法。 圖8是表示使脈衝雷射光透過設置於基板1正上方的 相位位移條紋光罩41後照設至形成於基板上的非晶矽膜 1 A時之光強度分布與矽粒的結晶成長方向的關係。相位 位移條紋光罩4 1的條紋圖案的週期約爲3 μηι。以1次發 射來形成照射區域全面成長於橫方向的結晶粒。結晶的成 長方向是與SLS法同樣的’由雷射光強度較低的一方往 -17- (14) (14)1364066 較高的一方成長。因此，突起42是對應於雷射光強度的 峰値位置來形成。 圖7是將透過率分布濾光器適用於相位位移條紋法時 之結晶化裝置的光學系，可利用使用線射束的通常準分子 雷射退火裝置。並且，設置本發明的透過率分布濾光器6 的場所亦可與圖1或圖5相同。圖7是表示濾光器6的設 置場所與圖1相同時的裝置構成。相位位移條紋光罩4 1 是設置於基板1的正上方。圖9是由基板1上來看照射區 域的圖，表示基板1的掃描方向及相位位移條紋光罩41 的圖案方向與線射束50的關係。相位位移條紋光罩41的 條紋圖案對基板1的掃描方向而言形成某一定的角度。這 是爲了在脈衝雷射的重複振盪間隔之間，相位位移條紋與 基板]的相對位移量會形成掃描方向之條紋圖案的1週期 以内，且依每1次發射錯開。藉此，每1次發射形成突起 的配列位置會錯開。 線射束50之短軸方向的強度分布是藉由透過率分布 濾光器6來設定成圖1 〇之N區域的能量密度比Μ區域的 能量密度還要低1 0%以上。參照圖1 0來說明如此設定時 之結晶化的進行狀況。針對形成於圖1 0(a)的基板上之非 晶矽膜1 Α來1次發射照射μ區域，藉此照射區域内會形 成一次成長於橫方向的結晶粒。此時的平均結晶粒會形成 突起間隔的約1 /2 »藉由重複進行此Μ區域的發射，全體 的溶融現象會重複於多結晶膜厚方向，成長方向的平均粒 徑會形成與突起間隔相等（圖10(b))。但，突起的形成位 -18 - (15) (15)1364066 置在最後發射形成的突起35爲最高，此位置主要形成粒 界。之前發射形成的突起4〇大多會維持較低而留下（圖 10(c))。由於N區域的照射是比溶融膜厚全體的能量更低 ，因此無法形成粒界，但可形成較低的突起。在此較低的 突起形成中，以Μ區域的最後發射所形成的較高突起35 會隨著表層的矽流動（供以藉由Ν區域照射來形成突起）而 變低（圖10(d))。 其次，即使利用上述突起降低方法來進行結晶化，還 是會存在雷射輸出的時間變動或結晶化前的非晶矽半導體 薄膜的膜厚存在面内變動。因此，在結晶化後進行檢査（ 表面粗糙評價），檢測存在較高突起的區域時，可藉由該 區域的再結晶化來突起的高度在基板全面形成管理基準以 下。 在此，如先前技術所述，說明不受多晶矽半導體薄膜 的膜厚干涉影響的表面粗糙之評價方法。本發明的表面粗 糙評價方法是根據多晶矽半導體薄膜的透過率及反射率的 測定，由「1 ·(反射率+透過率）」來求取「全散亂剖面積+ 吸収剖面積」，藉此來評價表面粗糙。就此方法而言，干 涉所造成的影響會以反射率與透過率的和値相抵。亦即， 在干涉的影響下反射率増大的部份會形成透過率減少的部 份，因此反射率與透過率的和不受干涉的影響。將本計測 適用於非晶矽半導體膜時，由於表面粗糙小，因此散亂剖 面積可無視，而能夠從吸収剖面積來評價非晶矽半導體膜 的膜厚不受干涉的影響。 -19- (16) (16)1364066 吸収剖面積可想像成相等於多晶矽半導體薄膜及單結 晶矽半導體薄膜以及可無視多重散亂所產生的多重吸収效 果的薄膜，在多晶矽半導體薄膜中是形成仰賴平均膜厚與 波長的量。膜厚分布變動可視爲一定，亦即在1公尺見方 的大型基板中±5 %左右。全散亂剖面積有依靠粒徑的部分 及依靠表面粗糙的部分。可予以和粒徑評價方法組合來計 測表面粗糙。亦即，本發明是藉由在基板全體測定根據粒 徑評價的粒徑及「全散亂剖面積+吸収剖面積」的兩種量 來評價表面粗糙。 以下說明評價突起的高度之上述以外的方法。此方法 是適用於評價以前述SLS法或相位位移條紋光罩法所形 成的多晶矽半導體薄膜的突起的配列週期及其高度。此方 法是以光折射圖案的突起的折射點的強度來評價突起的高 度者。亦即，折射點的強度越強，則突起的高度越高。 又，本發明是利用上述改質方法所製造的多晶矽半導 體薄膜來取得移動度高的薄膜電晶體，且利用此薄膜電晶 體來構成高速且高精細的畫像顯示裝置。 【發明效果】
若利用本發明之半導體薄膜的改質方法，則可以1次 的掃描來實現複數個能量密度的雷射光照射。又，以複數 次掃描來進行複數個能量密度的雷射光照射而產生突起降 低效果，藉此突起降低效果來減少因掃描間的脈衝間隔不 同而造成基板面内產生不均一的現象，無表面粗糙爲PV -20- (17) 1364066 値70nm以上的區域。並且，即使某種的因素而_ 粗糖形成70nm以上，還是可以藉由全面的全數賴 測7 0 n m以上的區域，使該區域再結晶化，降低g 高度，而最終可使突起降低於70nm以下。在使用 7 Onm的多晶矽膜之TFT中，不會產生絕緣破壞7 極絕緣膜的厚度，爲一般使用的乙基烷 (Tetraethoxy-orthosilicate，TE0S)膜時，可形成 以下。 又，本發明的薄膜電晶體可取得高移動度，老 用該薄膜電晶體的畫像顯示裝置，則可使驅動電蹄 電路的薄膜電晶體形成高速且高精細化，提高顯示 【實施方式】 本發明是藉由利用具有透過率面内分布的濾光 掃描方向的雷射光的射束剖面的光強度分布能夠形 ，藉此在使照射能量密度成多段照射之下，可於1 射退火的掃描進行突起降低的方法。以下說明有闕 方法的實施例及評價突起的實施例。 【實施例1】 圖1是用以說明實現本發明的半導體改質方之 退火裝置的光學系的一例模式圖。本實施例是在J 的準分子雷射退火裝置中利用本發明的透過率分？ 光器者。在圖1中，雷射 2爲“Lamda Phisics 致表面 査來檢 突起的 突起爲 良的鬧 氧化砂 1 1 0 n m 根據利 或畫素 品質。 器來使 成多段 次的雷 該製造 之雷射 常使用 控制濾 公司製 -21 - (18) (18)1364066 STEEL1 000型XeCl準分子雷射。所被輸出的雷射光的波 長爲308nm’脈衝時間寬度約爲27崇秒（nS)，重複頻率 爲3 00赫茲（Hz)，脈衝能量爲U/脈衝。此雷射退火裝置 爲日本製鋼所製造，藉由Microlas公司製的長軸均化器 光學系4，短軸均化器光學系5，柱面透鏡1〇，柱面透鏡 8及反射鏡7來將雷射光整形成長軸365mm，短軸400μηι 的線射束，然後照射至基板1。又，爲了控制照射至基板 1的雷射光的光強度分布，而於1次結像面設置透過率分 布濾光器6。此透過率分布濾光器6是如以下圖2所述， 在石英板施以控制反射率的表面塗層，而來控制透過率分 布者。 圖2是用以說明圖1之透過率分布濾、光器6的表面構 成例的模式圖。透過率分布濾光器6的區域11是比區域 12的透過率相對高的區域。具體而言，在區域11的表面 施以反射率1 %的塗層，在區域1 2的表面施以反射率丨i % 的塗層。又，於背面全體施以反射率1 %的塗層，其結果 ’區域11的透過率爲98%，區域12的透過率爲88%以下 〇 圖3是表示藉由圖1之透過率分布濾光器6的設置所 取得之短軸方向的光強度分布的説明圖。圖3所示之分布 的區域X】的最大照射能量強度是根據可變衰減器3來調 節，其下限是設定成形成於基板1的非晶矽半導體薄膜會 形成高能量照射密度側的微結晶之臨界値以上，調節的上 限是以分布的後半區域x 3的能量密度至少表層溶融的能 -22- (19) (19)1364066 量密度能夠藉由透過率分布濾光器來調節成ΔΕ的値爲 O.lEmax以上。此情況，在區域XI所產生之高能量側的 微結晶會藉由區域X2的能量密度照射來融合而形成大粒 徑，在區域X3僅使表層溶融，藉此來使突起降低。 以圖2之區域11與區域12的透過率差爲13 %的濾光 器來進行實 的結果，平均粒徑爲〇.5μιυ以上之照射能量 密度的界限是在區域XI與區域Χ3的寬度固定成相等的 條件時爲12%。突起的高度是在衰減器透過率涵蓋上述界 限之80%〜99%的範圍內全部形成70nm以下。 圖4是表示在未使用透過率分布濾光器下以複數次掃 描來改變雷射光的照射能量密度時之矽半導體結晶的暗視 野光學顯微鏡照片。在此是改變衰減器的透過率來進行2 次的掃描’而形成結晶化。第1次結晶化的掃描間距爲 24:μηι’弟2次結晶化的掃描間距爲Ι4μιη。圖4(a)是表示 第1次的哀減器透過率爲94%，使第2次的透過率比第1 次還要低6 %來進行照射者。此條件是第2次的照射能量 密度也會超過高能量密度側的微結晶的臨界値來形成微結 晶區域，微結晶是以1 4 μ m間距來進行觀察。分布的下部 部分爲能量密度低，因此部分微結晶會融合，形成圖4的 照片中泛白的區域。 圖4(b)是表示第1次的衰減器透過率爲88%，使第2 次的透過率比第1次還要低6 %來進行照射者。照片中較 黒的區域是使在第1次的照射下高能量密度側的微結晶產 生而形成相當於第1次間距的2 4 μηι的週期者藉由第2次 -23- (20) (20)1364066 低能量密度的照射來使微結晶融合，而粒徑變大的區域。 如此，在未使用透過率分布濾光器下以多段的掃描且 多段的能量密度來照射雷射光時，依能量密度，會在矽半 導體薄膜的試料出現不同的掃描間距形狀。相對的，在使 用透過率分布濾光器時，出現於試料上的掃描間距只有1 種。在本實施例中，掃描間距是以掃描速度來決定，相當 於雷射2的重複振盪的1 /3 0 0秒的時間間隔的移動量。 【實施例2】 其次，利用圖5及圖6來説明實施例2。圖5是用以 說明實現本發明的半導體製造方法之雷射退火裝置的光學 系的其他例的模式圖。圖6是用以說明圖5之透過率分布 濾光器6的表面構成例的模式圖。此實施例是基本上與由 圖1所述之實施例1的雷射2及雷射退火裝置所形成的構 成相等。本實施例與實施例1的構成相異點是在於透過率 分布濾光器16的設置場所爲短軸均化器5之前，及透過 率分布濾光器1 6的透過率分布如圖6所示以能夠控制短 軸均化器5内的各柱面透鏡陣列元件的内部強度分布之方 式來形成條紋狀。又，圖示爲短軸均化器5的柱面透鏡陣 列5 A的透鏡元件數爲5個時，且如其中虛線1 3所圍繞 那樣，3個份量寬的雷射射束會射入。與圖1的實施例同 様的，實際的數量是以9個來構成，虛線13所圍繞的區 域亦即雷射透過區域是被設定成9個以内的區域。 在圖6中’虛線13所圍繞的各區域（在圖6中有3個 -24 - (21) (21)1364066 區域）爲各透鏡元件的内部光會透過的區域，以透過率相 異的區域14及區域15所示的2種條紋區域來控制該各個 區域内部的強度分布。由於試料基板表面上的照射光強度 分布是形成短軸均化器5的透鏡陣列5A的内部強度分布 的合成，因此該透過率分布濾光器16會以區域14與區域 15的透過率差來控制強度分布的段差分布。 【實施例3】 以下，說明有關將透過率分布濾光器適用於相位位移 條紋光罩的結晶化方法的實施例。圖7是用以說明實現本 發明的半導體製造方法之雷射退火裝置的光學系的另外其 他例的模式圖，利用相位位移條紋法之雷射退火裝置的光 學系。本實施例是利用上述實施例1及實施例2的線射束 之通常的準分子雷射退火裝置者。設置透過率分布濾光器 6的場所可與圖1或圖5相同位置。在圖7中’透過率分 布濾光器的設置場所是與圖1相同。本實施例是在基板1 的附近設置相位位移條紋光罩4 1。此光罩的設置場所可 爲1次結像面。 圖8是表示利用相位位移條紋光罩來進行矽半導體薄 膜的結晶化之方法的説明圖。如圖8所示，相位位移條紋 光罩41是針對波長308nm而言相位大致位移180度的圖 案，以3 μιη間距來將凹凸條紋圖案形成於石英基板者， 以能夠和整形於線射束的雷射光的長軸方向大致形成垂直 方向之方式來設置條紋圖案。並且’離形成於基板上的非 -25- (22) (22)1364066 晶矽膜1A的表面僅0.9mm來設置。其他的構成則與圖】 相同。相位位移光罩透過後的強度分布因爲脈衝準分子雷 射會藉均化器光學系而混在各種相位的光，所以180度差 的相位位移光罩透過後的強度分布的谷底的強度不會形成 零。因此，若使該最低強度形成結晶化的臨界値以上，則 在1次發射下不會有非晶矽殘留。 圖8是表示脈衝雷射光透過設置於基板上所形成的非 晶矽膜1 A的正上方的相位位移條紋光罩4 1後照射至基 板上的非晶矽薄膜1A時之光強度分布與試料的結晶成長 的關係。相位位移條紋光罩4 1的條紋圖案的週期約爲 3 μιη。如圖示，本實施例中是以1次發射來形成透鏡光的 照射區域全面會成長於橫方向的結晶粒。結晶的成長方向 是與SLS法同様的由雷射光強度的較低一方往較高一方 成長，在雷射光強度的峰値位置形成突起42。 圖9是表示透過率分布濾光器與相位位移條紋光罩的 圖案及基板掃描方向的説明圖，由基板1上來看雷射光照 射區域的圖。相位位移條紋圖案與基板掃描方向所成的角 度設定爲1度，掃描速度爲7.2mm/秒。此情況，脈衝間 的移動間距約形成24μηι。又，脈衝間的相位位移條紋圖 案與基板1的相對性位移量在掃描方向之條紋圖案的1週 期以内約形成〇 . 5 μηι。每一發射形成突起的配列位置會僅 以此量錯開。圖2 5是表示突起的配列位置變化的週期與 掃描間距的關係。隨著掃描而以1次發射結晶化的區域會 依各掃描間距而錯開。此刻突起的配列也會錯開。因此， -26- (23) (23)1364066 突起的配列位置所變化的週期是與掃描間距相等。結晶成 長的方向爲光罩圖案的間距的方向，大致與掃描方向正交 的方向。 如圖9所示，透過率分布濾光器是以能夠平行於虛線 所示的線射束且透過率相異的Μ區域與N區域的境界能 夠形成於線射束内之方式來設置。此透過率分布濾光器爲 石英製，在Μ區域的表面施以反射率1%的塗層，在Ν區 域的表面施以反射率11 %以上的塗層，在背面全體施以反 射率1 %的塗層。藉此，Μ區域與Ν區域的能量密度差會 形成10%以上。 圖1 〇是表示透過率分布濾光器利用相位位移條紋光 罩時之矽半導體薄膜的結晶化的説明圖。在上述的構成下 ，針對形成於圖10(a)的基板上的非晶矽膜1 Α來進行Μ 區域的1次發射照射，藉此照射區域内會形成一次成長於 橫方向的結晶粒。此刻的平均結晶粒會形成突起間隔的約 1/2 (圖10(b))。隨著基板的掃描來對通過中的Μ區域進行 複數次發射，藉此全體的溶融現象會重複於多結晶膜厚方 向，藉此成長方向的平均粒徑會形成與突起間隔相等（圖 10(c))。但，突起的形成位置在最後發射形成的突起35爲 最高，此位置主要形成粒界。之前發射形成的突起40大 多會維持較低而留下。由於Ν區域的照射是比溶融膜厚 全體的能量更低，因此無法形成粒界，但可形成較低的突 起。 在此較低的突起形成中，以Μ區域的最後發射所形 -27- (24) (24)1364066 成的較高突起35會隨著表層的矽流動（供以藉由N區域照 射來形成突起）而變低（圖10(d))。圖10(d)是表示以衰減 器3的透過率爲90%來進行結晶化後之基板上的矽半導體 薄膜的模式圖。形成存在突起的結晶，該等突起爲存在於 結晶粒界的突起及存在於結晶粒内的突起。又，由於突起 的配列位置所變化的週期是以1次的掃描間距來決定，因 此可取得以約24 μιη的週期來只形成1種類的多結晶膜。 圖11是表示將透過率分布濾光器適用與未適用於相 位位移條紋光罩法時以掃描型電子顯微鏡（SEM)來觀察矽 半導體的結晶之照片。圖1 1(a)是使用透過率分布濾光器 來進行結晶化之結晶的SEM照片，圖1 1(b)是未使用透過 率分布濾光器來進行結晶化之結晶的SEM照片。在圖1 1 的照片中白色的地方是對應於表面所形成的突起。圖 1 l(a)(b)的参照符號L爲平均粒徑，且圖1 1(b)的Ρο是主 要配列有結晶粒界的突起之處，Pi是主要配列有結晶粒 内的突起之處。 在未使用圖11(b)所示的透過率分布濾光器時，結晶 粒界的位置及結晶粒内形成有顯現白色的較高突起，但在 使用透過率分布濾光器的圖11 (a)中，由於突起較低，因 此無法以SEM照片來明確地觀察出白色的較高突起。此 情況的突起PV値爲70nm以下。 圖12是將透過率分布濾光器適用於相位位移條紋光 罩法時之突起的高度與透過率分布濾光器的透過率差的關 係説明圖。圖12是針對圖9之透過率分布濾光器的Μ區 -28- (25) (25)1364066 域與N區域的透過率差，在ΙΟμπι四方的區域以原子間力 顯微鏡來評價突起的高度之結果。由圖12所示的結果可 知，若透過率的差爲1 0%以上，則具有突起降低效果，若 爲1 5%以上，則PV値形成70nm以下。 有關結晶粒的大小方面，因爲相位位移條紋圖案的間 距爲3 μηι，所以結晶會成長至其間距的一半大小，成長方 向的結晶粒約形成1·5μπι。與結晶的成長方向垂直方向的 粒界大小爲〇.5μιη以下。藉由正交的2方向的退火掃描， 可使平均粒徑於2方向皆形成1.5μηι。 【實施例4】 其次，說明有關將透過率分布控制濾光器適用於SLS 法的實施例。圖1 3是用以說明將透過率分布控制濾光器 適用於SLS法的雷射退火裝置的光學系模式圖。又，圖 14是表示適用於SLS法的雷射退火裝置的透過率分布控 制濾光器的一例説明圖。如圖1 3所示，S L S法的雷射退 火裝置（SLS結晶化裝置）有關光源2是利用與實施例1相 同的構成。亦即，在雷射光源2的後段依次配列有衰減器 3 ’均化器25，透鏡29，光罩26，攝像透鏡27，以及放 置形成非晶矽半導體薄膜的基板1之移動台30。並且， 在透鏡2 9與光罩2 6之間插入本發明的透過率分布控制瀘 光器31。而且，在衰減器3與均化器25間及攝像透鏡 27與移動台30間分別配置有反射鏡23，24，28，該等反 射鏡是供以使入射後的光反射於所定的角度，而使光的方 -29- (26) 1364066 向變化者。 均化器25是用以使射束整形與射束内光強度形成 —的光學系，藉由與透鏡29的組合，在光罩26的位置 成均一的射束内強度分布。圖14的光罩26爲鋁製，光 開口的細縫2 6A的寬度爲15μηα，細縫26A間的光罩的 度亦爲15 μπι，Α區域與Β區域是彼此對基板的掃描方 使細縫26A的間隔的配列週期的相位僅錯開15μηι。同 的，C區域與D區域也會彼此錯開15μιη，且將Α區域 C區域的週期相位偏差設定成彼此差異15μιη_。 光罩圖案會藉由透鏡27而縮小1/5來投影於試料 上。藉此於基板上以6微米週期來形成3微米寬度的明 強度分布。光罩26的大小爲50mm><50mm。在光罩26 的A，B，C，D的各區域的寬度各爲10毫米。 圖14的透過率分布濾光器31是與光罩26同一大 ，在石英基板的表面形成：形成反射率1 %的塗層膜的 域32，及形成反射率16%的塗層膜的區域33，在背面 部形成反射率1 %的塗層膜。藉此來將區域32與區域 的透過率差爲1 5%的濾光器設置於光罩附近的上游側。 光罩圖案的各區域能夠僅被照射1次之方式，將脈衝間 爲1 /3 00秒之間的掃描移動量設定成能夠在圖案的各區 的試料面上的間隔形成一致。 圖1 5是表示在SLS法中使用透過率分布濾光器所 得的矽半導體薄膜的結晶化的説明圖。在上述條件下， A區域照射（圖i5(b)) —B區域照射（圖15(c)) —C區域照 均 形 罩 寬 向 様 與 面 暗 上 小 區 全 3 3 以 隔 域 取 以 射 -30- (27) 1364066 (圖15(d)) —D區域照射（圖15(e))的製程來對圖 板表面的非晶矽薄膜1A進行雷射退火。其結果 後的矽半導體薄膜，如圖15(e)所示，可取得存 位置的突起39A及存在於結晶粒内的突起40之 且，突起的高度會全部形成7〇nm以下。 此情況的結晶成長方向的大小會形成3μιτι。 情況的成長方向正交方向的粒界大小亦與實施例 相同形成0.5 μιη以下。藉由大致呈正交的2方向 描，2方向的粒界大小亦可形成3μηι。 【實施例5】 其次，說明本發明之多晶矽半導體薄膜的粗 法的實施例。圖1 6是用以實現本發明的粒徑評1 粒徑評價裝置追加表面粗糙評價機能）之粒徑評 光學系模式圖。此裝置的基本構成是與揭示於 11者相同。在圖16中，参照符號69爲框，在it 設有：形成半導體薄膜的基板I的檢査用（評價； 5 3 2nm的連續振盪雷射光源60，及由供以照射 基板1的反射鏡62與透鏡65及小孔63所構成 學系，以及由檢測來自基板I的散亂光角度分布 器陣列67所構成的基本構成。又，爲了予以追 例的粗糙評價機能，而追加供以測定反射率及透 成。 追加粗糙評價機能供以測定反射率及透過率 15(a)的基 ，結晶化 在於粒界 結晶。並 又，與此 3的情況 的退火掃 糙評價方 賈方法（在 價裝置的 專利文獻 匕框69內 有）的波長 雷射光至 的照射光 的光檢測 加本實施 過率的構 的構成是 -31 - (28) (28)1364066 在該雷射光照射光學系中追加半反射鏡64及供以監控反 射光強度的光檢測器66及供以監控透過光強度的光檢測 器68等共6個系統。又，追加供以監控檢査用雷射光的 入射強度之光檢測器6 1 »可藉此追加來測定反射率及透 過率。 在本實施例中，爲了短時間計測基板全面，而採用6 系統的複射束之構成，但因爲每1系統的雷射光照射強 度只要約爲20mW以上即可，所以若使用輸出高的雷射來 作爲檢査用光源，則可更增多系統數，因此更能使檢査時 間短縮化。 圖1 7是使用圖1 6所示的粒徑評價裝置來測定的表面 粗糙量與使用原子間力顯微鏡來評價的表面粗糙之相關的 説明圖。圖1 7是將測定上述實施例3之各種條件的多結 晶膜的基板的結果與使用原子間力顯微鏡來計測的PV値 進行比較的圖表。縱軸爲使用原子間力顯微鏡來計測的 PV値，橫軸爲「1-(T + R)」。在此，T是表示透過率，R 是表示反射率。圖1 7之直線α與直線β分別爲共同斜度 的相關直線，表示Ρ V値分布的上限及下限。如此，可得 知PV値與「1-(T + R)」具有相關性。 圖18是表示可利用圖16的粒徑評價裝置來評價之有 關粒徑的量與有關表面粗糙的量之2次元分布的多晶矽半 導體薄膜的測定結果的一例説明圖。圖1 8是以粒徑（根據 揭示於專利文獻1 1的内容之散亂角度分布寬度）與1 -(T + R)的2次元分布所示之多結晶膜的評價結果例。如圖 -32- (29) (29)1364066 1 7所示，針對多結晶膜來設定有關粒徑與表面粗糙的管 理基準，而實施雷射退火過程的管理。亦即，將平均粒徑 的管理基準設定爲0.5 μηι，將平均粗糙的PV値設定爲 7 0 it m以下，無論是哪個管理基準皆必須克服，至符合兩 管理基準爲止重複進行再結晶化。藉此所被形成的多結晶 膜會全部符合兩管理基準。 【實施例6】 實施例5的粗糙評價方法，雖可全部適用於實施例i ’ 2 ’ 3 ’ 4結晶化後的多晶矽半導體薄膜的表面粗糙，但 有關實施例3與實施例4之橫向成長後的結晶方面，由於 突起配列規則’因此說明可評價突起配列間隔與突起高度 雙方的方法。 在此方法中’是利用實施例5所示構成的裝置，以計 測散亂光的角度分布的陣列檢測器作爲2次元檢測器。藉 此，由突起的折射點的角度資訊來評價突起間隔，且根據 點的強度來評價突起的高度。 圖19是用以說明在未使用本發明的實施例3的透過 率分布濾光器下利用3 μ m間距的相位位移條紋圖案來形 成的多晶矽半導體薄膜的光折射圖案的照片。圖l9(a)是 表示在1方向進行退火掃描而形成的多晶矽半導體薄膜的 光折射圖案’圖19(b)是表示在正交的2方向進行退火掃 描而形成的多晶矽半導體薄膜的光折射圖案。 由圖19(a)(b)來觀察各突起的折射點，可知其配列是 -33- (30) (30)1364066 依存於退火掃描方向。折射點的強度是仰賴於突起的高度 與檢査用雷射光徑中所含的突起數量及突起的配列秩序。 由於檢査用的雷射光徑爲一定，因此突起的數量一定，在 使用間距爲一定的相位位移光罩時，由於配列秩序爲一定 ’因此折射點的光強度會形成只仰賴於突起高度的量。 圖24是在不使用本發明之實施例3的透過率分布濾 光器之下，利用2 μ m間距的相位位移條紋圖案來改變照 射能量密度，而以一方向的退火掃描所形成之多晶矽半導 體薄膜的光折射圖案與薄板電阻的關係。橫軸的透過率是 與照射雷射強度成比例。粒徑越大，則薄板電阻越小，大 致呈倒數的關係。如圖1 1所示，結晶粒細長，結晶的長 軸方向的薄板電阻値與短軸方向的薄板電阻値相較之下， 在透過率84%時約爲一半程度。若比較此刻的光折射圖案 (B)之結晶的長軸方向的角度分布與短軸方向的角度分布 ，則可知長軸方向的角度分布的寬度約形成一半。相對的 ’透過率爲72%，雷射強度過弱時，結晶粒的長軸方向與 短軸方向的薄板電阻値的比率會接近1，但對應於此，散 亂光的長軸方向的角度分布的寬度與短軸方向的角度分布 的寬度也會大致形成相等。由以上可知，在結晶粒爲細長 時亦可以散亂光的角度分布寬度來評價粒徑。 圖20是表示形成於本發明的實施例3及實施例4之 多晶矽半導體薄膜的折射圖案上的折射點的位置與突起的 間隔之關係説明圖。圖2 0之λ爲雷射光的波長，d爲形 成於基板上的多晶矽半導體薄膜上所形成的突起（在此爲t -34- (31) (31)1364066 所示）的間隔，L爲試料與折射圖案面的距離，p爲「 p = Lxtan(arcsin(mX)/d)」。如圖20所示，突起t的間隔d 可根據折射面上的折射點的位置p來作評價。亦即，形成 折射點的方向可根據由各突起產生的散亂光的行路差與波 長的整數倍成比例而取得的函數來從折射點的位置評價突 起間隔。此突起的評價方法亦可適用於藉由SLS法所形 成之多晶矽薄膜的突起的評價。 以上，如相位位移條紋法或S L S法那樣，在突起規 則配列的結晶化之製造過程中，採用利用透過率分布濾光 器的突起降低方法’且測定光折射點的強度來對該測定値 設定管理基準。若爲超過管理基準的強度之區域，則會改 變照射該區域的照射能量密度，至符合管理基準爲止重複 進行再結晶化’藉此得以使突起的高度全部形成pv値 7 Ο n m以下。 【實施例7】 其次’說明有關利用上述各方法所作成的多結晶薄膜 來形成的薄膜電晶體及包含該薄膜電晶體的驅動電路及以 畫素電路所構成的顯示裝置的實施例。 圖2 1是用以說明包含利用本發明的製造方法所形成 的多晶矽薄膜的薄膜電晶體之顯示裝置，亦即主動矩陣 型的液晶顯示裝置的要部構成例的剖面圖。此液晶顯示裝 置如以下所述構成。亦即，在具備薄膜電晶體5丨5，彩色 濾光片510及畫素電極511的玻璃基板501與具有對向電 -35- (32) 1364066 極5 1 3的對向玻璃基板5 1 4之對向間隙中使液晶5 ] 而密封。並且，在液晶512與各基板的境界形成有 制膜，但圖示省略。 在玻璃基板501的表面形成內塗層（氧化矽膜 矽膜）502’且於其上形成非晶矽半導體層，如上述 法的實施例所述，藉由本發明的雷射退火來對多晶 的層進行改質。並且，在藉此雷射退火所取得的多 膜的層製作薄膜電晶體5 1 5。亦即，在由多晶矽半 膜所構成的半導體層503的兩側植入雜質，藉此來 晶矽的源極半導體層504a及多晶矽的汲極層504b 其上隔著閘極氧化膜（閘極絕緣層）5 0 5來形成閘: 5 06 〇 源極/汲極電極5 0 8會經由形成於層間絕緣膜 連接孔（接觸孔）來分別連接至源極半導體層504a 半導體層5 04b，且於上面設有保護膜509。又，於 509上形成有彩色濾光片510及畫素電極511。特 本發明的實施例3及實施例4的雷射退火法中， 次掃描的結晶，由於結晶粒的大小會隨著方向而有 ，因此會使薄膜電晶體515的源極/汲極電極508 ή 亦即，通道方向）一致形成多晶矽半導體結晶粒的 大的方向。並且，在掃描方向爲2方向退火後的多 導體結晶中，不必如此一致形成。 此薄膜電晶體係構成液晶顯示裝置的畫素電路 自掃描線驅動電路（未圖示）的選擇信號，及由信號 1 2介在 配向控 及氮化 製造方 矽薄膜 晶砂薄 導體薄 形成多 ，且於 極電極 507的 及汲極 保護膜 別是在 利用1 所不同 5方向（ 大小較 晶矽半 ，以來 線驅動 -36- (33) (33)1364066 電路（未圖示）所供給的畫像信號來驅動畫素電極511°在 所被驅動的畫素電極511與對向玻璃基板514的内面所具 有的對向電極5 1 3之間形成電場。藉此電場來控制液晶 5 1 2的分子配向方向，而進行顯示。 又，構成上述掃描線驅動電路或信號線驅動電路的薄 膜電晶體亦使用與上述畫素電路同樣的多晶矽半導體薄膜 來形成。又，本發明並非限於液晶顯示裝置，亦可適用於 主動矩陣型的其他顯示裝置，例如有機EL顯示裝置或 電漿顯示裝置，及其他各種顯示裝置，或者同樣亦可適用 於構成太陽電池的半導體薄膜的製造。 如以上所述，藉由採用使用本發明的雷射退火法之半 導體製造方法及其評價方法，可量產顯示良好的特性之本 發明的薄膜電晶體，在使用此薄膜電晶體的情況下，可以 非高的良品率來製造高品質之本發明的顯示裝置。 [産業上的利用可能性】 在玻璃等的絕緣基板上形成薄膜電晶體的主動元件， 在形成畫像顯示裝置時’或形成太陽電池時，可作爲降低 該半導體薄膜的表面粗糙之半導體基板利用。 【圖式簡單說明】 圖1是用以說明實現本發明的半導體製造方法之雷射 退火裝置的光學系的一例模式圖。 圖2是用以說明圖1之透過率分布濾光器的表面構成 -37- (34) (34)1364066 例的模式圖。 圖3是表示藉由圖1之透過率分布濾光器的設置所取 得之短軸方向的光強度分布的説明圖。 圖4是表示在未使用透過率分布濾光器下以複數次掃 描來改變雷射光的照射能量密度時之矽半導體結晶的暗視 野光學顯微鏡照片。 圖5是用以說明實現本發明的半導體製造方法之雷射 退火裝置的光學系的其他例的模式圖。 圖6是用以說明圖5之透過率分布濾光器的表面構成 例的模式圖。 圖7是用以說明實現本發明的半導體製造方法之雷射 退火裝置的光學系的另外其他例的模式圖。 圖8是表示利用相位位移條紋光罩來進行矽半導體薄 膜的結晶化之方法的説明圖。 圖9是表示透過率分布濾光器與相位位移條紋光罩的 圖案及基板掃描方向的説明圖。 圖10是表示透過率分布濾光器使用相位位移條紋光 罩時之矽半導體薄膜的結晶化的説明圖。 圖1 1是表示在相位位移條紋光罩法中適用及不適用 透過率分布濾光器時以掃描型電子顯微鏡（SEM)來觀察矽 半導體的結晶的照片。 圖1 2是表示在相位位移條紋光罩法中適用透過率分 布濾光器時之突起的高度與透過率分布濾光器之透過率差 的關係説明圖。 • 38 - (35) (35)1364066 圖13是用以說明在SLS法中適用透過率分布控制濾 光器之雷射退火裝置的光學系模式圖。 圖14是表示適用於SLS法的雷射退火裝置之透過率 分布控制濾光器的一例説明圖。 圖15是在SLS法中使用透過率分布濾光器所取得之 矽半導體薄膜的結晶化的説明圖。 圖1 6是表示在粒徑評價裝置中追加表面粗糙評價機 能之實現本發明的粒徑評價方法的粒徑評價裝置的光學系 模式圖。 圖1 7是表示利用圖I 6的粒徑評價裝置所測定的表面 粗糙量與使用原子間力顯微鏡來評價的表面粗糙之相關的 説明圖。 圖1 8是表示可利用圖1 6的粒徑評價裝置來評價之有 關粒徑的量與有關表面粗糙的量之2次元分布的多晶矽半 導體薄膜的測定結果的一例説明圖。 圖19是表示在未使用本發明的實施例3的透過率分 布濾光器之下利用3μιη間距的相位位移條紋圖案來形成 的多晶矽半導體薄膜的光折射圖案的照片。 圖2 0是表示在本發明的實施例3與實施例4所形成 之多晶矽半導體薄膜的折射圖案上的折射點的位置與突起 的間隔的關係説明圖。 圖21是用以說明包含使用本發明的製造方法所形成 的多晶矽薄膜的薄膜電晶體之顯示裝置，亦即主動矩陣 型的液晶顯示裝置的要部構成例的剖面圖。 -39- (36) (36)1364066 圖22是表示雷射光照射能量密度的時間變化説明圖 〇 圖23是表示將圖22的時間變化實施於複數次掃描時 所引起的副作用説明圖。 圖24是在相位位移條紋光罩法中使準分子雷射光強 度變化而形成之多晶矽膜的光折射圖案與薄板電阻的關係 圖。 圖2 5是表示在相位位移條紋光罩法中所形成之多結 晶膜表面的突起配列的位置變化的週期與退火掃描的間距 的關係圖。 【主要元件符號說明】 1 形成矽半導體薄膜的基板（試料基板） 1A形成於基板上的矽半導體膜 2 結晶化用雷射光源 3 衰減器 4 長軸均化器 5 短軸均化器 5A短軸均化器的前段的柱面透鏡陣列 5 B短軸均化器的後段的柱面透鏡陣列 6 透過率分布濾、光器 7 反射鏡 8 柱面透鏡 9 雷射光 -40- (37) 柱面透鏡 透過率比12的區域還要相對低的區域 透過率比11的區域還要相對高的區域 對應於短軸均化器的柱面透鏡陣列各元件之光透過 區域 透過率比15的區域還要相對低的區域 透過率比14的區域還要相對高的區域 透過率分布濾光器 反射鏡 反射鏡 均化器 光罩 攝像透鏡 反射鏡 透鏡 移動台 透過率分布濾光器 透過率比3 3的區域還要相對高的區域 透過率比3 2的區域還要相對低的區域 相位位移條紋光罩 透過率分布濾光器 檢査用雷射光源 入射光強度監控用光檢測器（1系統） 半反射鏡（6系統） -41 - (38) (38)1364066 63 來自基板的反射光之強度監控用光檢測器（6系統） 64 來自基板的透過光之強度監控用光檢測器（6系統） 6 5 小孔 66 來自基板的散亂光強度之角度分布用陣列檢測器 (6系統） 50 1 玻璃基板 502 內塗層 503 多晶矽膜 504a 多晶矽源極層 504b 多晶砂汲極層 505 閘極氧化膜 507 層間絕緣膜 506 閘極電極 508 源極/汲極電極 509 保護膜 5 10 彩色濾光片 5 11 畫素電極 5 12 液晶 5 13 對向電極 5 14 對向玻璃基板 -42-

Claims (1)

1364066 6 月日修正替換頁I 第093119079專利申請案中文申請專利範圍修正本 民國101年2月16曰修正 拾、申請專利範圍 1. 一種半導體薄膜的改質方法，其係一邊掃描雷射 光，一邊照射至非晶質半導體薄膜，而來形成結晶化，藉 此將該非晶質半導體薄膜改質成多結晶半導體薄膜者，其 特徵爲： 將上述雷射光的上述掃描方向之照射雷射光内的光強 度分布控制成由具有被改質的上述多結晶半導體薄膜在厚 度方向全體會溶融的能量之區域及具有該多結晶半導體薄 膜在厚度方向僅表層會溶融的能量之區域所構成的強度分 布，而來進行結晶化。 2 .如申請專利範圍第1項之半導體薄膜的改質方法 ，其中使上述雷射光透過具有一定的透過率面内分布之透 過率分布濾光器與相位位移光罩，而來控制上述照射雷射 光内的光強度分布。 3 ·如申請專利範圍第2項之半導體薄膜的改質方法 ，其中上述透過率分布灑光器的上述透過率面内分布係由 上述雷射光的透過率在上述線射束的短軸方向相異的區域 所構成。 4 .如申請專利範圍第2項之半導體薄膜的改質方法 ，其中上述透過率分布濾光器的上述透過率面内分布爲上 述雷射光的透過率相異的區域會交替分布於上述線射束的 短軸方向之分布形狀。 1364066 • ♦年·月曰修正替換頁 5. 如申請專利範圍第1項之半導體薄膜的改質方法 ，係一邊掃描雷射光，一邊照射至非晶質半導體薄膜，而 來形成結晶化，藉此將該非晶質半導體薄膜改質成多結晶 半導體薄膜者，其中，使照射雷射射束内的光強度分布透 過具有一定的透過率面内分布的透過率分布濾光器及細縫 光罩，而來控制上述照射雷射光内的光強度分布。 6. 如申請專利範圍第5項之半導體薄膜的改質方法 φ ，其中上述透過率分布濾光器係由上述雷射光的透過率在 上述線射束的短軸方向相異的區域所構成。 7，一種雷射退火裝置，其係一邊掃描雷射光，一邊 照射至非晶質半導體薄膜，而來形成結晶化，藉此將該非 晶質半導體薄膜改質成多結晶半導體薄膜者，其特徵爲： 將上述雷射光的上述掃描方向之照射雷射光内的光強 度分布控制成由具有被改質的上述多結晶半導體薄膜在厚 度方向全體會溶融的能量之區域及具有該多結晶半導體薄 鲁膜在厚度方向僅表層會溶融的能量之區域所構成的強度分 布，而來進行結晶化》 -2-
TW093119079A 2003-10-24 2004-06-29 Method for modifying semiconductor thin film, modified semiconductor thin film, method for evaluating the same, thin film transistor formed of semiconductor thin film, and image display device having circuit constituted by using the thin film transistor TW200515485A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003364539A JP2005129769A (ja) 2003-10-24 2003-10-24 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置

Publications (2)

Publication Number Publication Date
TW200515485A TW200515485A (en) 2005-05-01
TWI364066B true TWI364066B (zh) 2012-05-11

Family

ID=34643489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093119079A TW200515485A (en) 2003-10-24 2004-06-29 Method for modifying semiconductor thin film, modified semiconductor thin film, method for evaluating the same, thin film transistor formed of semiconductor thin film, and image display device having circuit constituted by using the thin film transistor

Country Status (5)

Country Link
US (2) US7151046B2 (zh)
JP (1) JP2005129769A (zh)
KR (1) KR101151312B1 (zh)
CN (1) CN100437906C (zh)
TW (1) TW200515485A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577488B (zh) * 2014-11-17 2017-04-11 財團法人工業技術研究院 表面加工方法
TWI637805B (zh) * 2016-10-25 2018-10-11 財團法人工業技術研究院 金屬表面之雷射加工系統及其方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
JP2006512749A (ja) 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
CN100362420C (zh) * 2005-07-27 2008-01-16 大连理工大学 一种利用激光退火提高掺稀土氧化铝薄膜光学特性的方法
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
KR20070078132A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법
JP2007208174A (ja) * 2006-02-06 2007-08-16 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
CN101680107B (zh) 2007-04-24 2013-04-10 Limo专利管理有限及两合公司 改变半导体层结构的方法
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) * 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US7906392B2 (en) 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
JP5438986B2 (ja) * 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
KR100864062B1 (ko) * 2008-02-22 2008-10-16 한국철강 주식회사 태양전지 모듈 패터닝 장치
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
JP5471046B2 (ja) * 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
JP5444053B2 (ja) * 2010-03-15 2014-03-19 株式会社日立ハイテクノロジーズ 多結晶シリコン薄膜検査方法及びその装置
JP5454911B2 (ja) * 2010-03-25 2014-03-26 株式会社日本製鋼所 アニール処理体の製造方法およびレーザアニール装置
MX2012013996A (es) * 2010-06-03 2013-04-11 Univ Columbia Cristalizacion de escaneo de linea de un solo escaneo con el uso de elementos de escaneo superpuestos.
TWI498207B (zh) * 2010-07-12 2015-09-01 Dexerials Corp Manufacturing method of mother board, manufacturing method of alignment film, manufacturing method of phase difference plate, and manufacturing method of display device
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR20150028339A (ko) 2012-07-04 2015-03-13 쌩-고벵 글래스 프랑스 적어도 2개의 브리지를 사용한 대형 기판의 레이저 처리를 위한 장치 및 방법
US8937770B2 (en) 2012-07-24 2015-01-20 Coherent Gmbh Excimer laser apparatus projecting a beam with a selectively variable short-axis beam profile
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
CN103839790B (zh) * 2012-11-23 2016-09-28 中芯国际集成电路制造(上海)有限公司 激光退火装置及退火方法
CN103995378B (zh) * 2013-12-31 2016-10-05 深圳市华星光电技术有限公司 制造显示装置的方法和修复方法以及液晶显示面板
US9529239B2 (en) 2013-12-31 2016-12-27 Shenzhen China Star Optoelectronics Technologies Co., Ltd. Manufacturing method and repairing method for display device as well as liquid crystal display panel
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation
CN103934577B (zh) * 2014-03-12 2017-02-15 苏州福唐智能科技有限公司 切宽可调的无杂光激光加工系统
WO2015171335A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
KR102531651B1 (ko) * 2016-01-06 2023-05-11 삼성디스플레이 주식회사 레이저 결정화 장치
CN105654499B (zh) * 2016-01-27 2018-02-16 中国科学院力学研究所 一种激光表面改性的图像评价方法
CN105957023B (zh) * 2016-04-19 2018-11-23 南京工程学院 一种基于色度空间变换的激光线条纹图像增强和去噪方法
WO2018101154A1 (ja) * 2016-11-30 2018-06-07 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
JP7265743B2 (ja) * 2018-09-18 2023-04-27 株式会社オプトピア 光源装置及びそれを用いたラインビームホモジェナイザ
JP2020107716A (ja) * 2018-12-27 2020-07-09 株式会社ブイ・テクノロジー レーザアニール方法およびレーザアニール装置
KR20220022016A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 디스플레이 장치의 제조 장치 및 디스플레이 장치의 제조 방법
DE102020126269A1 (de) * 2020-10-07 2022-04-07 Trumpf Laser- Und Systemtechnik Gmbh Vorrichtung und Verfahren zum Erzeugen einer definierten Laserlinie auf einer Arbeitsebene

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476715A (en) 1987-09-17 1989-03-22 Nec Corp Manufacture of polycrystalline semiconductor thin film
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
EP0732221B1 (en) * 1995-03-16 1999-01-27 Minnesota Mining And Manufacturing Company Black metal thermally imageable transparency elements
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP3734228B2 (ja) * 1995-07-14 2006-01-11 パイオニア株式会社 光記録媒体及びその製造方法
JP3844537B2 (ja) 1996-03-08 2006-11-15 シャープ株式会社 多結晶半導体膜の製造方法
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3349355B2 (ja) 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3337059B2 (ja) 1997-05-12 2002-10-21 カシオ計算機株式会社 半導体薄膜の結晶化方法及び薄膜トランジスタの製造方法並びにその方法に用いられるレーザアニール装置
JP4116141B2 (ja) 1998-03-26 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 結晶シリコン膜の製造方法
JP2000011417A (ja) 1998-06-26 2000-01-14 Toshiba Corp 半導体レーザアレイ及びその製造方法、光集積ユニット、光ピックアップ並びに光ディスク駆動装置
JP4439630B2 (ja) * 1998-10-05 2010-03-24 株式会社半導体エネルギー研究所 シリンドリカルレンズアレイおよびビームホモジェナイザー
JP2000353664A (ja) 1999-06-11 2000-12-19 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
KR100672909B1 (ko) 2000-03-21 2007-01-22 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 Ｓｌｓ 방법에 의한 처리중 및 처리후의 실리콘 박막의표면 평탄화
TWI233098B (en) * 2000-08-31 2005-05-21 Matsushita Electric Ind Co Ltd Data recoding medium, the manufacturing method thereof, and the record reproducing method thereof
JP3859978B2 (ja) * 2001-02-28 2006-12-20 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
JP2002299233A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体薄膜の形成方法
JP4135347B2 (ja) 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
JP3671010B2 (ja) 2002-02-18 2005-07-13 三洋電機株式会社 半導体膜のレーザーアニール方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577488B (zh) * 2014-11-17 2017-04-11 財團法人工業技術研究院 表面加工方法
TWI637805B (zh) * 2016-10-25 2018-10-11 財團法人工業技術研究院 金屬表面之雷射加工系統及其方法

Also Published As

Publication number Publication date
US20060254497A1 (en) 2006-11-16
US7151046B2 (en) 2006-12-19
CN1610061A (zh) 2005-04-27
TW200515485A (en) 2005-05-01
JP2005129769A (ja) 2005-05-19
KR20050039521A (ko) 2005-04-29
KR101151312B1 (ko) 2012-06-08
CN100437906C (zh) 2008-11-26
US20050139830A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
TWI364066B (zh)
KR101325520B1 (ko) 레이저 어닐링 방법 및 레이저 어닐링 장치
KR100837128B1 (ko) 다결정 실리콘막을 형성하기 위한 레이저 조사 방법 및장치
US20110309370A1 (en) Systems and methods for the crystallization of thin films
US7470602B2 (en) Crystalline film and its manufacture method using laser
KR20120109496A (ko) 저온 폴리실리콘막의 형성 장치 및 방법
JPH11186189A (ja) レーザー照射装置
US20050127361A1 (en) Thin film semiconductor device, production process and information displays
KR20050002644A (ko) 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치
CN1537323A (zh) 结晶装置和结晶方法以及移相掩模
JP2006300811A (ja) 薄膜の膜厚測定方法、多結晶半導体薄膜の形成方法、半導体デバイスの製造方法、およびその製造装置、並びに画像表示装置の製造方法
US7335910B2 (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
KR100913618B1 (ko) 결정화 장치 및 결정화 방법
JP5385289B2 (ja) 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
KR100674061B1 (ko) 반도체 소자 및 제조 방법
US7499147B2 (en) Generation method of light intensity distribution, generation apparatus of light intensity distribution, and light modulation element assembly
JPH0897141A (ja) 多結晶半導体層の形成方法、多結晶半導体ｔｆｔ、及びビームアニール装置
KR101167662B1 (ko) 순차 측면 고상화용 마스크 및 이의 제조 방법
KR102108028B1 (ko) 레이저 어닐링 방법 및 레이저 어닐링 장치
JP2010153876A (ja) 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
KR102108029B1 (ko) 레이저 처리방법 및 레이저 처리장치
US20110108843A1 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR101411188B1 (ko) 레이저 어닐 방법
JP4223470B2 (ja) ピッチｘの決定方法、半導体装置の作製方法
JP5309059B2 (ja) 微結晶化判定方法及び装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees