TWI359714B - Method for inhibiting the formation of palladium-n - Google Patents
Method for inhibiting the formation of palladium-n Download PDFInfo
- Publication number
- TWI359714B TWI359714B TW097145555A TW97145555A TWI359714B TW I359714 B TWI359714 B TW I359714B TW 097145555 A TW097145555 A TW 097145555A TW 97145555 A TW97145555 A TW 97145555A TW I359714 B TWI359714 B TW I359714B
- Authority
- TW
- Taiwan
- Prior art keywords
- tin
- nickel
- palladium
- solder
- metal
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/268—Pb as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/40—Making wire or rods for soldering or welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Description
1359714 100-9-13 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種可避免銲點的銲接界面脆化的 方法,且特別是有關於一種藉由添加微量的鋼於銲點中, 以抑制鈀_鎳-錫介金屬於銲點中生成的方法。 【先前技術】 • 印刷電路板(PCB)及晶片承載(chip carrier)基板上有許 多銲點(solder joints),且這些銲點與印刷電路板或晶片承 載基板的線路層的接觸面,在銲接前需經表面處理 • finish)。舉例來說,可在線路層的銲墊上形成鎳-把(Ni/pd) 雙金屬層或鎳-鈀-金(Ni/Pd/Au)三金屬層等表面處理方 式,以防止銲墊氧化並增加銲點與銲墊的可靠度。 圖1A繪示習知經銲接後的銲點的剖面圖。圖修示 圖1A中的銲點經熱處理後的剖面圖。請參照圖ia,1面 纽層110酉己置於鲜塾u,而銲點m配置於表面處理 層110上。在麵接之後,表面處理層中的把與鎳會於 銲點120内生成鈀-鎳-錫介金屬(pd_Ni_Sn)122,且表^處 理層110中的鎳會與銲點120中的錫反應而於兩者的界面 上生成錫化鎳介金屬(Ni3Sn4^ 124。 然後,請參照圖1B,鈀-鎳_錫介金屬122在銲點12〇 經固態熱處理後(即仿效電子零件於高溫長時間使用後,鲜 點的狀態)會逐漸遷移㈣_接界面,祕錫化鎳介金屬 層Π4上形成一鈀-鎳-錫介金屬層122&。由於錫化鎳介金 3 1359714 100-9-13 屬層124與鈀·鎳·錫介金屬層122a之界面F容易脆裂,故 界面F的產生將嚴重影響銲點120之強度及可靠度,並造 成電子元件之損壞。 為解決上述把-鎳-錫介金屬122在銲點120内所造成 的問題,可能的解決方法是降低鍍鈀層之厚度(目前鈀厚度 一般在0.05〜〇.2 μηι),以減少在銲料12〇中所生成的鈀_ 鎳-錫,金屬122。如此一來,可減少鈀_鎳_錫介金屬122 回到銲接界面之質量,進而減低界面脆化之可能性。然而, 此種方式將有下列三種缺點(i)若鍍層不勻,則易直接裸露 =塾p或表面處理層11G中的金屬;⑼打線(wire_b〇nd) 品質降低;(iii)無法完全根除鈀_鎳_錫介金屬122的生成, 且存在於銲點120中之鈀-鎳-錫介金屬122則可能對銲料 強度造成不良之影響。 此外,由於現今的電子元件不斷地朝向輕薄短小化的 方向發展。g)此,未來的封裝尺度將隨之大_小。此一 趨勢將使得封裝結射的銲點尺寸隨之縮小。而銲點尺寸 的縮小將降低前述之減少鈀_鎳_錫介金屬的效果。 ,·詳、田而σ,覆晶技術⑺Φ chiP)是目前最重要的封裝技 術之-’其採用的銲點直徑約在励卿左右,此鲜點體 積(與直#三切紅峨是現行球矩料封裝(bga)録 點體積的1/125 (目前常見之遍銲錫球直徑約是· ㈣。覆晶封裝的銲觸含德層體積(與輝點直徑二次方 卩是球轉式封裝的料之崎體積的1/25(假設 層厚度R變下)。由於銲雜積的縮小幅度遠比含叙量 1359714 100-9-13 的縮^幅度*大,因此,小銲點驗濃度將遠大於大詳點 的把濃度。換言之,覆晶封裝之銲點將具有更高比例之干叙· 鎳-錫介金屬,因此,鈀_鎳_錫介金屬對覆晶封裝之銲點的 【發明内容】 本發明提供—種抑制鈀_鎳_錫介金屬於銲點十生 φ 方法,可提升銲點界面的可靠度。 、本發明提出—種抑制鈀-鎳-錫介金屬於銲點中生成的 方法。f先’提供-輝料。接著,將微量的銅添加至輝料 中。然後’將銲料配置於一含鎳_鈀之表面處理層上。之後, 使銲料形成-銲點,並藉由銅的作用反應而生成銅也錄_ 錫介金屬,以抑制鈀-鎳-錫介金屬於銲點中生成。 在本發明之一實施例中,添加的銅的含量佔銲料的重 量百分比為0.05%至5%。 在本發明之一實施例中,銲料的材質包括鉛錫合金、 _ 舰合金、錫銅合金、_合金或前述材料之組合。 在本發明之一實施例中,表面處理層為鈀鎳_金三金 屬層。 綜上所述’本發明是藉由在銲料中添加微量的銅來抑 制鮮點中生成易脆的鈀_鎳_錫介金屬,以提升銲點界面之 可靠度。 為讓本發明之上述特徵和優點能更明顯易懂,下文特 舉貫施例,並配合所附圖式作詳細說明如下。 5 100-9-13 【實施方式】 f 2A繪示本發明-實施例之經銲接後的鲜點 圖。圖叫會示圖2A令的銲點經熱處理後的剖面圖。面 如下施例之抑制鈀-鎳-錫介金屬於銲點中生成的方法 2先,提供-銲料,銲料的材f例如是錯錫合 =合金、錫銅合金、鄕合金讀料料之組合,, ;他適合_合金。接著,將微量的銅與微量的鋅至少^ 旦二ΐΐ至鲜料中。添加的銅的含量例如是佔銲料的重 %至5%,而添加的鋅的含量例如是佔銲 枓的重量百分比為0_05%至1〇%。 疋彳占知 然後,請參照圖2Α,將銲料配置於 220 ·.-孟二金屬層。表面處理層22〇可配置於一川上'、 =作為銲塾230之表面處理層,銲墊2 〇上奶 等導電性質良好的材料。 可貝例如為銅 之後’將銲料銲接至表面處理層22 成一銲點210,並μ*納七拉伽炸」 乂便知料形 作用反應而生成及表面處理層220的 屬…合示、,介金屬212或辞★♦錫介金 的作用日反庳ΓϊΛ、疋藉由銅、辞、輝料及表面處理層220 習知銲點Ϊ的介金屬(未繚示)。此時, 点。屬與錫化錄介金屬將不再生 序,11 α,在銲料中添加銅與鋅至少其中一 效抑秦锡介金屬觸化齡金屬生成鱗點210中。 6 100-9-13 微量“為=並明,在本實施例中是以添加 銅介金屬可強化锡化銅Μ8115)介金屬,錫化 圖。此圖二是 鈀-錄-錫人1屈”表面處理層220之界面僅會產生一鋼- 勺扪^屬層2123、一鋅-鈀-鎳·錫介金屬層(未綠示) 鎳·錫介金屬⑷ ) 金屬與錫化鎳介金屬。 %妫;丨 層或屬層—鋅I鎳-錫介金屬 , 0,; °由此可知’採用含銅與鋅至少其中之-的 二。曰放抑制易脆的鈀'"鎳-錫介金屬與錫化鎳介金屬之 | =杯.种生成’進而可大幅提昇銲點界面之可靠度。 旦上所述,本發明是#由在銲料巾添加微量的銅與微 :屬:L中之一來抑制銲點中生成易脆的鈀I锡介 、、w认ί升干點界面之可靠度。此外,由於本發明的方 /谷Ί知的銲點製程’故本發明的方法實用性高。 雖然本發明已以實施例揭露如上,並相以限定 :明,任何所屬技術領域中具有通常知識者,在不脫離 毛明之精神和範圍内,當可作些許之更動與顯,故本 X明之保護範圍當視後社+料利範圍所界定者為準。 7 1359714 100-9-13 【圖式簡單說明】 圖1A繪示習知經銲接後的銲點的剖面圖。 圖1B繪示圖1A中的銲點經熱處理後的剖面圖。 圖2A繪示本發明一實施例之經銲接後的銲點的剖面 圖。 圖2B繪示圖2A中的銲點經熱處理後的剖面圖。 【主要元件符號說明】 110、220 :表面處理層 120、210 :銲點 122 :鈀-鎳-錫介金屬 122a :鈀-鎳-錫介金屬層 124 :錫化鎳介金屬層 212 :銅-鈀-鎳-錫介金屬 212a :銅-鈀-鎳-錫介金屬層 230、P :銲墊
Claims (1)
1359714 100-9-13 七、申請專利範圍: 1. 一種抑制鈀-鎳-錫介金屬於銲點中生成的方法,包 括: 提供一銲料; 將微量的銅添加至該銲料中;
將該銲料配置於一含鎳-鈀的表面處理層上;以及 使該銲料形成一銲點,並藉由銅的作用反應而生成銅 -鈀-鎳-錫介金屬,以抑制鈀-鎳-錫介金屬於該鋅點中生成。 2. 如申請專利範圍第1項所述之抑制鈀-鎳-錫介金屬 於銲點中生成的方法,其中添加的銅的含量佔該銲料的重 量百分比為0.05%至5%。 3. 如申請專利範圍第1項所述之抑制鈀-鎳-錫介金屬 於銲點中生成的方法,其中該銲料的材質包括鉛錫合金、 錫銀合金、錫銅合金、叙錫合金或前述材料之組合。
4. 如申請專利範圍第1項所述之抑制鈀-鎳-錫介金屬 於銲點中生成的方法,其中該表面處理層為鎳-鈀-金三金 屬層。 9
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097145555A TWI359714B (en) | 2008-11-25 | 2008-11-25 | Method for inhibiting the formation of palladium-n |
US12/352,979 US20100127047A1 (en) | 2008-11-25 | 2009-01-13 | Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097145555A TWI359714B (en) | 2008-11-25 | 2008-11-25 | Method for inhibiting the formation of palladium-n |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201020054A TW201020054A (en) | 2010-06-01 |
TWI359714B true TWI359714B (en) | 2012-03-11 |
Family
ID=42195298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097145555A TWI359714B (en) | 2008-11-25 | 2008-11-25 | Method for inhibiting the formation of palladium-n |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100127047A1 (zh) |
TW (1) | TWI359714B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9079272B2 (en) | 2012-11-02 | 2015-07-14 | Yuan Ze University | Solder joint with a multilayer intermetallic compound structure |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4807465B1 (ja) | 2010-06-28 | 2011-11-02 | 住友金属鉱山株式会社 | Pbフリーはんだ合金 |
TWI466251B (zh) * | 2010-12-28 | 2014-12-21 | Ind Tech Res Inst | 半導體裝置及其組裝方法 |
TWI404588B (zh) * | 2011-07-06 | 2013-08-11 | Univ Yuan Ze | 一種控制銲點結構中錫晶體結構取向的方法 |
TWI464031B (zh) * | 2011-12-14 | 2014-12-11 | Univ Yuan Ze | 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法 |
JP6197619B2 (ja) * | 2013-12-09 | 2017-09-20 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
US9564418B2 (en) | 2014-10-08 | 2017-02-07 | Micron Technology, Inc. | Interconnect structures with intermetallic palladium joints and associated systems and methods |
US20180047689A1 (en) * | 2015-04-03 | 2018-02-15 | Intel Corporation | Zn doped solders on cu surface finish for thin fli application |
CN106356352A (zh) * | 2016-10-27 | 2017-01-25 | 江苏科技大学 | 一种凸点下金属化层构件及制备方法 |
US20230057113A1 (en) * | 2021-08-19 | 2023-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, package structure and method of fabricating the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63312613A (ja) * | 1987-06-15 | 1988-12-21 | Nec Corp | 単板コンデンサ− |
US5470787A (en) * | 1994-05-02 | 1995-11-28 | Motorola, Inc. | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same |
JPH09275182A (ja) * | 1996-04-02 | 1997-10-21 | Seiichi Serizawa | 半導体装置用リ−ドフレ−ム |
JP4438974B2 (ja) * | 2000-10-05 | 2010-03-24 | 千住金属工業株式会社 | ソルダペ−スト |
WO2005117112A1 (ja) * | 2004-05-27 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体装置用リードフレーム |
JP4185892B2 (ja) * | 2004-06-08 | 2008-11-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR100819800B1 (ko) * | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 |
US7691670B2 (en) * | 2008-05-01 | 2010-04-06 | Gem Services, Inc. | Interconnection of lead frame to die utilizing flip chip process |
-
2008
- 2008-11-25 TW TW097145555A patent/TWI359714B/zh not_active IP Right Cessation
-
2009
- 2009-01-13 US US12/352,979 patent/US20100127047A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9079272B2 (en) | 2012-11-02 | 2015-07-14 | Yuan Ze University | Solder joint with a multilayer intermetallic compound structure |
TWI503196B (zh) * | 2012-11-02 | 2015-10-11 | Univ Yuan Ze | 具多層介金屬層的銲點結構 |
Also Published As
Publication number | Publication date |
---|---|
TW201020054A (en) | 2010-06-01 |
US20100127047A1 (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI359714B (en) | Method for inhibiting the formation of palladium-n | |
US8580621B2 (en) | Solder interconnect by addition of copper | |
TWI381901B (zh) | 抑制錫-鎳介金屬於銲點中生成的方法 | |
TWI464031B (zh) | 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法 | |
TWI618798B (zh) | Lead-free solder alloy | |
US7800240B2 (en) | Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure | |
JP6088950B2 (ja) | スタッドバンプ構造およびその製造方法 | |
TW200926373A (en) | Soldering method and related device for improved resistance to brittle fracture | |
TWI505898B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
CN103547408A (zh) | 无铅焊料球 | |
JP2001196409A (ja) | 半導体デバイス | |
TWI604062B (zh) | Lead-free solder alloy | |
JP5614507B2 (ja) | Sn−Cu系鉛フリーはんだ合金 | |
JP5042894B2 (ja) | 電子部品およびその製造方法 | |
TWI490994B (zh) | 半導體封裝件中之連接結構 | |
TW201133662A (en) | Copper-Manganese compound structure for electronic packaging application | |
US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
JP2013012739A (ja) | 電気接続端子構造体及びその製造方法 | |
Zhong et al. | Multiple reflow study of ball grid array (BGA) solder joints on Au/Ni metallization | |
JP2007103462A (ja) | 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法 | |
JP4573167B2 (ja) | ロウ材シート | |
TWI283473B (en) | Stack package structure and electrically-connected board for stack package | |
TWI299533B (en) | Lead-free solder bump | |
TW579589B (en) | Substrate bonding pad structure | |
JP2007110016A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |