TWI356500B - Thin film transistor and organic electroluminescen - Google Patents

Thin film transistor and organic electroluminescen Download PDF

Info

Publication number
TWI356500B
TWI356500B TW097102538A TW97102538A TWI356500B TW I356500 B TWI356500 B TW I356500B TW 097102538 A TW097102538 A TW 097102538A TW 97102538 A TW97102538 A TW 97102538A TW I356500 B TWI356500 B TW I356500B
Authority
TW
Taiwan
Prior art keywords
thin film
intensity
film
equal
orientation
Prior art date
Application number
TW097102538A
Other languages
English (en)
Other versions
TW200849602A (en
Inventor
Masatoshi Wakagi
Junichi Hanna
Original Assignee
Hitachi Ltd
Tokyo Inst Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Tokyo Inst Tech filed Critical Hitachi Ltd
Publication of TW200849602A publication Critical patent/TW200849602A/zh
Application granted granted Critical
Publication of TWI356500B publication Critical patent/TWI356500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

1356500 九、發明說明： 【發明所屬之技術領域】 本發明係關於一含有Si及Ge之薄膜電晶體及一使用其之 有機電激發光顯示器。 【先前技術】 作為可適用於諸如有機電激發光顯示器或液晶顯示器 (LCD)或其類似物的周邊電路之具有高遷移率之薄膜電晶 體（下文稱作"TFT") ’例如有將多晶Si適用於半導體層之多 晶Si TFT。特別是，存在一種將導入Ge之多晶SiGe適用於 該半導體層之方法。在JP_A_2002_231958中已揭示將仏隔 離在晶粒邊界_以增強遷移率特徵之組態。 【發明内容】 然而，在先前技術中難以形成在低溫下展示高遷移率之 多晶SiGe薄膜。因此，在具有低軟化溫度之低價玻璃基板 上形成7G件變得困難。為解決此問題，亦存在一種應用雷 射退火之方法。然而，此情況具有由增加雷射退火步驟所 致之高製造過程成本之缺點。此外，其亦具有雷射維護成 本增加之缺點。 本發明之一目的為藉由不在低溫下使用雷射退火形成高 口〇貝多晶薄膜提供具有優良遷移率特徵之TFT，以及提供 使用此TFT之顯示器以解決此等問題。 在本發明中’取得Ge濃度在絕緣基板側較高之該組態。 了藉由 RBS(盧瑟福背散射（Rutherf〇rd Back Scattering))或 類似技術孑估該Ge濃度分布。藉由在絕緣基板側將Ge濃 128512-I000923.doc 1356500 度設定為高’使成膜初期之結晶核變得可在低溫下形成。 此外’為促進各向同性生長以致於基板侧表面可經結晶核 覆蓋’將結晶面之定向性控制在隨機定向。此外，降低薄 膜表面側之Ge濃度。此外，設定薄膜表面側之晶體平面以 取（111)、（11〇)或（10〇)定向。可藉由X射線繞射評估此等 晶體定向。藉由取此結構，可實現晶粒之精細生長。 為獲得此薄膜結構’藉由使用反應性熱Cvd使用GeF4及
ShH6形成薄膜。特別是，為增加絕緣基板側之&濃度， 增加成膜初期引入之GeI?4氣體之濃度。藉由增加該濃度， 可在諸如450C之低溫下形成具有隨機定向及高Ge濃度之 結晶核。隨後，藉由降低GeF4濃度且優化Μ〗％流量、如
He或類似氣體之運載氣體的流速及氣體壓力及類似因素， 可形成展不優良結晶特性、高定向及低&濃度之半導體薄 膜。 藉由使用此半導體薄膜形成圖！中所示之TF1^此TFT可 在不使用雷射退火步驟之情況下形成高品質晶體薄膜。此 外，藉由將此TFT應用至有機電激發光顯示器之驅動電 路，可能以低成本提供有機電激發光顯示器。此外，藉由 將此TFT應用至液晶顯示器之驅動電路或周邊電路，可能 以低成本提供液晶顯示器。 藉由增加Ge濃度，可降低結晶溫度，且可在低溫下形成 優良品質之結晶核。此外’藉由設定隨機定向，基板側表 面可被結晶核覆蓋’且可擴大其後優先生長面選擇的自由 度（freedom)，並藉由調節薄膜形成條件來控制生長面。 128512-1000923.doc 1356500 在本發明中，將薄膜表面側之晶體平面控制為（11 0)、 (111)或（100)定向。藉由取此結構，可實現晶粒之精細生 長。藉由此效應，可降低閘極絕緣薄膜界面之缺陷標準 (defect level)密度，且因此可提供具有諸如臨限值（vth)小 位移之穩定特徵之TFT。此外’藉由降低Ge濃度可降低 TFT之關閉電流。 此外’可在低溫下形成本發明之TFT，且亦無需退火步 驟。因此可以低成本製造顯示器。 自以下結合隨附圖式對本發明實施例進行之描述，本發 明之其他目標、特徵及優勢將變得顯而易見。 【實施方式】 下文將參考附圖提供對本發明實施例之說明。 [實施例1] 圖1為與本發明相關之頂閘極型TFT之示意性橫截面 圖。在圖1中，藉由PECVE(電漿增強CVD)方法在絕緣基 板1上形成SiN薄膜2及Si〇2薄膜3作為基層。在其上形成多 晶SiGe薄膜作為半導體層4 ^對於此SiGe薄膜應用下列組 態：在基板側之一等於或小於2〇 nm之區域中具有高^濃 度及指定隨機晶體定向，而在一等於或大於4〇 nm之薄膜 厚度的區域中具有低Ge濃度及指定（11〇)定向。 此處’在基板側之等於或小於2〇 nm之區域中的Ge濃度 等於或大於10原子％，較佳等於或大於15原子％。藉由將 此區域中之Ge濃度設定為等於或大於1〇原子％，在45〇„c 下薄膜形成時指向有結晶特性，且藉由將濃度設定為等於 128512-1000923.doc 1356500 或大於15原子％，結晶分異變得等於或大於95%。因此， 藉由將此區域中之Ge濃度設定為等於或大於1〇原子％，可 在該區域中形成形成於其上之具有等於或大於2〇 nm薄膜 厚度之優良结晶薄膜。 此外，發現藉由將Ge濃度設定為等於或大於15原子％， 即使在形錢MTFT時，TFT之遷㈣錢*為等於或 大於5 cm2/Vs。藉由應用具有此遷移率之τρτ，亦可能驅 動有機電激發光元件》 此外，在等於或大於40 nm之薄膜厚度的區域中，^濃 度經設定等於或小於20原子％，且較佳地等於或小於丨今原 子％。藉由將Ge濃度設定為等於或小於2〇原子％，丁打之 關閉電流可降低至等於或小於i 〇-1〇 A，且因此其適用於有 機電激發光顯示'器之驅動電路。此外，藉由將濃度設定為 等於或小於15原子％，關閉電流可降低至等於或小於 A，因此即使當應用至液晶顯示器之像素驅動器時，亦可 能獲得具有低洩漏電流之高圖片品質影像。 此外，藉由將具有等於或小於2〇 nm之薄膜厚度的區域 設定為隨機定向’不僅晶體特性可增強，而且形成於其上 之薄膜的定向亦可藉由薄膜形成條件來控制。在此情況 下，作為X射線繞射之峰值強度，需（22〇)峰值強度等於或 大於（111)峰值強度之〇.5倍，且等於或小於其之〇7倍； (311)峰值強度等於或大於（111)峰值強度之〇2倍，且等於 或小於其之0.4倍；且（400)峰值強度等於或大於（111)峰值 強度之0.05倍，且等於或小於其之〇 〇7倍。 128512-1000923.doc 1356500 此外，在具有等於或大於40 nm之薄膜厚度的區域中之 結晶定向經設定為（11 〇)之情況下，可藉由將X射線繞射之 (220)峰值強度設定為等於或大於（111)峰值強度之〇.8倍來 形成高度精細薄膜。另一方面，在設定（111)定向之情況 下，需（111)峰值強度等於或大於（220)峰值強度之2.2倍。 此外’在設定（100)定向之情況下，需（400)峰值強度等於 或大於（111)峰值強度之0·1倍❶藉由設定該結構，可形成 具有較高精細度（fineness)之半導體。 為形成此SiGe薄膜，使用反應性熱CVD方法。在此方法 中’在等於或大於450 °C之溫度下加熱基板，且引入 GeF4、ShH6及He。藉由將GeF4與Si#6之流動比率設定在 0.005至2:1之範圍内’且將si#6與He之流動比率設定在 1:10至5000之範圍内形成具有優良薄膜品質之SiGe薄膜。 為製備上述薄膜組態，首先，關於GeF4與Si2H6之流動 比率，當將SbH6流量設定為1時，將GeFAfL量設定為等於 或大於0.1且引入，且接著降低此比率以形成薄膜。對於 等於或大於40 nm之薄膜厚度而言，為使Ge比率等於或小 於20原子％，將此比率設定為等於或小於〇丄。此外，改變 壓力或氣體流動速率。藉由應用此兩步薄膜形成法，可形 成具有上述薄膜組態之SiGe薄膜。 在形成頂閘極型TFT之情況下，使用光微影法將作為半 導體層4之SiGe薄膜製成島狀形狀。接著，在其上形成閘 極、.邑緣層5。作為閘極絕緣層5之材料，包括go〗、SiN或 其類似材料。藉由使用PECVD或濺鍍法或類似方法形成此 128512-1000923.doc 10 1356500 等缚膜。此外，可組合使用電漿氧化、光氧化或類似技 術。間極電極配線6係形成於m為間極電極配線6之 材料，包括Si、Ge或其合金、Nb、M0、W Ta Cr Ti、 其類似物或其合金。接著藉由使用光微影法 將其製成閘極電極配線圖案。 此後’藉由離子植入將Ρ哎Β拮 , 忒ΰ植入以形成汲極摻雜區域 4及源極推雜區域4” 。藉由卜狀古土 _fc 稭田上述方法於其上形成Si〇2薄 膜或SiN薄膜作為層間絕緣層7，桩 豕增/且接者糟由使用光微影法 形成接觸孔。接著穿過#笼M雜π & 等接觸孔形成源極電極配線9及 沒極電極配線1 〇。作為舲笙 卞马此#電極配線之材料，包括Nb、
Mo、W、Ta、Cr、Τί、χτ. ^ # 一 e、Νι ' Co或其類似物或其合金。 接者猎由光微影法將盆激成、.眉益喷权& & η /、I成/原極電極配線圖案及汲極電極 配線圖案。 此外，藉由使用光微影法在其上形成作為保護性絕緣薄 膜U之Μ薄膜後，形成接觸孔。接著形成像素電極12之 φ 反射金屬板或透明導電薄膜，且使用光微影法製造。 在形成有機電激發光顯示器之情況下，如圖2所示，藉 由使用氣相沈積法或Μ女# 谓次及頰似方法於其上形成有機電激發光之 電荷㈣層13、發光層14及電荷傳輸層15，且另外，藉由 使用蒸發、減鐘法或類似方法形成透明導電薄膜作為上部 電㈣，。且形成SiN薄膜作為密封層17以製備有機電激發 光顯不器。因此製備之有機電激發光顯示器因抓之優良 穩定性而展^高亮度及長壽命特徵。 此外纟形成液晶顯示器之情況下，如圖3所示，在像 128512-1000923.doc 1356500 素電極12上形成對準膜1 8，經由間隔物19黏結相對之基板 20，封裝液晶21以製備TFT液晶顯示器。因此製造之TFT 液晶顯示器展示高度精細影像。 上文給出頂閘極型TFT之說明，然而如圖4及圖5所示， 底閘型TFT之製造亦係可能的。 [實施例2] 圖2為使用與本發明相關之頂閘極型TFT之有機電激發 光顯示器的示意性橫截面圖。在圖2中，首先如圖1所示藉 由PECVD方法在絕緣基板}上形成SiN薄膜2及si〇2薄膜3作 為基層。藉由使用反應性熱CVD在其上形成多晶SiGe薄膜 作為半導體層4。 在此情況下使用Si#6、GeF4與He之混合氣體。首先引 入3 seem Si2H6、0.5 seem GeF4及 1 slm(=1000 seem) He以 形成結晶核。接著引入3 seem SiaHg、0.03 seem GeF4及1 slm He。氣壓經設定為665 Pa以使SiGe晶體生長。薄膜厚 度為100 nm。RBS組成分布評估顯示，在基板侧在等於或 小於20 nm之區域中，Ge濃度等於或大於18原子％，且在 等於或大於40 nm之薄膜厚度的區域中，其等於或小於13 原子％， 此外，根據藉由X射線繞射之評估，在20 nm之薄膜厚度 的情況下，其指向為隨機定向且具有為（111)峰值強度之 0.60倍的（220)峰值強度及為（111)峰值強度之0.32倍的（3 u) 峰值強度。此外，在100 nm之薄膜厚度的情況下，其指向 為（110)優先定向且具有為（111)峰值強度之0.91倍的（220) 128512-1000923.doc 12 1356500 峰值強度。 猎由使用光微影法使此SiGe薄膜經製造成為島狀形狀。 藉由PECVD使用TE0S在其上形成叫薄膜作為閑極絕緣 層5。薄膜厚度經設定為100 nme接著藉由減鍛法形成训 薄膜，且藉由使用光微影法製成間極電極配線6。藉由 PEC+VD使用TEOS在其上形成Si〇2薄膜作為層間絕緣層7， 且藉由使用光微影法形成接觸孔。接著藉由⑽法形成
CrMo薄膜，且藉自光微料將其製成源極妹配線9及汲 極電極配線10。另外，藉由使用PECVD法在其上形成_ 薄膜作為保護絕緣薄膜n，且藉由使用光微影法形成接觸 孔。接著形成像素電極12之八！薄膜，且其係藉由使用光微 影法製造。 藉由蒸發法或類似方法於其上形成有機電激發光之電荷 傳輸層13、發光層14及電荷傳輸層15，且另外，藉由蒸發 或濺鍍法或類似方法形成透明導電薄膜作為上部電極丨6， 且藉由使用Cat-CVD(催化CVD)法形成SiN薄膜作為密封層 17以製備有機電激發光顯示器。因此製備之有機電激發光 顯示器展示尚圖片品質及長壽命影像。 [貫施例3 ] 圖3為使用與本發明相關之頂閘極型TFT之液晶顯示器 的不意性橫截面圖。在圖3中，藉由與實施例丨類似之方法 在絕緣基板1上形成SiN薄膜2及Si〇2薄膜3作為基層。接著 藉由使用反應性熱CVD形成多晶SiGe薄膜作為半導體層 128512-1000923.doc •13- 1356500 在此情況下使用ShH6、GeF4與He之混合氣體》首先在 氣壓經設定為665 Pa之情況下引入3 sccm Si2H6、〇 3 〇#4及1 slm He以形成結晶核，接著引入3 sccm Si2H6、 0.03 seem GeF4及1 sim Hee氣壓經設定為133〇 以使 SiGe晶體生長。薄膜厚度為1〇〇 nm。RBS組成分布評估顯 示’在基板側在等於或小於20 nm之區域中，Ge濃度等於 或大於15原子％，且在等於或大於4〇 〇111之薄膜厚度的區 域中’其等於或小於13原子％。 此外，根據X射線繞射評估，在2 〇 nm之薄膜厚度的情況 下，其指向為隨機定向且具有為（111)峰值強度之〇58倍的 (220)峰值強度及為（111)峰值強度之〇 31倍的（3ιι)峰值強 度。又，在100 nm之薄膜厚度的情況下，其指向為（111)定 向且具有為（220)峰值強度之2.5倍的（111)峰值強度。 藉由使用光微影法使此SiGe薄膜經製造成為島狀形狀。 藉由與實施例1類似之方法，形成閘極絕緣層5、閘極電極 配線ό、層間絕緣層7、源極電極配線9及汲極電極配線 1〇。此外，藉由與實施例丨類似之方法，形成保護絕緣薄 膜11。接著’形成像素電極12之1丁0薄膜，且其係藉由使 用光微影法製造。 在其上形成對準膜18 ’經由間隔物19黏結具備對準膜 之相對基板2〇，封裝液晶21以製備TFT液晶顯示器。 因此製備之TFT液晶顯示器展示高度精細影像。 [實施例4] 圖4為使用與本發明相關之底閘型tft之有機電激發光 128512-1000923.doc -14 - 1356500 顯示器的示意性橫截面圖。在圖4中，首先藉由濺鍍法在 ”’邑緣基板1上形成閘極電極配線6之Nb薄膜且其係藉由使用 光微影法製造》藉由pecvd使用TE〇s於其上形成Si〇2薄 臈作為閘極絕緣層5 ^藉由使用反應性熱CVD在其上形成 多晶SiGe薄膜。 在此情況下使用ShH6、GeF4與He之混合氣體。首先引 入 3 seem Si2H6、0.3 seem GeF4及 1 slm He以形成結晶核。 接著引入3 sccm Si2H6、〇·〇3 sccm (}#4及2 slm He。氣壓 經設定為665 Pa。薄膜厚度為1〇〇 nm。RBS組成分布評估 員示，在基板側在等於或小於2〇 nm之區域中，&濃度等 於或大於15原子/8，且在等於或大於4〇 nm之薄膜厚度的 區域中’其等於或小於13原子％。此外，根據X射線繞射 坪估，在2〇 nm之薄膜厚度的情況下，其指向為隨機定向 且具有為（111)峰值強度之0 58倍的（220)峰值強度及為 (111)峰值強度之0.6倍的（400)峰值強度。此外，在1〇〇 nm 之薄膜厚度的情況下，其指向為(1〇〇)優先定向且具有為 (111)峰值強度之0.12倍的（4〇〇)峰值強度。接著藉由 PECVD法形成n+Si薄膜作為接觸層22。接著藉由使用光微 影法使此n+Si薄膜/多晶SiGe薄膜經製造成為島狀形狀。 藉由滅鍍法在其上形成仙薄膜，且藉由使用光微影法將 其製成源極電極配線9及汲極電極配線1〇。接著，使蝕刻 接觸層22之n+Si薄膜經蝕刻。另外藉由pECVD法在其上形 成SiN薄膜作為保護絕緣薄膜11，接著形成有機樹脂作為 層間絕緣層7。隨後，藉由使用光微影法在層間絕緣層7及 128512-1000923.doc •15· 1356500 保護絕緣層11處形成接觸孔。接著藉由濺鍍法形成像素電 極12之A1薄膜’且其係藉由使用光微影法製造。 藉由热發法於其上形成有機電激發光之電荷傳輸層13、 發光層14及電荷傳輸層15，且另外，藉由蒸發或濺鍍法形 成透明導电薄膜作為上部電極16，且藉由使用法 形成SiN薄膜作為密封層17以製備有機電激發光顯示器。 因此製備之有機電激發光顯示器因TFT之優良穩定性而展 示高亮度及長壽命特徵。 [實施例5] 圖5為使用與本發明相關之底閘型τρτ之液晶顯示器的 示意性橫截面圖。在圖5中’藉由與實施例旧似之方法形 成閘極電極配線6、閘極絕緣層5、半導體層4、接觸層 22、源極電極配線9及汲極電極配線⑺，且隨後形成保護 絕緣薄㈣及層間絕緣層7。接著藉由使用光微影法在層 間絕緣層7及保護絕緣薄㈣處製造通孔。接著藉由賤錢 法形成像素電極12之加薄膜，且其係藉由使用光微影法 製造。 在其上形成對準膜18，經由間隔物19黏結具備對準膜 18之相對基板2〇，且接著封裝液晶21以製造TFT液晶顯 不益。因此製造之TFT液晶顯示器展示高度精細影像。 如以上所說明，在與本發明相關之多晶薄膜於底閘型 TFT之應用中’使薄膜在閘極絕緣薄膜上生長。藉由控制 薄膜以便隨機定向’可增強TFT通道部分之結晶比率且可 增強遷移率。此外’藉由使薄膜表面側為指向優先定向之 128512-1000923.doc 1356500 結構，可製造精細薄膜，且可降低關閉電流。此外，在反 向通道（back channel)蝕刻結構中，當蝕刻接觸層時，可藉 ' 由將指向優先定向之半導體層應用於薄膜表面側上來降低 - 半導體層之蝕刻速率，以便可使與接觸層之選擇比率得以 增強。因此可降低半導體層之厚度。又，可增加接觸層之 姓刻速率。因此可提咼生產率。此外，由於可降低Τρτ元 件之寄生抗性，因此可增加導通電流，且由於半導體層之 • 體積降低，因此熱激發電荷及關閉電流亦可降低。 在此薄膜於頂閘極型TFT之應用中，由於形成TFT通道 之薄膜表面側可由具有優先定向之精細晶粒製成，因此遷 移率可增加。 為增加遷移率至最大程度，需控制薄膜至（111)定向。表 面電荷密度在（111)平面變得最大且以（110)平面、（1〇〇)平 面之順序變得較小。載流子在與基板平行之方向上移動。 藉由採用垂直於基板之（U1)定向，具有低表面電荷密度之 • (100)平面或（110)平面可在平行方向上與基板表面相對， 此可提供優良載流子遷移率。因此，藉由控制優先定向方 向至（111)定向’可提供具有高遷移率之TFT。 另一方面’關於（1〇〇)平面，如與其他平面相比可形成 優良品質氧化物薄膜，且關於（11 〇)平面，可形成相對優良 品質氧化物薄膜。因此，在晶體生長經控制在（丨〇〇)定向之 It況下，可降低底閘型TF 丁之反向通道部分中之缺陷及頂 閘極型TFT之前通道（front channei)部分中之缺陷。因此可 有效實現關閉電流之降低。 128512-1000923.doc 另外’错由控制（lio)方向上之晶體生長，具有相對優良 特徵，在遷移率與關閉電流之間具有平衡的TFT之製備亦 變得成為可能》 【圖式簡單說明】 圖1為頂閘極型TFT之示意性橫截面圖。 圖2為使用頂閘極型TFT之有機電激發光顯示器之示意 性橫截面圖。 圖3為使用頂閘極型TFT之液晶顯示器之示意性橫截面 圖。 圖4為使用底閘型TFT之有機電激發光顯示器之示意性 橫截面圖》 圖5為使用底閘型tFT之液晶顯示器之示意性橫截面 圖。 【主要元件符號說明】 1 絕緣基板 2 SiN薄膜 3 Si〇2薄膜 4 半導體層 4’ 汲極掺雜區域 4’， 源極摻雜區域 5 閘極絕緣層 6 閘極電極配線 7 層間絕緣層 9 源極電極配線 128512-1000923.doc -18· 1356500 10 汲極電極配線 11 保護性絕緣薄膜 12 像素電極 13 電荷傳輸層 14 發光層_ 15 電荷傳輸層 16 上部電極 17 密封層 18 對準膜 18， 對準膜 19 間隔物 20 相對基板 21 液晶 22 接觸層
128512-1000923.doc -19

Claims (1)

1356500 十、申請專利範圍： 1 * 種薄膜電晶體，其係於一絕緣基板上設有：包含一多 晶薄膜之一半導體層、一源極電極、一汲極電極及一閘 極電極，其中 該薄膜電晶體為底閘型，且 該多晶薄膜含有Si及Ge ’且該多晶薄膜之該絕緣基板側 之Ge濃度，高於該多晶薄膜之與絕緣基板側相反之側之 Ge濃度。 2. 如印求項1之薄膜電晶體，其中該Ge濃度在該絕緣基板 側之一等於或小於2〇 nm之區域中等於或大於1〇原子％。 3. 如請求項1之薄膜電晶體，其中該以濃度在一等於或大 於40 nm之膜厚度之區域中等於或小於2〇原子。/〇。 4. 一種薄膜電晶體’其係於一絕緣基板上設有··包含一多 晶薄膜之一半導體層、一源極電極、一汲極電極及一閘 極電極’其中該多晶薄膜含有8丨及Ge ,且該多晶薄膜之 結晶定向在該絕緣基板侧之一等於或小於2〇 nm之區域 中指向為隨機定向，在該膜表面側指向為（11〇)定向。 5. 如請求項4之薄膜電晶體，其中作為一指示該隨機定向 之X射線繞射強度，一（220)強度等於或大於一（111)強度 之0.5倍且等於或小於該（m)強度之〇7倍；且一（3n)強 度等於或大於該（111)強度之0.2倍，且等於或小於該 (111)強度之0.4倍。 6. 如請求項4之薄膜電晶體，其中該（11〇)定向經設定以致 於在比一 40 nm之膜厚度更前部表面側之該X射線繞射 128512-1000923.doc 1356500 7. 8. 9. 10. 11. 12. 13. (220)強度等於或大於該（m)強度之〇8倍。 如明求項4之薄膜電晶體，其中該Ge濃度在該絕緣基板 側較高。 一種薄膜電晶體，其係於一絕緣基板上設有：包含一多 晶薄膜之一半導體層、一源極電極、一汲極電極及一閘 極電極，其中該多晶薄膜含有Si&Ge，且該多晶薄膜之 結晶定向在該絕緣基板側之一 2〇 nm之區域中指向為隨 機定向，在該膜表面側指向為（U1)定向。 如請求項8之薄膜電晶體，其中作為一指示該隨機定向 之X射線繞射強度，一（220)強度等於或大於一（lu)強度 之0.5倍且等於或小於該（m)強度之〇7倍；且一（3ιι)強 度等於或大於該（111)強度之0.2倍，且等於或小於該 (111)強度之0.4倍。 如請求項8之薄膜電晶體，其中該（111)定向經設定以致 於在比一 40 nm之膜厚度更前部表面側之該又射線繞射 (111)強度等於或大於一（220)強度之2.5倍。 如請求項8之薄膜電晶體，其中該以濃度在該絕緣基板 侧較高。 一種薄膜電晶體’其係於一絕緣基板上設有：包含一多 晶薄膜之一半導體層、一源極電極、一汲極電極及一閘 極電極’其中該多晶薄膜含有Si及Ge，且該多晶薄膜之 結晶定向在該絕緣基板側之一等於或小於2〇 nm之區域 中指向為隨機定向，在該膜表面側指向為（1〇〇)定向。 如清求項12之薄膜電晶體，其中作為一指示該隨機定向 I285l2-1000923.doc 13*56500 之X射線繞射強度，一（220)強度等於或大於一（111)強度 之0.5倍且等於或小於該（111)強度之0.7倍；且一（400)強 度等於或大於該（111)強度之0.05倍，且等於或小於該 (111)強度之0.07倍。 14. 如請求項12之薄膜電晶體，其中該（1〇0)定向經設定以致 於在比一 40 nm之膜厚度更前部表面側之該X射線繞射 (400)強度等於或大於該（m)強度之〇1倍。 15. 如請求項12之薄膜電晶體，其中該Ge濃度在該絕緣基板 側較高。 16· —種有機電激發光顯示器，設有一薄膜電晶體，係於一 絕緣基板上包含一多晶薄膜、一源極電極、一汲極電極 及一閘極電極，其中 該薄膜電晶體為底閘型，且 该多晶薄膜含有Si及Ge，且該多晶薄膜之該絕緣基板側 之Ge濃度，高於該多晶薄膜之與絕緣基板側相反之側之 Ge濃度。 17. —種有機電激發光顯示器，其係於一絕緣基板上設有： 匕3夕B日薄膜之一半導體層、一源極電極、一沒極電 極及一閘極電極，其中該多晶薄膜含有以及Ge，且該多 晶薄膜之結晶定向在該絕緣基板側之一 20 nm之區域中 指向為隨機定向，在該膜表面側指向為⑴〇)定向。 18. 種有機電激發光顯示器，其係於一絕緣基板上設有： 包含一多晶薄膜之一半導體層、一源極電極、一汲極電 極及閘極電極，其中該多晶薄膜含有Si及Ge ’且該多 128512-l000923.doc 1356500 晶薄膜之結晶定向在該絕緣基板側之一 20 nm之區域中 指向為隨機定向，在該膜表面側指向為（lu)定向。 19. 一種有機電激發光顯示器，其係於一絕緣基板上設有： 包含一多晶薄膜之一半導體層、一源極電極、一汲極電 極及一閘極電極，其中該多晶薄膜含有Si及Ge，且該多 SB薄膜之結晶定向在該絕緣基板側之一 2 0 nm之區域中 指向為隨機定向，在該膜表面側指向為（1〇〇)定向。 128512-I000923.doc 4-
TW097102538A 2007-03-22 2008-01-23 Thin film transistor and organic electroluminescen TWI356500B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074574A JP5152827B2 (ja) 2007-03-22 2007-03-22 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
TW200849602A TW200849602A (en) 2008-12-16
TWI356500B true TWI356500B (en) 2012-01-11

Family

ID=39871307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097102538A TWI356500B (en) 2007-03-22 2008-01-23 Thin film transistor and organic electroluminescen

Country Status (5)

Country Link
US (1) US8026535B2 (zh)
JP (1) JP5152827B2 (zh)
KR (1) KR100974385B1 (zh)
CN (1) CN101271924B (zh)
TW (1) TWI356500B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157531A1 (ja) 2008-06-27 2009-12-30 株式会社日立製作所 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
KR102008956B1 (ko) 2012-07-18 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
US5427630A (en) 1994-05-09 1995-06-27 International Business Machines Corporation Mask material for low temperature selective growth of silicon or silicon alloys
KR0133470B1 (ko) * 1994-05-14 1998-04-23 양승택외 1인 고상재료 분자선증착에서의 다결정 박막 저온성장방법
JP3965215B2 (ja) 1995-03-25 2007-08-29 純一 半那 半導体基材の製造方法
US5828084A (en) * 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor
JP2954039B2 (ja) 1996-09-05 1999-09-27 日本電気株式会社 ＳｉＧｅ薄膜の成膜方法
JP3266185B2 (ja) 1998-03-25 2002-03-18 日本電気株式会社 多結晶半導体薄膜の製造方法
JP4321925B2 (ja) 1999-08-24 2009-08-26 純一 半那 半導体基材の製造方法
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
JP4358998B2 (ja) 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
JP3927165B2 (ja) * 2003-07-03 2007-06-06 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20080258148A1 (en) 2008-10-23
CN101271924B (zh) 2012-04-25
KR20080086342A (ko) 2008-09-25
KR100974385B1 (ko) 2010-08-05
JP2008235658A (ja) 2008-10-02
JP5152827B2 (ja) 2013-02-27
CN101271924A (zh) 2008-09-24
US8026535B2 (en) 2011-09-27
TW200849602A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
TWI328288B (en) Field-effect transistor
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
JP4188330B2 (ja) 半導体素子の製造方法
US8405072B2 (en) Organic electro-luminescent display and method of fabricating the same
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
CN104362084B (zh) 低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管
US9275855B2 (en) Semiconductor thin-film forming method, semiconductor device, semiconductor device manufacturing method, substrate, and thin-film substrate
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
TWI356500B (en) Thin film transistor and organic electroluminescen
JP5466933B2 (ja) 薄膜トランジスタおよびその製造方法
JP5439372B2 (ja) 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置
KR101124503B1 (ko) 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판
JP5998397B2 (ja) 薄膜半導体装置及びその製造方法
KR100583512B1 (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로 폴리실리콘 박막을 제조하는 방법
TWI311213B (en) Crystallizing method for forming poly-si films and thin film transistors using same
KR100504488B1 (ko) 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조방법
KR101201316B1 (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
WO2013047694A1 (ja) 微結晶Ｓｉ－ＴＦＴ基板および半導体装置の製造方法
KR20090052229A (ko) 결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법
JP2010267763A (ja) 薄膜半導体デバイス及びその製造方法
JP2002009287A (ja) 半導体装置と半導体装置の製造方法
JPH0443679A (ja) 薄膜トランジスタとその製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees