KR20080086342A - 박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치 - Google Patents

박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치 Download PDF

Info

Publication number
KR20080086342A
KR20080086342A KR1020080007425A KR20080007425A KR20080086342A KR 20080086342 A KR20080086342 A KR 20080086342A KR 1020080007425 A KR1020080007425 A KR 1020080007425A KR 20080007425 A KR20080007425 A KR 20080007425A KR 20080086342 A KR20080086342 A KR 20080086342A
Authority
KR
South Korea
Prior art keywords
thin film
orientation
film
insulating substrate
intensity
Prior art date
Application number
KR1020080007425A
Other languages
English (en)
Other versions
KR100974385B1 (ko
Inventor
마사또시 와까기
준이찌 한나
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080086342A publication Critical patent/KR20080086342A/ko
Application granted granted Critical
Publication of KR100974385B1 publication Critical patent/KR100974385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

박막 트랜지스터에 있어서，Si, Ge를 함유한 반도체층(4)을 적용하고, 이 반도체층(4)의 Ge 농도가, 절연 기판(1)측에서 높고, 반도체층(4)의 결정 배향이 절연 기판(1)측으로부터 20㎚의 영역에서 랜덤 배향, 반도체층(4)의 막 표면측에서 (111), (110) 혹은 (100) 우선 배향성을 나타낸다.
Ge 농도, 랜덤 배향, 반도체층, 배향성, 피크 강도, 절연 기판, X선 회절 강도

Description

박막 트랜지스터 및 그것을 이용한 유기 ＥＬ 표시 장치{THIN FILM TRANSISTOR AND ORGANIC ELECTROLUMINESCENCE DISPLAY USING THE SAME}
본 발명은, Si, Ge를 함유한 박막 트랜지스터 및 그것을 이용한 유기 EL 표시 장치에 관한 것이다.
유기 EL 표시 장치나 액정 표시 장치 등의 주변 회로에 적용 가능한 이동도가 높은 박막 트랜지스터(이하 「TFT」라고 함)로서, 다결정 Si를 반도체층에 적용한 poly-Si TFT가 있다. 특히, TFT를 보다 저온에서 형성하기 위해서, Ge를 도입한 다결정 SiGe를 반도체층에 적용하는 방법이 있다. JP-A-2002-231958에서는, 이동도 특성을 향상시키기 위해서, Ge를 결정립계에 편석하는 구성이 개시되어 있다.
그러나, 배경 기술로는, 높은 이동도를 나타내는 다결정 SiGe막을 저온에서 형성하는 것이 곤란하다. 이 때문에, 연화 온도가 낮은 염가의 글래스 기판 위에 소자를 형성하는 것이 곤란하게 된다. 이 문제를 해결하기 위해서, 레이저 어닐링을 적용하는 방법도 있다. 그러나，이 경우, 레이저 어닐링 공정이 증가하여 프로 세스 코스트가 높아진다고 하는 결점이 있다. 또한, 레이저의 메인터넌스에 코스트가 든다고 하는 결점도 있다.
본 발명은, 이들 과제를 해결하기 위해서, 저온에서 레이저 어닐링을 이용하지 않고, 고품질의 다결정 박막을 형성하여, 이동도 특성이 양호한 TFT를 얻음과 함께, 이 TFT를 이용한 표시 장치를 제공하는 것을 목적으로 한다.
본 발명에서는，Ge의 농도를 절연 기판측에서 높게 하는 구성으로 하였다. 이와 같은 Ge 농도 분포는 RBS(Rutherford Back Scattering) 등으로 평가하는 것이 가능하다. 절연 기판측의 Ge 농도를 높게 함으로써 성막 초기의 결정핵을 저온에서 생성하는 것이 가능하게 된다. 또한, 기판측 표면을 결정핵으로 피복할 수 있도록 등방 성장을 촉진하기 위해서, 결정면의 배향성이 랜덤하게 되도록 제어하였다. 또한, 막 표면측의 Ge 농도를 감소하였다. 또한, 막 표면측에서 결정성이 (110), (111) 혹은 (100) 배향으로 되도록 하였다. 이들 결정 배향성은, X선 회절에 의해 평가할 수 있다. 이와 같은 구조로 함으로써 결정 입자를 치밀하게 성장시킬 수 있다.
이와 같은 막 구조로 하기 위해서, GeF4 및 Si2H6을 이용한 반응 열CVD를 이용하여 성막하였다. 특히, 절연 기판측의 Ge 농도를 증가시키기 위해서, 성막 초기에 도입하는 GeF4 가스의 농도를 증가시켰다. 이 농도를 높게 함으로써 Ge 농도가 높은 랜덤 배향의 결정핵을 450℃로 낮은 온도에서 형성할 수 있었다. 그 후, GeF4 농도를 감소하고, Si2H6 유량, He 등의 캐리어 가스의 유량 및 가스 압력 등을 최적화함으로써, 양호한 결정성을 나타내는 배향성이 높고 Ge 농도가 낮은 반도체막을 형성할 수 있다.
이 반도체막을 이용하여, 도 1에 도시하는 TFT를 형성하였다. 이 TFT는 레이저 어닐링 공정을 이용하지 않고 고품질의 결정막을 형성할 수 있다. 또한，이 TFT를 유기 EL 표시 장치의 구동 회로에 적용함으로써, 유기 EL 표시 장치를 저코스트로 제공하는 것이 가능하게 된다. 또한, 액정 표시 장치의 구동 회로나 주변회로에 적용함으로써, 액정 표시 장치를 저코스트로 제공하는 것이 가능하게 된다.
Ge 농도를 높게 함으로써, 결정화 농도를 저하시키는 것이 가능하게 되어, 저온에서 양호한 결정핵을 형성할 수 있다. 또한, 랜덤 배향으로 함으로써, 기판측 표면을 결정핵으로 피복할 수 있다. 또한 그 후의, 우선 성장면의 선택의 자유도가 확대되고, 성막 조건을 조정함으로써 성장면을 제어할 수 있다.
본 발명에서는, 막 표면측에서 (110), (111) 및 (100) 배향으로 제어하였다. 이와 같은 구조로 함으로써, 결정립을 치밀하게 성장시킬 수 있다. 이에 의해, 게이트 절연막 계면의 결함 기준 밀도를 저감하는 것이 가능하게 되어, 임계값(Vth) 시프트가 적은 안정된 특성의 TFT를 제공할 수 있다. 또한, Ge 농도를 저감함으로써 TFT의 오프 전류를 저감할 수 있다.
또한, 본 발명의 TFT는, 저온에서 형성할 수 있어 레이저 어닐링도 불필요하다. 이 때문에, 표시 장치를 저코스트로 제조할 수 있다.
이하, 도면을 이용하여, 본 발명의 실시예를 설명한다.
<실시예 1>
도 1은, 본 발명에 따른 톱 게이트형 TFT의 단면 모식도이다. 도 1에서, 절연 기판(1) 상에 기초층으로서 SiN(2)과 SiO2막(3)을 PECVD(Plasma Enhanced CVD)법으로 성막하였다. 그 위에, 반도체층(4)으로서 다결정 SiGe막을 형성하였다. 이 SiGe막은, 기판측 20㎚ 이하의 영역에서 Ge 농도가 높고 결정 배향성은 랜덤이며, 막 두께 40㎚ 이상의 영역에서 Ge 농도가 낮고 (110) 배향성을 나타내는 구성을 적용하였다.
여기서, 기판측 20㎚ 이하의 영역의 Ge 농도는 10at% 이상, 바람직하게는 15at% 이상이다. 이 영역의 Ge 농도 10at% 이상으로 함으로써 450℃의 성막에서 결정성을 나타내고, 15at% 이상에서는 95% 이상의 결정 분율로 되었다. 이 때문에, 이 영역의 Ge 농도를 10at% 이상으로 함으로써, 이 위에 성장하는 막 두께 20㎚ 이상의 영역에서 양호한 결정막을 형성할 수 있다.
또한, Ge 농도를 15at% 이상으로 함으로써, 보텀 게이트형 TFT를 형성하였을 때라도, TFT의 이동도 5㎠/Vs 이상을 나타내는 것을 알 수 있었다. 이 이동도의 TFT를 적용함으로써, 유기 EL 소자를 구동하는 것도 가능하게 된다.
또한, 막 두께 40㎚ 이상의 영역에서는，Ge 농도는 20at% 이하, 바람직하게는 15at% 이하로 하였다. Ge 농도를 20at% 이하로 함으로써, TFT의 오프 전류를 10-10A 이하로 할 수 있어, 유기 EL 표시 장치의 구동 회로에 적용할 수 있다. 또한，15at% 이하로 함으로써 오프 전류를 10-12A 이하로 할 수 있어, 액정 표시 장치의 화소 구동에 적용해도 리크 전류가 작아 고화질의 영상을 얻을 수 있다.
또한, 막 두께 20㎚ 이하의 영역을 랜덤 배향으로 함으로써, 결정성을 양호하게 함과 함께, 이 위에 성장하는 막의 배향성을 성막 조건에 의해 제어하는 것이 가능하게 된다. 이 경우, X선 회절 피크 강도로서 (220) 피크 강도가 (111) 피크 강도의 0.5배 이상 0.7배 이하, (311) 피크 강도가 (111) 강도의 0.2배 이상 0.4배 이하가 바람직하다. 또한，(400) 피크 강도의 경우, (111)의 0.05배 이상, 0.07배 이하가 바람직하다.
또한, 막 두께 40㎚ 이상의 영역의 결정 배향성을 (110)으로 하는 경우, X선 회절의 (220) 피크 강도가 (111) 강도의 0.8배 이상으로 함으로써 치밀성이 높은 막을 형성할 수 있다. 한편，(111) 배향으로 하는 경우에는, (111) 피크 강도를 (220) 강도의 2.2배 이상으로 하는 것이 바람직하다. 또한，(100) 배향으로 하는 경우에는, (400) 피크 강도를 (111) 강도의 0.1배 이상으로 하는 것이 바람직하다. 이와 같은 구조에 의해 치밀성이 높은 반도체를 형성할 수 있다.
이 SiGe막을 형성하기 위해서, 반응 열CVD법을 이용하였다. 이 방법에서는, 기판 온도를 450℃ 이상으로 가열하고, GeF4, Si2H6, He를 도입한다. GeF4 : Si2H6의 유량비는 0.005∼2 : 1, Si2H6 : He의 유량비는 1 : 10∼5000의 범위에서 양호한 막 질의 SiGe막을 형성하는 것이 가능하다.
전술한 막 구성을 제작하기 위해서, 우선，GeF4와 Si2H6의 비율을, Si2H6을 1로 하고 GeF4를 0.1 이상으로 설정하여 도입한 후, 이 비율을 저하하여 성막한다. 막 두께 40㎚ 이상에서 Ge 비율 20at% 이하로 하기 위해서는, 이 비율을 0.1 이하로 한다. 또한 가스 압력 혹은 유량을 변경한다. 이와 같은 2단 성막을 적용함으로써, 전술한 막 구성의 SiGe막을 형성하는 것이 가능하게 된다.
톱 게이트형 TFT를 형성하는 경우, 반도체층(4)으로서의 SiGe막을, 포토리소그래피를 이용하여 섬 형상으로 가공한다. 다음으로, 이 위에 게이트 절연층(5)을 형성한다. 게이트 절연층(5)의 재료로서는, SiO2나 SiN 등을 들 수 있다. 이들 막을 PECVD, 스퍼터링법 등으로 성막한다. 또한, 플라즈마 산화, 광 산화 등을 겸용해도 된다. 이 위에, 게이트 전극 배선(6)을 형성한다. 게이트 전극 배선(6)의 재료로서는, Si, Ge나 그 합금, Nb, Mo, W, Ta, Cr, Ti, Fe, Ni, Co 등이나 그들의 합금을 들 수 있다. 다음으로, 포토리소그래피를 이용하여 게이트 전극 배선 패턴으로 가공하였다.
이 후, 이온 주입에 의해, P 또는 B를 주입하여, 드레인 도프 영역(4')과 소스 도프 영역(4")을 형성하였다. 이 위에, 층간 절연막(7)으로서 SiO2막 또는 SiN막을 전술한 방법으로 형성한 후에, 포토리소그래피를 이용하여 컨택트홀을 형성하였다. 다음으로, 이 컨택트홀을 통하여 소스 전극 배선(9)과 드레인 전극 배선(10)을 형성하였다. 이들 전극 배선의 재료로서는, Nb, Mo, W, Ta, Cr, Ti, Fe, Ni, Co 등이나 그들의 합금을 들 수 있다. 다음으로, 포토리소그래피법에 의해 소스 전극 배선 패턴과 드레인 전극 배선 패턴으로 가공하였다.
또한, 이 위에, 보호성 절연막(11)으로서 SiN막을, 포토리소그래피를 이용하여 형성한 후에, 컨택트홀을 형성하였다. 다음으로, 화소 전극(12)으로서 반사 금속판이나 투명 도전막을 형성하고, 포토리소그래피를 이용하여 가공하였다.
유기 EL 표시 장치를 형성하는 경우, 도 2에 도시한 바와 같이, 이 위에, 유기 EL의 전하 수송층(13), 발광층(14), 전하 수송층(15)을 증착법 등에 의해 형성하고, 또한, 상부 전극(16)으로서 투명 도전막을 증착이나 스퍼터링법 등으로 형성하고, 밀봉층(17)으로서 SiN막을 형성하여, 유기 EL 표시 장치를 제작하였다. 제작한 유기 EL 표시 장치는 TFT의 안정성이 양호하기 때문에 고휘도이며 긴 수명의 특성을 나타냈다.
또한, 액정 표시 장치를 형성하는 경우에는, 도 3에 도시한 바와 같이, 화소 전극(12) 위에 배향막(18)을 형성하고，스페이서(19)를 개재하여 대향 기판(20)을 접합하고, 액정(21)을 봉입하여, TFT 액정 표시 장치를 제작하였다. 제작한 TFT 액정 표시 장치는 고정밀한 화상을 나타냈다.
이상은, 톱 게이트형 TFT에 대해서 설명하였지만, 도 4, 도 5에 도시한 바와 같이, 보텀 게이트형 TFT를 형성하는 것도 가능하다.
<실시예 2>
도 2는, 본 발명에 따른 톱 게이트형 TFT를 이용한 유기 EL 표시 장치의 단면 모식도이다. 도 2에서, 우선, 도 1에 도시한 바와 같이, 절연 기판(1) 상에 기 초층으로서 SiN막(2)과 SiO2막(3)을 PECVD법으로 성막하였다. 그 위에, 반도체층(4)으로서 다결정 SiGe막을, 반응 열CVD를 이용하여 형성하였다.
이 때, Si2H6과 GeF4와 He의 혼합 가스를 이용하였다. 우선，Si2H6 : 3sccm, GeF4 : 0.5sccm, He : 1slm(=1000sccm)을 도입하여 결정핵을 형성하였다. 다음으로, Si2H6 : 3sccm, GeF4 : 0.03sccm, He : 1slm 도입하였다. 가스 압력은 665Pa로 하고 SiGe 결정을 성장하였다. 막 두께는 100㎚이다. RBS에 의한 조성 분포 평가에서는, 기판측 20㎚ 이하의 영역에서 18at% 이상이며, 막 두께 40㎚ 이상의 영역에서 13at% 이하이었다.
또한，X선 회절에 의한 평가에서는, 막 두께 20㎚에서는，(220) 피크 강도가 (111) 피크 강도의 0.60배, (311) 피크 강도가 (111) 피크 강도의 0.32배로 랜덤 배향이었다. 또한, 막 두께 100㎚에서는，(220) 피크 강도가 (111) 피크 강도의 0.91배이며 (110) 배향성을 나타냈다.
이 SiGe막을, 포토리소그래피를 이용하여 섬 형상으로 가공하였다. 이 위에, 게이트 절연층(5)으로서 SiO2막을, TEOS를 이용한 PECVD에 의해 형성하였다. 막 두께는 100㎚로 하였다. 다음으로, 스퍼터링법에 의해 Nb막을 형성하고, 포토리소그래피를 이용하여 게이트 전극 배선(6)으로 가공하였다. 이 위에, 층간 절연층(7)으로서 SiO2막을, TEOS를 이용한 PECVD에 의해 형성하고, 포토리소그래피를 이용하여 컨택트홀을 형성하였다. 다음으로, CrMo막을 스퍼터링법에 의해 형성하고, 포토리소그래피법에 의해 소스 전극 배선(9)과 드레인 전극 배선(10)으로 가공하였다. 또한, 이 위에, 보호성 절연층(11)으로서 SiN막을 PECVD법으로 형성하고, 포토리소그래피를 이용하여 컨택트홀을 형성하였다. 다음으로, 화소 전극(12)으로서 Al막을 스퍼터링법으로 성막하고, 포토리소그래피를 이용하여 가공하였다.
이 위에, 유기 EL의 전하 수송층(13), 발광층(14), 전하 수송층(15)을 증착법 등에 의해 형성하고, 또한 상부 전극(16)으로서 투명 도전막을 증착이나 스퍼터링법 등으로 형성하고, 밀봉층(17)으로서 SiN막을 Cat-CVD(Catalytic CVD: 촉매 CVD)법을 이용하여 형성하여, 유기 EL 표시 장치를 제작하였다. 제작한 유기 EL 표시 장치는 고화질이며 긴 수명의 화상을 나타냈다.
<실시예 3>
도 3은, 본 발명에 따른 톱 게이트형 TFT를 이용한 액정 표시 장치의 단면 모식도이다. 도 3에서, 실시예 1과 마찬가지의 방법으로, 절연 기판(1) 위에 기초층으로서 SiN막(2)과 SiO2막(3)을 형성하였다. 다음으로, 반도체층(4)으로서 다결정 SiGe막을, 반응 열CVD를 이용하여 형성하였다.
이 때, Si2H6과 GeF4와 He의 혼합 가스를 이용하였다. 우선，Si2H6 : 3sccm, GeF4 : 0.3sccm, He : 1slm을 도입하여 가스 압력 665Pa로서 결정핵을 형성하고, 다음으로, Si2H6 : 3sccm, GeF4 : 0.03sccm, He : 1slm 도입하였다. 가스 압력은 1330Pa로 하였다. 막 두께는 100㎚이다. RBS에 의한 조성 분포 평가에서는, 기판측 20㎚ 이하의 영역에서 15at% 이상이며, 막 두께 40㎚ 이상의 영역에서 13at% 이 하이었다.
또한，X선 회절에 의한 평가에서는, 막 두께 20㎚에서는，(220) 피크 강도가 (111) 피크 강도의 0.58배, (311) 피크 강도가 (111) 피크 강도의 0.31배로 랜덤 배향이었다. 또한, 막 두께 100㎚에서는，(111) 피크 강도가 (220) 피크 강도의 2.5배이고 (111) 배향성을 나타냈다.
이 SiGe막을, 포토리소그래피를 이용하여 섬 형상으로 가공하였다. 실시예 1과 마찬가지의 방법으로, 게이트 절연층(5), 게이트 전극 배선(6), 층간 절연층(7), 소스 전극 배선(9), 드레인 전극 배선(10)을 형성하였다. 또한, 실시예 1과 동일한 방법으로, 보호성 절연층(11)을 형성하였다. 다음으로, 화소 전극(12)으로서 ITO막을 스퍼터링법으로 성막하고, 포토리소그래피를 이용하여 가공하였다.
이 위에, 배향막(18)을 형성하고，스페이서(19)를 개재하여 배향막(18')을 형성한 대향 기판(20)을 접합하고, 액정(2l)을 봉입하여, TFT 액정 표시 장치를 제작하였다. 제작한 TFT 액정 표시 장치는 고정밀한 화상을 나타냈다.
<실시예 4>
도 4는, 본 발명에 따른 보텀 게이트형 TFT를 이용한 유기 EL 표시 장치의 단면 모식도이다. 도 4에서, 우선, 절연 기판(1) 위에 게이트 전극 배선(6)으로서 Nb막을 스퍼터링에 의해 성막하고 포토리소그래피를 이용하여 가공하였다. 이 위에, 게이트 절연층(5)으로서 SiO2막을, TEOS를 이용한 PECVD에 의해 성막하였다. 그 위에, 반응 열CVD를 이용하여 다결정 SiGe막을 형성하였다.
이 때, Si2H6과 GeF4와 He의 혼합 가스를 이용하였다. 우선 Si2H6 : 3sccm, GeF4 : 0.3sccm, He : 1slm을 도입하여 결정핵을 형성하고, 다음으로, Si2H6 : 3sccm, GeF4 : 0.03sccm, He : 2slm 도입하였다. 가스 압력은 665Pa로 하였다. 막 두께는 100㎚이다. RBS에 의한 조성 분포 평가에서는, 기판측 20㎚ 이하의 영역에서 15at% 이상이며, 막 두께 40㎚ 이상의 영역에서, 13at% 이하이었다. 또한，X선 회절에 의한 평가에서는, 막 두께 20㎚에서는，(220) 피크 강도가 (111) 피크 강도의 0.58배, (400) 피크 강도가 (111) 피크 강도의 0.6배로 랜덤 배향이었다. 또한, 막 두께 100㎚에서는，(400) 피크 강도가 (111) 피크 강도의 0.12배이고 (100) 배향을 나타냈다. 다음으로, 컨택트층(22)으로서 n+Si막을 PECVD법으로 성막하였다. 이 후, 포토리소그래피를 이용하여 n+Si막/다결정 SiGe막을 섬 형상으로 가공하였다.
이 위에, Nb막을 스퍼터링법으로 성막하고 포토리소그래피를 이용하여 소스 전극 배선(9)과 드레인 전극 배선(10)으로 가공하였다. 다음으로, 컨택트층(22)의 n+Si막을 에칭하였다. 또한, 이 위에 보호성 절연막(11)으로서 SiN막을 PECVD법으로 형성한 후에, 층간 절연층(7)으로서 유기 수지를 형성하였다. 이 후, 포토리소그래피를 이용하여, 층간 절연층(7)과 보호성 절연막(11)에 컨택트홀을 형성하였다. 다음으로, 화소 전극(12)으로서 Al막을 스퍼터링법으로 성막하고, 포토리소그래피를 이용하여 가공하였다.
이 위에, 유기 EL 소자의 전하 수송층(13), 발광층(14), 전하 수송층(15)을 증착법에 의해 형성하고, 또한, 상부 전극(16)으로서 투명 도전막을 증착 및 스퍼터링으로 형성하고, 밀봉층(17)으로서 SiN막을 Cat-CVD를 이용하여 형성하여, 유기 EL 표시 장치를 제작하였다. 제작한 유기 EL 표시 장치는 TFT의 안정성이 양호하기 때문에 고휘도이며 긴 수명의 특성을 나타냈다.
<실시예 5>
도 5는, 본 발명에 따른 보텀 게이트형 TFT를 이용한 액정 표시 장치의 단면 모식도이다. 도 5에서, 실시예 1과 마찬가지의 방법으로, 절연 기판(1) 위에 게이트 전극 배선(6), 게이트 절연층(5), 반도체층(4), 컨택트층(22), 소스 전극 배선(9), 드레인 전극 배선(10)을 형성하고, 보호성 절연막(11)과 층간 절연층(7)을 형성하였다. 그 후, 포토리소그래피를 이용하여, 층간 절연막(7)과 보호성 절연막(11)에 스루홀을 가공하였다. 다음으로, 화소 전극(12)으로서 ITO막을 스퍼터법으로 성막하고, 포토리소그래피를 이용하여 가공하였다.
이 위에, 배향막(18)을 형성하고，스페이서(19)를 개재하여 배향막(18')을 형성한 대향 기판(20)을 접합하고, 액정(21)을 봉입하여, TFT 액정 표시 장치를 제작하였다. 제작한 TFT 액정 표시 장치는 고정밀도의 화상을 나타냈다.
이상, 설명한 바와 같이, 본 발명에 따른 다결정 박막을 보텀 게이트 TFT에 적용할 때에는, 게이트 절연막 위에 성장시키지만, 이 부분을 랜덤 배향으로 되도록 제어함으로써 TFT 채널부의 결정화율을 향상시키는 것이 가능하게 되어, 이동도를 향상시키는 것이 가능하게 된다. 또한, 막 표면측을, 우선 배향을 나타내는 구조로 함으로써, 막을 치밀화할 수 있어 오프 전류의 저감이 가능하게 된다. 또한, 백 채널 에치 구조에서, 컨택트층을 에칭할 때, 막 표면측을, 우선 배향을 나타내는 반도체층을 적용함으로써, 이 층의 에칭 레이트를 내릴 수 있어, 컨택트층과의 선택비를 향상시킬 수 있다. 이 때문에, 반도체층의 두께를 얇게 하는 것이 가능하게 된다. 또한, 컨택트층의 에칭 레이트를 올릴 수도 있다. 이에 의해, 생산성을 향상시킬 수 있다. 또한，TFT 소자의 기생 저항을 내릴 수 있기 때문에, 온 전류를 증대시킬 수 있다. 또한, 반도체층의 체적이 감소하기 때문에 열 여기되는 전하를 감소시킬 수 있어, 오프 전류도 내릴 수 있다.
또한，이 막을 톱 게이트 TFT에 적용할 때에는, TFT 채널로 되는 막 표면측을 치밀한 우선 배향 결정립으로 할 수 있기 때문에, 이동도를 향상시킬 수 있다.
이동도를 가장 향상시키기 위해서는, (111) 배향으로 제어하는 것이 바람직하다. 표면 전하 밀도는, [111]면이 가장 크고, [110]면, [100]면의 순으로 작아진다. 캐리어는 기판과 평행 방향으로 주행한다. 기판에 수직으로 (111) 배향시키면, 기판면과 평행 방향으로 표면 전하 밀도가 작은 [100]면 혹은 [110]면을 향하게 할 수 있어, 캐리어의 주행성이 양호해진다. 따라서, 우선 배향 방향을 (111) 배향으로 제어함으로써 이동도가 높은 TFT를 제작하는 것이 가능하게 된다.
한편，[100]면이 다른 면과 비교하여 양질의 산화막을 형성할 수 있고, 다음으로 [110]면이 비교적 양질의 산화막의 형성이 가능하게 된다. 이 때문에, 결정 성장을 (100) 배향으로 제어한 경우에는, 보텀 게이트 TFT에서는 백 채널부, 톱 게이트 TFT에서는 프론트 채널부의 결함을 저감할 수 있어, 오프 전류의 저감을 효과적으로 실시하는 것이 가능하게 된다.
또한, 결정 성장을 (110) 방향으로 제어함으로써, 이동도와 오프 전류가 밸런스를 취하면서 비교적 양호한 특성의 TFT를 제작하는 것도 가능하게 된다.
도 1은 톱 게이트형 TFT의 단면 모식도.
도 2는 톱 게이트형 TFT를 이용한 유기 EL 표시 장치의 단면 모식도.
도 3은 톱 게이트형 TFT를 이용한 액정 표시 장치의 단면 모식도.
도 4는 보텀 게이트형 TFT를 이용한 유기 EL 표시 장치의 단면 모식도.
도 5는 보텀 게이트형 TFT를 이용한 액정 표시 장치의 단면 모식도.
<도면의 주요 부분에 대한 부호의 설명>
1: 절연 기판
2: SiN막
3: SiO2막
4: 반도체층
4': 드레인 도프 영역
4": 소스 도프 영역
5: 게이트 절연막
6: 게이트 전극 배선
7: 층간 절연층
9: 소스 전극 배선
10: 드레인 전극 배선

Claims (19)

  1. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터로서,
    상기 다결정 박막이, Si, Ge를 함유하고, Ge의 농도가 절연 기판측에서 높은 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 Ge 농도가, 절연 기판측 20㎚ 이하의 영역에서 10at% 이상인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 Ge 농도가, 막 두께 40㎚ 이상의 영역에서 20at% 이하인 것을 특징으로 하는 박막 트랜지스터.
  4. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터로서,
    상기 다결정 박막이 Si, Ge를 함유하고, 상기 다결정 박막의 결정 배향이 절연 기판측 20㎚의 영역에서 랜덤 배향성을 나타내고, 막 표면측에서 (110) 배향성을 나타내는 것을 특징으로 하는 박막 트랜지스터.
  5. 제4항에 있어서,
    상기 랜덤 배향성을 나타내는 X선 회절 강도로서, (220) 강도가 (111) 강도의 0.5배 이상 0.7배 이하, (311) 강도가 (111) 강도의 0.2배 이상 0.4배 이하인 것을 특징으로 하는 박막 트랜지스터.
  6. 제4항에 있어서,
    상기 (110) 배향성이, 막 두께 40㎚보다 표면측에서 X선 회절 (220) 강도가 (111) 강도의 0.8배 이상인 것을 특징으로 하는 박막 트랜지스터.
  7. 제4항에 있어서,
    상기 Ge의 농도가, 절연 기판측에서 높은 것을 특징으로 하는 박막 트랜지스터.
  8. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터로서,
    상기 다결정 박막이 Si, Ge를 함유하고, 상기 다결정 박막의 결정 배향이 절연 기판측 20㎚의 영역에서 랜덤 배향성을 나타내고, 막 표면측에서 (111) 배향성을 나타내는 것을 특징으로 하는 박막 트랜지스터.
  9. 제8항에 있어서,
    상기 랜덤 배향성을 나타내는 X선 회절 강도로서, (220) 강도가 (111) 강도의 0.5배 이상 0.7배 이하, (311) 강도가 (111) 강도의 0.2배 이상 0.4배 이하인 것을 특징으로 하는 박막 트랜지스터.
  10. 제8항에 있어서,
    상기 (111) 배향성이, 막 두께 40㎚보다 표면측에서 X선 회절 (111) 강도가 (220) 강도의 2.5배 이상인 것을 특징으로 하는 박막 트랜지스터.
  11. 제8항에 있어서,
    상기 Ge 농도가, 절연 기판측에서 높은 것을 특징으로 하는 박막 트랜지스터.
  12. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터로서,
    상기 다결정 박막이 Si, Ge를 함유하고, 상기 다결정 박막의 결정 배향이 절연 기판측 20㎚의 영역에서 랜덤 배향성을 나타내고, 막 표면측에서 (100) 배향성을 나타내는 것을 특징으로 하는 박막 트랜지스터.
  13. 제12항에 있어서,
    상기 랜덤 배향성을 나타내는 X선 회절 강도로서, (220) 강도가 (111) 강도의 0.5배 이상 0.7배 이하, (400) 강도가 (111) 강도의 0.05배 이상 0.07배 이하인 것을 특징으로 박막 트랜지스터.
  14. 제12항에 있어서,
    상기 (100) 배향성이, 막 두께 40㎚보다 표면측에서 X선 회절 (400) 강도가 (111) 강도의 0.1배 이상인 것을 특징으로 하는 박막 트랜지스터.
  15. 제12항에 있어서,
    상기 Ge 농도가, 절연 기판측에서 높은 것을 특징으로 하는 박막 트랜지스터.
  16. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터를 포함한 유기 EL 표시 장치로서,
    상기 다결정 박막이, Si, Ge를 함유하고, Ge의 농도가 절연 기판측에서 높은 것을 특징으로 하는 유기 EL 표시 장치.
  17. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터를 포함한 유기 EL 표시 장치로 서,
    상기 다결정 박막이 Si, Ge를 함유하고, 상기 다결정 박막의 결정 배향이 절연 기판측 20㎚의 영역에서 랜덤 배향성을 나타내고, 막 표면측에서 (110) 배향성을 나타내는 것을 특징으로 하는 유기 EL 표시 장치.
  18. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터를 포함한 유기 EL 표시 장치로서,
    상기 다결정 박막이 Si, Ge를 함유하고, 상기 다결정 박막의 결정 배향이 절연 기판측 2O㎚의 영역에서 랜덤 배향성을 나타내고, 막 표면측에서 (111) 배향성을 나타내는 것을 특징으로 하는 유기 EL 표시 장치.
  19. 절연 기판 위에, 다결정 박막으로 이루어지는 반도체층, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막 트랜지스터를 포함한 유기 EL 표시 장치로서,
    상기 다결정 박막이 Si, Ge를 함유하고, 상기 다결정 박막의 결정 배향이 절연 기판측 20㎚의 영역에서 랜덤 배향성을 나타내고, 막 표면측에서 (100) 배향성을 나타내는 것을 특징으로 하는 유기 EL 표시 장치.
KR1020080007425A 2007-03-22 2008-01-24 박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치 KR100974385B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007074574A JP5152827B2 (ja) 2007-03-22 2007-03-22 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
JPJP-P-2007-00074574 2007-03-22

Publications (2)

Publication Number Publication Date
KR20080086342A true KR20080086342A (ko) 2008-09-25
KR100974385B1 KR100974385B1 (ko) 2010-08-05

Family

ID=39871307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007425A KR100974385B1 (ko) 2007-03-22 2008-01-24 박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치

Country Status (5)

Country Link
US (1) US8026535B2 (ko)
JP (1) JP5152827B2 (ko)
KR (1) KR100974385B1 (ko)
CN (1) CN101271924B (ko)
TW (1) TWI356500B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439372B2 (ja) 2008-06-27 2014-03-12 株式会社日立製作所 半導体装置とその製造方法、及びこの半導体装置を用いた表示装置
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
KR102008956B1 (ko) 2012-07-18 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
US5427630A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Mask material for low temperature selective growth of silicon or silicon alloys
KR0133470B1 (ko) * 1994-05-14 1998-04-23 양승택외 1인 고상재료 분자선증착에서의 다결정 박막 저온성장방법
JP3965215B2 (ja) 1995-03-25 2007-08-29 純一 半那 半導体基材の製造方法
US5828084A (en) * 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor
JP2954039B2 (ja) 1996-09-05 1999-09-27 日本電気株式会社 ＳｉＧｅ薄膜の成膜方法
JP3266185B2 (ja) 1998-03-25 2002-03-18 日本電気株式会社 多結晶半導体薄膜の製造方法
JP4321925B2 (ja) 1999-08-24 2009-08-26 純一 半那 半導体基材の製造方法
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
JP4358998B2 (ja) 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
JP3927165B2 (ja) * 2003-07-03 2007-06-06 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20080258148A1 (en) 2008-10-23
CN101271924B (zh) 2012-04-25
JP2008235658A (ja) 2008-10-02
US8026535B2 (en) 2011-09-27
KR100974385B1 (ko) 2010-08-05
JP5152827B2 (ja) 2013-02-27
CN101271924A (zh) 2008-09-24
TWI356500B (en) 2012-01-11
TW200849602A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
US20060199317A1 (en) Thin film transistor and method for production thereof
WO2007004096A2 (en) Methods of fabricating crystalline silicon film and thin film transistors
US20070254399A1 (en) Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
KR100974385B1 (ko) 박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치
KR101266739B1 (ko) 반도체 장치와 그 제조 방법, 및 이 반도체 장치를 이용한 표시 장치
CN106847675B (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
WO2011040279A1 (ja) 半導体装置およびその製造方法
KR101257846B1 (ko) 단결정 실리콘 제조방법 및 이를 이용한 ｔｆｔ의 제조방법
KR100785019B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
CN1331194C (zh) 一种具有金属上扩散层的金属诱导多晶硅薄膜制造方法
JP2000269133A (ja) 薄膜半導体装置の製造方法
JP3170764B2 (ja) シリコン系薄膜の選択成長方法、トップゲート型及びボトムゲート型薄膜トランジスタの製造方法
KR101201316B1 (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
KR20090010757A (ko) 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법
KR100367638B1 (ko) ＣｅＯ₂박막과 반사방지막을 이용한 다결정 실리콘ＴＦＴ의 제조방법
JP5694673B2 (ja) 表示装置およびその製造方法
JPH05343685A (ja) シリコン薄膜トランジスタの製造方法
JPH01227475A (ja) アモルファスシリコン薄膜トランジスタ
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee