TWI355729B - Method of fabricating lead frame and method of fab - Google Patents

Method of fabricating lead frame and method of fab Download PDF

Info

Publication number
TWI355729B
TWI355729B TW093127834A TW93127834A TWI355729B TW I355729 B TWI355729 B TW I355729B TW 093127834 A TW093127834 A TW 093127834A TW 93127834 A TW93127834 A TW 93127834A TW I355729 B TWI355729 B TW I355729B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
lead
lead portion
semiconductor
semiconductor wafer
Prior art date
Application number
TW093127834A
Other languages
English (en)
Other versions
TW200515574A (en
Inventor
Ichiro Kishimoto
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200515574A publication Critical patent/TW200515574A/zh
Application granted granted Critical
Publication of TWI355729B publication Critical patent/TWI355729B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

1355729 九、發明說明： 【發明所屬之技術領域】 本發明係關於以樹脂封裝半導體晶片來製作半導體裝 置所使用的引線框架之製造方法及使用該製造方法之半導 虹裝置之製造方法'以及該種半導體裝置及具備有該半導 體裝置之可攜式機器與電子裝置。 【先前技術】 為在配線基板上高密度安農半導體裝置，以往係採用 排除引線從塑模樹脂封裝體延伸出，而使引線框架_ =與半導體晶片電性連接的端子部分）露出，以可表面安 =配線基板上之高密度安裝用封裝體。作為該 =用的封裝體，已知有QFN(Quad Flat Ncm N ^/四方平坦無引線封幻與S〇N(small 〇福_ Γ ㈣啦：小輪廓無⑽封裝）等引線框架封裝 込形態的封裝體中，由於形成為 -起由塑模樹脂所封裝的引線： 下面路出之構成’因而存在有引 的問題。因此，有如在 =彻月曰拔」 知例般…線部作成：:：:442；號公報的: 號公報記載般地將)如曰本： ::以…特開·_2號 部的-部分設置段差（。細博， 地在引錄 為了形成上述剖面形狀的引線部，崎。 以在係m由蝕刻來 316310 5 1355729 =引線框架的加工，然而因為需要長時間加 •般，接出播用林」 〇3·124423號公報所揭示 .==咖金屬模具來製造引線框架的方法。 =日本特開·3_12彻號公報的方法之中係從 板二力：？下面側错由衝壓，對作為引線框架材料的全屬 ^匕加衝孔加卫與㈣加1來製作引線框架，而在= ㈣前端及側面部形成心防止脫落的階梯形狀。線 然而’在從1線框架的下面側進行衝孔加工之際，合 引線部的下面側緣產生凸垂⑽ear d_p)i㈣曰 面會形成魚板狀（半圓柱形）。此凸垂即使在 = :工使側面部形成階梯形狀也無法加以排除，引== 會形成向下方凸出的彎曲面形狀。 。下面 因此’將引線部和半導㈣曰U . > r »J. 古#壯似t 11千日日片一起以樹脂封裝時，合 有封裝树脂流至引線部的下面而覆蓋 曰 (under lead)部功能之引喰邻下而的 心乍為八有底引線 刀此之W線邛下面的一部分之虞。 在產生接觸不良，變成產品不良之問題。 子 此一問題雖可藉由從引線框架的上面側進行最初 來ί以解決’但此種方法會有毛邊從引線部下面側 大出’仍舊會成為產品不良的原因。 【發明内容】
本發明之目的係在提供一種可防止封裝樹脂流至 部下面的引線框架之製造方法，及使㈣製造方 I 體裝置之製造方法。 千¥ 本發明之另一目的係在提供一種具備有可防止封裝樹 316310 6 脂流至引線部下面的引線框架之半導體裝置。 •導4:==目的係在提供—種具備有如上述的半 V體裝置之可攜式機器。 丁 本發明之再另一目的传 導體裝置之電子裝置。種具備有如上述的半 部之==架之製造方法，係用以製造具有引線 晶片=:Γ:該引線部係在封裝樹脂内與半導體 之下面+ Ψ 6 '且以至少下面的—部分從上述封叢樹脂 3 裝在上述封裝樹脂内。該製造方法係 " 猎由仅下面側（從封裝樹脂露出之露出面側）朝上面 側（封裝於封裝樹脂内的封# 成上述物之…：)的方向之衝孔加工來形 以丨線敎衝孔步驟；以及在 面側對上述引線部進行， /k上 加工）之步驟。^印加工（例如、m以上的壓印 f置：：Ϊ述方法’係藉由從下面側(在最終形態的半導體 ===的面)對作為__之 二:ΐί! 線部下面變成凸向下方側的彎曲面， 二：從上面側施加麼印加工，即可使引線部下面平 —化。猎此，由於可排除引線部下 框架和半導靜a ^ 艾將弓丨線 合覆罢引封裝之際，可使封裝樹脂不 曰引、農。ρ下面，而能減少產品不良。 雖’、、' 藉由從下面側的壓印加工也可使引線部下 平坦面’但以此方式來做時，引線部的下面會相對於引線 3163)0 7 2的：他部分向上方偏移’而有封裝樹脂 面側之虞。 刀深口丨〗下 =騎加工，例如可藉由使上述引線部的下面側面 對…有平坦面的模（die)，並以衝頭來衝麼上 面側之方式進行。 kW，汞邛的上 再者’上述壓印加工步驟，最好為對引線部的大致敕 個區域施加壓印加工的步驟，且最好 丨 正 部中將成為露出於封農樹脂下面的部分⑷後、^引線 區域施加壓印加工之步驟。 _ 。）兮應之 上述方法最好還包含··在上述衝孔步驟之後，從 裳後成為半導體晶片側 於有支撐部支料導體晶片的情況係指支撐部 側的心部）進㈣印加卫之前端下面㈣步驟。 依據上述方法’由於係對引線部的前端部下面進行壓 二此引線部的前端部下面相對於引線部的其他部 刀之下面向上方偏移’而形成前端 脂會流至引線部的前端下面之 ^ , 封裝樹脂脫落。 了方’而付以抑制引線部從 牛驟上Ϊ前端下面壓印步驟亦可在針對上述引線部之壓印 步驟之前進行。 士：：法最好還包含：在上述衝孔步驟之後，從下面 :錯由i屬拉具來整形上述引線部的側緣之側緣部整形步 馬^ 〇 依據上述方法，因從下面側來整形引線部下面的側 336310 8 I355729 緣，故可使 紛山//r 吩Φ如^ 衣樹脂（封裝體）下面之 .路出口Κ底引線部）形成所希望之形狀、尺寸及配置 可防止半導體裝置的連接不 曰匕 •靠性。 艮而此美鬲半導體裝置的可 行衝則整形引線部下面的側緣之際，與對金屬板進 同’使引線部的側方成為被開放的空間， 具(衝頭)的擠壓力之部分會邊— 展遺被壓扁。因此，在此步騾中， - 質上不會產生凸垂。 面的側緣實 行。上述侧緣部整形步驟亦可在上制印加工步驟之後進 再者’上述侧緣部整形舟Λ 部側緣的下面側之整形::二：可為藉由來自引線 面（底引線二止部因使引線部的下 (底引線推上方偏移，故封裝樹脂會 此，可抑制引線部之脫落。 下方糟 上述引線部亦可具有長形形狀， 最好還包含：在引線部的上面，藉由全屬二力方法 沿著與該引線部的長度方向交又的方向= 二形成 之步驟。依據該方法，藉由封裝樹脂進入溝：η。， 可抑制引線部從其長度方向拔出。進入溝狀凹口部，即 本發明之半導體裝置之製造 法製造引線框架之步驟；將上述引"::二·：上述方 关H以上述引線部的至少下面的一部分 3)6310 9 1355729 從下面露出的方式以樹脂封裝上述 晶片之步驟以及切除上、+.3丨始4 Ί木和上述半導體 纟發明的羊導體二：:架的不要部分之步驟。 ’版展置為u樹脂封裝丰莫姆曰 半導體裝置，係包含.t、f主道触 牛導組B日月而成之 ㈣裝半引線框架，具有 Α, χ 干导日日月電性連接並且以至少下而 、σ为攸上述封裝樹脂的下面露出 f樹脂内之引線部、…搭載上二 == 邛’且上述引線部的下面為實質的平坦面，且上 牙 的上面與上述支樓部的上面之間，產生有藉由從^ = 部的上而夕厭h上 巧稽田仅上述引線 的上面之Μ印加工而形成的高低差；以 月曰’以使上述弓|線部的下 于裝祕 及半導體晶月。 方式封裝上述引線框架 =引線部的板厚最好藉由從其上面之愿印加工而形 上：1:士”撑部的板厚為薄。依據該構成，從引線部的 的板卩加工之結果，引線部的板厚會變成比支撐部 在上述引線邛的上面最好形成有用以和上述半導曰 ^ 的H層（例如打線接合用的鑛覆層卜藉此= ，可提南半導體晶片與引線部的電性連接之可靠性。 Λ上述鐘覆層最好是與上述引線部一起接受從上述引線 邛的上面之壓印加工(例如，2〇 " m以上的壓印加工)者。 在該種構成的情況’於引線部形成鑛覆層之後，對於 引線部實施從其上面進行的壓印加工。因此’可在引線部 的上面未形成高低差的狀態下進行鑛覆處理及鐘覆層之不 316310 故變成容易在引線部上面形成鍍覆 需要部份的去除處理 層。 覆層的表面形成愿印加工所造成的傷痕。 發明的可攜式機器，係具備有如上 ΐ性導體裝置係可構成薄型，且和配線基= 的可攜式J::::及;::於組裝有上述半導體裝置 的可靠性。 孓化及涛型化，而且能提高可攜式機器 本發明的電子裝置 線部接-在，㈣’係包含配線基板 '藉由將上述引 ^在㈣線基板上而表面安裝在該配線基板上之上 :公體：置：以及將安裝有該半導體裝置的上述配線基 〜以收*之殼體。上述構成的電子裝置係可構成小型及 淳型’且具有極佳的可靠性。 “作為上述可攜式機裔及電子裝置之例，可列舉出可攜 式電老、PDA(Personal digital咖“耐：個人數位助理）， 及筆記型個人電腦等。 本發明之上述、或其他的目的、特徵及效果，可從泉 照添附圖式之以下所述的實施形態之說明而更加明瞭。> 【實施方式】 、，第1圖係顯示本發明-實施形態的引線框架的構成之 平面圖。在第1圖中，係顯示對應於1個半導體裝置的單 位部分，然實際上，係將複數個對應於半導體裝置的單位 4刀連續设置在第1圖的左右方向，使整體形成帶狀的連 316310 1-355729 鎖體。 該引線框架10係對金屬板（尤其是銅板，例如板厚約 2〇〇#m)10〇施加精密衝壓加工而製作者。對應於i •體農置的單位部分係形成矩形形狀（在第1圖的例中為大 方形）’在中央具有支撐半導體晶片用的支撐部(島 ’在其周圍具有以呈矩形形狀的方式配 隔的複數條引線部2。 又寻間 支撑部1在本實施形態，從俯視看大致呈又字 ::複數條引線部2所形成在矩形形狀的4個角落, =引線部4而結合至連接於金屬板_的框部5。“ 2具有將前端朝向中央配置的長形形狀，其基端；結 5:沿著上述矩形形狀的各邊配列之複數條引線 直的ΓΓΓ:致平行’其長度方向係沿著與該邊大致垂 ::。101、102、103係於精密衝壓裝置的各衝〜 财牛η 私载步驟、及用封裝樹脂進行 封裝步驟等中用以定位引線框架10的定位孔。進订 第2圖係顯示組裝有上述引 構成的圖解性剖面圖。該半導體裝置係具備Γ 1°； :性連接該半導體晶月6與y線部2的： 伽nding Wire)7、及封裝該等的封裝樹脂δ ^ = 面2b係從封裝樹脂8的下面露出， 、泉4 2的下 板上的配線圖案上之底引線部之功能。又c基 裝在封裝樹脂内的部分，係擔負有作為内二==封 316310 12 1355729 尤其是靠近其前端的部分成為供焊線7拉 牧5之内部連接 部。藉由上述方式構成表面安裝型的半導體封裝體 該半導體裝置係藉由將引線部2的下面焊接1配線基 板91上，而表面安裝在配線基板91 土 人女裝有該半導_ 體裝置的配線基板9卜係收容在例如行動電 器的殼體90内而被使用。 ^ ^機 在組裝上述半導體裝置之際，半導體晶片 在支樓部1的上面，並以焊線7連接該Ϊ ¥體曰曰“的端子和引線部2的上面 =中二點鏈線所示的封裝區域5。内丄二= + V體晶片6、焊線7及引線部2而形成封裝體。之後， 沿著封裝體的側面切斷引線部2及懸吊引線部4， 部5切下該#。如此即可獲得半導时體的個片。 圖#^广⑷圖H線部2的前端側來看之前視圖，第3(b) 圖：：視圖，第3⑷圖係其側視圖。引線部2之 =裝後所切斷的切斷、線51靠近基端部側之位置起到盆 ::的區域，係接受從引線部2的上面進行的壓印加工:、 較框部5與支禮部1的上面為低之同時， 的板的板厚（例如約17G//m)變成較框部5與支撐部1 線二2歹了約2〇?m)為薄(一併參照第2圖）。然後’在 方向上面石者與該引線部2的長度方向大致正交的 :成剖面大致為V字形的凹口 (η，。該凹口 Μ :防止引線部2沿著其長度方向從封裝樹脂S祓出。 引、·泉邛2的上面23中，比凹口 28靠近前端部側(支 3363J0 13 1355729 γ 1)的區域，係具有作為焊線7可接合的線連接部⑺ 接部）之魏。在該線連接部形成有使和焊線7進行： 接合用的鍵覆層29(例如錢銀層）。另一方面，引又 二 於和半導體晶“一起由樹脂加以封裝後從封： 下面露出，而具有作為表面安裝在電 ' 的外部連接部（外引線部）之功能。 用 上引:i部2的前端區域係接受從引線部2的 彳丁之堡印加工，LV招cl·' P丨va 』遵 前端止技部2】 線部2的下面以往上方偏移的 月J鸲止技邛21。前端止拔 扪 的上面附近，朝其前端側及兩側二= ^ 裝半導體晶片6和引線部2的狀^伸在以樹脂封 前端止拔部21的下方 封裝樹脂8流至 ?的下方，故可防止引線部2的脫落。 在引線邛2的本體部2〇兩側面 成有止祓段部22。該止拔段部 0大致·^個區域形 向中間位置，在從前俨止狀 ”；本耝部2〇的厚度方 端緣)到切斷線5〗之整個區域延立二(基端部側的 係從本體部20的兩側面向外 止祓段部U < 2的下面^向上方偏移。因此，〜;：面相較於引線部 6和該引線部2時，封田叫月日封裝半導體晶片 藉此，可防止引線：=會流至止拔段部22的下方， 止祓&22係從引線部2 (衝頭）進行㈣加工來 下面2b側利用金屬模具 尺寸及形狀，且複數條引線部2:下面下：2= 置，故複數條引線部2 面孔具有所期望的配 「2的下自㉛作為外料接部具良好功 316310 14 1-355729 月b 如第3(a)圖所示’引線部2的下面以實質上 •面。匕因此，若將引線抱架10的下面抵靠於金屬才莫具而進^ .树月曰封裝的話，封裝樹脂不會流至下面2 b，也就不會產生 伴隨封裝樹脂8的附著而發生之導通不良。 ㈣係用以說明製造上述引線框架1G所使用的精密 置的構成之㈣圖。引線框架1Q係依序通過複數個 圖之例為6個）衝壓站S1至^朝連續送料方向（第* 搬送。衝厂堅站S1係對作為材料之帶狀金屬板 下面側進行的衝孔加工之衝孔加工部，衝壓站 ^二下面側對引線部2的前端部施加Μ印加工（coining) 印加工部，衝塵站S3係在引線部2的基端 秋預疋長度的切斷位置將引線部2的前端切斷之切斷加 工部，衝壓站S4係從上面對引線部2的全體施行壓印加 之厂堅印加工部，衝厂堅站S5係藉由從 側面的壓印加工⑽_來整形引線部2的下面形狀之 側面壓印加工部’衝厂堅站S6係在引線部2的上二； 形成V字狀凹口 28之凹口形成加工部。 第5⑷圖係顯示衝塵站S1(衝孔加工部）的構成之圖解 剖面圖：顯不和引線部2的長度方向交又之平面的剖 面。在該衝廢站S1係對於帶狀的金屬板⑽施 板⑽的下面雇側進行之衝孔加工。更具體而言，全萄 板】〇〇係被插入於分別具有對應於支撑部ι及引線…等 圖案的開口仏及713之模具61及塵緊構件71之間。在 316310 15 此$怨，具有整合於開口 61a及71a的形狀之衝頭Μ，係 ::::屬板匕〇的下*祕朝上面购衝穿金屬板⑽ 工，依序貫穿開口 71a及61a，之後，從開口仏、川 =的方式上下動。藉此，支撑部上及引線部2藉由從 2b側進行的衝孔加工而形成。此時，與 方向交又的剖面之形狀如第6⑷圖所示，具有反轉= 下凸狀)形狀。亦即，下面2b形成向下 而在其兩側緣產生凸垂。 ㈣弓曲面， 第5(b)圖係顯示衝壓站幻（前端下面麗印加 之圖解性剖面圖’顯示從引線部2的 的 態。在此衝愿站S2藉由從藉衝孔加工而獲狀 之前端部下面施行的壓印加工 、引線。" 體而言’具有平坦的下面之模|:2二：部21。更具 方，而在該金屬板刚的下方配置a 2線部2的上 頭82通過形成於㈣緊構件 口、 然後，衝 程上下動。 ㈣口 72A而以預定的衝
衝頭82如第7圖所示，具有以 相等的寬度形成之俯視為矩形的凹部2的寬度大致 的更深部以與引線部2 °田A ’在該凹部82A 引線部2的前端部被·而向^ 偏移，同時在較該偏移部分稽靠近 的下®2b之上方 本體部20的側面延伸出的延'^ 、位置，形成從 止拔部21。 如此形成如上述的前端 衝頭82的衝程，係被設定 吨m b2的上端於移動 316310 16 1355729 到金屬板⑽板厚的途中部（例如 側的位置）之後再下降。因 _ 子中間位置偏上面 牛 u此’刖端止拔部91产土 部2上面2a的位置，向本體部 心1在罪近引線 第6⑻圖係顯示形成前端止拔部21^兩側伸出。 圖’在此時點，引線部2的本體部2()還具=之前視 剖面，並在其下面2b產生凸垂。 X八 轉魚板狀的 第5⑷圖係顯示衝壓站S4(壓印加 性剖面圖’顯示沿著與引線部2的長度方向^之圖解 剖面。在衝壓站S3以預定的 。又又的平面之 貝疋的長度切斷前端止拔部21銘 在本衝壓M S4中’對引線部2整體實施壓印加工’ 如第5⑷圖所示，在衝壓站S4於引線部2的下方配置：有 平坦的上面之模具63，同時在金屬板⑽的上方緊 住與引線部2以外之支撐部i簟 置緊辽 又知。丨1 4對應的部分之壓緊構 圖示）。在該壓緊構件形成有使整個引線部2露出的開牛口(未 且以可通過s亥開口而上下動的方式，設置具有平垣的下面 之衝頭83。該衝頭83於其下面具有可壓擠整個引線部2(至 少包含切斷線51 &之整個前端側區域的區域)之壓擠面 83a。 衝頭83的上下動之衝程，係設定成壓擠面83&的下死 點位置在該壓印加工前的引線部2的上面的下方（例如僅 30/zm的下方）。更具體而言，壓擠面83a的下死點位置係 設定成能解除壓印加工前引線部2的下面2b之凸垂，而能 使該下面2b成為實質上平坦面。因此，該引線部2之壓印 加工後的本體部20的橫戴面，係如第6(c)圖所示成為大致 316310 丄.355729 矩形。 弟5(d)圖係顯示衝壓站S5(側面 圖解性剖面圖，續示Λ 工。卩）的構成之 .面之剖面構1 : 引線部2的長度方向交叉的平 U面構造。在該衝壓站S5，於 丁 具平坦的下面之妒、 。卩的上方配置有 t . 杈，、65，同時在引線部2的下方，署右 在與相鄰的引後邻？ 卜方配置有
,^ p間的間隔對應的位置分別1亡* Λ L 相鄰的引線部2間的間隔寬”別具有見度比 且，通過開口 75a而上下：開〜之壓緊構件75。而 75的下方。係配置在壓緊構件 的間隔寬之壓擠面85Α。有見度比相鄰的引線部2間 衝頭85的衝程係設定成其 體部20的;^ η & 八 ，·” 置在引線部2的本 日]販/子乾圍内（例如板屋φ 下方的位置）。因此，_ ώ ，刖糕止祓部21 麼擠引咬部2 ^ 使衝頭85上下動，從下面2b側 :體部2°之兩側緣部，而於本體部2。之 兩側面，該本體部川6Wc描丄 紅I 2U之 ^ 々板尽中間位置形成止祓段％ 22。 亚且同時將本體部 Λ议杈口Ρ 22。 間的寬度，本^Ρ 7η 形成相鄰的麵面85Α 見度本體部2〇的下面2b於是且 及配置。 疋有預疋尺寸、形狀 此側面壓印加工後的本體部2〇 示。於側面塵印加工時 3 4 6(d)所 體部％之側方成為自由空間， 的本 易向側方擴展。因此，' ^的部分容 ^ ou L加工的情況不同，不会在下 面2b的側緣差生凸# +曰在下 面。 相下面2b實質上形成平坦 3)6310 】8 1^55729 第5(e)圖係顯示衝壓站S6(凹口形成加α 圖解性剖面圖，顯示沿著與引線部2的長戶）的構成之 面之剖面構造。在衝壓站S6,於引、：：交又的平 :坦的上面之模具“，同時在引線部2:體 度方向中間位置配置具有孔隙狀(與引線名 之長 大致正交的孔隙狀）之開口的I緊構 ·長度方向 通過該開口而移動的板狀衝頭84。衝頭84，^=置有 具有楔子狀的壓擠部84a。 在别端（下端） 衝頭84的上下動之衝程，係設定成 = 線部2之板厚範圍内的位置。因此，藉由使 = 上下動’即可在引線部2的 形的凹口 28。 ’長度方向中間部形成剖面V字 可對衝壓站…形成引線框架1。時， 連接進行鐘覆處理（例如，鐘銀處理）。 —該鍍覆處理，係亦可在衝㈣S4執行壓印加工處理 刖貫施。以此方式實施的話， 处 層29之後，才對引線部 f引“ 2的上面形成鑛覆 可在引绫邱2 仃從其上面的壓印加工。因此， 在引線。P 2的上面不產生 理及鐘覆層之不要部分的W 〜了 $仃鐘覆處 部2上—^29 2處;^所以可容易地在引線 上面的壓印加工，故…：此情況’鐘覆層Μ也承受從 加工的傷痕。纟鑛復層29表面通常會形成伴隨壓印 以上，係對本發明沾 — 亦可以其他形態來實施形態加以說明’但本發明 '匕。例如，在上述實施形態係針對藉 316310 19 1355729 打線接合（wire bGndlng)將引線部2與半導體晶# 6 連接的例子作了說明，但亦可形成為在半導體晶片的 部設置凸塊，而將該凸塊接合在引線部2的構成。 再者，於上述實施形態，在加工金屬板ι〇〇以製作 線框架10的步驟中，係令引線框架1〇的上面朝上方复 下面朝下方的狀態經由㈣站suS6it行處理， ★ 朝下方其下面朝上方的狀態進行 各=之處理。在此情況，只要將_站81至36的彳_ 及緊壓構件與模具的上下關係倒置即可。 、 此外，於上述實施形態，係將一連串的加工步驟以— 台的精密衝㈣置連續性地進行引線框㈣ 可將部分步驟以其他的裝置來進行。 、f彳-亦 對於本發明的實施形態雖已詳細說明，但是上述内容 只不過是為了使本發明的技術内容更清楚而使用的具體例 而已，树明亚不應受上述具體例限制與解釋，本發明的 精神及耗圍僅由申請專利範圍來限定。 本申請案係對應於2〇03年10月6日向 提出㈣願鳩-347化號，該申請案的所有揭示内= 經由在此引用而併入本申請案。 ’、 【圖式簡單說明] 第1圖係顯示本發明-實施形態的引線框架的構成之 平面圖。 示組裝有上述引線框架的半導體震置的構 成之圖解性剖面圖。 316310 20 1355729 第3(a)圖係從引線部的前端側來看之前視圖，第3(b) 圖係其底視圖，第3(c)圖係其側視圖。 第4圖係用以說明製造上述引線框架所使用的精密衝 壓裝置的構成之概念圖。 第5⑷圖至第5(e)圖係用以說明上述精密衝塵裝置的 各個衝塵站的構成之圖解性剖面圖。 第6⑷圖至第6⑷圖係用以說明引線框架的製作步驟 中之引線部的形狀變化之圖。 第7圖係顯示用於前端下面歷印加 圖解立體圖。 再风之 【主要元件符號說明】 1 2a 4 6 8 20 22 29 51 支撐部 上面 懸吊引線部 半導體晶片 封裝樹脂 本體部 止拔段部 鍍覆層 切斷線 61a、71a、72A、75a 81 '82' 83' 84' 85 83a、85A 壓掩面 90 可攜式機器的殼體 開口 衝頭 2 2b 5 7 10 21 28 50 61、 71、 82A 84a 9] 62 72 引線部 下面 框部 焊線 引線框架 如端止拔部 凹D 封裝區域 63 '64 '65 模具 75壓緊構件 凹部 壓攝部 配線基板 316310 21 1355729 100 金屬板 100a 100b 下面 SI〜S6 上面 衝壓站 22 316310

Claims (1)

  1. 第93127834號專利申諳案 100年4月18日修正替換^ .修正 •補充 年
    A 以及 藉 部 2. 上 3. 上 4. 含 5. 上 、申請專利範圍： 一種半導體裝置，係包含： 半導體晶片； 密封上述半導體晶片之密封樹脂. =上述半導體晶片的支樓部： ，、述半導體晶片電性連接的焊線(bonding wire); 述焊線電性連接於上述半導體晶片的引線 側面延：出：:：具有從長度方向觀看時從相同側之 «申f的則端止拔部以及止拔段部； =刚端止拔部係於上述引線部之前端延伸出； 述止拔段部係朝上述引線部的橫向 於上述引線部之下表面朝上方偏移。八 二利fc圍第！項所述之半導體裝置，其中 述支標部於平面視時為X字形。 申明專利範圍第〗項所述之半導體裝置，其中 ::線。Η系具有將前端朝向中央配置的長形形狀。 =請專利範圍第！項所述之半導體裝置，其令 互相大致平行配置的複數個上述引線部。 如申清專利範圍第〗項所述之半導體裝置，其令 m:::表面係從上述密封樹脂的下表面露出 、·申凊專利Μ圍第i項所述之半導體裝置，其中，上 述引線部係具有密封於上述密封㈣内的内線部， 316310(修正版) 23 6. 8. 第93127834號專利申請案 μ 、+· _»_ . 100年4月18日修正替換頁 上述内引線部之靠近前端的部 ~Τ-— 的内部連接部。 h係為上述痒線所接合 上 2請專利範圍第1項所述之半導體裝置，宜中 迷+導體裝置係為表面安裝型的QFN封襄件Γ 上 =申請專利㈣第1項所述之半導體裝置，其t 9. 二丨線部之上表面係比上述支撐部之上表面低。 上 ^申請專利範圍第1項所述之半導體裝置，I中 述引線部係比200//m薄。 八中 1〇.t申請專利範圍第1項所述之半導體裝置，其中，於 =線部之上表面形成有沿著與長度方向大致垂直 之方向且剖面大致呈v字形的凹口。 U. ^申請專利範圍第10項所述之半導體裝置，其中，在 上述引線部的上表面，比t 土 M ά 比上述凹口罪近前端部侧的區 域係為知線所接合之焊線連接部。 12. =申請專利範圍第η項所述之半導體裝置，其中，於 上述焊線連接部形成有鍍覆層。 13. 如申請專利範圍第12項所述之半導體裝置， 述鍍覆層為鍍銀層。 .八 工 14·如申請專利範圍第1項所述之半導體裝置，其中，上 述剧端止拔部係於兩側面側延伸出。 如申°月專利乾圍第1項所述之半導體裝置，其中，上 拔&料於上㈣線部之兩侧面大料越整個區 域地形成。 16.如申請專利範圍第^項所述之半導體裝置，其中，上 316310(修正版) 24 13^5729 17. 18. 19. 20. 21. 第93127834號專利申請案 100年4月18日修正替換頁 述业拔段部係於兩側面延伸出。 如申晴專利範圍第1項所述之半導體裝置，其中，於 上述半導體晶片之端子部設有凸塊，上述凸塊係接合 於上述引線部的上表面。 一種半導體裝置，係包含： 半導體晶片； 进封上述半導體晶片之密封樹脂； 載置有上述半導體晶片的支撐部； 與上述半導體晶片電性連接的焊線；以及 藉由上述焊線電性連接於上述半導體晶片的引線 部； 上述引線部係具有從長度方向觀看時從相同側之 侧面延伸出的兩個突部； 上述兩個突部係為於上述引線部之前端延伸出的 前端止拔部以及朝上述引線部之橫向延伸出的止拔段 部。 申》月專利範圍第18項戶斤述之半導體裝置，其中，上 述支撐部於平面視時為X字形。 如申„月專利範圍帛18項戶斤述之半導體装置，其中，上 述引線部係具有將前端朝向中央配置的長形形狀。 如申請專利範圍第1S項所述之半導體裝置，其中，含 有互相大致平行配置的複數個上述引線部。 如申明專利圍第18項所述之半導體I置，其中，上 述引線。p之下表面係從上述密封樹脂的下表面露出。 316310(修正版) 25 22. 1355729 第93127834號專利申請案 100年4月18曰修正替換頁 〇〇 , , 年4月18日修正替杉 .如申請專利範圍第18項所述之半導體裝置，其中，上 述引線部係具有密封於上述密封樹脂内的内引線部， 上述内引線部之靠近前端的部分係為上述烊線所接合 的内部連接部。 24.如申請專利範圍第18項所述之半導體裝置，其中，上 述半導體裝置係為表面安裝型的Qf 以.如申請專利範圍…所述之二封裝裝置件其中，上 述引線部之上表面係比上述支撐部之上表面低。 26. 如申請專利範圍第18項所述之半導體裝置，其中，上 述引線部係比200 // m薄。 27. 如申請專利範圍第18項所述之半導體裝置，其中，於 上述引.線部之上表面形成有沿著與長度方向大致垂直 之方向且剖面大致呈V字形的凹口。 28. 如申請專利範圍第27項所述之半導體裝置，其中，在 上述引線部的上表面，比上述凹口靠近前端部側的區 域係為焊線所接合之焊線連接部。 29. 如申請專利範圍第28項所述之半導體裝置，其中，於 上述焊線連接部形成有鍍覆層。 〇’如申印專利範圍第29項所述之半導體裝置，其中，上 述鍍覆層為鑛銀層。 31.如申凊專利範圍帛項所述之半導體裝置，其_，上 述别端止拔部係於兩側面側延伸出。 如申明專利範圍第18項所述之半導體裝置，其甲，上 述止拔段部係於上述引線部之兩側面大致跨越整個區 316310(修正版) 26 1355729 33. 34. 域地形成。 如申請專利範圍第18項所述之半導體裝 述止拔段部係於兩側面延伸出。 如申請專利範圍第18項所述之半導體裝 述止拔段部之下表面相較於上述引線部 方偏移。 第93127834號專利申請案 100年4月18曰修正替換頁 置，其中，上 置，其中，上 之下表面朝上 仏如中請專利範圍第18項所述之半導體裝置，其中，於 上述半導體晶片之端子部 挪于〇1^又有凸塊，上述凸塊係接合 於上述引線部的上表面。 36. —種半導體裝置，係包含： 半導體晶片； 密封上述半導體晶片之密封樹脂； 載置有上述半導體晶片的支撐部； 與上述半導體晶片電性連接的焊線；以及 藉由上述焊線電性連接於上述半導體晶片㈣線 上述引線部係具有從長度方向觀看時從相同側之 侧面延伸出的兩個突部，上述兩個突部中，接近上表 面側之突部的突出寬度係比接近下表面側之突部的突 出寬度大； ^上述兩個突部係為於上述引線部之前端延伸出的 前端止拔部以及朝上述引線部之橫向延伸出的止拔段 部。 37,如申請專利範圍第36項所述之半導體裝置，其中，上 316310(修正版) 27 第93127834號專利申請案 · 100年4月18日修正替換頁 述支撐部於平面視時為χ字形。 38.如中4專利範圍第36項所述之半導體裝置，其中，上 述引線。卩係具有將前端朝向中央配置的長形形狀。 39·如申請專利範圍第36項所述之半導體襄置，其中，含· 有互相大致平行配置的複數個上述引線部。 40. 如申睛專利範圍帛％項所述之半導體裝置，其中，上 述引線邛之下表面係從上述密封樹脂的下表面露出。 41. 如申睛專利範圍第％項所述之半導體裝置，其中，上 述引線部係具有密封於上述密封樹脂内的内引線部， 上述内引線部之靠近前端的部分係為上述焊線所接合 的内部連接部。 42.如申請專利範圍第％項所述之半導體裴置，其中，上 述半導體裝置係為表面安裝型的QFN封裝件。 43·如申請專利範圍帛％項所述之半導體裝置，其中，上 述引線部之上表面係比上述支撐部之上表面低。 44. 如申請專利範圍帛％項所述之半導體裝置，其中，上 述引線部係比2〇〇 # m薄。 45. 如申晴專利範圍第％項所述之半導體褒置，其中，於 上述引線部之上表面形成有沿著與長度方向大致垂直 之方向且剖面大致呈V字形的凹口。 46. 如申請專利範圍第必項所述之半導體裴置，其中， 士述，部的上表面’比上述凹口靠近前端部侧的 域係為焊線所接合之焊線連接部。 47. 如申請專利範圍第46項所述之半導體農置，其中， 316310(修正版) 28 1355729 第93127834號專利申請案; 100年4月18日修正替換頁- 上述焊線連接部形成有鍍覆層。 48.如申請專利範圍第47項所述之半導體裝置，其中，上 述鑛覆層為鍍銀層。 ♦ ' 49’如申請專利範圍第36項所述之半導體裝置，其中，上， 述前端止拔部係於兩側面侧延伸出。 50. 如申請專利範圍第36項所述之半導體裝置，其中，上 述止拔段部係於上述引線部之兩侧面大致跨越整個區 域地形成。 51. 如申請專利範圍第36項所述之半導體裝置，其中，上 述止拔段部係於兩側面延伸出。 52·如申請專利範圍第36項所述之半導體裝置，其中，上 述止拔段部之下表面相較於上述引線部之下表面朝上 方偏移。 53.如申请專利範圍第項所述之半導體裝置，其中，於 上述半導體晶片之端子部設有凸塊，上述凸塊係接合 於上述引線部的上表面。 316310(修正版) 29
TW093127834A 2003-10-06 2004-09-15 Method of fabricating lead frame and method of fab TWI355729B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347415A JP4372508B2 (ja) 2003-10-06 2003-10-06 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置

Publications (2)

Publication Number Publication Date
TW200515574A TW200515574A (en) 2005-05-01
TWI355729B true TWI355729B (en) 2012-01-01

Family

ID=34539999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093127834A TWI355729B (en) 2003-10-06 2004-09-15 Method of fabricating lead frame and method of fab

Country Status (5)

Country Link
US (2) US7354804B2 (zh)
JP (1) JP4372508B2 (zh)
KR (1) KR20050033498A (zh)
CN (1) CN100397599C (zh)
TW (1) TWI355729B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US8046098B2 (en) * 2007-01-08 2011-10-25 Jeom Kee Paik Curved surface forming method of a metal plate
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
JP5120037B2 (ja) * 2008-04-10 2013-01-16 住友金属鉱山株式会社 リード露出型パッケージ用リードフレーム
CN102437055A (zh) * 2011-12-14 2012-05-02 成都中科精密模具有限公司 基于轴向二极管生产线的压扁贴片塑封二极管的生产方法
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
CN106129049A (zh) * 2016-07-26 2016-11-16 苏州查斯特电子有限公司 一种矩阵式整流桥堆二极管
JP6783128B2 (ja) * 2016-12-06 2020-11-11 三菱電機株式会社 リード加工装置
JP7408885B2 (ja) * 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US650156A (en) * 1899-10-17 1900-05-22 John Pearson Nut-lock.
US4137546A (en) * 1977-10-14 1979-01-30 Plessey Incorporated Stamped lead frame for semiconductor packages
JP2837064B2 (ja) * 1993-05-25 1998-12-14 ローム株式会社 ボンディングパッド面の圧印加工方法
US5541565A (en) * 1995-05-22 1996-07-30 Trw Inc. High frequency microelectronic circuit enclosure
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
JP2951308B1 (ja) * 1998-03-13 1999-09-20 松下電子工業株式会社 リードフレームの製造方法
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6667541B1 (en) * 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
KR20010056618A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
EP1313184B1 (en) * 2000-07-17 2007-08-15 Sanyo Electric Co., Ltd. Semiconductor laser device
US6465274B2 (en) * 2000-08-22 2002-10-15 Texas Instruments Incorporated Lead frame tooling design for bleed barrier groove
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
US6924548B2 (en) * 2001-01-31 2005-08-02 Hitachi, Ltd. Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US20020180018A1 (en) * 2001-05-29 2002-12-05 Shermer Charles A. Leadframe locking structures and method therefor
JP2003017645A (ja) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP3696820B2 (ja) 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP2003158234A (ja) 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
TWI244185B (en) * 2004-06-30 2005-11-21 Advanced Semiconductor Eng Quad flat non leaded package
US7338841B2 (en) * 2005-04-14 2008-03-04 Stats Chippac Ltd. Leadframe with encapsulant guide and method for the fabrication thereof

Also Published As

Publication number Publication date
JP4372508B2 (ja) 2009-11-25
CN1606141A (zh) 2005-04-13
CN100397599C (zh) 2008-06-25
TW200515574A (en) 2005-05-01
US20050104174A1 (en) 2005-05-19
US20070001276A1 (en) 2007-01-04
US7354804B2 (en) 2008-04-08
JP2005116705A (ja) 2005-04-28
KR20050033498A (ko) 2005-04-12

Similar Documents

Publication Publication Date Title
TWI355729B (en) Method of fabricating lead frame and method of fab
TW544881B (en) Semiconductor device
TWI301318B (en) Tab package connecting host device element
JP4002476B2 (ja) 半導体装置
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US10201917B2 (en) Lead frame
TW200405529A (en) Semiconductor device and its manufacturing method
US6664133B2 (en) Lead frame and method of manufacturing the same
JP3664045B2 (ja) 半導体装置の製造方法
US6821820B2 (en) Lead frame manufacturing method
JP4159348B2 (ja) 回路装置の製造方法
US20180240739A1 (en) Lead frame
TWI338358B (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI274357B (en) Method for cutting lead terminal of packaged electronic component
JP2022168158A (ja) 半導体装置
TWI221021B (en) Method of production of lead frame, lead frame, and semiconductor device
JP5264797B2 (ja) 半導体装置
JP2020025145A (ja) リードフレーム及び半導体パッケージ
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
CN215069957U (zh) 一种mosfet芯片结构
TWI249834B (en) Semiconductor device and its manufacturing method
CN215896384U (zh) 一种具有防溢料功能的引线框架
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP4476977B2 (ja) 半導体装置