JP2005116705A - リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置 - Google Patents

リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置 Download PDF

Info

Publication number
JP2005116705A
JP2005116705A JP2003347415A JP2003347415A JP2005116705A JP 2005116705 A JP2005116705 A JP 2005116705A JP 2003347415 A JP2003347415 A JP 2003347415A JP 2003347415 A JP2003347415 A JP 2003347415A JP 2005116705 A JP2005116705 A JP 2005116705A
Authority
JP
Japan
Prior art keywords
lead
lead portion
semiconductor device
semiconductor chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003347415A
Other languages
English (en)
Other versions
JP4372508B2 (ja
Inventor
Ichiro Kishimoto
一郎 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003347415A priority Critical patent/JP4372508B2/ja
Priority to TW093127834A priority patent/TWI355729B/zh
Priority to CNB2004100119746A priority patent/CN100397599C/zh
Priority to US10/954,652 priority patent/US7354804B2/en
Priority to KR1020040079703A priority patent/KR20050033498A/ko
Publication of JP2005116705A publication Critical patent/JP2005116705A/ja
Priority to US11/518,901 priority patent/US20070001276A1/en
Application granted granted Critical
Publication of JP4372508B2 publication Critical patent/JP4372508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】プレス加工によってリードフレームを作製する場合に、リード部下面への封止樹脂の回り込みを防止する。
【解決手段】金属板１００を下面側からパンチ８１で打ち抜いてリード部２を形成する。次に、パンチ８２により、リード部２の先端下面側からの潰し加工を行って、先端抜け止め部を形成する。先端を所定長に切断した後、リード部２全体に対して、パンチ８３によって潰し加工を行う。これにより、リード部２の下面のダレがなくなる。次に、パンチ８５によって、リード部２の下面を整形するとともに、両側面に抜け止め段部を形成する。さらに、パンチ８４でリード部２の上面にＶノッチを形成する。
【選択図】 図５

Description

この発明は、半導体チップを樹脂封止して作製される半導体装置のためのリードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにそのような半導体装置ならびにそれを備えた携帯機器および電子装置に関する。
半導体装置を配線基板上に高密度に実装するために、モールド樹脂パッケージからのリードの延伸を排除し、パッケージ下面にリードフレームのリード部（半導体チップと電気接続された端子部分）を露出させ、配線基板上への表面実装を可能とした高密度実装用のパッケージが従来から用いられている。このような高密度実装用のパッケージとしては、ＱＦＮ（Quad Flat Non-leaded Package）やＳＯＮ（Small Outlined Non-leaded Package）などのリードレスパッケージが知られている。
これらの形態のパッケージでは、半導体チップとともにモールド樹脂で封止されるリード部の下面をパッケージの下面に露出させる構成であるがゆえに、リード部がモールド樹脂から抜けやすいという問題がある。そこで、特許文献１の従来例のようにリード部を逆テーパー形状としたり、特許文献２に記載されているようにリード部の上面を粗面化したり、特許文献３に開示されているようにリード部の一部にオフセットを設けたりして、リード部の抜け防止が図られている。
このような断面形状のリード部を形成するために、従来から、エッチングによってリードフレームの加工が行われてきたが、加工に長時間を要し、コストも増加するため、最近では、たとえば、特許文献１に開示されているように、精密プレス金型を用いたリードフレームの製造が提案されている。
この特許文献１の方法では、リードフレームの下面側から、パンチによって、リードフレームの素材としての金属板に打ち抜き加工や押圧加工を施すことによってリードフレームが作製され、そのリード部の先端および側面部には抜け防止のための階段形状が形成されるようになっている。
特開２００３−１２４４２３号公報 特開２００３−１５８２３４号公報 特開２００２−１１８２２２号公報
ところが、リードフレームの下面側からの打ち抜き加工の際に、リード部の下面側縁にダレが生じ、リード部は断面かまぼこ形となる。このダレは、その後の押圧加工によって側面部に対する階段形状を形成することによっても排除することができず、リード部下面は、下方に向かって凸の湾曲面形状をなす。
そのため、リードフレームを半導体チップとともに樹脂封止するときに、封止樹脂がリード部の下面へと回り込み、アウターリード部と機能すべきリード部下面の一部を覆うおそれがある。これにより、接触不良が生じ、製品不良となるという問題がある。
この問題は、最初の打ち抜き加工をリードフレームの上面側から行うことによって解決できるが、このような方法では、リード部の下面側にバリが突出するから、やはり、製品不良の原因となる。
そこで、この発明の目的は、リード部下面への封止樹脂の回り込みを防止することができるリードフレームの製造方法、およびそれを用いた半導体装置の製造方法を提供することである。
また、この発明の他の目的は、リード部下面への封止樹脂の回り込みを防止することができるリードフレームを備えた半導体装置を提供することである。
この発明のさらに他の目的は、上記のような半導体装置を備えた携帯機器を提供することである。
この発明のさらに他の目的は、上記のような半導体装置を備えた電子装置を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体チップ（６）と封止樹脂内で電気接続されるとともに少なくとも下面の一部が上記封止樹脂（８）の下面から露出するように上記封止樹脂内に封止されるリード部（２）を有する半導体装置のリードフレーム（１０）を製造するための方法であって、上記リード部を下面側（封止樹脂から露出する露出面側）から上面側（封止樹脂内に封止される封止面側）に向かう方向への打ち抜き加工によって形成する打ち抜き工程（Ｓ１）と、この打ち抜き工程の後に、上記リード部に対して上面側から潰し加工（たとえば、２０μｍ以上の潰し加工）を行う工程（Ｓ４）とを含むことを特徴とするリードフレームの製造方法である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この方法によれば、リードフレームの材料である金属板を下面側（最終形態の半導体装置のパッケージの下面に露出する側の面）から打ち抜くことによってリード部が形成される。このとき、リード部下面の側縁にはダレが生じ、リード部下面は下方側に凸の湾曲面となるが、その後に、上面側からの潰し加工を施すことによって、リード部下面を平坦面とすることができる。これにより、リード部下面のダレを排除できるので、リードフレームを半導体チップとともに樹脂封止する際に、封止樹脂がリード部下面を覆ったりすることがなくなるから、製品不良を少なくすることができる。
下面側からの潰し加工によってもリード部下面を平坦面とすることが可能だが、このようにすると、リード部の下面がリードフレームのその他の部分に対して上方にオフセットされるため、リード部の下面側に封止樹脂が回り込むおそれがある。
上記潰し加工は、たとえば、平坦面を有するダイ上に上記リード部の下面側を対向させ、上記リード部の上面側をパンチで押圧することによって行われる。
また、上記潰し加工工程は、リード部のほぼ全域に対して潰し加工を施す工程であることが好ましく、少なくとも、上記リード部において封止樹脂の下面に露出することになる部分（アウターリード部）に対応する領域に関して、潰し加工を施す工程であることが好ましい。
請求項２記載の発明は、上記打ち抜き工程の後、上記リード部の先端部（樹脂封止後に半導体チップ側となる先端部。半導体チップを支持する支持部がある場合には支持部側の先端部を指す。）に対して下面側から潰し加工を行う先端下面潰し工程（Ｓ２）をさらに含むことを特徴とする請求項１記載のリードフレームの製造方法である。
この方法によれば、リード部の先端部の下面に対して潰し加工が行われるので、リード部の先端部の下面は、リード部のその他の部分の下面に対して上方にオフセットされ、先端抜け止め部（２１）が形成されることになる。これにより、リード部の先端下面の下方には封止樹脂が回り込むから、リード部が封止樹脂から抜け出ることを抑制できる。
上記先端下面潰し工程は、上記リード部に対する潰し工程よりも前に行われてもよい。
請求項３記載の発明は、上記打ち抜き工程の後、上記リード部の側縁を下面側から金型により整形する側縁部整形工程（Ｓ５）をさらに含むことを特徴とする請求項１または２記載のリードフレームの製造方法である。
この方法によれば、リード部の下面の側縁が下面側から整形されるので、半導体装置の封止樹脂（パッケージ）の下面に露出する露出部（アウターリード部）を所望の形状、寸法および配置とすることができる。これにより、半導体装置の接続不良を防止でき、その信頼性を高めることができる。
リード部の下面の側縁を下面側から整形する際には、金属板を打ち抜く場合とは異なり、リード部の側方は開放された空間となっているので、金型（パンチ）からの押圧力を受ける部分は側方へと拡がりながら潰されていくことになる。そのため、この工程において、リード部の下面の側縁に実質的なダレが生じることはない。
上記側縁部整形工程は、上記潰し加工工程の後に行われてもよい。
また、上記側縁部整形工程は、リード部側縁の下面側からの整形によって、同時に、リード部の側面に張り出す側面抜け防止部（２２）を形成する工程であってもよい。この側面抜け防止部は、リード部の下面（アウターリード部）に対して上方にオフセットされることになるから、その下方には封止樹脂が回りこむ。これにより、リード部の脱落を抑制できる。
請求項４記載の発明は、上記リード部は長尺形状を有しており、このリード部の上面に、このリード部の長手方向と交差する方向に沿った溝状のノッチ（２８）を金型加工によって形成する工程（Ｓ６）をさらに含むことを特徴とする請求項１ないし３のいずれかに記載のリードフレームの製造方法である。この方法によれば、溝状のノッチ部に封止樹脂が入り込むことで、リード部がその長手方向に抜け出ることを抑制できる。
請求項５記載の発明は、請求項１ないし４のいずれかに記載の方法によってリードフレームを製造する工程と、上記リード部の上面と半導体チップとを電気的に接続する工程と、上記リード部の少なくとも下面の一部が下面から露出するように上記半導体チップとともに上記リードフレームを樹脂封止する工程と、上記リードフレームの不要部分を切除する工程とを含むことを特徴とする半導体装置の製造方法である。この方法により、請求項１ないし４の発明に関連して上述した効果を得ることができる。
請求項６記載の発明は、半導体チップを樹脂封止した半導体装置であって、上記半導体チップと、上記半導体チップと封止樹脂内で電気接続されるとともに少なくとも下面の一部が上記封止樹脂の下面から露出するように上記封止樹脂内に封止されるリード部、および上記半導体チップを搭載するための支持部を有し、上記リード部の下面が実質的に平坦面であり、上記リード部の上面と上記支持部の上面との間に、上記リード部の上面からの潰し加工による高低差が生じている、リードフレームと、上記リードフレームおよび半導体チップを、上記リード部の下面が露出するように封止する上記封止樹脂とを含むことを特徴とする半導体装置である。
この構成によれば、リード部の下面が実質的に平坦面であるので、請求項１記載の発明の場合と同様な効果を得ることができる。リード部の上面からの潰し加工の結果として、リード部の上面と支持部の上面との間には、高低差が生じることになる。
請求項７記載の発明は、上記リード部の板厚は、その上面からの潰し加工によって、上記支持部の板厚よりも薄くされていることを特徴とする請求項６記載の半導体装置である。この構成によれば、リード部の上面からの潰し加工の結果として、リード部の板厚は、支持部の板厚よりも薄くなることになる。
請求項８記載の発明は、上記リード部の上面に、上記半導体チップとの電気的接続のためのめっき層（たとえばワイヤボンディング用のめっき層）が形成されていることを特徴とする請求項６または７記載の半導体装置である。この構成により、半導体チップとリード部との電気的接続の信頼性を高めることができる。
請求項９記載の発明は、上記めっき層が、上記リード部とともに上記リード部の上面からの潰し加工（たとえば、２０μｍ以上の潰し加工）を施されたものであることを特徴とする請求項８記載の半導体装置である。
この構成の場合には、リード部にめっき層を形成した後に、リード部に対してその上面からの潰し加工が行われる。したがって、リード部の上面に段差が生じていない状態で、めっき処理およびめっき層の不要部分の除去処理を行うことができるから、リード部上面へのめっき層の形成が容易になる。
めっき層の形成後に上面からの潰し加工が行われる結果として、めっき層の表面には潰し加工に伴うキズが形成されるのが通常である。
請求項１０記載の発明は、請求項６ないし９のいずれかに記載の半導体装置を備えた携帯機器である。上記のような半導体装置は、薄型に構成でき、かつ、配線基板との電気接続の信頼性も高いから、これを組み込んだ携帯機器の小型化および薄型化に寄与することができ、また、その信頼性を向上することができる。
請求項１１記載の発明は、配線基板と、この配線基板上に上記リード部を接合することによって表面実装された請求項６ないし９のいずれかに記載の半導体装置と、この半導体装置が実装された上記配線基板を収容した筐体とを含むことを特徴とする電子装置である。このような構成の電子装置は、小型および薄型に構成でき、かつ、すぐれた信頼性を有することができる。
上記の携帯機器や電子装置の例としては、携帯型電話機、ＰＤＡ（パーソナル・ディジタル・アシスタント）、ノートブック型パソコンなどを挙げることができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係るリードフレームの構成を示す平面図である。図１には、１個の半導体装置に対応する単位部分が示されているが、実際には、複数個の半導体装置に対応する単位部分が図１の左右方向に連設されていて、全体として帯状の連鎖体を成している。
このリードフレーム１０は、金属板（とくに銅板。たとえば板厚約２００μｍ）１００に対して精密プレス加工を施して作製されたものである。１個の半導体装置に対応した単位部分は、矩形形状（図１の例ではほぼ正方形）を成していて、半導体チップを支持するための支持部（アイランド部）１を中央に有し、その周囲に、矩形形状をなすようにほぼ等間隔に配置された複数本のリード部２を有している。
支持部１は、この実施形態では、平面視におていほぼＸ字形状を有しており、複数本のリード部２が形成する矩形形状の４つの角部において、吊りリード部４を介して、金属板１００に連続する枠部５に結合されている。各リード部２は、中央に先端を向けて配置された長尺形状を有しており、その基端部は枠部５に結合されている。上記矩形形状の各辺に沿って配列された複数本のリード部２は互いにほぼ平行であり、その長手方向は、当該辺に対してほぼ垂直な方向に沿っている。１０１，１０２，１０３は、精密プレス装置の各プレスステーションでの加工工程、半導体チップの搭載工程、封止樹脂による封止工程などにおいてリードフレーム１を位置決めするための位置決め孔である。
図２は、上記リードフレーム１０を組み込んだ半導体装置の構成を示す図解的な断面図である。この半導体装置は、リードフレーム１０と、このリードフレーム１０の支持部１上に搭載された半導体チップ６と、この半導体チップ６とリード部２の上面とを電気接続するボンディングワイヤ７と、これらを封止する封止樹脂８とを備えている。リード部２の下面２ｂは、封止樹脂８の下面から露出し、回路基板上の配線パターンに半田接合されるアウターリード部として機能する。また、リード部２の封止樹脂内に封止される部分は、インナーリード部としての役割を担い、とくにその先端寄りの部分は、ボンディングワイヤ７が接合される内部接続部となる。このようにして、表面実装型の半導体パッケージ（ＱＦＮ）が構成されている。この半導体装置は、配線基板上にリード部２の下面を半田接合することによって表面実装されることになる。そして、この半導体装置を実装した配線基板は、たとえば、携帯型電話機等の携帯機器の筐体内に収容されて使用されることになる。
上記の半導体装置の組み立ての際には、支持部１の上面に半導体チップ６がダイボンディングされ、この半導体チップ６の端子とリード部２の上面とがボンディングワイヤ７で接続される。その後、図１において二点鎖線で示す封止領域５０内が樹脂封止され、これにより、半導体チップ６、ボンディングワイヤ７およびリード部２が樹脂封止されてパッケージが形成される。その後、パッケージの側面に沿ってリード部２および吊りリード部４が切断され、これらが枠部５から切除される。こうして、半導体装置の個片が得られる。
図３(a)はリード部２の先端側からみた正面図であり、図３(b)はその底面図であり、図３(c)はその側面図である。リード部２には、樹脂封止後に切断される切断ライン５１よりも基端部側の位置からその先端に至る領域に、リード部２の上面からの潰し加工が施されており、その上面２ａが、枠部５や支持部１の上面よりも低くなっているとともに、この領域における板厚（たとえば、約１７０μｍが、枠部５や支持部１の板厚（たとえば約２００μｍよりも薄くなっている（図２を併せて参照）。そして、リード部２の上面には、このリード部２の長手方向にほぼ直交する方向に沿って断面ほぼＶ字形のノッチ２８が形成されている。このノッチ２８は、リード部２がその長手方向に沿って封止樹脂８から抜け出ることを防止する。
リード部２の上面２ａにおいて、ノッチ２８よりも先端部側（支持部１側）の領域は、ボンディングワイヤ７が接合されるワイヤ接続部（内部接続部）として機能する。このワイヤ接続部には、ボンディングワイヤ７との良好な接合のためのめっき層２９（たとえば、銀めっき層）が形成されている。一方、リード部２の下面２ｂは、半導体チップ６とともに樹脂封止した後に封止樹脂８の下面から露出して、回路基板上への表面実装のための外部接続部（アウターリード部）として機能する。
リード部２の先端領域には、リード部２の下面側からの潰し加工が施されており、リード部２の下面２ｂから上方にオフセットされた先端抜け止め部２１が形成されている。先端抜け止め部２１は、リード部２の本体部２０の上面付近において、その先端側および両側面側に張り出している。半導体チップ６とともにリード部２を樹脂封止した状態では、先端抜け止め部２１の下方には封止樹脂８が回り込むから、リード部２の抜け防止が図られる。
リード部２の本体部２０の両側面には、ほぼ全域に渡って抜け止め段部２２が形成されている。この抜け止め段部２２は、本体部２０の厚さ方向中間位置に、先端抜け止め部２１の後端位置（基端部側の端縁）から切断ライン５１に至る領域に渡って延在して形成されている。この抜け止め段部２２は、本体部２０の両側面から外方に張り出しており、かつ、その下面は、リード部２の下面２ｂよりも上方にオフセットされている。したがって、半導体チップ６とともに当該リード部２を樹脂封止すると、封止樹脂８が抜け止め段部２２の下方に回り込む。これにより、リード部２の抜け防止が図られる。
抜け止め段部２２は、リード部２の下面２ｂ側から金型（パンチ）を用いて押圧加工を施すことによって形成されている。そのため、下面２ｂは、所定の寸法および形状を有し、かつ、複数のリード部２の下面２ｂは所期の配置を有している。したがって、複数のリード部２の下面２ｂは、外部接続部として良好に機能する。
図３(a)に示すように、リード部２の下面２ｂは実質的に平坦面となっている。そのため、リードフレーム１０の下面を金型に押し当てて樹脂封止すれば、封止樹脂が下面２ｂに回り込むことがなく、封止樹脂８の付着に伴う導通不良が生じることがない。
図４は、上記のリードフレーム１０の製造のために用いられる精密プレス装置の構成を説明するための概念図である。リードフレーム１０は、複数（図４の例では６個）のプレスステーションＳ１〜Ｓ６を順に通って順送り方向（図４の右方向）へと搬送される。プレスステーションＳ１は、材料である帯状の金属板１００に対して下面側からの打ち抜き加工を実行する打ち抜き加工部である。プレスステーションＳ２は、リード部２の先端部に下面側から潰し加工（コイニング）を施す先端下面潰し加工部である。プレスステーションＳ３は、リード部２の先端をその基端部から所定長の切断位置で切断する切断加工部である。プレスステーションＳ４は、リード部２の全体を上面から潰し加工（コイニング）する潰し加工部である。プレスステーションＳ５は、リード部２の両側面からの潰し加工（コイニング）によって、リード部２の下面の形状を整形する側面潰し加工部である。プレスステーションＳ６は、リード部２の上面中間部にＶ字状ノッチ２８を形成するノッチ形成加工部である。
図５(a)は、プレスステーションＳ１（打ち抜き加工部）の構成を示す図解的な断面図であり、リード部２の長手方向と交差する平面でとった断面が示されている。このプレスステーションＳ１では、帯状の金属板１００に対して、その下面１００ｂ側から打ち抜き加工が施される。より具体的には、金属板１００は、支持部１およびリード部２などのパターンに対応した開口６１ａおよび７１ａをそれぞれ有するダイ６１および抑え部材７１との間に挿入される。この状態で、開口６１ａ，７１ａに整合する形状のパンチ８１が、金属板１００を、その下面１００ｂから上面１００ａに向かって打ち抜くように、開口７１ａおよび６１ａを順に貫通し、その後、開口６１ａ，７１ａから退避するように上下動される。これにより、支持部１およびリード部２が、下面２ｂ側からの打ち抜き加工によって形成される。このとき、リード部２の長手方向に交差する断面形状は、図６(a)に示すように、反転かまぼこ形状を有している。すなわち、下面２ｂは、下方に向かって凸の湾曲面をなし、その両側縁には、ダレが生じている。
図５(b)は、プレスステーションＳ２（先端下面潰し加工部）の構成を示す図解的な断面図であり、リード部２の側面側から見た状態が示されている。このプレスステーションＳ２では、打ち抜き加工によって得られたリード部２の先端部の下面からの潰し加工によって、先端抜け止め部２１が形成される。より具体的には、平坦な下面を有するダイ６２がリード部２の上方に配置され、この金属板１００の下方に抑え部材７２が配置される。そして、この抑え部材７２に形成された開口７２Ａを介して、パンチ８２が所定のストロークだけ上下動する。
パンチ８２は、図７に示すように、リード部２の幅とほぼ等しい幅で形成された平面視矩形の凹部８２Ａを有しており、この凹部８２Ａのさらに奥部においてリード部２の先端部にオーバーラップするようになっている。そのため、リード部２の先端部が押し潰されて、リード部２の下面２ｂよりも上方にオフセットされるとともに、このオフセット部分よりもやや基端部寄りの位置には、本体部２０の側面から張り出す張り出し部が形成されることになる。こうして、上述のような先端抜け止め部２１が形成される。
パンチ８２のストロークは、このパンチ８２の上端が金属板１００の板厚の途中部（たとえば、板厚中間位置よりも上面側の位置）まで移動した後に下降するように定められている。そのため、先端抜け止め部２１は、リード部２の上面２ａに近い位置において、本体部２０の先端側および両側方に張り出すことになる。
図６(b)は、先端抜け止め部２１を形成した後の状態を示す正面図であり、この時点では、リード部２の本体部２０は、まだ、反転かまぼこ形状の断面を有しており、その下面２ｂにはダレが生じている。
図５(c)は、プレスステーションＳ４（潰し加工部）の構成を示す図解的な断面図であり、リード部２の長手方向に交差する平面に沿う断面が示されている。プレスステーションＳ３において先端抜け止め部２１を所定の長さで切断した後に、このプレスステーションＳ４において、リード部２全体に対して潰し加工が施される。すなわち、図５(c)に示すように、プレスステーションＳ４には、リード部２の下方に平坦な上面を有するダイ６３が配置されているとともに、リード部２以外の支持部１などに対応する部分を押圧する抑え部材（図示せず）が金属板１００の上方に配置されている。この抑え部材には、リード部２の全体を露出させる開口が形成されており、この開口を通って上下動可能であるように、平坦な下面を有するパンチ８３が設けられている。このパンチ８３は、リード部２の全体（少なくとも切断ライン５１から先端側の全域を含む領域）を押圧可能な押圧面８３ａを下面に有している。
パンチ８３の上下動のストロークは、押圧面８３ａの下死点位置が、当該潰し加工前のリード部２の上面よりも下方（たとえば、３０μｍだけ下方）となるように設定されている。より具体的には、押圧面８３ａの下死点位置は、潰し加工前のリード部２の下面２ｂのダレを解消して、この下面２ｂを実質的に平坦面とすることができるように定められている。したがって、このリード部２の潰し加工後の本体部２０の横断面は、図６(c)に示すとおり、ほぼ矩形となる。
図５(d)は、プレスステーションＳ５（側面潰し加工部）の構成を示す図解的な断面図であり、リード部２の長手方向に交差する平面に沿う断面構造が示されている。このプレスステーションＳ５には、リード部２の上方に、平坦な下面を有するダイ６５が配置されているとともに、リード部２の下方に、隣接するリード部２間の間隔よりも幅広の開口７５ａを隣接するリード部２の間に対応する位置にそれぞれ有する抑え部材７５が配置されている。そして、開口７５ａを通って上下動するパンチ８５が抑え部材７５の下方に配置されている。パンチ８５は、隣接するリード部２間の間隔よりも幅広の押圧面８５Ａを上端に有している。
パンチ８５のストロークは、その上死点位置がリード部２の本体部２０の板厚範囲内（たとえば板厚中間位置。先端抜け止め部２１よりも下方の位置）となるように定められている。したがって、パンチ８５を上下動させることによって、リード部２の本体部２０の両側縁部が下面２ｂ側から押圧され、本体部２０の両側面には、この本体部２０の板厚中間位置に、抜け止め段部２２が形成されることになる。それとともに、本体部２０の下面２ｂは、隣接するパンチ８５間の幅に整形され、所定の寸法、形状および配置を有することになる。
この側面潰し加工後における本体部２０の横断面が、図６(d)に示されている。側面潰し加工時には、図５(d)に示されているように、リード部２の本体部２０の側方は自由空間となっており、パンチ８５によって潰される部分は容易に側方へと広がっていく。そのため、打ち抜き加工の場合とは異なり、下面２ｂの側縁にダレが生じることがなく、加工後の下面２ｂは実質的に平坦面となっている。
図５(e)は、プレスステーションＳ６（ノッチ形成加工部）の構成を示す図解的な断面図であり、リード部２の長手方向に交差する平面に沿う断面構造が示されている。プレスステーションＳ６には、リード部２の下方に、平坦な上面を有するダイ６４が配置されているとともに、リード部２の本体部２０の長手方向中間位置にスリット状（リード部２の長手方向にほぼ直交するスリット状）の開口を有する抑え部材（図示せず）が配置されており、さらに、当該開口を通って移動する板状のパンチ８４が設けられている。パンチ８４は、先端（下端）にくさび型の押圧部８４ａを有している。
パンチ８４の上下動のストロークは、押圧部８４ａの下端がリード部２の板厚範囲内の位置に達するように定められている。したがって、パンチ８４を上下動させることによって、リード部２の長手方向中間部に断面Ｖ字形のノッチ２８を形成することができる。
こうして、プレスステーションＳ１〜Ｓ６を通ってリードフレーム１０が形成されると、ワイヤ接続部に対してめっき処理（たとえば、銀めっき処理）が行われる。
このめっき処理は、プレスステーションＳ４による潰し加工処理前に行われてもよい。このようにすれば、リード部２の上面にめっき層２９を形成した後に、リード部２に対してその上面からの潰し加工が行われることになる。したがって、リード部２の上面に段差が生じていない状態で、めっき処理およびめっき層の不要部分の除去処理を行うことができるから、リード部２上面へのめっき層２９の形成が容易になる。この場合には、めっき層２９も上面からの潰し加工を受けることになるから、めっき層２９の表面には潰し加工に伴うキズが形成されるのが通常である。
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上記の実施形態では、リード部２と半導体チップ６とがボンディングワイヤを介して電気接続される例について説明したが、半導体チップの端子部にバンプを設け、このバンプをリード部２の上面に接合させる構成としてもよい。
また、上記の実施形態では、金属板１００を加工してリードフレーム１０を作製する工程において、リードフレーム１０の上面を上方に向け、その下面を下方に向けた状態でプレスステーションＳ１〜Ｓ６による処理を行うこととしているが、リードフレーム１０の上面を下方に向け、その下面を上方に向けた状態で各工程の処理を行うようにしてもよい。この場合には、プレスステーションＳ１〜Ｓ６のパンチおよび抑え部材とダイとの上下関係を逆にしておけばよい。
さらに、上記の実施形態では、リードフレーム１０を作製するための一連の加工工程を１つの精密プレス装置で連続的に行うようにしているが、一部の工程を、別の装置で行うようにしてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係るリードフレームの構成を示す平面図である。 上記リードフレームを組み込んだ半導体装置の構成を示す図解的な断面図である。 (a)はリード部の先端側からみた正面図であり、(b)はその底面図であり、(c)はその側面図である。 上記のリードフレームの製造のために用いられる精密プレス装置の構成を説明するための概念図である。 上記精密プレス装置の個々のプレスステーションの構成を説明するための図解的な断面図である。 リードフレームの作製工程におけるリード部の形状の変化を説明するための図である。 先端下面潰し加工のためのパンチの構成を示す図解的な斜視図である。
符号の説明
１ 支持部
２ リード部
２ａ 上面
２ｂ 下面
４ 吊りリード部
５ 枠部
６ 半導体チップ
７ ボンディングワイヤ
８ 封止樹脂
１０ リードフレーム
２０ 本体部
２１ 先端抜け止め部
２２ 抜け止め段部
２８ ノッチ
２９ めっき層
５０ 封止領域
５１ 切断ライン
６１〜６５ ダイ
６１ａ 開口
７１，７２，７５ 抑え部材
７１ａ 開口
７２Ａ 開口
７５ａ 開口
８１〜８５ パンチ
８２Ａ 凹部
８３ａ 押圧面
８４ａ 押圧部
８５Ａ 押圧面
１００ 金属板
１００ａ 上面
１００ｂ 下面
Ｓ１〜Ｓ６ プレスステーション

Claims (11)

  1. 半導体チップと封止樹脂内で電気接続されるとともに少なくとも下面の一部が上記封止樹脂の下面から露出するように上記封止樹脂内に封止されるリード部を有する半導体装置のリードフレームを製造するための方法であって、
    上記リード部を下面側から上面側に向かう方向への打ち抜き加工によって形成する打ち抜き工程と、
    この打ち抜き工程の後に、上記リード部に対して上面側から潰し加工を行う工程とを含むことを特徴とするリードフレームの製造方法。
  2. 上記打ち抜き工程の後、上記リード部の先端部に対して下面側から潰し加工を行う先端下面潰し工程をさらに含むことを特徴とする請求項１記載のリードフレームの製造方法。
  3. 上記打ち抜き工程の後、上記リード部の側縁を下面側から金型により整形する側縁部整形工程をさらに含むことを特徴とする請求項１または２記載のリードフレームの製造方法。
  4. 上記リード部は長尺形状を有しており、このリード部の上面に、このリード部の長手方向と交差する方向に沿った溝状のノッチを金型加工によって形成する工程をさらに含むことを特徴とする請求項１ないし３のいずれかに記載のリードフレームの製造方法。
  5. 請求項１ないし４のいずれかに記載の方法によってリードフレームを製造する工程と、
    上記リード部の上面と半導体チップとを電気的に接続する工程と、
    上記リード部の少なくとも下面の一部が下面から露出するように上記半導体チップとともに上記リードフレームを樹脂封止する工程と、
    上記リードフレームの不要部分を切除する工程とを含むことを特徴とする半導体装置の製造方法。
  6. 半導体チップを樹脂封止した半導体装置であって、
    上記半導体チップと、
    上記半導体チップと封止樹脂内で電気接続されるとともに少なくとも下面の一部が上記封止樹脂の下面から露出するように上記封止樹脂内に封止されるリード部、および上記半導体チップを搭載するための支持部を有し、上記リード部の下面が実質的に平坦面であり、上記リード部の上面と上記支持部の上面との間に、上記リード部の上面からの潰し加工による高低差が生じている、リードフレームと、
    上記リードフレームおよび半導体チップを、上記リード部の下面が露出するように封止する上記封止樹脂とを含むことを特徴とする半導体装置。
  7. 上記リード部の板厚は、その上面からの潰し加工によって、上記支持部の板厚よりも薄くされていることを特徴とする請求項６記載の半導体装置。
  8. 上記リード部の上面に、上記半導体チップとの電気的接続のためのめっき層が形成されていることを特徴とする請求項６または７記載の半導体装置。
  9. 上記めっき層が、上記リード部とともに上記リード部の上面からの潰し加工を施されたものであることを特徴とする請求項８記載の半導体装置。
  10. 請求項６ないし９のいずれかに記載の半導体装置を備えた携帯機器。
  11. 配線基板と、
    この配線基板上に上記リード部を接合することによって表面実装された請求項６ないし９のいずれかに記載の半導体装置と、
    この半導体装置が実装された上記配線基板を収容した筐体とを含むことを特徴とする電子装置。
JP2003347415A 2003-10-06 2003-10-06 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置 Expired - Lifetime JP4372508B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003347415A JP4372508B2 (ja) 2003-10-06 2003-10-06 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
TW093127834A TWI355729B (en) 2003-10-06 2004-09-15 Method of fabricating lead frame and method of fab
CNB2004100119746A CN100397599C (zh) 2003-10-06 2004-09-27 引线框的制造方法、半导体装置的制造方法及半导体装置
US10/954,652 US7354804B2 (en) 2003-10-06 2004-10-01 Method for fabricating lead frame and method of fabricating semiconductor device using the same
KR1020040079703A KR20050033498A (ko) 2003-10-06 2004-10-06 리드 프레임의 제조 방법과 이를 이용한 반도체 장치의제조 방법, 및 반도체 장치와 이를 구비하는 휴대 기기 및전자 장치
US11/518,901 US20070001276A1 (en) 2003-10-06 2006-09-12 Semiconductor device and portable apparatus and electronic apparatus comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347415A JP4372508B2 (ja) 2003-10-06 2003-10-06 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置

Publications (2)

Publication Number Publication Date
JP2005116705A true JP2005116705A (ja) 2005-04-28
JP4372508B2 JP4372508B2 (ja) 2009-11-25

Family

ID=34539999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347415A Expired - Lifetime JP4372508B2 (ja) 2003-10-06 2003-10-06 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置

Country Status (5)

Country Link
US (2) US7354804B2 (ja)
JP (1) JP4372508B2 (ja)
KR (1) KR20050033498A (ja)
CN (1) CN100397599C (ja)
TW (1) TWI355729B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253201A (ja) * 2008-04-10 2009-10-29 Sumitomo Metal Mining Co Ltd リード露出型パッケージ用リードフレーム、その成形加工方法、及び成形加工に用いるプレス金型

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US8046098B2 (en) * 2007-01-08 2011-10-25 Jeom Kee Paik Curved surface forming method of a metal plate
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
CN102437055A (zh) * 2011-12-14 2012-05-02 成都中科精密模具有限公司 基于轴向二极管生产线的压扁贴片塑封二极管的生产方法
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
CN106129049A (zh) * 2016-07-26 2016-11-16 苏州查斯特电子有限公司 一种矩阵式整流桥堆二极管
JP6783128B2 (ja) * 2016-12-06 2020-11-11 三菱電機株式会社 リード加工装置
JP7408885B2 (ja) * 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US650156A (en) * 1899-10-17 1900-05-22 John Pearson Nut-lock.
US4137546A (en) * 1977-10-14 1979-01-30 Plessey Incorporated Stamped lead frame for semiconductor packages
JP2837064B2 (ja) * 1993-05-25 1998-12-14 ローム株式会社 ボンディングパッド面の圧印加工方法
US5541565A (en) * 1995-05-22 1996-07-30 Trw Inc. High frequency microelectronic circuit enclosure
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6667541B1 (en) * 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
KR20010056618A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
EP1313184B1 (en) * 2000-07-17 2007-08-15 Sanyo Electric Co., Ltd. Semiconductor laser device
US6465274B2 (en) * 2000-08-22 2002-10-15 Texas Instruments Incorporated Lead frame tooling design for bleed barrier groove
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
US6924548B2 (en) * 2001-01-31 2005-08-02 Hitachi, Ltd. Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US20020180018A1 (en) * 2001-05-29 2002-12-05 Shermer Charles A. Leadframe locking structures and method therefor
JP2003017645A (ja) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP3696820B2 (ja) 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP2003158234A (ja) 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
TWI244185B (en) * 2004-06-30 2005-11-21 Advanced Semiconductor Eng Quad flat non leaded package
US7338841B2 (en) * 2005-04-14 2008-03-04 Stats Chippac Ltd. Leadframe with encapsulant guide and method for the fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253201A (ja) * 2008-04-10 2009-10-29 Sumitomo Metal Mining Co Ltd リード露出型パッケージ用リードフレーム、その成形加工方法、及び成形加工に用いるプレス金型

Also Published As

Publication number Publication date
JP4372508B2 (ja) 2009-11-25
TWI355729B (en) 2012-01-01
CN1606141A (zh) 2005-04-13
CN100397599C (zh) 2008-06-25
TW200515574A (en) 2005-05-01
US20050104174A1 (en) 2005-05-19
US20070001276A1 (en) 2007-01-04
US7354804B2 (en) 2008-04-08
KR20050033498A (ko) 2005-04-12

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP4860939B2 (ja) 半導体装置
JP2004214233A (ja) 半導体装置およびその製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JP2002076228A (ja) 樹脂封止型半導体装置
US10201917B2 (en) Lead frame
JP2006203052A (ja) 表面実装型半導体素子
KR20050051572A (ko) 반도체 장치 및 그 제조 방법
KR20050004059A (ko) 반도체 장치 및 리드 프레임
JP2003282809A (ja) 半導体装置およびその製造方法
JP2006013001A (ja) 面実装型電子部品及びその製造方法
JP3999780B2 (ja) リードフレームの製造方法
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
US6891254B2 (en) Semiconductor device with protrusions
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
JP4330980B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP2007096357A (ja) 面実装型電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4372508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term