TWI353621B - Planarization method of manufacturing a superjunct - Google Patents

Planarization method of manufacturing a superjunct Download PDF

Info

Publication number
TWI353621B
TWI353621B TW093138901A TW93138901A TWI353621B TW I353621 B TWI353621 B TW I353621B TW 093138901 A TW093138901 A TW 093138901A TW 93138901 A TW93138901 A TW 93138901A TW I353621 B TWI353621 B TW I353621B
Authority
TW
Taiwan
Prior art keywords
region
doped region
conductivity type
mesa
trenches
Prior art date
Application number
TW093138901A
Other languages
English (en)
Other versions
TW200535913A (en
Inventor
Fwu-Iuan Hshieh
Original Assignee
Third Dimension 3D Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Third Dimension 3D Semiconductor Inc filed Critical Third Dimension 3D Semiconductor Inc
Publication of TW200535913A publication Critical patent/TW200535913A/zh
Application granted granted Critical
Publication of TWI353621B publication Critical patent/TWI353621B/zh

Links

Classifications

    • H01L29/66712—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/823412—
    • H01L27/088—
    • H01L29/0634—
    • H01L29/0653—
    • H01L29/0661—
    • H01L29/7811—
    • H01L29/0696—
    • H01L29/1095—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

1353621 修1 曰期：100.05.27. 第93138901號專利申請索 九、發明說明： 【發'明所屬挂:掏"領域】 發明背景
本發明係與一種用於製造一具有一包括有厚氧化 5物區域之邊緣終端結構的半導體裝置之方法有關，並且 本發明係特別與一種以金屬氧化物半導體（M〇s)作 為閘極，且係為一種適合用於電能轉換之具有低導通電 阻和高崩潰電壓性質的半導體裝置有關。更明確地說， 本發明係與製造超接面半導體裝置的平坦化方法有關。 10 【先前技術】 基於美國專利第5,216,275號所揭示之Xingbi Chen的超接面裝置之發明，已有許多擴展並改善其發 明之超接面效應的嘗試。美國專利第6,41〇,958、 6,300，171與6,307,246號係達成此等成果的範例，其等 15 在此被併入以供參考。
美國專利第6,41〇,958號（"Usui等人"）係與一半 導體7L件之一邊緣終端結構以及一個漂移區有關。一種 導電類型的一半導體本體係具有一帶有埋於至少二相 互不同的平面中之數個另一種導電類型區域的邊緣區 2〇域。在該半導體元件的作用區的下面，該漂移區域係利 用下層的基材來連接。 美國專利第6,3〇7,246號（"Nitta等人”）中揭示一 種具有一高電壓維持邊緣之半導體元件，其中數個平行 連接的個別元件係被設置於一晶胞陣列之數個晶胞 5 1353621 第93138901號專利申請案 修正日期：100.05.27. 中。在一邊緣區域中，該半導體元件具有帶有經遮蔽的 源極帶區域之晶胞。在與動力半導體元件相連接的時 候’該經遮蔽的源極帶區域會抑制藉由該不成比例之大 反向動之電blL岔度所致的該寄生雙極電晶體的”開 5啟”。此外，由Nitta等人之專利中所討論的科技術語 中，可以非常容易地產生具有遮蔽源極帶區域的邊緣結 構。其說明了各種參數的效果且使得一具有一由平行的 PN層所組成的漂移層之半導體裝置得以量產，該平行 的PN層會在"開啟"狀態下導電而在，，關閉”狀態 下不導電。在N·型漂移區域中之活性雜質的淨含量係 介於p-型分割區域中之活性雜質量的1〇〇%到15〇% 之範圍内。除此之外，N_型漂移區域和p_型分割區域 中之任一者的寬度係介於另一個區域的寬度之 和106%之間的範圍内。 15 20 美國專利第6,3〇0，171號（，，Frisina")揭露一種製 造-用於高電壓半導體裝置之邊緣結構的方法，其包括 用於形成-第-導電類型之-第—半導體層的第一步 驟，在該第-半導體層的頂表面上形成—第—光罩的第 二步驟，移除部分的該第-光罩以在其中形成至少—開 口之第三步驟’一在該第-半導體層中經由該至少-開 口來導入-第二導電類型之雜質的第四步驟，一 移除該第一光罩與在該第一 疋王地 一捃兩』 千導體層上形成一係為第 二導電類型之第二半導體層的第五步驟—使得在 一+導體層令植入的雜質擴散以在該第—和第二半導 6 1353621 第93138901號專利申請案 修正曰期：100.05.27·
體層中形成一該第二導電類型的摻雜區域之第六步 驟。該第二步驟至第六步驟係至少被重複一次，以形成 一最終的邊緣結構’其包括的許多的第一導電類型之重 疊的半導體層，與至少係為第二導電類型的摻雜區域之 5二柱狀區，該柱狀區係被插置於該等重疊的半導體層 中，並藉著重疊該等經由該光罩開口來依序植入之摻雜 區域而形成，該等靠近該高電壓半導體裝置之柱狀區係 比與離該該高電壓半導體裝置之柱狀區還要來的深入。 本發明係要提供一種利用一種可以配合於製造該 1〇裝置時僅利用單一次磊晶沈積步驟的製程之技術來製 造的邊緣終端區域。
C 明内J 發明摘要
簡單地說，本發明包含製造一個半導體裝置的方 15法，其包括提供一具有彼此相對的第一和第二主要表面 之半導體基材。該半導縣材在該第二主要表面具有一 第導電類型之重度摻雜區域，而在該第一主要表面具 有一第-導電類型之輕度摻雜區域。該方法包含在半導 體基材中提供數個溝渠和數個台面。每個該等數個溝渠 2〇都具有一由該第一主要表面朝向該重度捧雜區域延伸 至-第-深度位置的第一延伸部分，且每個該等數個溝 渠都是被設置於相鄰的台面之間。每個該等數個溝渠相 對於其他溝渠都具有—大約相等寬度。每個該等數心 面都具有一相對於該第一主要表面維持-預定傾斜度 7 1353621 第93138901號專利申請案 修正日期：100.05.27. 之一側壁表面。該方法也包含以一第一預定植入角度將 一係為該第一導電類型的雜質，在一台面的侧壁表面上 植入該半導體基材之一預定台面區域，以在該一台面的 側壁表面上形成一具有比該重度摻雜區域更低之摻雜 5濃度的係為第一導電類型之第一摻雜區域。該方法也包 含以一第一預定植入角度將一係為該第二導電類型的 雜質，在一相對於該被植入第一導電類型雜質之側壁的 側壁表面上植入該預定台面區域，以在該相對於該被植 入第一導電類型雜質之側壁的側壁表面上提供一係為 1〇第二導電類型之第二摻雜區域，並提供一係為該第一與 第二摻雜區域之P-N接面，其係位在沿著該等數個溝 渠之該深度方向上。該方法進一步包含將每個溝渠的該 等側壁與底部以及該等數個台面的頂端氧化以產生一 頂端氧化物層，將該氧化物層平坦化蝕刻以將該預定台 15面的預定部分暴露，利用選自於包含原矽酸四乙酯 (TEOS)與玻璃上旋轉塗敷（s〇G)氧化物沈積作用之 方式來沈積-氧化物層，以覆蓋該經平坦化㈣之頂端 層與預定台面，並將該裝置的頂部表面平坦化。 本發明也包含製造—個半導體裝置的方法，其包括 2〇提供-具有彼此相對的第一和第二主要表面之半導體 基材。送半導體基材在該第二主要表面具有—第一導電 類型之重度摻雜區域，而在該第—主要表面具有一第一 導電類型之輕度摻雜區域。該方法也包含在半導體基材 中提供數個溝渠和數個台面區域。每個該等數個台面區 8 修正日期：100.05.27. 第93138901號專利申請案 域都具有-由該第一主要表面朝向該重度摻雜區域延 伸至第/罙度位置的第一延伸部分，並具有一相對於 該第主要表面維持一預定傾斜度之一側壁表面。每個 該等數個溝渠相肖於其他溝渠都具有一大約相等寬 度。每一該等數個台面區域都被該等數個溝渠之一所圍 繞°該方法也包含以—第—預隸人角度將-係為該第 一導電類型的雜質，㈣等數個溝渠之—的—側壁表面 上植入該等數個台面區域之一台面區域預定群組，以在 母個孩4 σ面區域之該台面區域預定群組的側壁表面 上，形成一具有比該重度摻雜區域更低之摻雜濃度的係 為第一導電類型之第一摻雜區域。該方法也包含以一第 一預定植入角度將一係為該第二導電類型的雜質，在一 相對於該被植入第一導電類型雜質之側壁的側壁表面 上植入該等台面區域之該預定群組，以在該相對於該被 植入該第一導電類型雜質之該側壁的側壁表面上提供 一係為第二導電類型之第二摻雜區域，並提供一係為該 第一與第二摻雜區域之Ρ·Ν接面，其係位在沿著該等 數個溝渠之該深度方向上。該方法進一步包含將每個溝 渠的底部以及該等數個台面的側壁與該等頂端氧化以 產生一頂端氧化物層，將該氧化物層平坦化蝕刻以將該 等台面區域的預定群組的預定部分暴露，利用選自於包 含原矽酸四乙酯（TEOS)與旋轉塗敷（s〇G)氧化物沈 積作用之方式來沈積一氧化物層，以覆蓋該經平坦化蝕 1353621 第93138901號專利申請案 ㈤ 修正日期：100.05.27, 刻之頂端層與預定台面，並將該裝置的頂部表面平坦 化。 圖式簡要說明 月:』述的摘要以及下述之本發明的詳細說明將在參 5照隨附的圖式下而被更加的了解。基於例示說明本發明 的目的，在該等圖式中顯示了目前之較佳具體例。然 而，應該要了解的是，本發明並未被侷限於其等所顯示 的精確結構與技術手段。 在該等圖式中： 10 第1圖是一半導體晶圓的一部分剖面正視圖； 第2圖是該晶圓在一钱刻步驟之後的部分剖面正 視圖； 第3圖是第2圖的該半導體晶圓之部分頂視平 面圖； I5 第4圖是第2圖的該半導體晶圓在經過進行— 離子植入步驟後的部分剖面正視圖； 第5圖是第4圖的該半導體晶圓在一氧化作用 步驟之後的部分剖面正視圖； 第6圖是第5圖的該半導體晶圓在一乾式平土曰 20 化#刻步驟之後的部分别面正視圖； 第7圖是第6圖的該半導體晶圓在一原矽酸四 乙酯（TEOS)沈積步驟之後的部分剖面正視圖； 第8圖是第7圖的該半導體晶圓在一旋轉塗敷 (SOG)沈積步驟之後的部分剖面正視圖； 10 1353621 第93138901號專利申請案 修正日期]_5·27. 第9圖是第6或7圖的該半導體晶圓在一化學 機械研磨（CMP)步驟之後的部分剖面正視圖； 第10圖是第9圖的該半導體晶圓在完成該最终 步驟之後的部分剖面正視圖； 第11圖是第10圖的該半導體晶圓之部分頂視 平面圖；且 第12圖是第9圖的具體例之替代性具體例的部 分剖面正視圖。
【實施方式3 10 具體例的詳細描述 在下述中，某些術語僅係基於便利而運用且其係不 具限制性的。”右侧”、”左側，，、，，下端，，以及"上端，，係 指其所參照的圖式中之方向。"向内”與，，向外”這些術 。口係刀別4曰朝向與退離所描述和指稱的物件之幾何中 15心。該等術語含有上述明確參照的字詞、情等之衍生字
詞以及相似涵義的字詞。此外，"一"這個字詞在用於申 請專利範圍以及發明說明書内之對應部分中時，係代表 ”至少一個"。 參照第1圖’其顯示包含一 Ν+基材3與Ν·屋 2〇晶層5的半導體晶圓之部分視圖。在此所參考使用的 導電性質係受限制於所描述的具體例。然而，習於此藝 者將會了解Ρ型導電性質可以Ν型導電性質來轉換， 而該装置仍然可正確地作用（也就是，利用一第一或一 11 1353621 第93138901號專利申請案 修正日期：跳05.27. 第二導電類型）》因此，在此所參照使用的N或p也 可以代表可相互替換之N和P或p和N。 5
10 參照第2圖，利用在此技藝中已知的技術，該磊 晶層5係被蝕刻以使得該溝渠底部會觸及或接近位在 基材3和磊晶層5之間的介面。該飯刻加工過程會形 成溝渠9、第一台面7與第二台面u。該第一台面7 係被稱為”犧牲台面"，因為該第一台面7將會在此處 所描述的加工過程期間被轉變為二氧化矽。該第二台面 11係被稱為"裝置台面”，因為該台面u係被用來形 成藉由該加工過程所製造的每個電晶體晶胞之該電壓 維持層。如箭號15所示’該台自7係位在被稱為” 〜鈿區域或邊緣終端區域"的位置中，且如箭號j 3 所不，該等台面11係位在該，，主動區域，•中。 15
20 個裝置台面U與該等犧牲台面7。可以發現該等台面 11係比台面7更寬。這種在寬度上的差異是必要的， 因為在氧化作用期間僅有部分的該等台面11會被轉 變為二氧化Θ，而犧牲台面7將會被完全地轉變為二 氧化石夕。然而’鄰近於台面7和η之溝渠9的寬度 Α(第2圖），係大_料於其他溝渠9。雖然未清楚 地顯不’在該等溝渠9之頂端係、較佳地比其等之底部 寬以有助於該等溝渠的填充作n卜該 等台面7和11係具有相對於晶膜層5的該第 要表面維持一預定傾斜度之側壁表面。該等溝渠9由 12 1353621 第93138901號專利申請案 修正日期：100.05.27 該晶膜層5的該第—主要表面朝向該基材（重度推雜 區域）3延伸至—深度D的—第—深度位置但並不 疋要延伸至該基材（重度摻雜區域）3。 參照第4圖，在未採用光罩掩蔽之步驟下台面 5 11和7係以一些微的角度φ (也就是植入角①） 將硼（Β)植入一側並將磷的（ΡΗ直入相對側邊，分別 如該等植入箭號Ρ和Β所示。該植入角φ可以介於 大約2與12之間，而較佳地為大約4。。然而硼 (也就是，—具有第二導電性質的雜質）與碟（也就是， 1〇 -具有第-導性質的雜質)各別的植 9的寬度…圖)和深度D所決定。：： 用可以料植人角φ《第―預定角度㈣的植入作 用可以與第一預定角度不同的植入角φ之第二預定 角度來進行，但是硼和磷的植入角①的角度也可以是 15 相同。 參照第5圖，在該等植入物之輸灌後進行一蒸氣 氧化步驟，其中該等台面7會因為其等之較窄的寬度 而轉變為二氧化石夕柱25,而該等台面U係被轉變為 被該等二氧化矽所包圍的N/ P柱27。在每個氧化台 20面柱27之間留下小間隙33 (第6圖）係為本發明的 。该間隙33將被覆蓋並分離而不致在製造過程 中造成困難。這種結構係被顯示在第6圖中。然後進 行一乾式蝕刻作用以將覆蓋該N/P柱27之該氧化物 13 1353621 修正日期：100.05.27. 0表示之氧化物層 第93138901號專利申請案 層35回蝕刻（etch back)。該以字母 35的厚度，係典型地大約為0.5-3.0微米（"m)。 參照第6圖，因為N/P區域27的該蝕刻速率係 比二氧化矽柱25,少，該27,的N和p柱狀體係以 典型地為大約0.6-3.2 /zm之尺寸線D，所表示的方 式而暴露出來。 在第7圖中’該氧化物層係以一種被稱為"TE〇s 氧化物沈積"的技術來替換，其係為一種化學汽相沈積 (CVD)的形式，且係利用化學品原石夕酸四乙酯 10來提供一覆蓋在柱25,和27,之間的開口 33的覆蓋 氧化物層37。 第8圖提供另一種具體例，其中該氧化物層37 可如所示的進行玻璃上旋轉塗敷（s〇G)，其中該等開口 33係被覆蓋且該氧化物柱25，係如該n/ P柱狀體 15 27'被SOG所覆蓋。 在利用化學機械研磨（CMP)來平坦化之後，第9 圖顯示該氧化物層37會使得該N/ P柱狀體27·的 頂端暴露，以產生該電晶體之裝置結構。該平坦化的數 值為D’或係為大約〇 6_3 2 " m。然後，形成閘極介 20電層，並沈積閘極導體且以光罩遮蔽來形成該等閘極。 在第10圖中’第9圖的裝置被以光罩遮蔽並形 成一 P+植入物，接著進行一輸灌步騾。接著，如果有 需要的話，一 N+型源極區域係利用為人所熟知的遮蔽 技術來植入並輸灌。結果係被顯示在第1〇圖中，其具 14 1353621 修正日期：100.05.27. 第93138901號專利申請案 有一其中植入N+源極區域45的P+區域41，並具 有覆蓋β亥裝置的閘極氧化物區域49，其中一閘極端 子47係被设置在該覆蓋該Ν型區域、ρ+型區域 41與該Ν+源極區域45之閘極氧化物層中。 5 雖然任何已知的幾何結構都可被用來製造第1〇 圖的裝置’但是第11圖例示_種以條紋狀設計來製造 的裝置100的部份頂視平面圖，其具有一依據本發明 的終端區域149。
如第12圖所示，第9圖的裝置可以一 ρ+型基 材103與一 ρ型磊晶層來開始製造。利用該另一種具 體例，其進行-光罩遮蔽步驟並形成一 Ν+植入物，接 著進仃一輪灌步驟，然後可以植入並輸灌一 ρ+汲極區 域。所產生的結構係被顯示在第12圖中，其_有一植 入p+源極區域145的N+區域141，並有一覆蓋該 15裝置之閘極氧化物區域49’其中在接點成形、金屬化 與鈍化作用之前，一閘極端子148係被定位在覆蓋該p+ 品域145和N型主體141之間極氧化物區域 上。這個裝置的邊緣終端結構係為區域249。因此，也 2〇可以藉由下列方式來提供額外的植入物，例如藉著在該 20等第—與第二摻雜區域的該第一主要表面，提供一係為 该第二導電類型之與該第二摻雜區域電氣連接的第二 摻雜區域，以及藉由在至少一該主要表面或該一溝渠一 9 之-側壁表面上，提供-係為該第_導電類型之第四推 雜區域，以使得該第四摻雜區域在其間插置該第三掺雜 15 1353621 修正日期：100.05.27. 第93丨38901號專利申請案 區域下係相對於該第一摻雜區域。該閘電極層MS係 相對於位在該等第-和第四摻雜劑區域之間的該第三 摻雜區域而提供，而在其等之間插置有一閘絕緣層49。 由上述中可知本發明係與一種半導體裝置，以及一 5種用於製造半導體裝置的平坦化方法有關。習於此藝者 將會了解，上述的具體例可以進行變化而不背離其之廣 義發明概念範圍。因此，需了解本發明並不侷限於所揭 示的特定具體例中，而本發明應包含隨附的申請專利範 圍所界定之本發明的精神和範圍。 10 【圓式簡單說明】 第1圖疋一半導體晶圓的一部分剖面正視圖； 第2圖是該晶圓在一餘刻步驟之後的部分剖面正 視圖； 第3圖是第2圖的該半導體晶圓之部分頂視平 15 面圖； 第4圖是第2圖的該半導體晶圓在經過進行— 離子植入步驟後的部分剖面正視圖； 第5圖是第4圖的該半導體晶圓在一氧化作用 步驟之後的部分剖面正視圖； 第6圖是第5圖的該半導體晶圓在一乾式平坦 化蝕刻步驟之後的部分剖面正視圖； 第7圖是第6圖的該半導體晶圓在一原矽醆四 乙醋（TEOS)沈積步驟之後的部分剖面正視圖； 16 1353621 第93138901號專利申請案 修正曰期：100.05.27. 第8圖是第7圖的該半導體晶圓在一旋轉塗敷 (SOG)沈積步驟之後的部分剖面正視圖； 第9圖是第6或7圖的該半導體晶圓在一化學 機械研磨（CMP)步驟之後的部分剖面正視圖； 5 第10圖是第9圖的該半導體晶圓在完成該最終 步驟之後的部分剖面正視圖； 第11圖是第10圖的該半導體晶圓之部分頂視 平面圖；且
第12圖是第9圖的具體例之替代性具體例的部 10 分剖面正視圖。 【主要元件符號說明】
3 基材 37 覆蓋氧化物層 5 蠢晶層 41 P+區域 9 溝渠 43 N型區域 7 第一台面 45 β源極區域 11 第二台面 47 閘極端子 15 終端區域 49 閘極氧化物區域 13 主動區域 100 裝置 25 二氧化矽柱 103 Ρ+型基材 25' 二氧化矽柱 141 區域 27 N/P柱 145 Ρ+源極區域 27' N/P柱狀體 148 閘電極層 33 間隙 149 終端區域 35 氧化物層 249 邊緣終端結構 17 1353621 第93138901號專利申請案 修正日期：100.05.27. A 寬度 P 填植入 D 深度 D' 尺寸線 B 硼植入
18

Claims (1)

1353621 第93138卯1號專利申請案 收τ 修正日期：100.05.27 十、申請專利範圍： 1_ 一種製造半導體裝置的方法，其包含有： 提供一具有彼此相對的第一和第二主要表面之 半導體基材，該半導體基材在該第二主要表面具有 5 一第一導電類型之重度摻雜區域，而在該第一主要 表面具有一第一導電類型之輕度摻雜區域； 在該半導體基材中形成數個溝渠和數個台面， 該·#數個溝渠之各者都具有一由該第一主要表面朝 向該重度掺雜區域延伸至一第一深度位置的第—延 ίο 伸部分，且該等數個溝渠之各者都是被設置於相鄰 的台面之間，該等數個台面之各者都具有側壁表面； 將一第一導電類型的雜質，在一台面的側壁表 面上植入該半導體基材之一預選定台面區域，以在 至少一台面的側壁表面上形成一具有比該重度摻雜 15 區域更低之摻雜濃度的該第一導電類型之第一捧雜 區域； 將一係為該第二導電類型的雜質，在一相對於 該被植入第一導電類型雜質之側壁的側壁表面上植 入該預選定台面區域’以在該相對於該被植入第一 2〇 導電類型雜質之側壁的側壁表面上提供該第二導電 類型之一第二摻雜區域； 將至少鄰近該預選定台面區域之溝渠的該等側 壁與底部以及該預選定台面區域的頂端氧化以產生 一頂端氧化物層； 19 1353621 第93138901號專利申請案 修正曰期：100.05.27. 將該頂端氧化物層回餘刻（etch back)以將該預 選定台面的預選定部分暴露； 利用選自於包括原矽酸四乙酯（TEOS)與玻璃 上方疋轉塗敷（SOG)氧化物沈積作用之群組之方式來 沈積一氧化物層，以覆蓋該經回蝕刻之頂端層與預 選定台面；並且
10 15
20 將該裝置的頂部表面平坦化。 2. 如申請專利範圍第1項的方法，其進一步包含： 在該等第一與第二摻雜區域的該第一主要表 面，提供該第二導電類型之一第三摻雜區域，以與 該第一推雜區域電氣連接； 在該第一主要表面及該一溝渠之—側壁表面 中之至少一者上，提供一該第一導電類型之—第四 摻雜區域，以使得該第四摻雜區域係相對於該第— 摻雜區域且該第三摻雜區域擺設於其間；並且 提供一閘電極層，其係相對於位在該等第一和 第四摻雜區域之間的該第三摻雜區域，並具有一閘 絕緣層插設於其間。 3. 如申請專利範圍第2項的方法’其中該閘電極層 係形成於該第一主要表面之上。 4. 如申請專利範圍第i項的方法其進_步包含： 在該等第一與第二摻雜區域的該第一主要表 面，提供該第二導電類型之—第三摻雜區域以與 該第二摻雜區域電氣連接。 〜 20 1353621 第93138901號專利申請案 修正日期：卿·05·27· -· 5.如申請專利範圍第1項的方法，其中在製造該半 導體裝置令該等第一與第二導電類型之雜質各者的 擴散長度，係比從該相鄰成對的溝渠之側壁表面至 該等第一和第二摻雜區域的ρ_Ν接面的距離更長。 5 6. 一種製造半導體裝置的方法，其包含有： 提供一具有彼此相對的第一和第二主要表面 之半導體基材，該半導體基材在該第二主要表面具 有一第一導電類型之重度摻雜區域，而在該第—主 要表面具有一第一導電類型之輕度摻雜區域，； φ 1〇 在半導體基材中形成數個溝渠和數個台面區 域，該等數個台面區域之各者都具有一由該第一主 要表面朝向該重度推雜區域延伸至一第一深度位置 的第一延伸部分，並具有一側壁表面，該等數個台 面區域之各者都被該等數個溝渠之一者所圍繞； 15 將該第一導電類型的一雜質，在該等數個溝渠 之一的一側壁表面上植入該等數個台面區域之一預 選定群組之台面區域，以在該預選定群組之台面區 φ 域之各者的側壁表面上形成一具有比該重度摻雜區 域更低之摻雜漠度的該第一導電類型之一第一摻雜 20 區域； 將S亥第一導電類型的一雜質，在一相對於該被 植入第一導電類型雜質之側壁的側壁表面上植入該 預選定群組之台面區域，以在相對於被植入該第一 21 1353621 第93138901號專利申請案 修正日期：100.05.27. 導電類型雜質之該側壁的側壁表面上提供該第二導 電類型之一第二摻雜區域； 5 將鄰近該預選定群組之台面區域之每個溝渠 的至少底部以及該預選定群組之台面區域的側壁與 該等頂端氧化以產生一頂端氧化物層； 將該頂端氧化物層回蝕刻以將該預選定群組 之台面區域的一預選定部分暴露； 利用選自於包括原矽酸四乙酯（TE〇s)與玻 10 璃上旋轉塗敷（S0G)氧化物沈積作用之群組之方式 來沈積-氧化㈣’以覆蓋該㈣㈣之頂端層與 預選定台面；並且 將琢褒置的頂部表面平坦化。 15 .如申請專利範圍“項的方法，其進一步包含： 在°亥等第與第二摻雜區域的該第一主要表 面’提供該第：導電類型之—第三摻雜區域，以與 S亥第一掺雜區域電氣連接； 在該第-主要表面及該—溝渠之一側壁表面 20 之-者上’提供該第一導電類型之—第四摻雜區 域’以使得該第四__係相對於 域且該第三域難於/紅 提供-問電極層’其係相對於位在該等第一和 第四摻雜區域之間的該第三摻雜區域，並具有一門 絕緣層插設於其間。 负閘 22 1353621 第93138901號專利申請案 8.如申請專利範圍第6項的方法 係形成於該第一主要表面之上。 修正日期：100.05.27. ’其中該閘電極層 9.如申請專利範圍第 在該等第一與 5 面，提供該第二導電類型之— 該第二摻雜區域電氣連接。 6項的方法，其進一步包含： 第二摻雜區域的該第一主要表 第三摻雜區域，以與 10. 如申請專利範圍第6項的方法 提供一電極層，其係與該第 接觸。 ’其進一步包含： —摻雜區域成歐姆
12 15 13 14 20 15 _ .穴T今t衣战 導體裝置令該等第—與第二導電類型之雜質各者 擴散長度，係比從該相鄰成對的溝渠之側壁表面 該等第-和第二摻雜區域的p_N接面的距離更； 如申請專利範圍第1項的方法，其中該等數個 朱之各者相對於其他溝渠具有—近似相等寬度， 如申請專利範圍第！項的方法，其中該等側壁 面之各者具有維持在相對於該第一主要表面之-？ 定傾斜角度。 T .如申請專利_第！項的方法，其中植入該第_ 類型的雜質係以_第一預定植入角度進行。 利範園第1項的方法，其中植入該第二 由 '的雜質係以—第二預定植入角度進行。 :::者專利範圍第6項的方法，其中該等數個溝 、 目對於其他溝渠具有-近似相等寬度，
23 16. 1353621 第93138卯1號專利申請案 修正日期：丨〇〇〇527 Π.如申請專利範圍第6項的方法，其中該等側壁表 面之各者具有維持在相對於該第一主要表面之一預 ' 定傾斜角度。 18. 如申請專利範圍第6項的方法，其中植入該第一 5 冑電類型的雜質係以-第—預定植人角度進行。 19. 如申請專利範圍帛6項的方法，其中植入該第二 導電類型的雜質係以一第二預定植入角度進行。 ^ 20. —種半導體裝置，其包含有： 一具有彼此相對的第一和第二主要表面之半導 1〇 體基材，該半導體基材在該第二主要表面具有一第 一導電類型之重度摻雜區域，且在該第—主要表面 具有該第一導電類型之一輕度摻雜區域； 該第一主要表面包括數個溝渠和數個台面，該 1 等數個溝渠之各者都具有一由該第一主要表面朝向 该重度摻雜區域延伸至一第一深度位置的第一延伸 # 部分，且該等數個溝渠之各者都是被設置於相鄰的 台面之間，該等數個台面之各者都具有側壁表面； 該第一導電類型之一第一摻雜區域，其具有比 形成於至少一台面的側壁表面上的該重度摻雜區域 2〇 更低的摻雜濃度； 該第二導電類型之一第二摻雜區域，其係形成 於相對於具有該第一摻雜區域之側壁表面的一侧壁 表面上； 24 1353621 第93丨38901號專利申請案 修正日期：100.05.27. 頂4氧化物層，其係形成於至少鄰近該預選 定台面區域及該預選定台面區域之頂端的該等溝渠 的側壁及底部上； 一第二氧化物層’其係利用選自於包括原石夕酸 四乙酿（TEQS)與玻璃上旋轉塗敷(SQG)氧化物沈 積作用之群組之方式而形成，該第二氧化物層會覆 蓋該頂端層與該預選定台面區域的至少一經回蝕刻 部分。
25 1353621 l〇°年t月4曰修(<)正替換頁 第93138901號申請案圖式修正頁 修正曰期：100年05月27曰 6/6
1353621 第93138901號專利申請案 修正曰期：100.05.27. 七、指定代表圓： (一） 本案指定代表圖為：第（10 )圖。 (二) 本代表圖之元件符號簡單說明： 41 P+區域 47 閘極端子 43 N型區域 49 閘極氧化物區域 45 矿源極區域 149 終端區域
八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW093138901A 2003-12-19 2004-12-15 Planarization method of manufacturing a superjunct TWI353621B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53146703P 2003-12-19 2003-12-19

Publications (2)

Publication Number Publication Date
TW200535913A TW200535913A (en) 2005-11-01
TWI353621B true TWI353621B (en) 2011-12-01

Family

ID=34748767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093138901A TWI353621B (en) 2003-12-19 2004-12-15 Planarization method of manufacturing a superjunct

Country Status (6)

Country Link
US (1) US7199006B2 (zh)
EP (1) EP1706899A4 (zh)
JP (1) JP4417962B2 (zh)
KR (1) KR100879588B1 (zh)
TW (1) TWI353621B (zh)
WO (1) WO2005065144A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
JP2007515079A (ja) * 2003-12-19 2007-06-07 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 従来の端子を備えた超接合装置の製造方法
JP4417962B2 (ja) * 2003-12-19 2010-02-17 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
TWI401749B (zh) 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
EP1710843B1 (en) * 2005-04-04 2012-09-19 STMicroelectronics Srl Integrated power device
JP2008538659A (ja) * 2005-04-22 2008-10-30 アイスモス テクノロジー コーポレイション 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法
US7446018B2 (en) 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7429772B2 (en) 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
US7723172B2 (en) 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20090085148A1 (en) * 2007-09-28 2009-04-02 Icemos Technology Corporation Multi-directional trenching of a plurality of dies in manufacturing superjunction devices
CN101510557B (zh) * 2008-01-11 2013-08-14 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
US7846821B2 (en) 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
US7795045B2 (en) * 2008-02-13 2010-09-14 Icemos Technology Ltd. Trench depth monitor for semiconductor manufacturing
US8030133B2 (en) * 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US9490372B2 (en) * 2011-01-21 2016-11-08 Semiconductor Components Industries, Llc Method of forming a semiconductor device termination and structure therefor
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
JP2013175655A (ja) * 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
US9576842B2 (en) 2012-12-10 2017-02-21 Icemos Technology, Ltd. Grass removal in patterned cavity etching
US9391135B1 (en) 2015-03-23 2016-07-12 Semiconductor Components Industries, Llc Semiconductor device
CN106158955A (zh) 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率半导体器件及其形成方法
US10115790B2 (en) 2015-09-17 2018-10-30 Semiconductor Components Industries, Llc Electronic device including an insulating structure
US10497602B2 (en) 2016-08-01 2019-12-03 Semiconductor Components Industries, Llc Process of forming an electronic device including forming an electronic component and removing a portion of a substrate
FR3061357B1 (fr) * 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158206A (en) * 1977-02-07 1979-06-12 Rca Corporation Semiconductor device
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5019522A (en) * 1986-03-21 1991-05-28 Advanced Power Technology, Inc. Method of making topographic pattern delineated power MOSFET with profile tailored recessed source
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5045903A (en) * 1988-05-17 1991-09-03 Advanced Power Technology, Inc. Topographic pattern delineated power MOSFET with profile tailored recessed source
US5677867A (en) * 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
US5472888A (en) * 1988-02-25 1995-12-05 International Rectifier Corporation Depletion mode power MOSFET with refractory gate and method of making same
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH05190663A (ja) * 1992-01-07 1993-07-30 Iwatsu Electric Co Ltd 半導体集積回路の製造方法
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5665633A (en) * 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
JP3402043B2 (ja) * 1996-01-22 2003-04-28 日産自動車株式会社 電界効果トランジスタ
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
KR0183886B1 (ko) * 1996-06-17 1999-04-15 김광호 반도체장치의 트렌치 소자분리 방법
JP3327135B2 (ja) * 1996-09-09 2002-09-24 日産自動車株式会社 電界効果トランジスタ
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US5976947A (en) * 1997-08-18 1999-11-02 Micron Technology, Inc. Method for forming dielectric within a recess
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
DE19909282A1 (de) * 1998-03-06 1999-11-11 Nat Semiconductor Corp Verfahren zum Bilden einer Oxidisolationsstruktur in Silicium
US6307246B1 (en) * 1998-07-23 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor resurf devices formed by oblique trench implantation
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
EP1011146B1 (en) * 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Method of manufacturing an integrated edge structure for high voltage semiconductor devices
US6452230B1 (en) * 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US6222229B1 (en) * 1999-02-18 2001-04-24 Cree, Inc. Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
EP1058303A1 (en) * 1999-05-31 2000-12-06 STMicroelectronics S.r.l. Fabrication of VDMOS structure with reduced parasitic effects
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
GB0012138D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
US6399998B1 (en) * 2000-09-29 2002-06-04 Rockwell Technologies, Llc High voltage insulated-gate bipolar switch
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
US6551881B1 (en) * 2001-10-01 2003-04-22 Koninklijke Philips Electronics N.V. Self-aligned dual-oxide umosfet device and a method of fabricating same
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
JP2007515079A (ja) * 2003-12-19 2007-06-07 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 従来の端子を備えた超接合装置の製造方法
KR20070038945A (ko) * 2003-12-19 2007-04-11 써드 디멘존 세미컨덕터, 인코포레이티드 수퍼 접합 장치의 제조 방법
US7052982B2 (en) * 2003-12-19 2006-05-30 Third Dimension (3D) Semiconductor, Inc. Method for manufacturing a superjunction device with wide mesas
JP4417962B2 (ja) * 2003-12-19 2010-02-17 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
KR101981836B1 (ko) * 2012-08-24 2019-05-23 에프. 호프만-라 로슈 아게 정정 식사 상승 값을 결정하는 방법

Also Published As

Publication number Publication date
KR20070029656A (ko) 2007-03-14
JP2007515080A (ja) 2007-06-07
US20050176192A1 (en) 2005-08-11
EP1706899A4 (en) 2008-11-26
WO2005065144A3 (en) 2006-03-02
WO2005065144A2 (en) 2005-07-21
TW200535913A (en) 2005-11-01
KR100879588B1 (ko) 2009-01-21
JP4417962B2 (ja) 2010-02-17
EP1706899A2 (en) 2006-10-04
US7199006B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
TWI353621B (en) Planarization method of manufacturing a superjunct
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
JP4597293B2 (ja) 高電圧半導体デバイス用集積エッジ構造の製造方法及び該集積エッジ構造
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
US7410891B2 (en) Method of manufacturing a superjunction device
TWI676288B (zh) Lv/mv超接面溝槽功率mosfet元件及其製備方法
TWI539598B (zh) 用於在半導體基板上製備半導體功率元件之方法及半導體功率元件
CN113745116B (zh) 超级结器件及其制造方法
JP2004342660A (ja) 半導体装置及びその製造方法
JP5442921B2 (ja) ゲート酸化膜の完全性を向上させた半導体トレンチ素子
KR20030062489A (ko) 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법
US20100093136A1 (en) Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device
US8455318B2 (en) Process for manufacturing a power semiconductor device having charge-balance columnar structures on a non-planar surface, and corresponding power semiconductor device
CN116598205B (zh) 一种沟槽型mosfet器件及其制造方法
JP2002124675A (ja) 半導体装置およびその製造方法
JP5743246B2 (ja) 半導体装置及び関連する製造方法
EP0901161A2 (en) Planar DMOS transistor fabricated by a three mask process
CN113053750B (zh) 半导体装置及其制造方法
CN117133809A (zh) 一种半导体功率器件及其制作方法
TW200402830A (en) Low cost method of providing a semiconductor device having a high channel density
JPS6126253A (ja) 半導体記憶装置の製造方法
JPH02177441A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees