DE19909282A1 - Verfahren zum Bilden einer Oxidisolationsstruktur in Silicium - Google Patents
Verfahren zum Bilden einer Oxidisolationsstruktur in SiliciumInfo
- Publication number
- DE19909282A1 DE19909282A1 DE19909282A DE19909282A DE19909282A1 DE 19909282 A1 DE19909282 A1 DE 19909282A1 DE 19909282 A DE19909282 A DE 19909282A DE 19909282 A DE19909282 A DE 19909282A DE 19909282 A1 DE19909282 A1 DE 19909282A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- silicon
- trench
- side walls
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Ein Oxid in Silicium wird durch Ätzen wenigstens eines Grabens in das Silicium gebildet, gefolgt von der Baufschlagung der Siliciumwände des Grabens mit thermisch oxidierenden Bedingungen. Das Oxid wächst aus den Grabenwänden nach außen und verbraucht das darin befindliche Silicium. Das Silicium, das ursprünglich die Grabenwände bildet, wird durch Oxid ersetzt, wenn der Graben gefüllt ist. Besonders nützlich ist ein Prozeß, in dem benachbarte Gräben eine Reihe von Siliciumscheiben definieren und sämtliche Siliciumschienen während der Bildung des Oxids verbraucht werden. Der Prozeß der Erfindung entkoppelt das erwünschte vertikale Eindringen des Oxids in das Silicium von der unerwünschten seitlichen Ausdehnung des Oxids in benachbarte aktive Bereiche.
Description
Die Erfindung betrifft ein Verfahren zum Bilden einer Oxidi
solationsstruktur in Silicium nach dem Oberbegriff des
Anspruchs 1.
Elektronisch aktive Bereiche in Halbleitervorrichtungen
werden voneinander durch die Bildung von Zwischenstrukturen,
die aus Siliciumdioxid gebildet sind, isoliert. Verfahren
zum Aufwachsenlassen von Siliciumdioxid für diesen Zweck
fallen in zwei allgemeine Kategorien: (1) räumlich begrenzte
Oxidation von Silicium (LOCOS) und (2) Grabenisoliertechni
ken.
In einem herkömmlichen LOCOS-Isolierprozeß zur Bildung eines
Oxids werden auf der Siliciumoberfläche wahlweise ein Flä
chenoxidmuster und ein Nitridmaskenmuster gebildet. Ur
sprüngliche elektrisch aktive Bereiche werden maskiert,
während ursprüngliche Isolationsbereiche unmaskiert bleiben.
Das Silicium wird anschließend unter Oxidationsbedingungen,
die dem freiliegenden Silicium zu reagieren ermöglichen, um
Siliciumdioxid zu bilden, erwärmt. Das Wachstum von Oxid aus
Silicium erfolgt nicht nur in vertikaler Richtung, sondern
auch in horizontaler Richtung. Dieses seitliche Oxidwachstum
endet in einem schmalen "Vogelschnabel"-Bereich
Der Hauptvorteil, den diese herkömmlichen LOCOS-Iso lationstechniken bieten, ist die Einfachheit des Prozes ses, da nur die Schritte des Maskierens und der thermischen Oxidation verwendet werden. Das die herkömmlichen LOCOS-Iso lationsprozesse begleitende seitlich auswachsende Oxid weist jedoch eine Anzahl ernsthafter Nachteile auf.
Der Hauptvorteil, den diese herkömmlichen LOCOS-Iso lationstechniken bieten, ist die Einfachheit des Prozes ses, da nur die Schritte des Maskierens und der thermischen Oxidation verwendet werden. Das die herkömmlichen LOCOS-Iso lationsprozesse begleitende seitlich auswachsende Oxid weist jedoch eine Anzahl ernsthafter Nachteile auf.
Zunächst ist der Vogelschnabelbereich typischerweise auf
grund der durch die Nitridmaske und das seitlich wachsende
Oxid auf ihn ausgeübten Kräfte einer verhältnismäßig hohen
mechanischen Beanspruchung unterworfen. Somit ist der Vogel
schnabelbereich mit einem Eindringen und anderen Problemen
verbunden.
Ein zweites Problem in Verbindung mit den herkömmlichen
LOCOS-Isolationstechniken besteht darin, daß das seitliche
Oxidwachstum auch die Siliciummenge, die für ursprüngliche
elektrisch aktive Vorrichtungsbereiche verfügbar ist, um
eine bestimmte Strecke beiderseits des ursprünglichen Isola
tionsbereichs 206 reduziert. Dieser Raumverlust für benach
barte elektrisch aktive Bereiche erweist sich als ein immer
wichtiger werdender Aspekt, wenn die Vorrichtungsgrößen in
den Submikronbereich schrumpfen.
Die erste Alternative zu Isolationsprozessen des LOCOS-Typs
ist die Grabenisolation, gemäß der ein Fülloxidmuster und
ein Nitridschichtmuster auf der Siliciumoberfläche gebildet
werden. Ursprüngliche aktive Bereiche, die so beschaffen
sind, daß sie elektrisch aktive Komponenten enthalten,
werden durch ein Fülloxid und eine Nitridschicht maskiert,
während ursprüngliche Isolationsbereiche unmaskiert bleiben.
Dann folgt ein Ätzschritt des Siliciums, um einen Graben zu
bilden. Der Ätzschritt ist im allgemeinen anisotrop und
ergibt nahezu vertikale Grabenwände und scharf definierte
Grenzen zwischen einem ursprünglichen Isolationsbereich und
ursprünglichen elektrisch aktiven Bereichen.
Es folgt eine chemische Abscheidung aus der Dampfphase (CVD)
von Oxid über der gesamten Oberfläche des Siliciums und des
Nitrids, die nicht selektiv ist, so daß Oxid nicht nur im
Graben, sondern auch in ursprünglichen elektrisch aktiven
Bereichen abgeschieden wird.
Wegen des Vorhandenseins des Grabens ist die mittels CVD
abgeschiedene Oxidschicht nicht eben. Daher wird die Oxid
schicht einem chemisch-mechanischen Polieren unterworfen.
Dieser Prozeßschritt erzeugt eine ebene Oberfläche der
Oxidschicht.
Es folgt eine anschließende Entfernung des Fülloxids, des
Nitrids und der Oxidschicht von den ursprünglichen elek
trisch aktiven Bereichen. Die Entfernung der Materialien
kann in Wirklichkeit aus mehreren präzisen Maskierungs- und
Ätzschritten bestehen, die jeweils eine genaue Prozeßsteue
rung erfordern.
Der Grabenisolationsprozeß bietet einen Vorteil gegenüber
herkömmlichen LOCOS-Prozessen, indem er keinerlei seitliches
Auswachsen eines Oxids fördert, wodurch eine Verengung durch
das Oxid in benachbarten aktiven Siliciumbereichen verhin
dert wird. Leider reduziert jedoch die mit der Entfernung
des CVD-Oxids verbundene zusätzliche Prozeßkomplexität den
Durchsatz und den Ausstoß erheblich. Dieser reduzierte
Wirkungsgrad erhöht wiederum die Kosten des Gesamtprozesses.
Aufgabe der Erfindung ist es, ein Verfahren nach dem Oberbe
griff des Anspruchs 1 zu schaffen, das so einfach wie her
kömmliche LOCOS-Prozesse ist und gleichzeitig das erwünschte
vertikale Oxidwachstum vom unerwünschten seitlichen Oxid
wachstum entkoppelt.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des
Anspruchs 1 gelöst.
Oxidstrukturen für eine elektronische Isolation aktiver
Bereiche in Silicium werden durch Ätzen wenigstens eines
Grabens in Silicium gebildet, gefolgt von der Beaufschlagung
der Siliciumwände des Grabens mit thermisch oxidierenden
Bedingungen. Im Ergebnis wächst Oxid aus den Grabenwänden.
Dieser Oxidationsprozeß wird solange fortgesetzt, bis der
Graben mit Oxid gefüllt ist und das Silicium an den Wänden
des Grabens im wesentlichen verbraucht ist. Dieser Prozeß
ist besonders nützlich, wenn eine Reihe benachbarter Gräben
eine Anzahl von Siliciumschienen definieren, wobei diese
Siliciumschienen vollständig verbraucht werden, um während
der thermischen Oxidation ein Oxid zu bilden.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden
Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand eines in den beigefüg
ten Abbildungen illustrierten Ausführungsbeispiels näher
erläutert.
Fig. 1A-1D zeigen in Querschnittsansichten den Prozeß zur
Bildung eines Oxids.
Fig. 2 zeigt in einer Draufsicht das geätzt Silicium vor
der Oxidation.
Gemäß Fig. 1A folgt der Bildung einer Schicht aus Fülloxid
300 auf dem Silicium 302 die Bildung einer Nitridschicht 304
auf dem Fülloxid 300, um eine oxidationsbeständige Maske zu
bilden. Das Fülloxid 300 hat typischerweise eine Dicke von
ungefähr 90 Å, während die Nitridschicht 304 typischerweise
eine Dicke von ungefähr 2000 Å besitzt.
Fig. 1B zeigt das Ätzen des darunterliegenden Siliciums 302,
um ursprüngliche elektrisch aktive Bereiche 301 und einen
ursprünglichen Isolationsbereich 303 zu bilden. Der ur
sprüngliche Isolationsbereich 303 enthält eine Anzahl be
nachbarter Gräben 306 mit gleichmäßiger Tiefe. Die Bildung
benachbarter Gräben 306 erzeugt eine Reihe von Silicium
schienen 308 mit Seitenwänden 310, die aus Silicium gebildet
sind.
Fig. 1C zeigt die Anfangsstufe des Oxidwachstumsprozesses,
wobei die Seitenwände 310 der Gräben 306 den Oxidationsbe
dingungen ausgesetzt sind. Die Oxidation kann unter ver
schiedenen Bedingungen stattfinden, die eine Hochdruckoxida
tion, eine Naßoxidation oder eine Trockenoxidation enthalten
können, jedoch nicht darauf eingeschränkt sind. Diese Bedin
gungen rufen die Bildung von Oxid 312 aus dem in den Seiten
wänden 310 vorhandenen Silicium hervor.
Fig. 1D zeigt den Abschluß des Prozesses der Bildung des
Oxids 312. Das Oxid 312 wächst fortgesetzt aus den Seiten
wänden 310 aus Siliciumsäulen 308, wobei unter Umständen
sämtliche Gräben 306 mit Oxid 312 gefüllt werden. Die Sili
ciumsäulen 306 sind schließlich durch das Wachstum von Oxid
312 aus den gegenüberliegenden Seitenwänden 310 vollständig
verbraucht. Am Ende des Oxidwachstumsprozesses ist das
Silicium im gesamten ursprünglichen Isolationsbereich 303
durch Oxid 312 ersetzt worden.
Fig. 2 zeigt eine Draufsicht des Siliciums 400 und der
oxidationsbeständigen Maske 402 nach Abschluß des Ätzens,
wie oben in Verbindung mit Fig. 1B beschrieben worden ist.
Der Eindringwinkel des Grabens in das Silicium ist um der
Darstellung willen reduziert worden.
Die ursprünglichen elektrisch aktiven Bereiche 404 sind
voneinander durch den ursprünglichen Isolationsbereich 406
getrennt. Der ursprüngliche Isolationsbereich 406 enthält
mehrere parallele Gräben 408 mit Seitenwänden 410. Die
Gräben 408 sind durch nicht geätzte Schienen 412 getrennt.
Während des Oxidationsprozesses wird jedes Einheitsvolumen
aus Silicium, das an den Grabenseitenwänden oxidiert wird,
durch Oxid ersetzt, das ein 1,27faches Volumen einnimmt.
Etwas mehr als 50% dieses Oxidvolumens steht in den Graben
408 vor, während sich das verbleibende Volumen zurück in das
Silicium erstreckt. Um daher zu gewährleisten, daß das
Silicium des ursprünglichen Isolationsbereichs 406 vollstän
dig durch Oxid ersetzt wird, sollten abwechselnde Gräben 408
und Schienen 412 in sehr guter Näherung die gleiche Breite
besitzen.
Die Oxidation sollte in einer Weise erfolgen, die mechani
sche Beanspruchungen auf das Oxid während des Wachstums
entlastet. Dies ist notwendig, damit das von den Seitenwän
den wachsende Oxid nach unten in den Boden des Grabens
fließen kann und somit die Bildung von Hohlräumen vermieden
wird. Dem Oxid kann unter Verwendung zahlreicher Techniken
einschließlich der Fluorierung des Oxids während der Oxida
tion oder einer Oxidation bei verhältnismäßig hohen Tempera
turen von beispielsweise mehr als 1150°C eine begrenzte
Flexibilität verliehen werden.
Der Hauptvorteil besteht darin, daß das Ausmaß des vertika
len Eindringens des Oxids in das Silicium (in Fig. 1D mit Y
bezeichnet) von der horizontalen Ausdehnung des Oxids in
elektrisch aktive Bereiche (in Fig. 1D mit X bezeichnet)
entkoppelt ist. Diese Entkopplung tritt auf, da das vertika
le Eindringen des Oxids in das Silicium durch die Tiefe der
Grabenseitenwände vorbestimmt ist, während das horizontale
Oxidwachstum durch die Breite der Gräben und das Ausmaß des
Oxidwachstums von gegenüberliegenden Seitenwänden begrenzt
ist. Somit wird die Prozeßeinfachheit der LOCOS-Iso
lationstechniken mit der Steuerung der seitlichen Abmes
sungen Grabenisolationstechniken kombiniert.
Der in den Fig. 1A bis 1D und in Fig. 2 gezeigte Oxidwachs
tumsprozeß zeigt lediglich einen von mehreren für das Oxid
wachstum geeigneten Prozessen. Beispielsweise würde das
Ätzen einer Reihe von nicht parallelen Gräben im Silicium
Silicium-"Säulen" mit vorgegebener Länge und Breite ergeben.
Die Oxidation der Seitenwände dieser Silicium-"Säulen" würde
ein Oxidwachstum in zwei anstatt in einer Dimension hervor
rufen, wodurch die Bildung von Oxidstrukturen mit verschie
denen Größen und Formen ermöglicht wird. Weiterhin können
die Tiefe und der Winkel der Seitenwände der Gräben sowie
die verwendeten Oxidationsbedingungen angepaßt werden, um
Oxidstrukturen mit der gewünschten Eigenschaft zu bilden.
Claims (7)
1. Verfahren zum Bilden einer Oxidisolationsstruktur in
Silicium, bei dem
auf der Oberseite des Siliciums (302) eine oxidbe ständige Maske (304) gebildet wird, dadurch gekennzeichnet, daß
durch die oxidbeständige Maske (304) geätzt wird, um im Silicium (302) einen Graben (306) mit gegenüberliegenden Seitenwänden (310) zu bilden; und
die Seitenwände (310) des Grabens (306) unter Oxida tionsbedingungen so beaufschlagt werden, daß das Oxid aus den Seitenwänden (310) herauswächst.
auf der Oberseite des Siliciums (302) eine oxidbe ständige Maske (304) gebildet wird, dadurch gekennzeichnet, daß
durch die oxidbeständige Maske (304) geätzt wird, um im Silicium (302) einen Graben (306) mit gegenüberliegenden Seitenwänden (310) zu bilden; und
die Seitenwände (310) des Grabens (306) unter Oxida tionsbedingungen so beaufschlagt werden, daß das Oxid aus den Seitenwänden (310) herauswächst.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Seitenwände (310) des Grabens (306) unter Oxidati
onsbedingungen gehalten werden, bis der Graben (306) mit
Oxid (312) gefüllt ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß in das Oxid (312) der Seitenwände (310) wäh
rend der Oxidation Fluor eingeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß während der Oxidation die Seitenwände
(310) Temperaturen oberhalb von etwa 1150°C ausgesetzt
sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß in das Silicium (302) mehrere parallele
Gräben geätzt werden, um eine Reihe paralleler Silicium
schienen (412) zu bilden, wobei die Gräben (306) und die
Schienen (412) angenähert die gleiche Breite besitzen.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß die Gräben unter Oxidationsbedingungen gehalten werden,
bis sie im wesentlichen mit Oxid gefüllt sind und das Sili
cium in den Schienen im wesentlichen verbraucht ist.
7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß in das Silicium (302) nicht parallele
Gräben (306) geätzt werden, um wenigstens eine Siliciumsäule
(308) zu definieren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3653098A | 1998-03-06 | 1998-03-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19909282A1 true DE19909282A1 (de) | 1999-11-11 |
Family
ID=21889101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19909282A Ceased DE19909282A1 (de) | 1998-03-06 | 1999-03-03 | Verfahren zum Bilden einer Oxidisolationsstruktur in Silicium |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR19990077613A (de) |
DE (1) | DE19909282A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10345990A1 (de) * | 2003-10-02 | 2005-05-04 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Oxidschicht |
EP1702358A2 (de) * | 2003-12-19 | 2006-09-20 | Third Dimension (3D) Semiconductor, Inc. | Verfahren zur bildung dicker dielektrischer regionen durch verwendung geätzter graben |
EP1706899A2 (de) * | 2003-12-19 | 2006-10-04 | Third Dimension (3D) Semiconductor, Inc. | Planarisierungsverfahren zur herstellung eines superjunction-bauelements |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960000702B1 (ko) * | 1992-08-28 | 1996-01-11 | 삼성전자주식회사 | 반도체장치의 소자분리막 및 그 제조방법 |
KR100253268B1 (ko) * | 1993-03-10 | 2000-04-15 | 김영환 | 반도체 소자 절연방법 |
KR950021365A (ko) * | 1993-12-27 | 1995-07-26 | 김주용 | 반도체 장치의 소자분리막 제조방법 |
KR0139268B1 (ko) * | 1994-12-29 | 1998-06-01 | 김주용 | 반도체 소자의 필드산화막 형성방법 |
JPH09205137A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | 素子分離領域形成法 |
-
1999
- 1999-03-03 DE DE19909282A patent/DE19909282A1/de not_active Ceased
- 1999-03-05 KR KR1019990007238A patent/KR19990077613A/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10345990A1 (de) * | 2003-10-02 | 2005-05-04 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Oxidschicht |
DE10345990B4 (de) * | 2003-10-02 | 2008-08-14 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Oxidschicht |
EP1702358A2 (de) * | 2003-12-19 | 2006-09-20 | Third Dimension (3D) Semiconductor, Inc. | Verfahren zur bildung dicker dielektrischer regionen durch verwendung geätzter graben |
EP1706899A2 (de) * | 2003-12-19 | 2006-10-04 | Third Dimension (3D) Semiconductor, Inc. | Planarisierungsverfahren zur herstellung eines superjunction-bauelements |
EP1702358A4 (de) * | 2003-12-19 | 2008-07-02 | Third Dimension 3D Sc Inc | Verfahren zur bildung dicker dielektrischer regionen durch verwendung geätzter graben |
EP1706899A4 (de) * | 2003-12-19 | 2008-11-26 | Third Dimension 3D Sc Inc | Planarisierungsverfahren zur herstellung eines superjunction-bauelements |
Also Published As
Publication number | Publication date |
---|---|
KR19990077613A (ko) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE10101568B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE69332136T2 (de) | Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
EP0021147A2 (de) | Verfahren zur Herstellung von breiten, tief eingeschnittenen Isolationsgräben in einem Halbleitersubstrat | |
DE3834241A1 (de) | Halbleitereinrichtung | |
DE3202608A1 (de) | Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode | |
DE10341755A1 (de) | Halbleitervorrichtung | |
DE102010063850A1 (de) | Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht | |
DE2341154B1 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung | |
DE2454705A1 (de) | Ladungskopplungsanordnung | |
DE2039988A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
DE69022637T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat. | |
DE69404593T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält | |
DE10334416A1 (de) | Halbleiterbaugruppe | |
EP1535338A2 (de) | Verfahren zur herstellung von sonos-speicherzellen, sonos-speicherzelle und speicherzellenfeld | |
DE69322053T2 (de) | Ätzen von Siliziumnitrid in einem Verfahren welches eine selektive Oxidation einer Grabenwand in einem Halbleiterwafer enthält | |
DE19909282A1 (de) | Verfahren zum Bilden einer Oxidisolationsstruktur in Silicium | |
DE4240565A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
DE19734837B4 (de) | Verfahren zur Herstellung eines selbstausrichtenden Silicids | |
DE3813836C2 (de) | Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen | |
DE2535272A1 (de) | Festkoerperbauelement-herstellungsverfahren | |
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |