TWI353338B - Method of sealing a cavity - Google Patents

Method of sealing a cavity Download PDF

Info

Publication number
TWI353338B
TWI353338B TW098105313A TW98105313A TWI353338B TW I353338 B TWI353338 B TW I353338B TW 098105313 A TW098105313 A TW 098105313A TW 98105313 A TW98105313 A TW 98105313A TW I353338 B TWI353338 B TW I353338B
Authority
TW
Taiwan
Prior art keywords
layer
channel
substrate
sacrificial
depositing
Prior art date
Application number
TW098105313A
Other languages
English (en)
Other versions
TW200938480A (en
Inventor
Mickael Renault
Original Assignee
Cavendish Kinetics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cavendish Kinetics Ltd filed Critical Cavendish Kinetics Ltd
Publication of TW200938480A publication Critical patent/TW200938480A/zh
Application granted granted Critical
Publication of TWI353338B publication Critical patent/TWI353338B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0145Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

1353338 六、發明說明: 【發明所屬之技術領域】 ' 本發明的實施例一般涉及在一微機電系統(mems ) ' 或奈米機電系統(NEMS )中密封一空穴的方法。 【先前技術】 許多微機電系統和奈米機電系統裝置需要封裝在一低 φ 或非常低壓的環境。尤其對於轉換器為然,例如,用於慣 性感應器者,它們會受到擠壓薄膜阻尼效應的影響。為實 :這-目標’諸如化學氣相沉積(CVD)之方法已被用來 密封其中封裝MEMS裝置的空穴。 然而,這些方法都有一種缺點,那就是他們使用反應 乳體,以沉積密封空穴所需要的材料。在密封步驟中,這 些反應氣體可能對被封裝的裝置產生不利的影響,亦有可 鲁b在密封空穴之後亦然。這種現象尤其會損害轉換器,它 在操作過程中加熱到有助於催化潛在化學反應的溫度水 平。 ' 為了解決适個問題,人們便發展了用以消除殘餘氣體 2方法。—種典型的方法是使用一種「吸收劑」的材料。 這些材料,诵赍 明·贾疋间活性金屬,能夠吸收有限量的氣體。 、、;而’咬種做法有些缺點,因爲需要將吸收劑材料播入容 4 1353338 ,’内裝置的空穴。當使用晶圓級封裝,該吸收劑通常是沉積 、在一裝置包裝的内表面上,或沉積在朝向欲真空密封的空 \ 穴之一晶圓的内表面上。但是,晶圓級封裝並未被定義為 * 一整合㈣方法,且不能用來形成小空穴。在含有裝置的 二八中,吸收劑材料也可沉積在基材上。但是這種方法會 引起使空穴大小急劇增加,意即,每一區域會有較低密度 的被封裝裝置。它也將使現有的流程變得複雜。此外,這 ^ 二缺點會更嚴重,因為吸收劑材料本質上通常不相容於標 準的互補金屬氧化物半導體(CM0S )製程,因此需要進一 步更改處理流程。諸如化學氣相沉積的方法有另一種缺 點’那就是材料可能沉積在空穴内,因此干擾被包含的裝 置的運作。 因此’顯然需要一種能與標準CMOS製程相容,且不 依賴吸收劑材料或活性氣體之密封空穴的方法。 【發明内容】 本文所揭示之實施例一般包括用以在一裝置結構上密 • 封一空穴的方法。該空穴可藉由蝕刻犧牲材料來打開,其 、 可界定該空穴之容積。來自該空穴底下、上面和外面的材 料可被濺射蝕刻和在通向該空穴之通道上或其中重新沉 積,從而密封該空穴。可從該空穴底上方濺射蝕刻材料, 且可在通向該空穴之通道中重新沉積。濺射蝕刻可能發生 5 1-353338 在—實質上惰性氣氛中。因為濺射蝕刻是一種物理過程, 很少或根本沒有濺射蝕刻材料會重新沉積在該空穴本身。 . 空穴已經開啟後,該惰性氣體可掃出可能存在於空六的任 • 何殘餘氣體。因此,在濺射蝕刻後,該空穴可以實質上充 滿不會對該空穴產生負面影響的惰性氣體。 在一實施例中揭示一種用以形成一裝置結構的方法。 該方法可包括沉積至少一層犧牲層在一基材上,及移除該 _ 至少—層犧牲層的一部分,以界定欲形成的一空穴及至少 一個通道的一形狀。該方法還可包括沉積至少層一封裝層 在該至少一層犧牲層上和移除該至少一層封裝層的一部 分,以穿過該至少一層封裝層之一第一侧曝露該至少一層 犧牲層的一部分。該方法可另外包括移除該至少一層犧牲 層’以形成穿過該至少一層封裝層之該空穴和一第一通 道’及從該基材藏射银刻材料和在該第一通道中重新沉積 籲 上述濺射餘刻的材料’以密封該第一通道。 在另一實施例中揭示一種用以形成一裝置結構的方 - 法。該方法可包括沉積至少一層犧牲層在一基材上’及移 、 除該至少一層犧牲層的一部分,以界定欲形成的一空穴及 至少一個通道的一形狀。該方法還可包括沉積一第一封裝 層在該至少一層犧牲層上,沉積一第二封裝層於該第一封 装·層上;和移除該第一封裝層的一部分,以穿過該第一封 6 裝層之-側曝露該至少—層犧牲層的—部分。該方法可另 外包括移除該至少—層犧牲層,以形成穿過該第—封裝層 之該空穴和—[通道,及從該第二封裝層麟㈣㈣ 和在該第一通道中重新沉積上述賤射钱刻的第二封裝材 料’以密封該第一通道。 、在另-實施例中揭示一種用以形成一裝置結構的方 法。該方法可包括沉積至少一層 增犧牲層在一基材,及移除 該至少-層犧牲層的-部分’以界定欲形成的一空穴及至 y個通逼的一形狀。該方法還可能包括:沉積-第-封 裝層在界“空穴的—形狀的該至少—層犧牲層上;沉積 一第二封裝層於該第-封裝層上;及移除該第〆封裝層的 一部分過該第-封裝層之-側曝露該至少-層犧牲 層的P刀豸方法可另外包括移除該至少一層犧牲層, :形成穿過該第一封裝層之該空穴和一第一通道,及從該 第封裝層和該基材錢射餘刻材料,和在該第〆通道中重 新積上述減射钱刻的第二封裝材料以及該來自該基讨的 材料’以密封該第—通道。 【實施方式】 斤揭不之實施{列包括肖Μ冑封形成在〆裝置錄構 上之工八的方法。圖1是根據-實施例,一具有複數空 穴的一結構100夕_备u # 之不意俯視圖。結構100包括一基材 1353338 102,其上形成有一或多層i〇4。在層1〇4和基材1〇2之間 形成一或多空穴。 在如圖1所示之貫施例中,犧牲材料1〇8的一或多犧 牲層可形成在基材102和該—或多層1〇4之間。該犧牲材 料1〇8可界定欲形成的空穴中開放空間的容積。藉由移除 犧牲材料108形成空穴。在每一空穴中,可存在一或多裝 置106。犧牲材料108可經由空穴區域存在於一通道11〇。 通道110可允許蝕刻氣體或液體進入空穴及移除犧牲材料 108。在一實施例中,犧牲材料1〇8也可因為在一或多層 104間之一通道112,而暴露在基材1〇2之上。一旦移除犧 牲材料108,空穴中將釋出裝置ι〇6β應明白,雖然通道 110係圖示於空穴之一侧’通道n〇可以位於欲形成之空 穴兩側。此外’雖然通道Π 0是繪示為與裝置1 〇6在瞄準 線(line of sight)上為直線,但通道no亦可被塑型成幾 乎不、或不與裝置106在瞄準線上呈直線。 圖2是根據另一實施例,一具有一空穴204的一結構 200之示意性俯視圖。空穴204形成於一基材202之上, 且可經由一或多通道208接觸。如圖2所示,通道208有 一扭結,以使在空穴204所包含的裝置206不會和通道208 的入口在瞄準線上呈直線。應明白,雖然通道208係圖示 於空穴2 0 4之一側,通道2 0 8可以出現在兩側。此外,雖 8 1353338 然通道208是繪示為封閉任何至裳f 2〇6的聪準線但通 道208亦可被„又。十為提供完整的或幾近完整的至裝置2〇6 之瞄準線。 圖3Α之示思陡側視圖繪示—具有一側邊釋放通道之 結構’該側邊釋放通道之一高度小於空穴之-高度。圖3Β 之側視示意圖繪示犧牲材料被移除的圖3Α之結構。結構具 有基材3 02,其上可形成一褒置3〇6。在一實施例中, 基材302可包括1類材料。在另—實施例中,基材3〇2 可包括-裝置結構(例如’ CM〇s結構)之多層。裝置3〇6 可i括任何MEMS ’ NEMS ’微型光學機電系統(M〇EMS ) 裝置’奈米光學機電系統(NOEMS )裝置、或其組合。該 裝置可形成於該結構中任何點。例如’該裝置可形成於一 CMOS、’Ό構的上方或下方。此外,該裝置可形成於一堆疊 中’以使結構的額外層(即,非裝置)可存在於該裝置之 上該裝置可用於—金屬系統的後端線(BE0L )製程。該 裝置也可形成於任何其他半導體前端技術的後端線,例 如’ 一雙極製程、《bi-CMOS、A SiGe、GaAs、GaAlAs 或其他iii/v族或II/VI族、或任何其他前端半導體製裎。 在貫施例令’該裝置可形成於玻璃之上。應理解,雖然 綠不的裝置306是—個,然而裝置306可以是多個。如果 存在複數裝置306 ’裝置306可相同或不相同,並可執行 9 1353338 相同的或不同的功能。亦然, 應理解裝置306可不存在。 雖然繪示的裝置306是一個 裝置306封閉在_犧牲材料3〇4 t。犧牲材料则可 。括旋轉塗佈的有機薄膜。然而’可以採用其他旋轉塗 佈薄膜和電漿增強化學氣相沉積(pEc VD )材料例如, 旋轉塗佈玻璃 '氮切、二氧切、無定料和無定形破,
以達到相同的效果。額外的沉積方法可用於沉積犧牲材料 〇4包括原子層沉積(ALD )、物理氣相沉積()、 化學氣相沉積(CVD)、以及其他傳統沉積方法。一旋轉 塗佈的犧牲材料304可流通於基底層的不規則處,從而產 生一平坦層,其中薄膜的厚度取決於基底材料的高度。可 沉積犧牲材料304,然後形成圖案以移除犧牲材料3〇4的 部分,而不影響空穴形成。 一或多其他層3 08、310、和312可被沉積在犧牲材料 304之上° 一或多其他層308、310、和312可形成欲形成 在裝置306上之一結構的一部分。藉由圖案化一或多其他 層308、310、和312,可在結構上形成一溝槽314。溝槽 可有由箭頭“E”顯示的從基材3〇2至最上層3 12頂部之一高 度’和箭頭“B”顯示的寬度。溝槽的高度“E”在Y軸延伸, 而寬度B沿X轴延伸。溝槽可沿z軸(進入紙面中)延 伸數微米。在—實施例中,溝槽可能沿Z轴延伸約1毫米 乂上。円度與寬度的比例被稱為一 開口的深宽… “…在-實施例中, 一 錢比可正比於騎材料的-射出餘弦分佈 實施例中,深宮μμ At χ ^ ,未寬比可此正比於加入物種的-角分饰。可 1理解’比例不僅包括線性比例,亦包括成反&,和深寬 比和幾射#料間的任何-般的關係。在_實施例中,溝溝 314的深寬比可以是約1:1。 ^ 社力貫施例中,溝溝314的 味寬比可大於約2:1。在-實施例中,寬度可能介於幾奈米 到約_微米之間。在一實施例中’寬度可能介於i微米 到約5 0微米之間。 在圖案化後,犧牲材料304提供欲形成的空穴316的 形狀,以及釋放通道318。空穴316可具有箭頭“C”所指示 的—高度,而通道318可具有箭頭“D”所指示的一高度。通 道3 18可以沿溝槽延長達到該溝槽沿z軸的全部長度。在 —實施例t ’通道318可以沿溝槽延長達到小於沿z抽的 全部長度。在圖3A和3B所示之實施例中,通道3 18之高 度小於空穴316之高度。應該理解,如需要,通道318可 有一高度實質上相等於空穴316的高度。在一實施例中, 空穴釋放通道318可能有約10微米以下的高度。 在一或多其他層3 08、310和312被圖案化以曝露犧牲 材料304之後,犧牲材料304可被移除,以釋放空穴316 中的裝置306。在一實施例中,犧牲材料304可藉由電漿 1353338 姓刻移除。在一實施例中,姓刻氣體或液體可包括氫、氟、 氧、氟化氫、氯氣、鹽酸、氮、氦、二氟化氙、無水氟化 氫、氟類蝕刻氣體或液體,氧類蝕刻氣體或液體,氫類蝕 刻氣體或液體、或其組合。 圖4A之示意性側視圖繪示一具有複數空穴之結構,其 每一具有一侧邊釋放通道,該側邊釋放通道之一高度小於 空穴之一高度。圖4B之側視示意圖繪示犧牲材料被移除的 圖4A之結構。結構具有一基材402,其上可形成複數裝 置406。在一實施例中,基材402可包括一矽類材料。在 另一實施例中,基材402可包括一裝置結構之多層,例如, CMOS結構。裝置406可包括任何MEMS、NEMS、MOEMS、 或N0EMS裝置、或其組合。在一實施例中,裝置406可 包括微射流通道,其在積體電路上提供溫度控制和改良的 可靠性。此外,該裝置406 —般情況下可以是可在一基材 中密封一空穴的任何裝置。 裝置406可被封閉在一犧牲材料404中。犧牲材料404 可包括一旋轉塗佈的有機薄膜。然而,可以採用其他旋轉 塗佈薄膜和PECVD、ALD、CVD、或PVD材料,例如,氮 化矽、二氧化矽、無定形矽和無定形碳,以達到相同的效 果。一旋轉塗佈的犧牲材料404可流通於基底層的不規則 處,從而產生一平坦層,其中薄膜的厚度取決於基底材料 12 的阿度。可沉積犧牲㈣404,然後形成圖案以移除犧牲 材料404㈣& ’而不影響空穴形成。在_實施例中犧 牲:料彻可被圖案化,以使犧牲材料4〇4跨越溝槽…, 使得用以移除犧牲材料4G4的剩餘物的❹】氣體或液體可 以從頂部接觸犧牲材料4〇4,而不是穿過通道418從側邊 接觸。 φ —或多其他層408、410 '和412可被沉積在犧牲材料 4之上。或多其他層4〇8、41〇、寿口 可形成欲形成 在裝置406上之-結構的一部分。藉由圖案化一或多其他 層408、410、和414,可在結構上形成一溝槽412〇上述 圖案化可包含蝕刻。 在圖案化後,犧牲材料4〇4提供欲形成的空穴416的 形狀,以及釋放通道418。在一或多其他層4〇8、41()和412 • 被圖案化以曝露犧牲材料404之後,犧牲材料404可被移 除,以釋放空穴416中的裝置4〇6。在一實施例中,犧牲 材料404可藉由電漿蝕刻移除。在一實施例中,蝕刻氣體 ' 或液體可包括氮、敦、氧、氟化氫、氣氣、鹽酸、氣、氦、 一氟化氙、無水氟化氫、氟類蝕刻氣體或液體,氧類蝕刻 氣體或液體,氫類蝕刻氣體或液體、或其組合。 圖5A之示意性側視圖繪示一具有複數側邊釋放通道 之結構,该側邊釋放通道之—高度小於空穴之一高度。圖 13 奶3338 5B之側視示意圖繪示犧牲材 夕陈的圖5A之結構。結
稱具有一基材502,J:上可拟占A 八上了形成一或多個裝置506。在一 貫施例中,基材502可包括 π Tf在另—實施例中, 基㈣可包括一袭置結構之多層,例如,cm〇S結構。 褒置攝可包括任何MEMS、刪s、m〇ems、或肋難 裝置、或其組合。在一實施例中,裝 • τ 衣置506可包括微射流 通道’其在積體電路上提供溫度控制和改良的可靠性。此 外,該裝i 5G6-般情況下可以是可在—基材中密封—空 穴的任何裝置。 裝置5 06封閉在一犧牲材料5〇4中。犧牲材料⑽可 包括一旋轉塗佈的有機薄膜。然而,可以採用其他旋轉塗 佈薄膜和PECVD、ALD、pVD、或CVD材料,例如,氮化 矽、二氧化矽、無定形矽和無定形碳,以達到相同的效果。 一紅轉塗佈的犧牲材料504可流通於基底層的不規則處, 從而產生一平坦層,其中薄膜的厚度取決於基底材料的高 度可’儿積犧牲材料504,然後形成圖案以移除犧牲材料 504的部分,而不影響空穴516形成。 一或多其他層508、510、和512可被沉積在犧牲材料 504之上。一或多其他層5 08、510、和512可形成欲形成 在裝置506上之一結構的一部分。藉由圖案化一或多其他 層508、510、和514 ’可在結構上形成一溝槽512。 1-353338 在圖案化後,犧牲材料504提供欲形成的空穴516的 形狀,以及釋放通道518。如圖5八和5B所示,存在複數 釋放通道518,其每一開口朝向溝槽514。可以理解,複數 通道518可被形成延伸到一共同溝槽514。在—或多其他 層508、510和512被圖案化以曝露犧牲材料5〇4之後,犧 牲材料504可被移除,以釋放空穴516中的裝置5〇6。在 -實施例中,蝕刻氣體或液體可包括氫、氟、氧、氟化氫、 氣乱鹽酸、氮、、二氣化氣、無水氣化氮、敦類㈣ 氣體或液體’礼類㈣氣體或液體,氫類㈣氣體或液體、 或其組合。 ,m已被打開,通向空穴的通道可能需要關閉。 ,干氣相'儿積處理可能不合適,@為這些將導致材料 :積至裝置的活性區域。這問題的發生是因為電漿活化物 因此可能會沉積在裝置或空 彳類、金屬_'或氧類物種)將有-足夠生命 期,抵達空”的活性區域, 穴内的其他表面。 此外’裝置周圍的氣體介 β 能 髖介質也應儘罝惰性,以避免可 1或其生命期作璧· & 4 θ 乍業產生不利影響的任何反 疋,轉換^ 空广:D 〃運作期間可能升溫’而達到使它們與陷入 八的殘留氣體反應 合適, ^ 又。因此,化學類的製程可能不 必需 匕們涉及反應性氣體。空穴的封裝或密封 15 1*353338 執行於沒有材料沉穑在、壬,从# 積在舌14裝置上的情況下,因為這將危 及裝置運作。 轉換益正在進入消眷4曰 月賈市%,這意味著市場對於有限成 本的密封方法的需求非常強勁。CMOS技術在工業佔有主 位的製程,k思味著這種方法應符合的製程, 、如果有附加工件或新的製程步驟的話,應要求要最少 化。在這-領域降低成本也意味著小型化,這意味著,這 種方法應該是盡可銥估Η鉍,u — 疋此佔用較小的空間,以得到最大限度的 每一區區或每一容積之裝置數量。 為克服化學類的沉積存在的問題,可使用物理淹射的 方法。這些方法通常涉及藉^高能霧化粒子轟擊表面, 使原子自—表面物理汽化1而轉移粒子的動量至該表面 的原子°高能粒子(通常是氬氣(ΑΟ或氦氣(He),在一 電場或電I 602中加速’然、後對準乾材6()4。當粒子以足 夠的能量擊中乾材604,來自Μ 6〇4的原子被擊出和推 向基材606,從而直接(即,以 材6。… 丰線直進式)沉積在基 圖6顯示一典型濺射設備。該儀器包括一 ^ Λ 丹足至608、 果⑽、電漿602、電源612、氣體入口 614 其紝ΚΛκ l ® ^*材604和 土材606。如圖6 w之歸設備的運作將 藝者所明白。 °該項技 16 當粒子以足夠的能量擊中乾材6〇4,來自乾材 原子被擊出和導致直接或以瞄準 上。錢射原子射出的角度經常被^為^儿積在基材_ *破撝述為餘弦分佈,即可以
利用在任何特疋角度的材料濺射之相對量比較以正常入射 之錢射量乘以正常入射的餘弦角《。角分佈是具有許多參 數的-函數’例如’乾材村料、傳入粒子、和傳入的粒子 的能量。-超過餘弦(。ver_cos—分佈將導致各侧較少的沉 積’而低於餘弦(un“ne)分佈將導致各側較多的分佈。 如圖7所示,已知減射裝置不能精確控制推進粒子的 刀配導致乂種稱為尖化(cusPing)的現象。如圖7所示, 一累積的賤射材料可能積聚在釋放孔的側m形成所 «月的大端702。在這製程的某一點中,尖端7〇2可相會, 而防止進一步沉積材料於毗鄰尖端702之下方。這將導致
-密封的釋放孔,在其下的二空穴可能仍然'未密封並能彼 此相通》 圖8和9A - 9C將介紹如何藉由濺射蝕刻密封空穴。 執行濺射蝕刻以密封空穴的—設備包含:一真空腔室8〇2、 電聚804、泵806、氣體入口 808、線圈810、和用以施加 射頻電偏壓的電源812〇在運作中,在感應電漿8〇4中離 子化滅1射氣體’以及使用電源812使濺射氣體直接向基材 814加速。 17 Γ353338 當加速粒子到達表面時,在濺射粒子的瞄準線上的材 料將被濺射蝕刻(即’基材8 14被濺射,並在本質上相當 於在濺射沉積製程中的濺射靶材)。然後,他們將被以不 同方向逐出。一些可能會被射出回到電漿804,而其他將 被重新沉積到側壁和空穴入口《將能明白,對於電椠8〇4, 該設備可用於帶負電荷的基材8丨4(例如,當對它施加一射 頻偏壓)。 在圖9A中,無論是基材902或是層904都將被踐射钱 刻,而層906和層908可在最初階段的製程被濺射蝕刻, 直到對層902和904濺射和重新沉積而使表面達到足夠的 塗覆。產生的材料將被重新沉積,以密封空穴9丨〇,從而 形成一重新沉積層。在一實施例中,層9〇4可包括一硬遮 罩層。基材902底部的釋放孔被局部濺射蝕刻。來自層9〇4 的材料也可被濺射蝕刻。來自層9〇4的材料可被重新沉積 到基材902,及沿著溝槽中兩側層_、9()8的側邊重新沉 積。來自f 904的重新沉積材料還可濺射蝕刻和幫助密封 空穴910。因此,可密封空穴91〇的材料可來自基材_、 層⑽、甚至層娜和90δ。換句話說,密封空穴91〇的材 料來自已經存在於結構上的材料。諸如CVD的獨立沉積或 甚至來自辅助來源的賤射(例如’獨立於結構或氣態前驅物 的乾材賤射)是沒有必要的。可選擇基材材料和層 18 1353338 和908,以符合重新沉積層的要求。在一實施例中,基材 材料可包括氧化物。在其他實施例中,基材材料可包括氣 化石夕、金屬、多晶矽、以及它們的組合。實質上任何材料 可用於滿足使用者需求。一般來說,基材和層9〇4、9〇6和 9〇8的材料可客制,以滿足使用者的需求。 如圖9B所示,電漿遠離基材902。因此,用於濺射蝕 刻的氣體不應朝向外部靶材加速,而應朝向基材9〇2。這 可以執行在基材902可相對於電漿負向偏壓的一設備,例 如’對其施加一射頻偏壓。 些濺射氣體在電漿中被離子化,並朝向基材9〇2加 速。當加速粒子達到表面時,位於這些被加速的粒子的瞄 準線上的材料將被錢射㈣(或滅射)。然後,他們將被 乂不同方向逐出。_些被逐出粒子可能會被射回至電聚, 而其他將被重新沉積到側壁和空穴入口。 圖9C顯不被材料912密封的複數空穴在被濺射蝕 '丨後已被重新,儿積。基材9〇2底部的類似通孔的結構被局 p賤射ϋ刻。在-貫施例中,基# 9Q2使用絕大部分的材 料…重新沉積側壁和通道916。依據重新沉積層的要求, 可以選擇不同的基材材料。 19 1353338 也可對層904進行濺射蝕刻重新沉積。應小心決定多 . 層堆疊的頂層的材料和厚度,因為它將接受在濺射蝕刻期 • 間發生的絕大多數的離子轟擊。由於濺射蝕刻率係相關於 - 角度,在層9〇4的角落可能形成一些琢面914。當濺射蝕 刻進行,這些琢面914將逐一被進一步移開。然而,在一 時間點,足夠的材料將被沉積在通道916來關閉它。如果 需要的話,在層904之下可使用具有低濺射率的一蝕刻停 • 止層。如果需要的話,這將避免蝕刻層908,及限制在濺 射蝕刻期間發生的琢面的量。如有必要,它也可以用於調 整來自頂部的材料相對於來自底部之材料被重新难射的比 例0
在實施例中,賤射钮刻可能會發生在一高密度電裝 ^膽)化學氣相沉積系統。在—實施例巾,_#刻可 月f會發生纟+仃板型反應器。應理解錢射㈣可能原 位發生在相同一腔室, 濺射蝕刻可能發生在一 蝕刻可能會發生在移除靶材 以移除犧牲材料來打開空穴。此外, 獨立腔室中。在一實施例中,濺射 施例中,濺射蝕刻可能原位發生 完成後沉積在結構上。在另—實 層沉積可能發生在不同的腔室。 的物理氣相沉積腔室。在一實 在密封層,其在濺射蝕刻 施例中,藏射姓刻和密封 20 1353338 ’ HDPCVD被用於無 包括來自矽烷和氧氣 程(濺射)藉由激發態 藉由疊加兩不同製程在一步驟中 空隙缺口填補’和局部平坦化。其一 的二氧化石夕(矽土)的形成。第二製 的傳入離子(例如,雜工ω > μ , . 離子化惰性軋體’如,氬、氪、氦、氙 及八、’’ 口)間的動量轉移,物理性地移除材料以及成長的薄 、表面田使用標準的HDP CVD技術,這兩製程都是在
同時門執行而可能對裝置產生不利影響的氣體會不斷 流入腔室中。 本文所述之製程方法包括兩步驟。在第-步驟中,執 行激射姓刻。氣體和製程參數已進行最佳化,以最大化側 一 朝向二八入口的濺射重新沉積。濺射氣體應是惰性 氣體,諸如1、氦、氣、氣、以及它們的組合。惰性氣 體具有已被廣泛用於標準c娜製程的優點。在一給定的 夺間後(即’在根據製程參數和設計使用的幾秒鐘、幾分 鐘之間)’足夠量的材料將被濺射重新沉積至側壁,而封 閉空穴入口。然後到了第二步驟,如果需要㈣,可以流 動沉積氣軸如,·4和〇2),而—標準暦㈣製程 可隨後進行’㈣積-額外的密封或封裝層在已經密封空 穴上。
案化, 1〇和11顯示其他配置’其中執行專屬的沉積和圖 以特意將材料1002形成在基材1〇〇4中(圖1〇)或 21 Γ353338 將材料1 1 02形成在基材11 〇4中(圖11 )。一旦形成,隨 • 後使用材料1002、1102來形成重新沉積層’其是透過在濺 •射钱刻期間進行濺射及重新沉積以密封空穴,。例如,可 ' 透過圖案化和蝕刻基材1〇〇4(繼之為沉積和化學機械研磨) 來獲得材料1002。材料1102可透過沉積,圖案化和蝕刻 來獲得。材料1〇〇2、1102可為用於產生裝置u〇6之複數 層的一子集。將可明白,層1002、1102可由任何合適的材 • 料(例如’氧化物或氮化物)所製成。 在上述二者狀況中,最上層的部分也可被錢射姓刻。 因此’應小心決定最上層的材料和厚度,因為它會受到絕 大多數的離子轟擊。可以選擇最上層為具有相對於材料 1002、1 102之特定相對的濺射蝕刻率。 圖12之戴面示意圖繪示根據另一實施例在濺射餘刻 鲁 之前的一結構。如圖12所示,兩空穴1204、1206形成於 基材1202之上。兩空穴12〇4、1206係藉由通道1210連接。 在第一空穴1204中形成一裝置1212。在第二空穴1206中 - 形成—阻障1214。具有阻障1214之空穴1206可能藉由通 . 道1208連接至溝槽1216。阻障1214可包括至少一些相同 於裝置1212的材料。 空穴1204、1206可能如本文所述般藉由濺射蝕刻來密 封。為了密封空穴1204、1206,通道1208可能會藉由濺 22 Γ353338 射蝕刻來封鎖或填滿。阻障1214執行封鎖的功能,以阻止 任何材料進入裝置1212。因為阻障1214可包括至少一些 相同於裝置1212的材料,在空穴! 2〇4、1206間的通道1210 可繼續開啟。阻障1214可能不會干擾裝置1212或降低其 性能。 圖BA-C繪示依據另一種實施例,用以移除犧牲材料 之製私。如圖13A所示,藉由移除部分硬遮罩13〇2,已 曝露了犧牲材料13〇4、圖13B是圖13A之截面側視示意 圖3B所示,曝露了犧牲材料1 304,以藉由從犧牲 材料1304的頂部導入蝕刻氣體或液體,以移除犧牲材料 1304。如® 13C所示,犧牲材料13〇4已被移除,以使空穴 1306具有開口朝向空穴13〇6之側的一通道13〇8。因此, 在圖13A-13C的實施例中顯示空& 13〇6的—側密封,但 頂端導入㈣流體,以移除犧牲材料1304。 通 應明白’雖然通道係圖示於鄰近空穴之相對底部, 道可以位於空穴中頂部或任何地方。 _ ° 爲了避免或進—lup击丨+ # + #步限制在空穴中或針對被封閉裝置減 射重新沉積的材料量,可 史用…構之各層的水平或垂直設 計,使得它們在被封閉裝置和釋放孔 接的準線路徑。 之間 >又有任何直 23 Γ353338 也可添加特定的氣體到錢射氣體(一種或多種),以客 制一些濺射蝕刻材料的屬性。在濺射蝕刻重新沉積步驟期 間’可添加惰性氣體。例如,某些氣體(如,氮氣或氧氣) 可被添加到濺射氣體中,使得一些原先導電的材料變成絕 緣材料,及在空穴的通道上沉積為絕緣密封層。此外,如 果需要’一吸收劑前驅物可能流入空穴,以在移除犧牲材 料後,移除任何其他材料。如果使用吸收劑的話,附加於 濺射蝕刻之製程來執行該吸收劑,而不是作為單獨的製程。 在通向空穴的通道都已經被封鎖後,可以執行一第二 密封步驟,以加強由濺射蝕刻重新沉積所產生的密封。此 外’第二密封步驟可以由其他傳統沉積製程,例如,無電 電锻和電化學電鍵、PECVD、PVD、⑽、⑽、以:它 們的組合所執行。活性氣體,例 例如,SiHU、正矽酸乙酯、 或氧氣可作為前驅物。將可明白 因為濺射姓刻重新沉積 的存在,來自任何其後的CVD十 D或PECVD密封步驟的氣體 將不進入空穴中,且因此將不合 不會損害封閉其中的裝置。最 後,當空穴已被密封,可以進仵 订進一步的標準處理步驟。 在減射钮刻重新沉積期間,1 ^ 可以使用惰性氣體,例如, 氬氣(Ar)、氖(Ne)、氣(κ、 、氦(He)或氙(Xe)。 氬和氦將是最好用的,因為它柄 ]可為大多數工廠所獲得。 可使用其他氣體,例如,氧氣、〆 氮氣、和其他氣體(如離子 24 1353338 銑削)。此外,雖然使用一 HOP CVD腔室谁〜 至進仃討論,應理 解’本文所述之實施例可執行於其他製程 至,例如,物
理氣相沉積腔室、一濺射蝕刻腔室、一 AL
股至、一 CVD 腔室、-PECVD腔室 '—離子銑肖彳腔室 Ψ 雖然使用濺
射钱刻來描述,應理解’亦可執行其他製程,例如離子銑 削、或反應性濺射蝕刻,其中一反應性氣體可被導入一電 漿中,且錢射料反應,以及重新沉積為不同於移 除的材料之一材料。當使用腑CVD腔室時,線圈電源最 好是具有頻率範圍200_500kHz和射頻功率範圍丨__ 5000的一射頻來源。偏壓電源最好是由具有工業標準13 56 MHz的頻率和射頻功率在5⑽— 3_w之高頻射頻來源所 獨立控制。在一實施例中,功率可能高達1〇〇〇〇 w。裝置 中的壓力可低至數mT,及高至該腔室所能控制的最大壓 力。一較尚的壓力將最大化側壁重新沉積的量,並因此可 以良好的密封。然而,上方壓力也可由裝置要求的界定。 將可明白,用於兩密封步驟之一單一裝置(即,HDp CVD裝置)都將在在成本和製造複雜性方面提供極大的優 點此外,HDP CVD填滿窄溝的能力,用在密封具有兩對 立側壁間具有一狹窄的空間之裝置,是一種決定性的優點。 藉由使用一濺射蝕刻製程,可以密封形成在結構中空 八中的裝置,而不必將裝置和空穴曝露至反應氣體。可以 25 1353338 執打濺射蝕刻,以藉由物理製程而非化學製程,重新沉積 材料至通向空穴的通道和在其附近重新沉積材料,而無須 暴露裝置或空穴至反應氣體,亦無須將材料沉積在空穴中 或裝置上。 雖然上文闡述了本發明的實施例,亦可在不偏離其基 本範疇的情況下,衍生本發明其他和進一步的實施例而 其範圍是由后附之申請專利範圍所界定。 【圖式簡單說明】 、汽介如上之本發明上述之特徵可藉由下文之實施方式 進一步了冑’可能需參考實施例’其部分係藉由附圖所緣 不。然而需指出的A,附圖僅說明本發明之典型實施例,
因此不應視為限制本發明 圖1是根據一實施例, 意性俯視圖。 一具有複數空穴的一結構之示 圖2是根據另一實施例, 意性俯視圖。 —具有一空穴的一結構之示 、·曰示一具有一側邊釋放通道之 高度小於空穴之一高度。 圖3A之示意性側視圖繪示 結構,該側邊釋放通道之一古 26 Γ353338 圖3B之戴面示意圖繪示犧牲材料被移除的圖3 A之結 構。 圖4A之示意性側視圖繪示一具有複數空穴之結構,其 每一具有一侧邊釋放通道,該側邊釋放通道之一高度小於 空穴之一高度。 圖4B之側視示意圖繪示犧牲材料被移除的圖4A之結 • 構。 圖5A之示意性側視圖繪示一具有複數側邊釋放通道 之結構,該侧邊釋放通道之一高度小於空穴之一高度。 圖5B之側視示意圖繪示犧牲材料被移除的圖5A之結 構。 圖6係一濺射設備之示意性側視圖。 • 圖7之截面示意圖繪示部分藉由一濺射方法密封之結 構。 圖8係另一濺射設備之側視示意圖。 • 圖9A之截面示意圖繪示在密封空穴之前的一結構。 圖9B之截面示意圖繪示在一濺射蝕刻製程期間圖9A 的結構。 27 Γ353338 圖9C顯示在密封空穴後圖9A的結構。 . 圖1 〇之截面示意圖繪示根據一實施例在濺射蝕刻之 . 前的一結構。 [S3 - " 之截面示意圖繪示根據另一實施例在濺射蝕刻 之前的一結構。 Γ5Γ> 田2之截面示意圖繪示根據另一實施例在濺射蝕刻 _ 之刖的一結構。 圖1 3 A-C繪示依據另一種實施例,用以移除犧牲材料 之一製程。 為了便於理解,在可能的情況下,各圖中共同使用相 同的元件符號來指示圖式中相同的元件。意即,在一實施 例中所揭不之元件亦可用於其他實施例而無需特別指明。 鲁 【主要元件符號說明】 100 結構 200 結構 102 基材 202 基材 104 層 204 空穴 106 裝置 206 裝置 108 犧牲材料 208 通道 110 通道 210 材料 112 通道 302 基材 28 1353338
304 犧牲材料 516 空穴 306 裝置 518 通道 308 層 602 電場 3 10 層 604 靶材 312 層 606 基材 314 溝槽 608 真空腔室 316 空穴 610 泵 318 通道 612 電源 402 基材 614 氣體入口 404 犧牲材料 702 尖端 406 裝置 802 腔室 408 層 804 電漿 410 層 806 泵 412 層 808 氣體入口 414 溝槽 810 線圈 416 空穴 812 電源 418 通道 814 基材 502 基材 902 基材 504 犧牲材料 904 層 506 裝置 906 層 508 層 908 層 510 層 910 空穴 512 層 912 材料 514 溝槽 914 琢面 29 1-353338 916 通道 1208 通道 1002 材料 1210 通道 1004 基材 1212 裝置 1006 裝置 1214 阻障 1102 材料 1216 溝槽 1104 基材 1302 硬遮罩 1106 裝置 1304 犧牲材料 1202 基材 1306 空穴 1204 空穴 1308 通道 1206 空穴 30

Claims (1)

  1. 七、申請專利範圍: .一種形成—裝置之方法,該裝置具有基材,其 上沉積有-或多層,該裝置具有一空穴,其嵌入該基材和 該7或多層之間;以及一第一通道,其延伸至該空穴該 方法包括下列步驟: 從—或多個基材和該一或多層移除持料,及在該第— 通道中重新沉積上述移除的材料,以密封該第一通道。
    2.如申請專利範圍第i項所述之方法,更包含下列步 驟: 以界定欲形成之該 沉積至少一層犧牲層在該基材上 移除該至少一層犧牲層之一部分 空穴和至少一個通道之形狀;
    以曝露該至少一層 沉積至少一層封裝層在該至少一層犧牲層上; 移除該至少一層封裝層之一部分, 犧牲層的一部分;及 移除該至少一層犧牲層 層之該空穴和該第一通道。 以形成穿過該至少一層封裝 3.如申諳專利範圍第2項所 ^ <心万决,更包括沉積一 封蓋層在該至少一層封裝層和上述 1置新礼積的材料上。 31 4-如申請專利範圍第3項所述之方法,其中原位執行 上述'儿積該封盍層的步驟和上述重新沉積的步驟。 5·如申請專利範圍第2項所述之方法,其中 移除該至少一層犧牲層以形成該空穴額外地穿過該封 裝層之一第二通道。 • 6_如申請專利範圍第5項所述之方法,更包含從該基 材移除材料’及在該第二通道中重新沉積上述移除的材 料,以密封該第二通道,其中上述在該第—通道中重新沉 積上述移除的材料的步驟與在該第二通道中重新沉積上述 移除的材料的步驟實質上同時發生。 如申·^專利範圍第6項所述之方法,其中該基材上 沉積有-第一材料,及其中上述移除和重新沉積的步驟包 括減射餘刻該第一材料和在該第一通道中重新沉積該第一 材料,以密封該第一通道。 8. -種用以形成一裝置之方法,包含下列步驟: 沉積至少一層犧牲層在一基材上; 以界定欲形成之一 移除該至少一層犧牲層之一部分, 空穴和至少—個通道的一形狀; 32 1353338 沉積一封裝層在該至少一層犧牲層上; 沉積一第二層於該第一封裝層上; 移除該封裝層之一部分,以曝露延伸穿過該封裝層之 一側的該至少一層犧牲層的一部分; 移除該至少一層犧牲層,以形成穿過該封裝層之該空 穴和一第一通道;及 從該第二層和該基材之至少一者移除材料,及在該在 第一通道中重新沉積上述移除的材料,以密封該第—通道。 如巾請專利範圍第8項所述之方法,更包括沉積_ 封蓋層在上述重新沉積的材料上。 之方法,其中原位執行 10.如申請專利範圍第9項所述 上述沉積該封蓋層的步驟和上述重新沉積的步驟 U.如申請專利範圍第8項所述之方法,其中上述從該 第二層和該基材之至少—者移除材料之步驟,及上述重新 沉積上述移除的材料之㈣,包含軸㈣之步驟。 驟: 12.如申請專利範圍第8項所述 之方法,更包含下 列步 層犧牲層之 移除該封裝層的一部分’以曝露該至少一 33 1-353338 一部分’其穿過該封穿 T衮層之至少一第二側;及 移除該至少~展租h 曰牲層,以形成穿過該封裝層之兮六 穴和一第二通道。 曰之a工 13.如申請專利範 方法,更包含從該 " 層之—或多者移除材料,及在該第二通道中 重新沉積上述移除的材料,以密封該第二通道,其中上述 在該第一通道中奮叙 祈况積上述移除的材料的步驟與在該第 二通道中f新沉積上述移除的材料的步驟實質上同時發 生。 .如申明專利範圍第8項所述之方法,其中該基材上 沉積有一第-材料’及其中上述從該第二層和該基材之至 乂者移除材肖的步冑以及重新沉積i述移㊉的材料的步 驟包括濺射蝕刻該第一材料和在該第一通道中重新沉積 該第一材料,以密封該第一通道。 15·種用以形成一裝置之方法,包含下列步驟: 沉積至少一層犧牲層在一基材上; 移除該至少一層犧牲層之一部分,以界定欲形成之一 空穴和至少一個通道的一形狀; 儿積封裝層在界定該空穴的形狀之該至少一層犧牲 34 Γ353338 層上; 沉積—第二層於該封裝層上; 移除該封裝層之一部分,以曝 ’路穿過該封裝層之一側 6亥至少—層犧牲層的一部分; —移除該至少-層犧牲層,以形成穿過該封裝層之該空 八和-第-通道’言玄第一通道的—高度小於該—古 度; μ 從該第_層和該基材移除材料,及在該在第一通道中 重新沉積上述移除的材料,以密封該第-通道;及 沉積一封蓋層在上述密封的第一通道上,該封蓋層沉 積和該重新沉積上述移除的材料係在原位發生。 該裝置 16.如申請專利範圍第15項所述之方法,其中 係一微機電裝置。 ’ 月專利範圍帛15項所述之方法,其中從該第 之步驟 層和h材移除材料之步驟,及重新沉積上述移除的材 料之步驟’包含濺射蝕刻 步驟: 18.如申請專利範園第15項所述之方法,更包含下 列 移除該封裝層的一 部分,以曝露該至少一層犧牲層 之 35 1*353338 一部分,其穿過該封裝層之至少一第二側,·及 之該空 移除該至少一層犧牲層,以形成穿過該封裝層 穴和一第二通道。 曰 19.如申請專利範園第ls項所述之方 基材移除材料,及在該第二通道中 稽’更包含從該 料,以密封該第二通道,其中上m儿積上述移除的材 # “在°亥第—通道中重新沉 積述移除的材料的步騾與在 移除的材料的步驟實質上同時發生,中重新沉積上述 20.如申請專利範圍第15項所 層和該基材移 笛之方法,其中該基材 積有一第—材料,及其中上述從該第 除材料的步心及重新沉積上 除的材料的步驟,包括 應射钱刻該第-材料和在該第— 料,以密封該第-通道。 +重新沉積該第一材 36
TW098105313A 2008-02-22 2009-02-19 Method of sealing a cavity TWI353338B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6665508P 2008-02-22 2008-02-22
US12/267,186 US7989262B2 (en) 2008-02-22 2008-11-07 Method of sealing a cavity

Publications (2)

Publication Number Publication Date
TW200938480A TW200938480A (en) 2009-09-16
TWI353338B true TWI353338B (en) 2011-12-01

Family

ID=40986138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105313A TWI353338B (en) 2008-02-22 2009-02-19 Method of sealing a cavity

Country Status (6)

Country Link
US (2) US7989262B2 (zh)
EP (1) EP2268568B1 (zh)
JP (2) JP2011513073A (zh)
CN (1) CN101998930B (zh)
TW (1) TWI353338B (zh)
WO (1) WO2009105382A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569322B (zh) * 2009-12-02 2017-02-01 史畢茲科技公司 高選擇性蝕刻系統與方法
KR101561154B1 (ko) * 2011-04-20 2015-10-19 카벤디시 키네틱스, 인크. 후속 열 확산 방출을 위해 중간 유전체 층에 형성된 공동에 가스 화학종의 임플란트
US8492187B2 (en) 2011-09-29 2013-07-23 International Business Machines Corporation High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
SE537584C2 (sv) 2011-12-15 2015-06-30 Silex Microsystems Ab Tunnfilmskapsling
CA2916443C (en) * 2013-06-27 2021-09-07 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrifical material
US9330929B1 (en) * 2014-10-13 2016-05-03 Infineon Technologies Dresden Gmbh Systems and methods for horizontal integration of acceleration sensor structures
CN105977221B (zh) * 2016-04-28 2018-11-06 清华大学 气密性封装结构及封装方法
CN109311658A (zh) * 2016-07-22 2019-02-05 惠普发展公司,有限责任合伙企业 衬底组件和相关方法
DE102017218635B4 (de) 2017-10-18 2021-03-18 Infineon Technologies Ag Verfahren zum Verschließen einer Zugangsöffnung zu einer Kavität und MEMS-Bauelement mit einem Verschlusselement
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63183181A (ja) 1987-01-23 1988-07-28 Anelva Corp マグネトロンスパツタエツチング装置
JPS63198378A (ja) 1987-02-13 1988-08-17 Nissan Motor Co Ltd 振動センサの製造方法
JPS63307758A (ja) 1987-06-09 1988-12-15 Nec Corp 集積回路装置
US5279669A (en) 1991-12-13 1994-01-18 International Business Machines Corporation Plasma reactor for processing substrates comprising means for inducing electron cyclotron resonance (ECR) and ion cyclotron resonance (ICR) conditions
JP3287038B2 (ja) 1991-12-19 2002-05-27 ソニー株式会社 液晶表示装置
US5270264A (en) 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
US5292370A (en) 1992-08-14 1994-03-08 Martin Marietta Energy Systems, Inc. Coupled microwave ECR and radio-frequency plasma source for plasma processing
US5346578A (en) 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5614055A (en) 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
US5504026A (en) 1995-04-14 1996-04-02 Analog Devices, Inc. Methods for planarization and encapsulation of micromechanical devices in semiconductor processes
US5578976A (en) 1995-06-22 1996-11-26 Rockwell International Corporation Micro electromechanical RF switch
US5696662A (en) 1995-08-21 1997-12-09 Honeywell Inc. Electrostatically operated micromechanical capacitor
US6012336A (en) 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
DE19638666C1 (de) 1996-01-08 1997-11-20 Siemens Ag Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
US5807467A (en) 1996-01-22 1998-09-15 Micron Technology, Inc. In situ preclean in a PVD chamber with a biased substrate configuration
US5730835A (en) 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
JPH09257618A (ja) 1996-03-26 1997-10-03 Toyota Central Res & Dev Lab Inc 静電容量型圧力センサおよびその製造方法
US5919548A (en) 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6268661B1 (en) 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
US5980349A (en) 1997-05-14 1999-11-09 Micron Technology, Inc. Anodically-bonded elements for flat panel displays
US5872058A (en) 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
DE19742729A1 (de) 1997-09-26 1999-04-01 Sca Hygiene Prod Gmbh Verfahren zur Aufbereitung von Altpapier unter Vermeidung von Bioziden und Chlorverbindungen, sowie von Wasserstoffperoxid und Peressigsäure, Einrichtung zur Ausführung dieses Verfahrens sowie Recycling Tissuepapiere mit einer Gesamtkeimzahl kleiner 1000 KBE/g und einer Oberflächenkeimzahl kleiner 20 KBE/dm·2·
JPH11177067A (ja) 1997-12-09 1999-07-02 Sony Corp メモリ素子およびメモリアレイ
US6395150B1 (en) 1998-04-01 2002-05-28 Novellus Systems, Inc. Very high aspect ratio gapfill using HDP
FR2781499B1 (fr) 1998-07-24 2000-09-08 Atochem Elf Sa Compositions de nettoyage ou de sechage a base de 1,1,1,2,3,4,4,5,5, 5 - decafluoropentane
US6153839A (en) 1998-10-22 2000-11-28 Northeastern University Micromechanical switching devices
KR20080047629A (ko) 1998-12-02 2008-05-29 폼팩터, 인크. 전기 접촉 구조체의 제조 방법
JP2000186931A (ja) 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US6174820B1 (en) 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
US6274440B1 (en) 1999-03-31 2001-08-14 International Business Machines Corporation Manufacturing of cavity fuses on gate conductor level
US6633055B2 (en) 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6310339B1 (en) 1999-10-28 2001-10-30 Hrl Laboratories, Llc Optically controlled MEM switches
JP2001133703A (ja) 1999-11-04 2001-05-18 Seiko Epson Corp 半導体基板上に構造物を有する装置の製造方法および装置
US20010040675A1 (en) 2000-01-28 2001-11-15 True Randall J. Method for forming a micromechanical device
US6439693B1 (en) 2000-05-04 2002-08-27 Silverbrook Research Pty Ltd. Thermal bend actuator
DE10024266B4 (de) * 2000-05-17 2010-06-17 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements
US7153717B2 (en) 2000-05-30 2006-12-26 Ic Mechanics Inc. Encapsulation of MEMS devices using pillar-supported caps
US7008812B1 (en) 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
WO2002016150A1 (en) 2000-08-23 2002-02-28 Reflectivity, Inc. Transition metal dielectric alloy materials for mems
US6535091B2 (en) 2000-11-07 2003-03-18 Sarnoff Corporation Microelectronic mechanical systems (MEMS) switch and method of fabrication
DE10056716B4 (de) 2000-11-15 2007-10-18 Robert Bosch Gmbh Mikrostrukturbauelement
DE10104868A1 (de) 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
JP2002280470A (ja) 2001-03-22 2002-09-27 Aisin Seiki Co Ltd 半導体装置及びその製造方法
US6958123B2 (en) 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
JP2003035874A (ja) 2001-07-23 2003-02-07 Nikon Corp 薄膜スライド接続機構及びその製造方法並びにこれを用いたミラーデバイス及び光スイッチ
US6930364B2 (en) 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
WO2003028059A1 (en) 2001-09-21 2003-04-03 Hrl Laboratories, Llc Mems switches and methods of making same
US6635506B2 (en) 2001-11-07 2003-10-21 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates
ATE412611T1 (de) 2001-11-09 2008-11-15 Wispry Inc Dreischichtige strahl-mems-einrichtung und diesbezügliche verfahren
US7109118B2 (en) 2003-05-07 2006-09-19 Microfabrica Inc. Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
FR2835963B1 (fr) 2002-02-11 2006-03-10 Memscap Micro-composant du type micro-interrupteur et procede de fabrication d'un tel micro-composant
EP1493183B1 (en) 2002-04-02 2012-12-05 Dow Global Technologies LLC Process for making air gap containing semiconducting devices and resulting semiconducting device
US6635509B1 (en) 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
JP4554357B2 (ja) 2002-05-07 2010-09-29 マイクロファブリカ インク 電気化学的に成型加工され、気密的に封止された微細構造および上記微細構造を製造するための方法および装置
US7064637B2 (en) 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US7429495B2 (en) 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
WO2004037711A2 (en) 2002-10-23 2004-05-06 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
TWI236453B (en) 2002-12-03 2005-07-21 Microfabrica Inc Electrochemical fabrication process for producing a three-dimensional structure from a plurality of adhered layers
EP1433740A1 (en) 2002-12-24 2004-06-30 Interuniversitair Microelektronica Centrum Vzw Method for the closure of openings in a film
US20040157426A1 (en) 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
EP1450406A1 (en) 2003-02-19 2004-08-25 Cavendish Kinetics Limited Micro fuse
US20040166603A1 (en) 2003-02-25 2004-08-26 Carley L. Richard Micromachined assembly with a multi-layer cap defining a cavity
NL1023275C2 (nl) 2003-04-25 2004-10-27 Cavendish Kinetics Ltd Werkwijze voor het vervaardigen van een micro-mechanisch element.
US6917459B2 (en) 2003-06-03 2005-07-12 Hewlett-Packard Development Company, L.P. MEMS device and method of forming MEMS device
JP3808092B2 (ja) * 2003-08-08 2006-08-09 松下電器産業株式会社 電子デバイスおよびその製造方法
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US6861277B1 (en) 2003-10-02 2005-03-01 Hewlett-Packard Development Company, L.P. Method of forming MEMS device
DE10353767B4 (de) 2003-11-17 2005-09-29 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben
US7163896B1 (en) 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
JP2005183557A (ja) 2003-12-18 2005-07-07 Canon Inc 半導体集積回路とその動作方法、該回路を備えたicカード
FR2864340B1 (fr) * 2003-12-19 2006-03-24 Commissariat Energie Atomique Microcomposant comportant une microcavite hermetique et procede de fabrication d'un tel microcomposant
GB0330010D0 (en) 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
JP4617743B2 (ja) * 2004-07-06 2011-01-26 ソニー株式会社 機能素子およびその製造方法、ならびに流体吐出ヘッド
FR2874213B1 (fr) * 2004-08-13 2007-03-02 Commissariat Energie Atomique Dispositif comprenant un microsysteme encapsule et procede de fabrication
US7344907B2 (en) 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
US7482193B2 (en) 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
US7211525B1 (en) 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
US7576426B2 (en) 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7329586B2 (en) 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
GB0515980D0 (en) 2005-08-03 2005-09-07 Cavendish Kinetics Ltd Memory cell for a circuit and method of operation therefor
GB0516148D0 (en) 2005-08-05 2005-09-14 Cavendish Kinetics Ltd Method of integrating an element
GB0523715D0 (en) 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Method of minimising contact area
GB0523713D0 (en) 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Enclosure method
JP2007253265A (ja) * 2006-03-22 2007-10-04 Sony Corp 電気機械素子の製造方法
US20070235501A1 (en) 2006-03-29 2007-10-11 John Heck Self-packaging MEMS device

Also Published As

Publication number Publication date
US8395249B2 (en) 2013-03-12
WO2009105382A2 (en) 2009-08-27
JP2011513073A (ja) 2011-04-28
EP2268568B1 (en) 2014-12-17
CN101998930A (zh) 2011-03-30
US7989262B2 (en) 2011-08-02
CN101998930B (zh) 2012-12-05
WO2009105382A3 (en) 2010-02-18
TW200938480A (en) 2009-09-16
US20110285035A1 (en) 2011-11-24
US20090215214A1 (en) 2009-08-27
EP2268568A2 (en) 2011-01-05
JP2013031919A (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
TWI353338B (en) Method of sealing a cavity
TWI557796B (zh) 用於控制各種材料的蝕刻選擇性的系統及方法
JP6766251B2 (ja) 超伝導体の相互接続製造のための前洗浄方法
CN109477212A (zh) 用于填充间隙的方法和设备
CN104928654A (zh) 用于无缝特征填充的抑制剂等离子体介导的原子层沉积
WO2011104550A2 (en) Method of forming and patterning conformal insulation layer in vias and etched structures
WO1998021748A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
CN104934361B (zh) 浅沟槽的制作方法及存储器件的制作方法
JP2003060035A (ja) デュアルダマシン配線形成方法
CN103400935B (zh) 3d磁传感器的形成方法
JP2011009636A (ja) ビアホールの形成方法
TWI292190B (en) Thin titanium nitride layers used in conjunction with tungsten
EP1158575A2 (en) Method for fabricating a semiconductor device including a step of etching an organic film to form a pattern
JP2022511650A (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
KR100465093B1 (ko) 반도체 소자의 제조 방법
US11114340B2 (en) Method for producing an interconnection comprising a via extending through a substrate
JP2019142209A (ja) 基板の成膜方法、及び液体吐出ヘッドの製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
JP2012156358A (ja) 半導体装置の製造方法
TWI322482B (en) Method for filling a contact hole and integrated circuit arrangememnt with contact hole
Warnat Technologies for the integration of Through Silicon Vias in MEMS packages
CN106328580B (zh) 铜互连结构的气相刻蚀方法
CN103681273B (zh) 金属栅极制作方法
KR100618783B1 (ko) 반도체 소자의 금속배선 및 그 형성방법