JPS63198378A - 振動センサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、半導体基板を用いて構成された振動センサ
の製造方法に関する。

（従来の技術） 従来のこの種の技術としては、例えば第４図および第５
図に示すようなものがある（　ｐ　ｒｏｃｅｅｄｉｎｇ
ｓ　　ｏｆ　　ｔｈｅ　　ＩＥＥＥ、　ｖｏｌ　、　７
０．　ｐｐ４２０〜４５６．（１９８２））。第４図お
よび第５図中、２１はシリコン基板であり、シリコン基
板２１上には、振動子としての複数個の梁２２が片持式
に形成されチップ状の振動センサが構成されている。第
４図および第５図には図示省略されているが、梁２２の
振動を電気信号に変換するための適宜の手段が付設され
ている。

そして、梁２２の厚さ、長さ、およびその材料定数等で
決まる周波数の振動が、適宜に電気信号に変換されて検
出される。

ところで、このような振動センサにおいて、梁２２の共
振のＱを上げるためには、梁２２を真空雰囲気に保持す
ればよいことが一般的に知られている。

第６図は、このような真空実装構造を、振動センサと同
種のセンサである絶対圧膨圧カセンサに適用されたもの
を例にとって示したものである。

第６図中、２３はステム、２４はパイプ、２５はステム
２３に気密的に取付けられたビン（端子）であり、圧力
センサチップ２６が台座２７を介してステム２３上に固
着され、圧力センサチップ２６の所要部とビン２５の上
端とがボンディングワイヤ２８により接続されている。

そしてキャン２９を用いて圧力センサチップ２６が真空
実装されている。３０は封止孔、３１は真空封止用のハ
ンダである。

振動センサにおいても、真空実装手段としては、上記の
ようなキャン２９を用いた真空実装構造が採られている
。

（発明が解決しようとする問題点） 従来の振動センサにあっては、振動子である梁を真空雰
囲気に保持する構造としてキャンを用いた真空実装構造
が採られていた。このため、その製造時にチップ毎にパ
ッケージングを行なわなければならず、キャン自体が比
較的高価につくこととも相まってコスト高につくという
問題点があった。

この発明は、このような従来の問題点に着目してなされ
たもので、コスト低減を図ることのできる振動センサの
製造方法を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明は上記問題点を解決するために、半導体基板上
に梁を形成し、該梁の振動を電気的信号に変換すること
により振動を検出する振動センサの製造方法において、
ウェーハ状の半導体基板に複数の梁を形成し、真空雰囲
気中においてカバー部材により上記１つの振動センサを
構成する梁ごとに該梁を半導体基板側に所定の空間をも
って気密封止することにより前記ウェーハ状半導体基板
に複数の振動センサを形成し、その後各振動センサごと
に前記ウェーハ状半導体基板を分割したことを要旨とす
る。

（作用） カバー部材を半導体基板上とづると、梁を真空雰囲気に
保持する構造は、チップ化された振動センサとされる前
に、梁が形成された半導体ウェーハとカバー部材用の半
導体ウェーハとの真空雰囲気中での気密封止によりウェ
ーハプロセス時に形成することができる。したがってバ
ッチ処理で作製することができるのでコスト低減が図ら
れる。

（実施例） 以下、この発明の実施例を図面に基づいて説明する。

第１図および第２図は、この発明の一実施例を示す図で
ある。

まず振動センサの構成から説明すると、第１図中、１は
半導体基板としてのｎ形のシリコン基板であり、その主
面には、ｐ形不純物の拡散により振動の変化を容量の変
化として検出するための下部電極２となるｐ＋拡散層お
よびＭＯ８ＦＥＴ３のソース、ドレインとなるｐ＋領域
４．５がそれぞれ形成されている。このｐ＋領域４．５
、ゲート酸化膜６およびゲート電極７により、振動Ｍを
電気信号に変換して検出するためのｐチャネルのＭＯ３
ＦＥＴ３が構成されている。

８はフィールド酸化膜であり、フィールド酸化膜８上に
おける下部電極２と対向した位置に、その一端がフィー
ルド酸化膜８に固着された片持式の梁９が形成されてい
る。梁９は、例えばＳｉ３Ｎ４、多結晶シリコンおよび
３ｉ３Ｎ４の３府構造からなる積層体で作製され、この
梁９により振動子が構成される。また、この梁９自身と
下部電極２とで振動量を容量の変化として検出するため
の容量が構成され、梁９は固着部の部分でＭＯ８ＦＥＴ
３のゲート電極７に接続されている。

１１は、下部電極２に接続された配線、１２はＰＳＧで
形成された保護膜であり、保護膜１２の所要部位に図示
省略の外部引出線が接続されるポンディングパッド１３
が設けられている。

そして、梁９を真空雰囲気に保持するための真空室１４
ａを有するカバー部材１４が、接着部１５の部分で保護
膜１２の部分に気密的に接着されている。カバー部材１
４は、シリコン半導体で作製されシリコン基板１がウェ
ーハ状態のときに真空雰囲気中で保護膜１２の部分に接
着される。

次いで一ヒ述の振動センサの製造方法の一例を第２図の
（ａ）〜（１）を用いて説明する。なお、以下の説明に
おいて、（ａ）〜（ｉ）の各項目記号は、第２図の（ａ
）〜（ｉ）のそれぞれに対応する。

（ａ）ｎ形のシリコン基板１の主面に、ｐ形不純物の拡
散によりＭＯ８ＦＥＴ３のソースおよびドレインとなる
ｐ＋領域４．５と容量検出用の下部電極２となるｐ＋拡
散層とを形成する。次いで熱酸化によりフィールド酸化
膜８を形成し、ＭＯ８ＦＥＴ３のゲート領域となる部分
のフィールド酸化膜８をフォトエツチングにより除去し
たのち、再び熱酸化して所要厚さのゲート酸化膜６を形
成する。

（ｂ）ＣＶＤ法により多結晶シリコンを堆積し、これを
フォトエツチングして所要形状のスペーサ１６を形成す
る。スペーサ１６の上部に、例えばＳｉ：＋Ｎ４、多結
晶シリコンおよびＳｉ３Ｎ４の３層構造の積層体からな
る所要の長さの梁９をＣＶＤ法による堆積およびフォト
エツチングにより形成する。

なお、ここで形成される梁９は、検出しようとする振動
周波数に応じて適宜にその長さ、厚さ等が決定される。

（ｃ）ＭＯ８ＦＥＴ３のソース、ドレインおよび下部電
極２のコンタクト部をフォトエツチングにより開孔した
のちＡｕ膜を蒸着し、これをフォトエツチングによりバ
ターニングしてゲート電極７および所要の配線１１を形
成する。

（ｄ）ＰＳＧからなる保護膜１２を形成する。

このときカバー部材１４との接着部１５領域の保護膜１
２表面が平滑となるように適宜の平坦化処理を行なう。

その後、ポンディングパッド１３および梁９の部分の保
護膜１２をフォトエツチングにより除去する。

（ｅ）エチレンジアミン＋ビロカテ］−ル十水の混合液
で多結晶シリコンからなるスペーサ１６をエツチングし
て除去し、一端がフィールド酸化膜８に固着された梁９
を形成する。

上記（ａ）〜（ｅ）の各処理はウェーハの状態で進めら
れる。

（ｆ）カバー部材１４を形成するため、−面が鏡面処理
されたシリコンウェーハを準備する。シリコンウェーハ
の鏡面側の接着部１５となる部分の周りに、フォトエツ
チングまたはダイシング等の加工により、切込み１７を
入れる。この切込み深さは、カバー部材１４の上面部の
厚さを決めるものであるが、その深さは、さほど精度を
要求されない。

（ｇ）接着部１５となる部分以外の領域をフォトエツチ
ングにより深くエツチングして真空室１４ａを形成する
。接着部１５の周りの部分の厚さは、シリコンウェーハ
がチップ状にバラバラにならない程度の厚さに残す。こ
の厚さは、シリコンウェーハが例えば３インチ径のもの
であれば、５０〜１００μｍ程度とする。

（ｈ）上記の処理を施したカバー部材１４用のシリコン
ウェーハの表面を親水化処理する。次いで梁９の形成処
理等が施されたウェーハとカバー部材１４用のシリコン
ウェーハとを、図示省略の真空装置内にセットして対向
密着させ例えば１Ｔｏｒｒ程度の所定の減圧下で３００
℃程度に加熱づる。この結果、両シリコンウェーハは直
接接合されて数ｋｑ／Ｃｍ２〜数１０ｋｑ／ｃｍ２の強
度で接着される。接着時の雰囲気圧力（真空度〉は、梁
９の共振のＱを決めるものであり、設計により所要の値
とする。この接着処理により、同時に梁９が真空雰囲気
に保持される。１個のカバー部材１４内に真空保持され
る！９９の個数は、検出　　−しようとする振動周波数
に応じて１個または所要の複数個とされる。

なお、シリコンウェーハ同士の直接接合は、公知の技術
である（特開昭６０−５１７００号公報）（ｉ）最後に
、カバー部材１４用のシリコンウェーへの裏面（第２図
の上側面）を研削またはエツチングにより除去してカバ
ー部材１４を形成するとともに、梁９等が形成された側
のウェーハをチップ毎に分割してチップ状振動センサを
形成する。チップ状の振動センサは、例えばプラスチッ
クパッケージまたは樹脂ボッティングにより実装される
。

次に作用を説明する。

！２９を真空室１４ａにより真空雰囲気に保持する構造
は、ウェーハ同士の直接接合によりウェーハプロセス時
に形成される。このように真空雰囲気への保持格造がバ
ッチ処理で形成され、チップ毎に真空実装を行なう必要
がないのでコスト低減が図られる。

そして、ＭＯＳＦＥＴ３のドレインおよびゲート電極７
にそれぞれ所要の電圧が加えられ、振動センサに振動が
加わると、振動子としての梁９が共振して振動し、下部
１ｉｌｆ！２との間で形成される容量が変化してその振
動量が容量変化として検出される。この容量変化は、ゲ
ート酸化膜６部のＭＯ８容聞容量列に加わるので、ＭＯ
ＳＦＥＴの出力電流が容量変化に応じて変化し、振動量
が電気信号に変換される。したがって特定の周波数から
なる振動が検出される。

次いで第３図の（Ａ）、（Ｂ）には、この発明の他の実
施例を示す。

この実施例は、カバー部材をシリコン半導体を用いて作
製する点では、前記一実施例のものと同様であるが、そ
の製造プロセスの簡易化を図ったものである。

即ち、第３図の（Ａ）に示すようにシリコンウェーへの
状態でフォトエツチングにより真空室１８ａを形成する
際に、真空室１８ａエツチング部の開口寸法を、接着部
１５の周囲部の開口寸法よりも小さく設定し、異方性エ
ツチングを用いて真空室１８ａ部分のエツチング深さｊ
を、周囲部１８ｂのエツチング深さｋよりも小さくした
ものである。

このエツチング法を用いると、前記第２図（ｆ）に示し
たように予め切込み１７を形成しておかなくても、１回
の異方性エツチングで真空室１８ａの部分を周囲部１８
ｂよりも浅くエツチングすることができる。

上記のカバー部材１８の形成法以外については、構成お
よび作用ともに前記一実施例のものとほぼ同様である。

この実施例によれば、製造工程が簡略化されるので、一
層コスト低減を図ることができる。

なお、上述の各実施例では、カバー部材をシリコン半導
体製としたが、ガラス材質製とすることもできる。

［発明の効果］ 以上説明したように、この発明によれば、つ工−ハ状の
半導体基板に複数の梁を形成し、真空雰囲気中において
カバー部材により上記１つの振動センサを構成する梁ご
とに該梁を半導体基根側に所定の空間をもって気密封止
することにより前記ウェーハ状半導体基板に複数の振動
センサを形成し、その後各振動センサごとに前記ウェー
ハ状半導体基板を分割するようにしたので、バッチ処理
が可能となり比較的高価なキャンが不要とされることと
も相まってコスト低減を図ることができるという利点が
ある。

【図面の簡単な説明】

第１図はこの発明に係る振動センサの製造方法の一実施
例によって製造された振動センサを示す縦断面図、第２
図はこの発明の一実施例を説明するための製造工程図、
第３図はこの発明の他の実施例によって製造された振動
センサを示す縦断面図、第４図は従来の振動センサを示
す平面図、第５図は第４図のｖ−ｖ線断面図、第６図は
従来の真空実装構造を示す構成図である。 １：シリコン基板（半導体基板）、 ２：下部電極、 ３　：ＭＯＳＦＥＴ。 ９：梁、 １４．１８二力バ一部材。 代理人　　弁理士　　三　好　　保　男第２図（ｅ） 嘉２図（９〕 第２区（ｈ） １乙 第４図

Claims (1)

1. 【特許請求の範囲】 半導体基板上に梁を形成し、該梁の振動を電気的信号に
   変換することにより振動を検出する振動センサの製造方
   法において、 ウェーハ状の半導体基板に複数の梁を形成し、真空雰囲
   気中においてカバー部材により上記１つの振動センサを
   構成する梁ごとに該梁を半導体基板側に所定の空間をも
   って気密封止することにより前記ウェーハ状半導体基板
   に複数の振動センサを形成し、その後各振動センサごと
   に前記ウェーハ状半導体基板を分割したことを特徴とす
   る振動センサの製造方法。