CN101998930A - 密封腔体的方法 - Google Patents

密封腔体的方法 Download PDF

Info

Publication number
CN101998930A
CN101998930A CN2009801120544A CN200980112054A CN101998930A CN 101998930 A CN101998930 A CN 101998930A CN 2009801120544 A CN2009801120544 A CN 2009801120544A CN 200980112054 A CN200980112054 A CN 200980112054A CN 101998930 A CN101998930 A CN 101998930A
Authority
CN
China
Prior art keywords
layer
cavity
passage
redeposited
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801120544A
Other languages
English (en)
Other versions
CN101998930B (zh
Inventor
迈克·雷诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Cavendish Kinetics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cavendish Kinetics Ltd filed Critical Cavendish Kinetics Ltd
Publication of CN101998930A publication Critical patent/CN101998930A/zh
Application granted granted Critical
Publication of CN101998930B publication Critical patent/CN101998930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本文所揭示的实施例一般包括用以在器件结构中密封腔体的方法。该腔体可由蚀刻牺牲材料来打开，其中该牺牲材料可界定该腔体的容积。在该腔体底下的材料可被溅射蚀刻和在通向该腔体的通道上或其中被重新沉积，从而密封该腔体。也可从该腔体上方溅射蚀刻材料，且可在通向该腔体的通道中重新沉积材料。溅射蚀刻可能发生在实质上惰性气氛中。因为溅射蚀刻是一种物理过程，很少或根本没有溅射蚀刻材料会重新沉积在该腔体本身。腔体已经开启后，该惰性气体可扫出可能存在于腔体中的任何残余气体。因此，在溅射蚀刻后，该腔体可以实质上充满不会对该腔体产生负面影响的惰性气体。

Description

密封腔体的方法
技术领域
本发明的实施例一般涉及在微机电系统(MEMS)或纳米机电系统(NEMS)中密封腔体的方法。
背景技术
许多微机电系统和纳米机电系统器件需要封装在低或非常低压的环境中。尤其对于传感器为然，例如，用于惯性传感器者，它们会受到挤压薄膜阻尼效应的影响。为实现这一目标，诸如化学汽相沉积(CVD)的方法已被用来密封其中封装MEMS器件的腔体。
然而，这些方法都有一种缺点，那就是他们使用反应气体，以沉积密封腔体所需要的材料。在密封步骤中，这些反应气体可能对被封装的器件产生不利的影响，有可能在密封腔体之后亦然。这种现象尤其会损害传感器，它在操作过程中变热到有助于催化潜在化学反应的温度水平。
为了解决这个问题，人们便发展了用以消除残余气体的方法。一种典型的方法是使用一种“吸收剂”的材料。这些材料，通常是高活性金属，能够吸收有限量的气体。然而，这种做法有些缺点，因为需要将吸收剂材料插入容纳器件的腔体。当使用圆片级封装，该吸收剂通常是沉积在器件封装的内表面上，或沉积在朝向欲真空密封的腔体的圆片的内表面上。但是，圆片级封装并未被定义为整合密封方法，且不能用来形成小腔体。在含有器件的腔体中，吸收剂材料也可沉积在基板上。但是这种方法会引起使腔体大小急剧增加，意即，单位面积会有较低密度的被封装器件。它也将使现有的流程变得复杂。此外，这些缺点会更严重，因为吸收剂材料本质上通常不相容于标准的互补金属氧化物半导体(CMOS)工艺，因此需要进一步更改处理流程。诸如化学汽相沉积的方法有另一种缺点，那就是材料可能沉积在腔体内，因此干扰被包含的器件的运作。
因此，显然需要一种能与标准CMOS工艺相容，且不依赖吸收剂材料或活性气体的密封腔体的方法。
发明内容
本文所揭示的实施例一般包括用以在器件结构上密封腔体的方法。该腔体可由蚀刻牺牲材料来打开，其可界定该腔体的容积。来自该腔体底下、上面和外面的材料可被溅射蚀刻和在通向该腔体的通道上或其中重新沉积，从而密封该腔体。可从该腔体底上方溅射蚀刻材料，且可在通向该腔体的通道中重新沉积。溅射蚀刻可能发生在实质上惰性气氛中。因为溅射蚀刻是一种物理过程，很少或根本没有溅射蚀刻材料会重新沉积在该腔体本身。腔体已经开启后，该惰性气体可扫出可能存在于腔体的任何残余气体。因此，在溅射蚀刻后，该腔体可以实质上充满不会对该腔体产生负面影响的惰性气体。
在一实施例中揭示一种用以形成器件结构的方法。该方法可包括沉积至少一层牺牲层在基板上，及移除该至少一层牺牲层的一部分，以界定欲形成的腔体及至少一个通道的形状。该方法还可包括沉积至少一层封装层在该至少一层牺牲层上和移除该至少一层封装层的一部分，以穿过该至少一层封装层的第一侧曝露该至少一层牺牲层的一部分。该方法可另外包括移除该至少一层牺牲层，以形成穿过该至少一层封装层的该腔体和第一通道，及从该基板溅射蚀刻材料和在该第一通道中重新沉积上述溅射蚀刻的材料，以密封该第一通道。
在另一实施例中揭示一种用以形成器件结构的方法。该方法可包括沉积至少一层牺牲层在基板上，及移除该至少一层牺牲层的一部分，以界定欲形成的腔体及至少一个通道的形状。该方法还可包括沉积第一封装层在该至少一层牺牲层上，沉积第二封装层于该第一封装层上；和移除该第一封装层的一部分，以穿过该第一封装层的一侧曝露该至少一层牺牲层的一部分。该方法可另外包括移除该至少一层牺牲层，以形成穿过该第一封装层的该腔体和第一通道，及从该第二封装层溅射蚀刻材料和在该第一通道中重新沉积上述溅射蚀刻的第二封装材料，以密封该第一通道。
在另一实施例中揭示一种用以形成器件结构的方法。该方法可包括沉积至少一层牺牲层在基板，及移除该至少一层牺牲层的一部分，以界定欲形成的腔体及至少一个通道的形状。该方法还可能包括：沉积第一封装层在界定该腔体的形状的该至少一层牺牲层上；沉积第二封装层于该第一封装层上；及移除该第一封装层的一部分，以穿过该第一封装层的一侧曝露该至少一层牺牲层的一部分。该方法可另外包括移除该至少一层牺牲层，以形成穿过该第一封装层的该腔体和第一通道，及从该第二封装层和该基板溅射蚀刻材料，和在该第一通道中重新沉积上述溅射蚀刻的第二封装材料以及该来自该基板的材料，以密封该第一通道。
附图说明
简介如上的本发明上述的特征可通过下文的实施方式进一步了解，可能需参考实施例，其部分由附图所绘示。然而需指出的是，附图仅说明本发明的典型实施例，因此不应视为限制本发明的范围，而应含括其他均等的实施例。
图1是根据一实施例，具有复数腔体的结构的示意性俯视图。
图2是根据另一实施例，具有腔体的结构的示意性俯视图。
图3A的示意性侧视图绘示具有侧边释放通道的结构，该侧边释放通道的高度小于腔体的高度。
图3B的截面示意图绘示牺牲材料被移除的图3A的结构。
图4A的示意性侧视图绘示具有复数腔体的结构，其每一具有侧边释放通道，该侧边释放通道的高度小于腔体的高度。
图4B的侧视示意图绘示牺牲材料被移除的图4A的结构。
图5A的示意性侧视图绘示具有复数侧边释放通道的结构，该侧边释放通道的高度小于腔体的高度。
图5B的侧视示意图绘示牺牲材料被移除的图5A的结构。
图6是溅射设备的示意性侧视图。
图7的截面示意图绘示部分由溅射方法密封的结构。
图8是另一溅射设备的侧视示意图。
图9A的截面示意图绘示在密封腔体之前的结构。
图9B的截面示意图绘示在溅射蚀刻工艺期间图9A的结构。
图9C显示在密封腔体后图9A的结构。
图10的截面示意图绘示根据一实施例在溅射蚀刻之前的结构。
图11的截面示意图绘示根据另一实施例在溅射蚀刻之前的结构。
图12的截面示意图绘示根据另一实施例在溅射蚀刻之前的结构。
图13A-C绘示依据另一种实施例，用以移除牺牲材料的工艺。
为了便于理解，在可能的情况下，各图中共同使用相同的元件符号来指示图式中相同的元件。意即，在一实施例中所揭示的元件也可用于其他实施例而无需特别指明。
具体实施方式
本文所揭示的实施例包括用以密封形成在器件结构上的腔体的方法。图1是根据一实施例，具有复数腔体的结构100的示意性俯视图。结构100包括基板102，其上形成有一或多层104。在层104和基板102之间形成一或多腔体。
在如图1所示的实施例中，牺牲材料108的一或多牺牲层可形成在基板102和该一或多层104之间。该牺牲材料108可界定欲形成的腔体中开放空间的容积。通过移除牺牲材料108形成腔体。在每一腔体中，可存在一或多器件106。牺牲材料108可经由腔体区域存在于通道110。通道110可允许蚀刻气体或液体进入腔体及移除牺牲材料108。在一实施例中，牺牲材料108也可因为在一或多层104间的通道112，而暴露在基板102之上。一旦移除牺牲材料108，腔体中将释出器件106。应明白，虽然通道110图示于腔体的一侧，通道110可以位于欲形成的腔体两侧。此外，虽然通道110是绘示为与器件106在瞄准线(line of sight)上为直线，但通道110也可被塑型成几乎不、或不与器件106在瞄准线上呈直线。
图2是根据另一实施例，具有腔体204的结构200的示意性俯视图。腔体204形成于基板202之上，且可经由一或多通道208接触。如图2所示，通道208有一扭结，以使在腔体204所包含的器件206不会和通道208的入口在瞄准线上呈直线。应明白，虽然通道208图示于腔体204的一侧，通道208可以出现在两侧。此外，虽然通道208是绘示为封闭任何至器件206的瞄准线，但通道208也可被设计为提供完整的或几近完整的至器件206的瞄准线。
图3A的示意性侧视图绘示具有侧边释放通道的结构，该侧边释放通道的高度小于腔体的高度。图3B的侧视示意图绘示牺牲材料被移除的图3A的结构。结构具有基板302，其上可形成器件306。在一实施例中，基板302可包括硅类材料。在另一实施例中，基板302可包括器件结构(例如，CMOS结构)的多层。器件306可包括任何MEMS，NEMS，微型光学机电系统(MOEMS)器件，纳米光学机电系统(NOEMS)器件、或其组合。该器件可形成于该结构中任何点。例如，该器件可形成于CMOS结构的上方或下方。此外，该器件可形成于堆迭中，以使结构的额外层(即，非器件)可存在于该器件之上。该器件可用于金属系统的后段(BEOL)工艺。该器件也可形成于任何其他半导体前段技术的后段工艺，例如，双极工艺、或bi-CMOS、或SiGe、GaAs、GaAlAs或其他III/N族或II/NI族、或任何其他前段半导体工艺。在一实施例中，该器件可形成于玻璃之上。应理解，虽然绘示的器件306是一个，然而器件306可以是多个。如果存在复数器件306，器件306可相同或不相同，并可执行相同的或不同的功能。另外，虽然绘示的器件306是一个，应理解器件306可不存在。
器件306封闭在牺牲材料304中。牺牲材料304可包括旋转涂布的有机薄膜。然而，可以采用其他旋转涂布薄膜和等离子体增强化学汽相沉积(PECVD)材料，例如，旋转涂布玻璃、氮化硅、二氧化硅、无定形硅和无定形碳，以达到相同的效果。额外的沉积方法可用于沉积牺牲材料304，包括原子层沉积(ALD)、物理汽相沉积(PVD)、化学汽相沉积(CVD)、以及其他传统沉积方法。旋转涂布的牺牲材料304可流通于基底层的不规则处，从而产生平坦层，其中薄膜的厚度取决于基底材料的高度。可沉积牺牲材料304，然后形成图案以移除牺牲材料304的部分，而不影响腔体形成。
一或多其他层308、310、和312可被沉积在牺牲材料304之上。一或多其他层308、310、和312可形成欲形成在器件306上的结构的一部分。通过图案化一或多其他层308、310、和312，可在结构上形成沟槽314。沟槽可有由箭头“E”显示的从基板302至最上层312顶部的高度，和箭头“B”显示的宽度。沟槽的高度“E”在Y轴延伸，而宽度“B”沿X轴延伸。沟槽可沿Z轴(进入纸面中)延伸数微米。在一实施例中，沟槽可能沿Z轴延伸约1毫米以上。高度与宽度的比例被称为深宽比。在一实施例中，开口的深宽比可成比例于溅射材料的射出余弦分布。在另一实施例中，深宽比可能成比例于加入物种的角分布。可以理解，成比例不仅包括线性比例，也包括成反比，和深宽比和溅射材料间的任何一般的关系。在一实施例中，沟槽314的深宽比可以是约1∶1。在另一实施例中，沟槽314的深宽比可大于约2∶1。在一实施例中，宽度可能介于几纳米到约100微米之间。在一实施例中，宽度可能介于1微米到约50微米之间。
在图案化后，牺牲材料304提供欲形成的腔体316的形状，以及释放通道318。腔体316可具有箭头“C”所指示的高度，而通道318可具有箭头“D”所指示的高度。通道318可以沿沟槽延长达到该沟槽沿Z轴的全部长度。在一实施例中，通道318可以沿沟槽延长达到小于沿Z轴的全部长度。在图3A和3B所示的实施例中，通道318的高度小于腔体316的高度。应该理解，如需要，通道318的高度可实质上相等于腔体316的高度。在一实施例中，腔体释放通道318可能有约10微米以下的高度。
在一或多其他层308、310和312被图案化以曝露牺牲材料304之后，牺牲材料304可被移除，以释放腔体316中的器件306。在一实施例中，牺牲材料304可由等离子体蚀刻移除。在一实施例中，蚀刻气体或液体可包括氢、氟、氧、氟化氢、氯气、盐酸、氮、氦、二氟化氙、无水氟化氢、氟类蚀刻气体或液体，氧类蚀刻气体或液体，氢类蚀刻气体或液体、或其组合。
图4A的示意性侧视图绘示具有复数腔体的结构，其每一具有侧边释放通道，该侧边释放通道的高度小于腔体的高度。图4B的侧视示意图绘示牺牲材料被移除的图4A的结构。结构具有基板402，其上可形成复数器件406。在一实施例中，基板402可包括硅类材料。在另一实施例中，基板402可包括器件结构的多层，例如，CMOS结构。器件406可包括任何MEMS、NEMS、MOEMS、或NOEMS器件、或其组合。在一实施例中，器件406可包括微流体通道，其在集成电路上提供温度控制和改良的可靠性。此外，该器件406一般情况下可以是可在基板上密封于腔体中的任何器件。
器件406可被封闭在牺牲材料404中。牺牲材料404可包括旋转涂布的有机薄膜。然而，可以采用其他旋转涂布薄膜和PECVD、ALD、CVD、或PVD材料，例如，氮化硅、二氧化硅、无定形硅和无定形碳，以达到相同的效果。旋转涂布的牺牲材料404可流通于基底层的不规则处，从而产生平坦层，其中薄膜的厚度取决于基底材料的高度。可沉积牺牲材料404，然后形成图案以移除牺牲材料404的部分，而不影响腔体形成。在一实施例中，牺牲材料404可被图案化，以使牺牲材料404跨越沟槽414，使得用以移除剩余的牺牲材料404的蚀刻气体或液体可以从顶部接触牺牲材料404，而不是穿过通道418从侧边接触。
一或多其他层408、410、和412可被沉积在牺牲材料404之上。一或多其他层408、410、和412可形成欲形成在器件406上的结构的一部分。通过图案化一或多其他层408、410、和414，可在结构上形成沟槽412。上述图案化可包含蚀刻。
在图案化后，牺牲材料404提供欲形成的腔体416的形状，以及释放通道418。在一或多其他层408、410和412被图案化以曝露牺牲材料404之后，牺牲材料404可被移除，以释放腔体416中的器件406。在一实施例中，牺牲材料404可由等离子体蚀刻移除。在一实施例中，蚀刻气体或液体可包括氢、氟、氧、氟化氢、氯气、盐酸、氮、氦、二氟化氙、无水氟化氢、氟类蚀刻气体或液体，氧类蚀刻气体或液体，氢类蚀刻气体或液体、或其组合。
图5A的示意性侧视图绘示具有复数侧边释放通道的结构，该侧边释放通道的高度小于腔体的高度。图5B的侧视示意图绘示牺牲材料被移除的图5A的结构。结构具有基板502，其上可形成一或多个器件506。在一实施例中，基板502可包括硅类材料。在另一实施例中，基板502可包括器件结构的多层，例如，CMOS结构。器件506可包括任何MEMS、NEMS、MOEMS、或NOEMS器件、或其组合。在一实施例中，器件506可包括微流体通道，其在集成电路上提供温度控制和改良的可靠性。此外，该器件506一般情况下可以是可在基板上中密封于腔体中的任何器件。
器件506封闭在牺牲材料504中。牺牲材料504可包括旋转涂布的有机薄膜。然而，可以采用其他旋转涂布薄膜和PECVD、ALD、PVD、或CVD材料，例如，氮化硅、二氧化硅、无定形硅和无定形碳，以达到相同的效果。旋转涂布的牺牲材料504可流通于基底层的不规则处，从而产生平坦层，其中薄膜的厚度取决于基底材料的高度。可沉积牺牲材料504，然后形成图案以移除牺牲材料504的部分，而不影响腔体516形成。
一或多其他层508、510、和512可被沉积在牺牲材料504之上。一或多其他层508、510、和512可形成欲形成在器件506上的结构的一部分。通过图案化一或多其他层508、510、和512，可在结构上形成沟槽514。
在图案化后，牺牲材料504提供欲形成的腔体516的形状，以及释放通道518。如图5A和5B所示，存在复数释放通道518，其每一开口朝向沟槽514。可以理解，复数通道518可被形成延伸到共同的沟槽514。在一或多其他层508、510和512被图案化以曝露牺牲材料504之后，牺牲材料504可被移除，以释放腔体516中的器件506。在一实施例中，蚀刻气体或液体可包括氢、氟、氧、氟化氢、氯气、盐酸、氮、氦、二氟化氙、无水氟化氢、氟类蚀刻气体或液体，氧类蚀刻气体或液体，氢类蚀刻气体或液体、或其组合。
一旦腔体已被打开，通向腔体的通道可能需要关闭。利用化学汽相沉积处理可能不合适，因为这些将导致材料沉积至器件的活性区域。这问题的发生是因为等离子体活化物种(例如，硅类、金属类、或氧类物种)将有足够寿命，抵达腔体中的活性区域，因此可能会沉积在器件或腔体内的其他表面。
此外，器件周围的气体介质也应尽量惰性，以避免可能对器件或其寿命期件的运作产生不利影响的任何反应。尤其是，传感器在其运作期间可能升温，而达到使它们与陷入腔体的残留气体反应的程度。因此，化学类的工艺可能不合适，因为它们涉及反应性气体。腔体的封装或密封必需执行于没有材料沉积在活性器件上的情况下，因为这将危及器件运作。
传感器正在进入消费市场，这意味着市场对于有限成本的密封方法的需求非常强劲。CMOS技术是在工业占有主导地位的工艺，这意味着这种方法应符合的CMOS工艺，以及如果有附加工具或新的工艺步骤的话，应要求这些工具和步骤最少化。在这一领域降低成本也意味着小型化，这意味着，这种方法应该是尽可能占用较小的空间，以得到最大限度的单位面积或单位体积的器件数量。
为克服化学类的沉积存在的问题，可使用物理溅射的方法。这些方法通常涉及通过以高能雾化粒子轰击表面，使原子自表面物理汽化，从而转移粒子的动量至该表面的原子。高能粒子(通常是氩气(Ar)或氦气(He)，在电场或等离子体602中加速，然后对准靶材604。当粒子以足够的能量击中靶材604，来自靶材604的原子被击出和推向基板606，从而直接(即，以瞄准线直进式)沉积在基板606上。
图6显示典型溅射设备。该仪器包括真空室608、泵610、等离子体602、电源612、气体入口614、靶材604和基板606。如图6所示的溅射设备的运作将为本领域技术人员所明白。
当粒子以足够的能量击中靶材604，来自靶材604的原子被击出和导致直接或以瞄准线直进式沉积在基板606上。溅射原子射出的角度经常被描述为余弦分布，即可以将在任何特定角度的材料溅射的相对量与以正常入射的溅射量乘以正常入射的余弦角度相比较。角分布是具有许多参数的函数，例如，靶材材料、传入粒子、和传入的粒子的能量。超过余弦(over-cosine)分布将导致侧部较少的沉积，而低于余弦(under-cosine)分布将导致侧部较多的分布。
如图7所示，已知溅射装置不能精确控制推进粒子的分配，导致这种称为尖化(cusping)的现象。如图7所示，累积的溅射材料可能积聚在释放孔的侧壁，从而形成所谓的尖端702。在这工艺的某一点中，尖端702可相会，而防止进一步沉积材料于毗邻尖端702的下方。这将导致密封的释放孔，在其下的两个腔体可能仍然未密封并能彼此相通。
图8和9A-9C将介绍如何由溅射蚀刻密封腔体。执行溅射蚀刻以密封腔体的设备包含：真空腔室802、等离子体804、泵806、气体入口808、线圈810、和用以施加射频电偏压的电源812。在运作中，在感应等离子体804中离子化溅射气体，以及使用电源812使溅射气体直接向基板814加速。
当加速粒子到达表面时，在溅射粒子的瞄准线上的材料将被溅射蚀刻(即，基板814被溅射，并在本质上相当于在溅射沉积工艺中的溅射靶材)。然后，他们将被以不同方向逐出。一些可能会被射出回到等离子体804，而其他将被重新沉积到侧壁和腔体入口。将能明白，对于等离子体804，该设备可用于带负电荷的基板814(例如，当对它施加射频偏压)。
在图9A中，无论是基板902或是层904都将被溅射蚀刻，而层906和层908可在最初阶段的工艺被溅射蚀刻，直到对层902和904溅射和重新沉积而使表面达到足够的涂覆。产生的材料将被重新沉积，以密封腔体910，从而形成重新沉积层。在一实施例中，层904可包括硬掩模层。基板902底部的释放孔被局部溅射蚀刻。来自层904的材料也可被溅射蚀刻。来自层904的材料可被重新沉积到基板902，及沿着沟槽中的层906、908的侧边重新沉积。来自层904的重新沉积材料还可溅射蚀刻和帮助密封腔体910。因此，可密封腔体910的材料可来自基板902、层904、甚至层906和908。换句话说，密封腔体910的材料来自已经存在于结构上的材料。诸如CVD的独立沉积或甚至来自辅助来源的溅射(例如，独立于结构或气态前驱物的靶材溅射)是没有必要的。可选择基板材料和层904、906和908，以符合重新沉积层的要求。在一实施例中，基板材料可包括氧化物。在其他实施例中，基板材料可包括氮化硅、金属、多晶硅、以及它们的组合。实质上任何材料可用于满足使用者需求。一般来说，基板和层904、906和908的材料可定制，以满足使用者的需求。
如图9B所示，等离子体远离基板902。因此，用于溅射蚀刻的气体不应朝向外部靶材加速，而应朝向基板902。这可以执行在基板902可相对于等离子体负向偏压的设备，例如，对其施加射频偏压。
一些溅射气体在等离子体中被离子化，并朝向基板902加速。当加速粒子达到表面时，位于这些被加速的粒子的瞄准线上的材料将被溅射蚀刻(或溅射)。然后，他们将被以不同方向逐出。一些被逐出粒子可能会被射回至等离子体，而其他将被重新沉积到侧壁和腔体入口。
图9C显示被材料912密封的复数腔体910在被溅射蚀刻后已被重新沉积。基板902底部的类似通孔的结构被局部溅射蚀刻。在一实施例中，基板902提供重新沉积侧壁和通道916的绝大部分的材料914。依据重新沉积层的要求，可以选择不同的基板材料。
也可对层904进行溅射蚀刻重新沉积。应小心决定多层堆迭的顶层的材料和厚度，因为它将接受在溅射蚀刻期间发生的绝大多数的离子轰击。由于溅射蚀刻率相关于角度，在层904的角落可能形成一些琢面914。当溅射蚀刻进行，这些琢面914将逐一被进一步移开。然而，在一时间点，足够的材料将被沉积在通道916来关闭它。如果需要的话，在层904之下可使用具有低溅射率的蚀刻停止层。如果需要的话，这将避免蚀刻层908，及限制在溅射蚀刻期间发生的琢面的量。如有必要，它也可以用于调整来自顶部的材料相对于来自底部的材料被重新溅射的比例。
在一实施例中，溅射蚀刻可能会发生在高密度等离子体(HDP)化学汽相沉积系统。在一实施例中，溅射蚀刻可能会发生在平行板型反应器。应理解，溅射蚀刻可能原位发生在相同腔室，以移除牺牲材料来打开腔体。此外，溅射蚀刻可能发生在独立腔室中。在一实施例中，溅射蚀刻可能会发生在移除靶材的物理汽相沉积腔室。在一实施例中，溅射蚀刻可能原位发生在密封层，其在溅射蚀刻完成后沉积在结构上。在另一实施例中，溅射蚀刻和密封层沉积可能发生在不同的腔室。
通过迭加两不同工艺在一步骤中，HDP CVD被用于无空隙缺口填补，和局部平坦化。其一包括来自硅烷和氧气的二氧化硅(硅土)的形成。第二工艺(溅射)通过高能传入离子(例如，离子化惰性气体，如，氩、氪、氦、氙及其组合)间的动量转移，物理性地移除材料以及生长的薄膜表面。当使用标准的HDPCVD技术，这两工艺都是在相同时间执行，而可能对器件产生不利影响的气体会不断流入腔室中。
本文所述的工艺方法包括两步骤。在第一步骤中，执行溅射蚀刻。气体和工艺参数已进行最佳化，以最大化侧壁上和朝向腔体入口的溅射重新沉积。溅射气体应是惰性气体，诸如，氩、氦、氙、氪、以及它们的组合。惰性气体具有已被广泛用于标准CMOS工艺的优点。在给定的时间后(即，在根据工艺参数和设计使用的几秒钟、几分钟之间)，足够量的材料将被溅射重新沉积至侧壁，而封闭腔体入口。然后到了第二步骤，如果需要的话，可以流动沉积气体(例如，SiH4和O2)，而标准HDP CVD工艺可随后进行，以沉积额外的密封或封装层在已经密封腔体上。
图10和11显示其他配置，其中执行专属的沉积和图案化，以特意将材料1002形成在基板1004中(图10)或将材料1102形成在基板1104中(图11)。一旦形成，随后使用材料1002、1102来形成重新沉积层，其是透过在溅射蚀刻期间进行溅射及重新沉积以密封腔体。例如，可透过图案化和蚀刻基板1004(继之为沉积和化学机械研磨)来获得材料1002。材料1102可透过沉积，图案化和蚀刻来获得。材料1002、1102可为用于产生器件1106的复数层中的部分层。将可明白，层1002、1102可由任何合适的材料(例如，氧化物或氮化物)所制成。
在上述二者状况中，最上层的部分也可被溅射蚀刻。因此，应小心决定最上层的材料和厚度，因为它会受到绝大多数的离子轰击。可以选择最上层为具有相对于材料1002、1102的特定相对的溅射蚀刻率。
图12的截面示意图绘示根据另一实施例在溅射蚀刻之前的结构。如图12所示，两腔体1204、1206形成于基板1202之上。两腔体1204、1206由通道1210连接。在第一腔体1204中形成器件1212。在第二腔体1206中形成阻障1214。具有阻障1214的腔体1206可由通道1208连接至沟槽1216。阻障1214可包括至少一些相同于器件1212的材料。
腔体1204、1206可能如本文所述般由溅射蚀刻来密封。为了密封腔体1204、1206，通道1208可能会由溅射蚀刻来封锁或填满。阻障1214执行封锁的功能，以阻止任何材料进入器件1212。因为阻障1214可包括至少一些相同于器件1212的材料，在腔体1204、1206间的通道1210可继续开启。阻障1214可能不会干扰器件1212或降低其性能。
图13A-C绘示依据另一种实施例，用以移除牺牲材料的工艺。如图13A所示，通过移除部分硬掩模1302，已曝露了牺牲材料1304。图13B是图13A的截面侧视示意图。如图13B所示，曝露了牺牲材料1304，以由从牺牲材料1304的顶部导入蚀刻气体或液体，以移除牺牲材料1304。如图13C所示，牺牲材料1304已被移除，以使腔体1306具有开口朝向腔体1306一侧的通道1308。因此，在图13A-13C的实施例中显示腔体1306的侧密封，但顶端导入蚀刻流体，以移除牺牲材料1304。
应明白，虽然通道图示于邻近腔体的相对底部，但通道可以位于腔体中顶部或任何地方。
为了避免或进一步限制在腔体中或针对被封闭器件溅射重新沉积的材料量，可使用结构的各层的水平或垂直设计，使得它们在被封闭器件和释放孔入口之间没有任何直接的“瞄准线路径”。
也可添加特定的气体到溅射气体(一种或多种)，以定制一些溅射蚀刻材料的属性。在溅射蚀刻重新沉积步骤期间，可添加惰性气体。例如，某些气体(如，氮气或氧气)可被添加到溅射气体中，使得一些原先导电的材料变成绝缘材料，及在腔体的通道上沉积为绝缘密封层。此外，如果需要，吸气前驱物可能流入腔体，以在移除牺牲材料后，移除任何其他材料。如果使用吸气处理的话，除溅射蚀刻的工艺之外还执行该吸气处理，而不是作为单独的工艺。
在通向腔体的通道都已经被封锁后，可以执行第二密封步骤，以加强由溅射蚀刻重新沉积所产生的密封。此外，第二密封步骤可以由其他传统沉积工艺，例如，化学镀和电化学镀、PECVD、PVD、CVD、ALD、以及它们的组合所执行。活性气体，例如，SiH4、正硅酸乙酯、或氧气可作为前驱物。将可明白，因为溅射蚀刻重新沉积的存在，来自任何其后的CVD或PECVD密封步骤的气体将不进入腔体中，且因此将不会损害封闭其中的器件。最后，当腔体已被密封，可以进行进一步的标准处理步骤。
在溅射蚀刻重新沉积期间，可以使用惰性气体，例如，氩气(Ar)、氖(Ne)、氪(Kr)、氦(He)或氙(Xe)。氩和氦将是最好用的，因为它们可为大多数工厂所获得。可使用其他气体，例如，氧气、氮气、和其他气体(如离子束铣)。此外，虽然使用HDP CVD腔室进行讨论，应理解，本文所述的实施例可执行于其他工艺腔室，例如，物理汽相沉积腔室、溅射蚀刻腔室、ALD腔室、CVD腔室、PECVD腔室、离子束铣腔室等等。虽然使用溅射蚀刻来描述，应理解，也可执行其他工艺，例如离子束铣、或反应性溅射蚀刻，其中反应性气体可被导入等离子体中，且与溅射蚀刻材料反应，以及重新沉积为不同于移除的材料的材料。当使用HDP CVD腔室时，线圈电源最好是具有频率范围200-500kHz和射频功率范围1000-5000W的射频来源。偏压电源最好是由具有工业标准13.56MHz的频率和射频功率在500-3000W的高频射频来源所独立控制。在一实施例中，功率可能高达10000W。装置中的压力可低至数mT，及高至该腔室所能控制的最大压力。较高的压力将最大化侧壁重新沉积的量，并因此可以良好的密封。然而，上方压力也可由装置要求的界定。
将可明白，用于两密封步骤的单一装置(即，HDP CVD装置)都将在成本和制造复杂性方面提供极大的优点。此外，HDP CVD填满窄沟的能力，用在密封两对立侧壁间具有狭窄的空间的器件，是一种决定性的优点。
通过使用溅射蚀刻工艺，可以密封形成在结构中腔体中的器件，而不必将器件和腔体曝露至反应气体。可以执行溅射蚀刻，以由物理工艺而非化学工艺，重新沉积材料至通向腔体的通道和在其附近重新沉积材料，而无须暴露器件或腔体至反应气体，也无须将材料沉积在腔体中或器件上。
虽然上文阐述了本发明的实施例，但可在不偏离其基本范畴的情况下，衍生本发明其他和进一步的实施例，而其范围是由后附的权利要求所界定。

Claims (20)

1.一种形成器件的方法，该器件具有：基板，其上沉积有或多层，该器件具有腔体，其嵌入该基板和该一或多层之间；以及第一通道，其延伸至该腔体，该方法包括下列步骤：
从一或多个基板和该一或多层移除材料，及在该第一通道中重新沉积上述移除的材料，以密封该第一通道。
2.如权利要求1所述的方法，还包含下列步骤：
沉积至少一层牺牲层在基板上；
移除该至少一层牺牲层的一部分，以界定欲形成的该腔体和至少一个通道的形状；
沉积至少一层封装层在该至少一层牺牲层上；
移除该至少一层封装层的一部分，以曝露该至少一层牺牲层的一部分；及
移除该至少一层牺牲层，以形成穿过该至少一层封装层的该腔体和第一通道。
3.如权利要求2所述的方法，还包括沉积封盖层在该至少一层封装层和重新沉积的材料上。
4.如权利要求2所述的方法，其中原位执行所述沉积该封盖层的步骤和所述重新沉积的步骤。
5.如权利要求2所述的方法，还包含下列步骤：
移除该封装层的一部分，以曝露该至少一层牺牲层的一部分；及
移除该至少一层牺牲层，以形成穿过该封装层的该腔体和第二通道。
6.如权利要求5所述的方法，还包含从该基板移除材料，及在该第二通道中重新沉积移除的材料，以密封该第二通道，其中所述在该第一通道中重新沉积移除的材料的步骤与在该第二通道中重新沉积移除的材料的步骤实质上同时发生。
7.如权利要求6所述的方法，其中该基板上沉积有第一材料，及其中所述移除和重新沉积的步骤包括溅射蚀刻该第一材料和在该第一通道中重新沉积该第一材料以密封该第一通道。
8.一种用以形成器件的方法，包含下列步骤：
沉积至少一层牺牲层在基板上；
移除该至少一层牺牲层的一部分，以界定欲形成的腔体和至少一个通道的形状；
沉积封装层在该至少一层牺牲层上；
沉积第二层于该第一封装层上；
移除该封装层的一部分，以暴露延伸穿过该封装层的一侧的该至少一层牺牲层的一部分；
移除该至少一层牺牲层，以形成穿过该封装层的该腔体和第一通道；及
从该第二层和该基板的至少一者移除材料，及在该在第一通道中重新沉积移除的材料，以密封该第一通道。
9.如权利要求8所述的方法，还包括沉积封盖层在所述重新沉积的材料上。
10.如权利要求9所述的方法，其中原位执行所述沉积该封盖层的步骤和所述重新沉积的步骤。
11.如权利要求8所述的方法，其中所述从该第二层和该基板的至少一者移除材料的步骤，及所述重新沉积移除的材料的步骤，包含溅射蚀刻的步骤。
12.如权利要求8所述的方法，还包含下列步骤：
移除该封装层的一部分，以暴露该至少一层牺牲层的一部分，其穿过该封装层的至少第二侧；及
移除该至少一层牺牲层，以形成穿过该封装层的该腔体和第二通道。
13.如权利要求12所述的方法，还包含从该基板和该第二层的一或多者移除材料，及在该第二通道中重新沉积移除的材料，以密封该第二通道，其中所述在该第一通道中重新沉积移除的材料的步骤与在该第二通道中重新沉积移除的材料的步骤实质上同时发生。
14.如权利要求8所述的方法，其中该基板上沉积有第一材料，及其中所述从该第二层和该基板的至少一者移除材料的步骤以及重新沉积移除的材料的步骤，包括溅射蚀刻该第一材料和在该第一通道中重新沉积该第一材料，以密封该第一通道。
15.一种用以形成器件的方法，包含下列步骤：
沉积至少一层牺牲层在基板上；
移除该至少一层牺牲层的一部分，以界定欲形成的腔体和至少一个通道的形状；
沉积封装层在界定该腔体的形状的该至少一层牺牲层上；
沉积第二层于该封装层上；
移除该封装层的一部分，以暴露穿过该封装层的一侧的该至少一层牺牲层的一部分；及
移除该至少一层牺牲层，以形成穿过该封装层的该腔体和第一通道，该第一通道的高度小于该腔体的高度；
从该第二层和该基板移除材料，及在该第一通道中重新沉积移除的材料，以密封该第一通道；及
沉积封盖层在所述密封的第一通道上，该封盖层沉积和该重新沉积在原位发生。
16.如权利要求15所述的方法，其中该器件是微机电器件。
17.如权利要求15所述的方法，其中从该第二层和该基板移除材料的步骤，及重新沉积移除的材料的步骤，包含溅射蚀刻的步骤。
18.如权利要求15所述的方法，还包含下列步骤：
移除该封装层的一部分，以暴露该至少一层牺牲层的一部分，其穿过该封装层的至少第二侧；及
移除该至少一层牺牲层，以形成穿过该封装层的该腔体和第二通道。
19.如权利要求18所述的方法，还包含从该基板移除材料，及在该第二通道中重新沉积移除的材料，以密封该第二通道，其中所述在该第一通道中重新沉积移除的材料的步骤与在该第二通道中重新沉积移除的材料的步骤实质上同时发生。
20.如权利要求15所述的方法，其中该基板上沉积有第一材料，及其中所述从该第二层和该基板移除材料的步骤以及重新沉积移除的材料的步骤，包括溅射蚀刻该第一材料和在该第一通道中重新沉积该第一材料，以密封该第一通道。
CN200980112054.4A 2008-02-22 2009-02-12 密封腔体的方法 Active CN101998930B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US6665508P 2008-02-22 2008-02-22
US61/066,655 2008-02-22
US12/267,186 2008-11-07
US12/267,186 US7989262B2 (en) 2008-02-22 2008-11-07 Method of sealing a cavity
PCT/US2009/033927 WO2009105382A2 (en) 2008-02-22 2009-02-12 Method of sealing a cavity

Publications (2)

Publication Number Publication Date
CN101998930A true CN101998930A (zh) 2011-03-30
CN101998930B CN101998930B (zh) 2012-12-05

Family

ID=40986138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980112054.4A Active CN101998930B (zh) 2008-02-22 2009-02-12 密封腔体的方法

Country Status (6)

Country Link
US (2) US7989262B2 (zh)
EP (1) EP2268568B1 (zh)
JP (2) JP2011513073A (zh)
CN (1) CN101998930B (zh)
TW (1) TWI353338B (zh)
WO (1) WO2009105382A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105339297A (zh) * 2013-06-27 2016-02-17 索泰克公司 用于制造包括填充有牺牲材料的腔体的半导体结构的方法
CN105977221A (zh) * 2016-04-28 2016-09-28 清华大学 气密性封装结构及封装方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244715A1 (en) * 2009-12-02 2012-09-27 Xactix, Inc. High-selectivity etching system and method
JP6034367B2 (ja) * 2011-04-20 2016-11-30 キャベンディッシュ・キネティックス・インコーポレイテッドＣａｖｅｎｄｉｓｈ Ｋｉｎｅｔｉｃｓ， Ｉｎｃ． 後続の熱拡散放出のために中間誘電体層に形成される空洞へのガス状化学物質の注入
US8492187B2 (en) * 2011-09-29 2013-07-23 International Business Machines Corporation High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
SE537584C2 (sv) * 2011-12-15 2015-06-30 Silex Microsystems Ab Tunnfilmskapsling
US9330929B1 (en) * 2014-10-13 2016-05-03 Infineon Technologies Dresden Gmbh Systems and methods for horizontal integration of acceleration sensor structures
JP6691234B2 (ja) * 2016-07-22 2020-04-28 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 基板アセンブリ及び関連方法
DE102017218635B4 (de) * 2017-10-18 2021-03-18 Infineon Technologies Ag Verfahren zum Verschließen einer Zugangsöffnung zu einer Kavität und MEMS-Bauelement mit einem Verschlusselement
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63183181A (ja) * 1987-01-23 1988-07-28 Anelva Corp マグネトロンスパツタエツチング装置
JPS63198378A (ja) 1987-02-13 1988-08-17 Nissan Motor Co Ltd 振動センサの製造方法
JPS63307758A (ja) 1987-06-09 1988-12-15 Nec Corp 集積回路装置
US5279669A (en) * 1991-12-13 1994-01-18 International Business Machines Corporation Plasma reactor for processing substrates comprising means for inducing electron cyclotron resonance (ECR) and ion cyclotron resonance (ICR) conditions
JP3287038B2 (ja) 1991-12-19 2002-05-27 ソニー株式会社 液晶表示装置
US5270264A (en) * 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
US5292370A (en) * 1992-08-14 1994-03-08 Martin Marietta Energy Systems, Inc. Coupled microwave ECR and radio-frequency plasma source for plasma processing
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
US5504026A (en) * 1995-04-14 1996-04-02 Analog Devices, Inc. Methods for planarization and encapsulation of micromechanical devices in semiconductor processes
US5578976A (en) 1995-06-22 1996-11-26 Rockwell International Corporation Micro electromechanical RF switch
US5696662A (en) 1995-08-21 1997-12-09 Honeywell Inc. Electrostatically operated micromechanical capacitor
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
DE19638666C1 (de) 1996-01-08 1997-11-20 Siemens Ag Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
US5807467A (en) * 1996-01-22 1998-09-15 Micron Technology, Inc. In situ preclean in a PVD chamber with a biased substrate configuration
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
JPH09257618A (ja) 1996-03-26 1997-10-03 Toyota Central Res & Dev Lab Inc 静電容量型圧力センサおよびその製造方法
US5919548A (en) * 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
US5980349A (en) * 1997-05-14 1999-11-09 Micron Technology, Inc. Anodically-bonded elements for flat panel displays
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
DE19742729A1 (de) * 1997-09-26 1999-04-01 Sca Hygiene Prod Gmbh Verfahren zur Aufbereitung von Altpapier unter Vermeidung von Bioziden und Chlorverbindungen, sowie von Wasserstoffperoxid und Peressigsäure, Einrichtung zur Ausführung dieses Verfahrens sowie Recycling Tissuepapiere mit einer Gesamtkeimzahl kleiner 1000 KBE/g und einer Oberflächenkeimzahl kleiner 20 KBE/dm·2·
JPH11177067A (ja) 1997-12-09 1999-07-02 Sony Corp メモリ素子およびメモリアレイ
US6395150B1 (en) * 1998-04-01 2002-05-28 Novellus Systems, Inc. Very high aspect ratio gapfill using HDP
FR2781499B1 (fr) * 1998-07-24 2000-09-08 Atochem Elf Sa Compositions de nettoyage ou de sechage a base de 1,1,1,2,3,4,4,5,5, 5 - decafluoropentane
US6153839A (en) 1998-10-22 2000-11-28 Northeastern University Micromechanical switching devices
KR100841127B1 (ko) 1998-12-02 2008-06-24 폼팩터, 인크. 리소그래피 접촉 소자
JP2000186931A (ja) 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US6174820B1 (en) * 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
US6274440B1 (en) 1999-03-31 2001-08-14 International Business Machines Corporation Manufacturing of cavity fuses on gate conductor level
US6633055B2 (en) * 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6310339B1 (en) 1999-10-28 2001-10-30 Hrl Laboratories, Llc Optically controlled MEM switches
JP2001133703A (ja) 1999-11-04 2001-05-18 Seiko Epson Corp 半導体基板上に構造物を有する装置の製造方法および装置
US20010040675A1 (en) 2000-01-28 2001-11-15 True Randall J. Method for forming a micromechanical device
US6439693B1 (en) 2000-05-04 2002-08-27 Silverbrook Research Pty Ltd. Thermal bend actuator
DE10024266B4 (de) * 2000-05-17 2010-06-17 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements
US7153717B2 (en) * 2000-05-30 2006-12-26 Ic Mechanics Inc. Encapsulation of MEMS devices using pillar-supported caps
US7008812B1 (en) 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
AU2001293220A1 (en) 2000-08-23 2002-03-04 Reflectivity, Inc. Transition metal dielectric alloy materials for mems
US6535091B2 (en) 2000-11-07 2003-03-18 Sarnoff Corporation Microelectronic mechanical systems (MEMS) switch and method of fabrication
DE10056716B4 (de) 2000-11-15 2007-10-18 Robert Bosch Gmbh Mikrostrukturbauelement
DE10104868A1 (de) * 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
JP2002280470A (ja) 2001-03-22 2002-09-27 Aisin Seiki Co Ltd 半導体装置及びその製造方法
US6958123B2 (en) * 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
JP2003035874A (ja) 2001-07-23 2003-02-07 Nikon Corp 薄膜スライド接続機構及びその製造方法並びにこれを用いたミラーデバイス及び光スイッチ
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
WO2003028059A1 (en) 2001-09-21 2003-04-03 Hrl Laboratories, Llc Mems switches and methods of making same
US6635506B2 (en) * 2001-11-07 2003-10-21 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates
EP1717194B1 (en) * 2001-11-09 2009-05-27 WiSpry, Inc. Trilayered Beam MEMS device and related methods
FR2835963B1 (fr) 2002-02-11 2006-03-10 Memscap Micro-composant du type micro-interrupteur et procede de fabrication d'un tel micro-composant
EP1493183B1 (en) 2002-04-02 2012-12-05 Dow Global Technologies LLC Process for making air gap containing semiconducting devices and resulting semiconducting device
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
WO2003095706A2 (en) * 2002-05-07 2003-11-20 Memgen Corporation Electrochemically fabricated hermetically sealed microstructures
US7064637B2 (en) * 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
US6936494B2 (en) * 2002-10-23 2005-08-30 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
TWI236453B (en) 2002-12-03 2005-07-21 Microfabrica Inc Electrochemical fabrication process for producing a three-dimensional structure from a plurality of adhered layers
EP1433740A1 (en) 2002-12-24 2004-06-30 Interuniversitair Microelektronica Centrum Vzw Method for the closure of openings in a film
US20040157426A1 (en) * 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
EP1450406A1 (en) 2003-02-19 2004-08-25 Cavendish Kinetics Limited Micro fuse
US20040166603A1 (en) * 2003-02-25 2004-08-26 Carley L. Richard Micromachined assembly with a multi-layer cap defining a cavity
NL1023275C2 (nl) 2003-04-25 2004-10-27 Cavendish Kinetics Ltd Werkwijze voor het vervaardigen van een micro-mechanisch element.
WO2004101855A2 (en) 2003-05-07 2004-11-25 Microfabrica Inc. Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
US6917459B2 (en) * 2003-06-03 2005-07-12 Hewlett-Packard Development Company, L.P. MEMS device and method of forming MEMS device
JP3808092B2 (ja) * 2003-08-08 2006-08-09 松下電器産業株式会社 電子デバイスおよびその製造方法
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US6861277B1 (en) * 2003-10-02 2005-03-01 Hewlett-Packard Development Company, L.P. Method of forming MEMS device
DE10353767B4 (de) 2003-11-17 2005-09-29 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben
US7163896B1 (en) * 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7344996B1 (en) * 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
JP2005183557A (ja) 2003-12-18 2005-07-07 Canon Inc 半導体集積回路とその動作方法、該回路を備えたｉｃカード
FR2864340B1 (fr) * 2003-12-19 2006-03-24 Commissariat Energie Atomique Microcomposant comportant une microcavite hermetique et procede de fabrication d'un tel microcomposant
GB0330010D0 (en) 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
JP4617743B2 (ja) * 2004-07-06 2011-01-26 ソニー株式会社 機能素子およびその製造方法、ならびに流体吐出ヘッド
FR2874213B1 (fr) * 2004-08-13 2007-03-02 Commissariat Energie Atomique Dispositif comprenant un microsysteme encapsule et procede de fabrication
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
US7482193B2 (en) * 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
US7211525B1 (en) * 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7329586B2 (en) * 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
GB0515980D0 (en) 2005-08-03 2005-09-07 Cavendish Kinetics Ltd Memory cell for a circuit and method of operation therefor
GB0516148D0 (en) 2005-08-05 2005-09-14 Cavendish Kinetics Ltd Method of integrating an element
GB0523715D0 (en) 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Method of minimising contact area
GB0523713D0 (en) 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Enclosure method
JP2007253265A (ja) * 2006-03-22 2007-10-04 Sony Corp 電気機械素子の製造方法
US20070235501A1 (en) * 2006-03-29 2007-10-11 John Heck Self-packaging MEMS device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105339297A (zh) * 2013-06-27 2016-02-17 索泰克公司 用于制造包括填充有牺牲材料的腔体的半导体结构的方法
US10703627B2 (en) 2013-06-27 2020-07-07 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
CN105977221A (zh) * 2016-04-28 2016-09-28 清华大学 气密性封装结构及封装方法
CN105977221B (zh) * 2016-04-28 2018-11-06 清华大学 气密性封装结构及封装方法

Also Published As

Publication number Publication date
EP2268568B1 (en) 2014-12-17
US8395249B2 (en) 2013-03-12
JP2013031919A (ja) 2013-02-14
CN101998930B (zh) 2012-12-05
TWI353338B (en) 2011-12-01
US20110285035A1 (en) 2011-11-24
JP2011513073A (ja) 2011-04-28
US7989262B2 (en) 2011-08-02
US20090215214A1 (en) 2009-08-27
WO2009105382A3 (en) 2010-02-18
WO2009105382A2 (en) 2009-08-27
EP2268568A2 (en) 2011-01-05
TW200938480A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
CN101998930B (zh) 密封腔体的方法
TWI694166B (zh) 整合原子尺度製程：原子層沉積與原子層蝕刻
CN1898150B (zh) 容纳装置以及相应装置的方法
US6881668B2 (en) Control of air gap position in a dielectric layer
CN111033699B (zh) 改良的金属接触定位结构
US20060065368A1 (en) Gas delivery device for improved deposition of dielectric material
US20120282756A1 (en) Thin Film Filling Method
WO2018195423A1 (en) Structure with selective barrier layer
KR101097821B1 (ko) 드라이 에칭방법
US20060087232A1 (en) Method of making a getter structure
JP2017516914A (ja) 光波分離格子および光波分離格子を形成する方法
US10224235B2 (en) Systems and methods for creating airgap seals using atomic layer deposition and high density plasma chemical vapor deposition
US20150097276A1 (en) Etching oxide-nitride stacks using c4f6h2
CN103050434A (zh) 硅通孔的刻蚀方法
US6531402B2 (en) Method for etching organic film, method for fabricating semiconductor device and pattern formation method
WO1998000863A1 (en) Method for simplifying the manufacture of an interlayer dielectric stack
CN102737984A (zh) 半导体结构的形成方法
CN114242553B (zh) Hdpcvd工艺设备的处理方法
US7351596B2 (en) Method and system for operating a physical vapor deposition process
US20080124940A1 (en) Method of forming dielectric layer
CN105990105A (zh) 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件
US20050186796A1 (en) Method for gap filling between metal-metal lines
KR100567522B1 (ko) 반도체 소자의 트렌치격리막 형성방법
EP2051311A1 (en) Method of providing an encapsulation layer stack, coating device and coating system
CN117203740A (zh) 具有平坦顶部轮廓的间隔物图案化工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220402

Address after: North Carolina

Patentee after: QORVO US, Inc.

Address before: London

Patentee before: CAVENDISH KINETICS, Inc.