KR100567522B1 - 반도체 소자의 트렌치격리막 형성방법 - Google Patents

반도체 소자의 트렌치격리막 형성방법 Download PDF

Info

Publication number
KR100567522B1
KR100567522B1 KR1020040054977A KR20040054977A KR100567522B1 KR 100567522 B1 KR100567522 B1 KR 100567522B1 KR 1020040054977 A KR1020040054977 A KR 1020040054977A KR 20040054977 A KR20040054977 A KR 20040054977A KR 100567522 B1 KR100567522 B1 KR 100567522B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
trench
film
forming
nitride film
Prior art date
Application number
KR1020040054977A
Other languages
English (en)
Other versions
KR20060006119A (ko
Inventor
이도형
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040054977A priority Critical patent/KR100567522B1/ko
Publication of KR20060006119A publication Critical patent/KR20060006119A/ko
Application granted granted Critical
Publication of KR100567522B1 publication Critical patent/KR100567522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 트렌치격리막 형성방법에 관한 것으로, 보다 상세하게는 반도체 기판상에 형성된 각각의 소자를 격리시키기 위한 방법으로 트렌치를 형성하고 이를 고밀도 플라즈마 방법으로 매립하는 경우, 반도체 기판상에 축적되는 전하에 의해 소자성능이 저하되는 것을 미연에 방지할 수 있도록 상기 반도체 기판상에 축적된 전하를 제거하도록 이루어진 것이다.
이를 위한 본 발명은, 반도체 기판상에 순차적으로 패드산화막과 질화막을 적층하는 단계, 상기 반도체 기판의 소자 분리 영역 상부의 상기 패드산화막과 질화막을 식각하여 제거하며 드러난 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계, 상기 트렌치의 내벽을 포함하여 질화막 전면에 라이너산화막을 형성하는 단계, 고밀도 플라즈마를 이용하여 상기 트렌치 내부를 매립하면서 트렌치격리막을 형성하는 단계, 상기 트렌치격리막을 형성하면서 반도체 기판상에 축적된 전하를 제거하는 단계, 상기 트렌치격리막을 평탄화하고 질화막을 제거하는 단계로 이루어지는 것을 특징으로 한다.
반도체 기판, 트렌치, 고밀도 플라즈마, 화학기상증착, 스퍼터링, 식각

Description

반도체 소자의 트렌치격리막 형성방법 { Forming method for trench isolation film of semiconductor device }
도 1 내지 도 6은, 본 발명 반도체 소자의 트렌치격리막 형성방법을 순차적으로 도시한 도면이다.
♧ 도면의 주요부분에 대한 부호의 설명 ♧
1 -- 반도체 기판 2 -- 패드산화막
3 -- 질화막 4 -- 라이너산화막
10 -- 트렌치 20 -- 트렌치격리막
본 발명은 반도체 소자의 트렌치격리막 형성방법에 관한 것으로, 보다 상세하게는 반도체 기판상에 형성된 각각의 소자를 격리시키기 위한 방법으로 트렌치를 형성하고 이를 고밀도 플라즈마 방법으로 매립하는 경우, 반도체 기판상에 축적되 는 전하에 의해 소자성능이 저하되는 것을 미연에 방지할 수 있도록 상기 반도체 기판상에 축적된 전하를 제거하는 반도체 소자의 트렌치격리막 형성방법에 관한 것이다.
일반적으로 반도체 기판상에는 다수의 반도체 소자가 형성되므로 이들을 전기적으로 분리하기 위한 방법으로 종래에는 선택적 산화법으로 질화막을 이용하는 로코스(local oxidation of silicon; LOCOS) 방법이 이용되어 왔다. 상기 로코스 소자 분리 방법은 질화막을 마스크로 하여 반도체 기판 자체를 열산화시키기 때문에 공정이 간소하지만, 소자를 분리하는 영역의 면적이 커서 미세화에 한계가 있다.
그런데 현재와 같이 급속도로 발전하는 정보화 사회에 있어서는, 대량의 정보를 보다 신속하게 처리하기 위해 데이터 전송속도가 높은 반도체 소자가 요구되며, 이를 위해 반도체 소자의 디자인 룰(design rule)은 점점 축소되고 있다. 따라서 최근에는 미세화에 한계가 있는 종래의 방법을 대체하여 얕은 트렌치 소자 분리 방법(STI ; shallow trench isolation)이 사용되고 있다. 트렌치 소자 분리 방법에서는 반도체 기판상에 트렌치를 식각 형성하고 이 트렌치를 절연막으로 매립하기 때문에 소자를 분리하는 영역의 면적이 작아서 미세화에 유리하다.
상기 트렌치를 매립하는 방법으로는, BPSG(boro-phospho silicate glass)막을 형성하고 플로우를 실시하는 방법, SOG(spin on glass) 방식으로 막을 형성하는 방법, 고밀도 플라즈마(HDP, High Density Plasma)를 이용한 화학기상증착법(CVD ; chemical vapor deposition) 등이 사용되었다.
상기 플라즈마를 이용한 화학기상증착법은, 고에너지 전자를 중성 상태의 가스분자와 충돌시켜 가스분자를 분해하여 플라즈마 상태로 만들고 이 플라즈마 가스 가 반도체 기판에 부착되는 반응을 이용한 것이다.
그런데 최근의 고집적화 경향에 따라 한정된 영역에 다수의 소자를 배치하고 사용하기 위해서는 소자나 배선의 폭이 점차 좁아지고, 따라서 상기 소자 분리를 위한 트렌치도 가로세로비(aspect ratio)가 큰 좁고 깊은 갭(gap)의 형상이며, 이러한 갭을 채울 때(gap-fill)에는 갭의 하부가 다 차기 전에 갭의 입구가 오버 행(over hang)에 의해 닫히고 갭 내에는 보이드(void)가 형성되는 현상이 발생된다. 상기 보이드는 자체로서 반도체 장치의 안정성을 해치는 것으로, 가령 콘택을 형성할 때 콘택 플러그 형성을 위해 적층되는 도전층이 보이드를 채워 인근의 콘택 플러그들을 연결시키는 등의 문제를 유발한다.
따라서 플라즈마를 이용한 화학기상증착법을 사용하는 경우 통상 절연막 적층 공정과 동시에 스퍼터링 식각(sputtering etching)이 진행된다. 상기 스퍼터링 식각에서는 절연막 적층이 이루어지는 공간에 주로 아르곤(Ar)가스를 투입하고 플라즈마 형성용 고주파 전력을 높여 상기 아르곤가스가 반도체 기판으로 가속·충돌되게 하여 오버 행 부분을 파괴하고 갭의 바닥 부분에 절역막이 용이하게 적층되도록 한다. 그러나 매우 큰 가로세로비가 필요한 경우에는 아르곤가스 보다 원자량이 작은 헬륨(He)가스가 사용되어야 하며, 헬륨가스로 아르곤가스와 동일한 식각 효과 를 얻기 위해서는 높은 전압을 인가해주어야 한다. 그런데 고전압이 인가되면 플라즈마 상태의 가스가 반도체 기판으로 용이하게 침투하여 축적되며, 이러한 축적 전하들이 예측불가능한 오작동을 유발하여 반도체 소자의 동작에 영향을 줄 수 있는 문제가 있다.
본 발명은 상기와 같은 문제점을 감안하여 이를 해소하고자 발명된 것으로, 플라즈마를 이용한 화학기상증착법으로 트렌치 갭을 매립한 후 분극성이 매우 큰 가스로 반도체 기판을 플라즈마 처리하거나 반도체 기판에 자외선이나 레이저를 조사하여 반도체 기판상에 축적된 전하를 제거하여 반도체 소자의 오작동을 미연에 방지할 수 있는 반도체 소자의 트렌치격리막 형성방법을 제공하고자 함에 그 목적이 있다.
상기한 목적을 실현하기 위한 본 발명 반도체 소자의 트렌치격리막 형성방법은, 반도체 기판상에 순차적으로 패드산화막과 질화막을 적층하는 단계, 상기 반도체 기판의 소자 분리 영역 상부의 상기 패드산화막과 질화막을 식각하여 제거하며 드러난 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계, 상기 트렌치의 내벽을 포함하여 질화막 전면에 라이너산화막을 형성하는 단계, 고밀도 플라즈마를 이용하여 상기 트렌치 내부를 매립하면서 트렌치격리막을 형성하는 단계, 상기 트 렌치격리막을 형성하면서 반도체 기판상에 축적된 전하를 제거하는 단계, 상기 트렌치격리막을 평탄화하고 질화막을 제거하는 단계로 이루어지는 것을 특징으로 한다.
또한 상기 반도체 기판상에 축적된 전하를 제거하는 단계는, 이산화탄소, 질소, 산소 등의 보조가스를 플라즈마 상태로 만들어 반도체 기판상에 축적된 전하와 반응하도록 하거나, 반도체 기판으로 자외선이나 레이저를 조사하는 것으로 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 살펴보도록 한다.
도 1 내지 도 6은, 본 발명 반도체 소자의 트렌치격리막 형성방법을 순차적으로 도시한 도면이다.
도 1을 참조하면, 첫번째 단계에서는 반도체 기판(1)상에 순차적으로 패드산화막(2)과 질화막(3)이 적층된다. 상기 패드산화막(2)은 질화막(3) 자체의 스트레스가 반도체 기판(1)상에 그대로 전달되는 것을 방지하는 완충 역할을 하고, 상기 질화막(3)은 후속공정인 화학기계적연마공정에서 연마가 종료되는 지점을 나타내는 종료층 역할을 한다.
도 2에 도시된 바와 같이, 두번째 단계에서는 트렌치(10)가 형성된다. 트렌치(10)란 참호를 의미하는 것으로 반도체 기판(1)상에 참호와 같은 소정 깊이의 갭을 형성한 것이다. 트렌치(10)가 형성되는 지점은 소자를 분리하기 위한 영역에 해 당되므로, 트렌치(10)는 정밀하게 정해진 위치에만 형성되야 하고 이를 위해 마스크를 사용한다. 즉, 질화막(3)의 상부에 감광막을 형성하고, 이를 트렌치(10)의 위치에 해당하는 패턴이 담긴 마스크를 통과한 광선에 노출시켜 감광막 패턴을 형성하며, 상기 감광막 패턴을 마스크로 패드산화막(2), 질화막(3)을 식각하고 그에 따라 드러나게 된 반도체 기판(1)을 소정 깊이로 식각하여 트렌치(10)를 형성한다. 여기서 식각방법은 플라즈마를 이용한 건식식각으로, 가령 RSE(Reactive Sputter Etching)라고 불리우는 RIE(Reactive Ion Etching) 장비가 사용될 수 있다. 상기 RIE는 고에너지를 갖는 이온을 반도체 기판에 충돌시켜 원하는 영역을 제거하게 된다.
도 3을 참조하면, 세번째 단계에서는 감광막 패턴을 제거한 후 상기 트렌치(10)의 내벽을 포함하여 질화막(3)전면에 라이너산화막(4)을 형성한다. 상기 라이너산화막(4)은 후속공정에서 트렌치격리막을 증착시키는 경우 발생되는 스트레스 등이 트렌치(10)에 직접 전달되는 것을 억제하는 역할 및 식각공정에 의한 손상을 회복하는 역할을 한다. 또한 트렌치(10)에서 노출된 반도체 기판(1)과 질화막(3)간의 재료차이로 인하여 증착속도가 달라져 불균일한 트렌치격리막이 형성되는 문제를 해소한다.
도 4를 참조하면, 네번째 단계에서는 고밀도 플라즈마 증착법, 즉 플라즈마를 이용한 화학기상증착과 스퍼터링 식각을 병행하여 상기 트렌치 내부를 매립하면 서 트렌치격리막(20)을 형성한다. 트렌치격리막(20) 형성을 위해 고밀도 플라즈마 화학기상증착법이 사용되는데, 앞서 살펴 본 바와 같이 보이드가 생성되는 것을 방지하기 위해 스퍼터링 식각을 병행하게 된다. 즉, 먼저 화학기상증착으로 SiH4, O2 등이 포함된 공정가스를 반도체 기판(1)이 장착된 공정챔버로 공급하고 이를 플라즈마 상태로 만들어 반도체 기판(1)에 부착되도록 하면서 트렌치 갭의 상당 부분을 매립한다. 다음으로 보이드가 형성되는 단계에서 갭의 입구가 봉쇄되기 전에 증착을 중단하고, 스퍼터링 식각을 통하여 갭의 오버 행 부분을 포함하여 트렌치격리막(20) 일부를 제거하여 최초 갭보다 작은 가로세로비를 가진 갭이 형성되도록 하고, 다시 화학기상증착으로 새로 형성된 작은 가로세로비를 가진 갭을 채우게 된다.
도 5를 참조하면, 다섯번째 단계에서는 상기 네번째 단계를 진행하면서 반도체 기판(1)상에 축적된 전하를 제거한다. 앞서 살펴 본 바와 같이, 최근 선폭 100nm 이하의 고집적화가 요구되면서 소자 분리막을 형성할 트렌치의 가로세로비가 극도로 커지고 있어, 이러한 경우에는 스퍼터링 식각시 종래 흔히 사용되었던 아르곤(Ar) 보다는 원자량이 작은 헬륨(He)을 사용해야 하며, 헬륨으로 아르곤과 동일한 식각 효과를 얻기 위해 고전압을 인가하므로 증착용 플라즈마 가스의 전하가 반도체 기판(1)상에 축적된다. 본 단계는 이러한 축적 전하를 제거하기 위한 것이다.
반도체 기판(1)상에 축적된 전하를 제거하기 위한 방법으로는, 반도체 기판(1)을 플라즈마 처리하거나 또는 반도체 기판(1)에 자외선이나 레이저를 조사하는 것이다.
일반적으로 플라즈마란, 원자나 분자는 외부에서 높은 에너지를 가해주면 최외각 전자의 결합이 떨어져서 양이온 상태의 원자와 비결합 상태의 자유 전자가 독립적으로 존재하게 되는데 이렇게 양이온과 음이온이 무작위로 흩어져 있는 상태를 지칭한다. 따라서 특정한 보조가스를 플라즈마 상태로 만들어 반도체 기판(1)에 접하게 하면, 플라즈마에 포함된 양이온이나 음이온이 반도체 기판(1)상의 전하와 반응하여 일정 시간 경과 후에는 평형 상태에 도달하여 전체적으로 균등하게 재배치 되고, 이로 인해 반도체 기판(1)상의 특정 부위에 집중된 전하를 제거할 수 있다. 플라즈마 처리를 위한 보조가스로는 이산화탄소(CO2), 질소(N2), 산소(O2) 등을 사용할 수 있으며, 특히 이산화탄소는 분극성이 매우 큰 물질로 반도체 기판(1)상의 칩을 낱개의 칩으로 잘라주는 공정(Sawing)에서도 반도체 기판(1)의 정전력(Electrostatic force)을 완화시키는 물질로 사용되고 있어 본 단계에서도 유용하게 적용될 수 있다.
한편, 자외선이나 레이저를 조사하는 것 또한 특정부위에 집중되게 축적된 전하를 제거하기 위한 것이다. 자외선은 가시광선 보다 짧은 380nm이하의 파장을 갖는 전자기파로 파장이 짧기 때문에 양자(量子)로서의 에너지가 크며, 레이저 또한 유도방출에 의해 증폭된 것이므로, 이와 같은 고에너지의 자외선이나 레이저를 반도체 기판(1)에 조사하여 특정부위에 편중된 전하를 제거할 수 있다.
마지막 단계로는, 축적된 전하가 제거된 상태에서 상기 트렌치격리막(20)을 평탄화하고 질화막을 제거하여, 도 6과 같이 반도체 기판(1)상의 소자가 트렌치격리막(20)으로 분리된다. 트렌치격리막(20)의 평탄화는, 질화막이 노출될 때 까지 질화막을 버퍼층으로 하여 화학기계적연마 공정에 의해 이루어지고, 상기 질화막은 인산 스트립 공정 등으로 제거하면 반도체 소자 분리를 위한 얕은 트렌치가 완성된다.
이상으로 본 발명 반도체 소자의 트렌치격리막 형성방법에 대하여 바람직한 실시예에 따라 예시 도면에 의거하여 살펴보았지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명의 특허청구범위를 한정하는 것은 아니다. 특히 본 발명은 반도체 소자 분리 공정이외에도 층간절연막 형성 공정을 비롯하여 플라즈마를 사용하는 다양한 공정에 적용될 수 있다.
이상에서 살펴 본 바와 같이, 본 발명 반도체 소자의 트렌치격리막 형성방법에 의하면, 반도체 기판상에 형성된 각각의 소자를 격리시키기 위한 방법으로 트렌치를 형성하고 이를 고밀도 플라즈마 방법으로 매립하는 경우, 상기 트렌치를 매립하는 증착공정과 동시에 수행되는 스퍼터링 식각에 있어서 원자량이 작은 헬륨가스를 사용하게 됨에 따라 고전압이 인가되어 반도체 기판상에 전하가 축적되는 문제가 발생되는데, 이를 미연에 방지할 수 있도록 상기 반도체 기판을 보조가스로 플라즈마 처리하거나 반도체 기판에 자외선 또는 레이저를 조사하여 반도체 기판상에 축적된 전하를 제거함으로써, 매우 큰 가로세로비를 갖는 경우에도 우수한 성능을 나타내는 반도체 소자를 제조할 수 있는 효과가 있다.

Claims (5)

  1. 반도체 기판상에 순차적으로 패드산화막과 질화막을 적층하는 단계,
    상기 반도체 기판의 소자 분리 영역 상부의 상기 패드산화막과 질화막을 식각하여 제거하며 드러난 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계,
    상기 트렌치의 내벽을 포함하여 질화막 전면에 라이너산화막을 형성하는 단계,
    고밀도 플라즈마를 이용하여 상기 트렌치 내부를 매립하면서 트렌치격리막을 형성하는 단계,
    상기 트렌치격리막을 형성하면서 반도체 기판상에 분극성이 큰 가스를 플라즈마상태로 만들어 반도체 기판상에 축적된 전하와 반응시켜 반도체 기판상에 축적된 전하를 제거하는 단계,
    상기 트렌치격리막을 평탄화하고 질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치격리막 형성방법.
  2. 제1항에 있어서, 상기 분극성이 큰 가스는 이산화탄소, 질소, 또는 산소 중 어느 하나인 것을 특징으로 하는 반도체 소자의 트렌치격리막 형성방법.
  3. 반도체 기판상에 순차적으로 패드산화막과 질화막을 적층하는 단계,
    상기 반도체 기판의 소자 분리 영역 상부의 상기 패드산화막과 질화막을 식각하여 제거하며 드러난 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계,
    상기 트렌치의 내벽을 포함하여 질화막 전면에 라이너산화막을 형성하는 단계,
    고밀도 플라즈마를 이용하여 상기 트렌치 내부를 매립하면서 트렌치격리막을 형성하는 단계,
    상기 트렌치격리막을 형성하면서 반도체 기판상에 자외선을 조사하여 반도체 기판상에 축적된 전하를 제거하는 단계,
    상기 트렌치격리막을 평탄화하고 질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치격리막 형성방법.
  4. 반도체 기판상에 순차적으로 패드산화막과 질화막을 적층하는 단계,
    상기 반도체 기판의 소자 분리 영역 상부의 상기 패드산화막과 질화막을 식각하여 제거하며 드러난 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계,
    상기 트렌치의 내벽을 포함하여 질화막 전면에 라이너산화막을 형성하는 단계,
    고밀도 플라즈마를 이용하여 상기 트렌치 내부를 매립하면서 트렌치격리막을 형성하는 단계,
    상기 트렌치격리막을 형성하면서 반도체 기판상에 레이저를 조사하여 반도체 기판상에 축적된 전하를 제거하는 단계,
    상기 트렌치격리막을 평탄화하고 질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치격리막 형성방법.
  5. 삭제
KR1020040054977A 2004-07-15 2004-07-15 반도체 소자의 트렌치격리막 형성방법 KR100567522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054977A KR100567522B1 (ko) 2004-07-15 2004-07-15 반도체 소자의 트렌치격리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054977A KR100567522B1 (ko) 2004-07-15 2004-07-15 반도체 소자의 트렌치격리막 형성방법

Publications (2)

Publication Number Publication Date
KR20060006119A KR20060006119A (ko) 2006-01-19
KR100567522B1 true KR100567522B1 (ko) 2006-04-03

Family

ID=37117861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054977A KR100567522B1 (ko) 2004-07-15 2004-07-15 반도체 소자의 트렌치격리막 형성방법

Country Status (1)

Country Link
KR (1) KR100567522B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081128A (ko) 2009-01-05 2010-07-14 삼성전자주식회사 트랩 전하 균일화 방법과 임계 전압 산포 감소 방법

Also Published As

Publication number Publication date
KR20060006119A (ko) 2006-01-19

Similar Documents

Publication Publication Date Title
US8058161B2 (en) Recessed STI for wide transistors
JP4067815B2 (ja) トレンチ素子分離膜の形成方法
EP0813240B1 (en) Method of integrated circuit trench isolation
US20040209479A1 (en) Semiconductor device having trench isolation layer and a method of forming the same
KR100375229B1 (ko) 트렌치 소자분리 방법
TWI253114B (en) Semiconductor device with trench isolation structure and method for fabricating the same
US6426272B1 (en) Method to reduce STI HDP-CVD USG deposition induced defects
KR20010008775A (ko) 얕은 트렌치 소자분리 방법
JP2006278745A (ja) 半導体装置の製造方法および半導体装置
US20110207290A1 (en) Semiconductor device fabrication method
KR100677998B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR100567522B1 (ko) 반도체 소자의 트렌치격리막 형성방법
US8173516B2 (en) Method of forming shallow trench isolation structure
KR100731103B1 (ko) 반도체 소자의 격리막 형성방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR20040016070A (ko) 게이트 스페이서가 포지티브 슬로프를 갖는 반도체 장치및 그의 제조방법
US7078314B1 (en) Memory device having improved periphery and core isolation
KR100335264B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법
KR100402426B1 (ko) 반도체소자의 트렌치형 소자분리막 및 그 제조방법
US8043932B2 (en) Method of fabricating semiconductor device
JP2006013359A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee