JP2001133703A - 半導体基板上に構造物を有する装置の製造方法および装置 - Google Patents

半導体基板上に構造物を有する装置の製造方法および装置

Info

Publication number
JP2001133703A
JP2001133703A JP31386899A JP31386899A JP2001133703A JP 2001133703 A JP2001133703 A JP 2001133703A JP 31386899 A JP31386899 A JP 31386899A JP 31386899 A JP31386899 A JP 31386899A JP 2001133703 A JP2001133703 A JP 2001133703A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
protective layer
actuator
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31386899A
Other languages
English (en)
Inventor
Takashi Takeda
高司 武田
Masatoshi Yonekubo
政敏 米窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP31386899A priority Critical patent/JP2001133703A/ja
Publication of JP2001133703A publication Critical patent/JP2001133703A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

(57)【要約】 【課題】 樹脂の構造物をアクチュエータの上部にもつ
光スイッチング素子を製造できる方法を提供する。 【解決手段】 樹脂製の光光学素子3の周囲に樹脂を除
去する処理に耐性のある保護層37および38を設け、
アクチュエータ部6あるいは樹脂製の光学素子部3を形
成するときの犠牲層32および34として樹脂が使える
ようにする。これにより、光学素子部3、半導体基板2
0などに影響を与えないで有機系の樹脂による犠牲層3
2および34を利用して構造物を構築することができ、
その後、安全に除去することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CMOS基板上に
スイッチング素子などとして機能する構成物を有する装
置の製造方法に関するものである。
【0002】
【従来の技術】CMOS基板上にDMD(Deformable M
irror Device または Digital Mirror Device)に製
造する技術がテキサスインスツルメント社に付与された
米国特許5,018,256に記載されている。この米
国特許では、有機系のスペーサを基板上に塗布してUV
硬化させることにより電極、ヒンジおよびビームを形成
し、その有機系のスペーサをプラズマエッチングで除去
することによりヒンジやビームの下に空間を形成するこ
とが記載されている。
【0003】
【発明が解決しようとする課題】このようにしてCMO
S基板上に電気機械的な構成を作り込むことにより、C
MOS基板と電気機械的な構成を一体化することが可能
である。したがって、DMDであればスイッチング速度
が早く、コントラストも大きな映像デバイスなどの装置
を非常にコンパクトに製造することができる。
【0004】紫外線(UV)硬化樹脂のような有機系の
スペーサは、ハンドリングも簡単であり、シリコン製の
CMOS基板と比較しても素材が異なるのでエッチング
による除去も容易である。したがって、半導体基板上に
構造物を作り込む技術として適している。
【0005】しかしながら、本願発明者らは、この技術
では製造可能な装置に限界があることに気が付いた。す
なわち、DMDのように、電極と光反射形のビームなど
から構成されるデバイスでは、CMOS基板上に積層さ
れるのはアルミニウムなどの金属層であり、上記の製造
方法で問題なく製造することができる。これに対し、本
願出願人は、樹脂製の光学素子を静電アクチュエータに
よって駆動することにより光をスイッチング可能な素子
を開発したが、半導体基板上に構成した構造物が有機系
の樹脂なので、スペーサを除去するときに侵食などの影
響を受けてしまい製造が非常に難しくなる。
【0006】そこで、本発明においては、金属の代わり
に、あるいは金属に加えて、樹脂からなる構造物を、C
MOS基板などの半導体基板上に容易に形成できる製造
方法を提供することを目的としている。そして、半導体
基板上に樹脂あるいは樹脂と金属などの組み合わせから
なる構造物を形成することが要求される複合デバイスを
実際に製造および量産することができる製造方法を提供
することを目的としている。
【0007】
【課題を解決するための手段】本発明においては、有機
系の犠牲層を除去するときに有機系の構造層が除去され
ないように、有機系の構造層を保護する保護層を作り込
むようにしている。すなわち、本発明の製造方法は、集
積回路の形成された半導体基板の上に、少なくとも1つ
の有機系の素材からなる犠牲層を挟み、あるいはパター
ニングして少なくとも1つの有機系の素材からなる構造
層を形成する工程と、この犠牲層を除去する除去工程と
を有し、構造層を形成する工程に、犠牲層との構造層と
の間に、犠牲層を除去する処理に耐性のある第1の保護
層を形成する工程を設け、これらの工程を有する製造方
法により、半導体基板上に構造物を有する装置を製造す
るようにしている。この製造方法により、構造層の外面
の内、犠牲層に面した部分を第1の保護層により保護す
ることができるので、有機系の犠牲層をプラズマエッチ
ングなどにより除去するときに有機系の構造層が侵食さ
れないようにできる。
【0008】したがって、本発明の製造方法により、集
積回路の形成された半導体基板の上に、有機系の素材か
らなる構造層を有し、この構造層の外面の少なくとも1
部に、この構造層を形成する有機系の素材を除去する処
理に耐性のある第1の保護層が形成されていることを特
徴とする、半導体基板上に構造物を有する装置を提供で
きる。さらに、これらの保護層をエッチングなどによっ
て除去した製品を提供することも可能である。
【0009】このような本発明の製造方法および装置に
より、半導体基板上に樹脂からなる構造物、あるいは樹
脂と他の素材あるいは部材が組み合わされた構造物を形
成した複合デバイスを実際に製造することが可能とな
る。また、有機材料の構造層を光学素子として機能させ
ることが可能となり、本願出願人が開発した光スイッチ
ング素子、あるいは空間光変調装置を実際に量産するこ
とが可能となる。
【0010】構造層が犠牲層の前面を覆う形で形成さ
れ、その後に構造層を分割して駆動可能にするような構
造物においては、構造層を部分的に除去し、さらに、第
1の保護層を部分的に除去した後に、犠牲層を除去する
工程を行う必要がある。したがって、構造層を部分的に
除去した部分は、犠牲層を除去する処理と共に第1の保
護層を除去する処理に耐性のある第2の保護層で覆う必
要がある。すなわち、除去工程の前に、構造層を部分的
に除去する工程と、その除去した後に第1の保護層を部
分的に除去する処理および犠牲層を除去する処理に耐性
のある第2の保護層を形成する工程と、第1の保護層を
部分的に除去する工程とを設けることが望ましい。この
製造方法により、構造層の外面の少なくとも1部に、第
1の保護層に加え、この構造層を形成する有機系の素材
を除去する処理および第1の保護層を除去する処理に耐
性のある第2の保護層が形成されていることを特徴とす
る半導体基板上に構造物を有する装置を提供できる。第
2の保護層も、後でエッチングなどにより除去するよう
にしても良い。
【0011】半導体基板が通常のCMOS基板であれ
ば、半導体基板は酸化物あるいは窒化物の層が最上面に
形成されている。したがって、第1の保護層としては酸
化シリコンを採用することが望ましく、ポリイミドなど
の有機系の犠牲層を除去する酸素プラズマエッチングに
十分な耐性がある。また、第2の保護層としては、酸化
シリコンを除去するフッ化水素酸に耐性のある白金、
金、ステンレスなどの金属層あるいはテフロン(商標)
などのフッ化樹脂層を採用することが望ましい。
【0012】このように、本発明の製造方法により、有
機系の樹脂を構造層として形成する際に、有機系の犠牲
層を採用することが可能となり、半導体基板に構成され
た集積回路に影響を与えることもなく、また、アルミニ
ウムなどの金属に対しても影響を与えずに樹脂、あるい
は金属および樹脂による構造を半導体基板上に構成でき
る。したがって、本発明の製造方法により、アルミニウ
ムなどの金属による構造物を作り込むことも可能であ
り、構造層の少なくとも1部によりアクチュエータを形
成することができる。バイメタルなどの電動でないアク
チュエータを作り込むことも可能である。しかしなが
ら、CMOSなどの半導体基板に作り込まれた集積回路
によって機能を制御できる静電アクチュエータを備えた
装置が本発明の製造方法を用いて製造される装置として
適している。そして、アクチュエータによって駆動され
る被駆動部を構造層の他の1部により形成し、さらに、
被駆動部を樹脂製にして光学素子として機能するものと
することにより、光スイッチングデバイス、映像デバイ
ス、表示装置またはこれらを構成する部品となる半導体
基板上に構造物を持つ装置を本発明の製造方法で容易に
量産することができる。
【0013】
【発明の実施の形態】以下に図面を参照して本発明をさ
らに説明する。以下ではエバネセント波結合を用いて光
をスイッチングする素子を、半導体基板上に構造物を有
する装置の例として用い本発明の製造方法を説明する
が、まず、図1ないし図3に基づき、本例の光スイッチ
ング素子の概要について説明する。図1および図2に示
すように、本例の光スイッチング素子10は、単体では
導入された光2を全反射して伝達可能な導光板1と、こ
の導光板1に接近および離反する光学素子部3と、この
光学素子部3を駆動するアクチュエータ部6と、このア
クチュエータ部6を制御する回路が作り込まれた半導体
基板20とを備えている。
【0014】光学素子部3は、導波路としての機能を果
たす導光板1の面(全反射面)1aに密着する面(接触
面または抽出面)3aと、この面3aが全反射面1aに
密着したときに漏れ出たエバネセント波を抽出して内部
で導光板1に対しほほ垂直な方向に反射するV字型の反
射プリズム(マイクロプリズム)4と、このV字型のプ
リズム4を支持するサポート構造5とを備えている。
【0015】このような構造および光学素子としての性
能を実現するために、本例においては、光学素子部3は
有機系の樹脂を用いて形成されている。樹脂としては熱
硬化樹脂、エポシキ系乾燥型樹脂、ポリカーボネイト、
ポリイミド、さらに光反応型の高分子材料が成型上は特
に有効である。たとえば、光重合することにより成型す
ることができる紫外線硬化樹脂などが有効であり、紫外
線硬化樹脂の一例としてはラジカル重結合系である、不
飽和ポリエステルやアクリル型のポリエステルアクリ
ル、ウレタンアクリル、エポキシアクリル、ポリエーテ
ルアクリル、側鎖アクリロイル型アクリル樹脂や、チオ
ール・エン型のポリチオール・アクリル誘導体、ポリチ
オール・スピロアセタール系、やカチオン重合系である
エポキシ型エポキシ樹脂が使用できる。
【0016】さらに、以下に示すアクチュエータ部の構
造を実現するためには、犠牲層を積層しながら構造を実
現するフォトリソグラフィー技術がもっとも適している
が、光学素子部3を構成するこれらの樹脂は犠牲層とし
ても適した特性を持ったものである。したがって、本例
においては、光学素子部3の周囲に犠牲層を除去する処
理に対する耐性のある第1および第2の保護層37およ
び38を設けることにより犠牲層と同じ系統の樹脂で光
学素子部3を構成できるようにしている。
【0017】アクチュエータ部6は、光学素子部3を静
電駆動できるようになっており、光学素子部3のサポー
ト構造5が機械的に連結された上電極7と、この上電極
7と対峙した下電極8とを備えている。そして、下電極
8と、上電極7のアンカープレート9は半導体基板20
の最上面21に積層されている。上電極7はアンカープ
レート9から上方に伸びた支柱11により支持されてお
り、下電極8と上電極7との間に空間12が形成されて
いる。したがって、上電極7と下電極8に極性の異なる
電圧を加えると上電極7が下方に動き、これに連動して
光学素子部3が導光板1から離れるようになっている。
一方、上電極7は弾性部材としての機能を部分的に備え
ており、上電極7と下電極8に同一極性の電圧が加えら
れると下電極8から上電極7が離れ、上電極7の弾性に
より光学素子部3が導光板1に密着するようになってい
る。
【0018】導光板1には適当な光源から照明光2が略
平行に供給されており、その内部の全ての界面、すなわ
ち、光学素子部(光スイッチング部)3に面した側1a
と、上方の面(出射面)において光が繰り返し全反射
し、導光板1の内部が光線で満たされる。したがって、
この状態で巨視的には照明光2は導光板1の内部に閉じ
込められ、その中を損失なく伝播している。一方、微視
的には、導光板1の全反射している面1aの付近では、
導光板1から光の波長程度のごく僅かな距離だけ、照明
光2が一度漏出し、進路を変えて再び導光板1の内部に
戻るという現象が起きている。このように面1aから漏
出した光を一般にエバネッセント波と呼ぶ。このエバネ
ッセント波は、全反射面1aに光の波長程度またはそれ
以下の距離で他の光学部材を接近させることにより取り
出すことができる。本例の光スイッチング素子10は、
この現象を利用して導光板1を伝達する光を高速で変
調、すなわち、スイッチング(オンオフ)することを目
的としてデザインされている。
【0019】図1は、光スイッチング素子10がオンの
状態を示してある。この状態では、光学素子部3が導光
板1の全反射面1aに接触しているので、光学素子部3
の面3aによりエバネセント波を抽出することができ、
光学素子部3のマイクロプリズム4で抽出した光の角度
を変えている。その結果、導光板1に対し垂直な方向の
出射光2aが得られ、これにより光2をスイッチングし
て画像などを表現することが可能となる。
【0020】図2は、光スイッチング素子10がオフの
状態を示してある。この状態では、上下電極7および8
に極性の異なる電圧が印加して静電力を発生させ、その
力により光学素子部3を導光板1から離している。した
がって、光学素子部3によってエバネセント波は抽出さ
れず、光2は導光板1の内部から出ない。本例の光スイ
ッチング素子10では、上電極7を支持するポスト11
の近傍に下電極8に向かって凸となるへこみ(ディンプ
ル)13が形成されており、これがストッパーとなって
上下の電極7および8が密着してしまうのを防止してい
る。したがって、本例の光スイッチング素子10は、ア
クチュエータ6を構成する電極7および8に供給する電
圧を制御することにより、導光板1の内部を伝達する光
2を外部に取り出したり取り出さなかったりという処理
ができる機能を備えた光変調装置である。
【0021】図3に、アクチュエータ6を構成する上電
極7の平面構成を示してある。アクチュエータ6、およ
びこの上に連結支持されスイッチングを行う光学素子部
3は、単独でも光をスイッチングできるが、1次元ある
いは2次元方向に並べて配置することができる構成にな
っている。特に、これらアクチュエータ6と光学素子部
3の組み合わせである光スイッチング素子10を2次元
にアレイ状に並べて配置することにより、液晶あるいは
DMDと同様の映像デバイス50あるいは画像表示装置
としての機能を果たす装置を提供することができる。そ
して、本例の光スイッチング素子10では、光学素子部
3の移動距離がサブミクロンオーダとなるので、液晶よ
り1桁あるいはそれ以上応答速度の速い画像表示装置を
提供することが可能となる。
【0022】このようなエバネセント波を利用した光ス
イッチング素子10を半導体基板20の上にアレイ状に
並べ、半導体基板20のCMOS回路によって各々の光
スイッチング素子を制御する映像デバイス(光スイッチ
ング素子アレイ)50が検討されている。以下では、図
4ないし図14に基づき、本発明の製造方法を用いて、
上記の光スイッチング素子10を半導体基板20の上に
アレイ状に並べて形成し、映像デバイスあるいは画像表
示装置を製造する様子を説明する。
【0023】図4に示してあるように、CMOSが構成
されている基板20の上面21に第1の構造層となる第
1の電極層(Al膜)31をディポジットする。次に、
その電極層31にパターニング41を行って、下電極8
と、ばねおよび上電極を兼ねた構造のアンカー部分9を
形成する。
【0024】図5に示してあるように、電極層31の上
に犠牲層32をディポジットする。本例においては、こ
の犠牲層32としてスピンコートなどの技法により均等
な厚みの薄膜を作りやすいポリイミドなどの有機系の素
材が用いられ、サブミクロオーダで厚みを管理すること
ができる。また、犠牲層を塗布する際の熱で半導体基板
20に形成されたCMOS回路にダメージを与えること
もなく、半導体基板上に構造物を構成するのに適した素
材で犠牲層を形成することができる。その犠牲層32に
ストッパーの役目をするディンプル42を掘り、また、
ポストとなる部分をパターニング43する。
【0025】図6に示してあるように、犠牲層32の上
に、ばねと上電極を兼ねた構造7を形成する第2の構造
層となる第2の電極層(Al膜)33をディポジットす
る。さらに、図6には示されていないが、図3に示した
形状となるように電極層33をパターニングする。この
段階でポスト11も形成され、アクチュエータ部6とし
ての構造が半導体基板20の上に形成される。
【0026】次に、このアクチュエータ部6の上にマイ
クロ光学素子部3を形成するプロセスに移行する。ま
ず、図7に示してあるように、第2の電極層33の上に
第1の犠牲層32と同じ物質であるポリイミドを第2の
犠牲層34としてディポジットし、パターニング44す
る。
【0027】次に、図8に示すように、第2の犠牲層3
4の上に、第1の保護層37となる酸化シリコン(Si
2)をディポジットする。この第1の保護層37を構
成する酸化シリコンは、ポリイミドを酸素プラズマエッ
チングにより除去する処理に対し耐性のある素材として
選択されており、半導体表面21の保護層にも使用され
るものである。したがって、この他の素材、たとえば、
窒化シリコンなどを用いて第1の保護層37を形成して
も良い。
【0028】図9に示すように、第1の保護層37の上
に、V型をしたV溝状のパターン(サポート構造)5を
形成するため、第3の構造層となる樹脂35を塗布す
る。そして、V溝の型により上記でできたばね層(第2
の電極層)33および第2の犠牲層34の上部に樹脂か
らなる構造であるサポート構造5を転写する。本例にお
いては、この樹脂層35として上述したような有機系の
高分子を用いることが可能である。特に、光重合系の樹
脂を用いることにより、転写(レプリカ)によって構造
を成型することが可能であり、UV照射などにより簡単に
硬化させることができる。硬化した後に、転写型をはず
し、V溝45の上部に反射膜46をつける。
【0029】図10に示してあるように、第4の構造層
となる透明な樹脂36をV溝に成型された樹脂層35に
塗布し、さらにその上から平坦な型を転写してV溝45
を平坦に埋める。この樹脂36としては光学素子に適し
た有機系の透明な素材を使用することが可能である。こ
の工程で、抽出したエバネセント光を上方に反射するマ
イクロプリズム4が形成され、光学素子部3も形成され
る。したがって、上記の4層の構造層、すなわち、第1
の電極層31、第2の電極層(ばね層)33、樹脂層3
5および36により、光学素子部3およびアクチュエー
タ部6からなる構造が半導体基板20の上に形成され
る。
【0030】次に、半導体基板20の上に積層された部
材および部分で不要なものを除去するプロセスに移行す
る。まず、図11に示すように、映像デバイスあるいは
画像表示装置として本例の光スイッチング素子アレイ5
0を用いる場合に、個々の画素を構成する個々のマイク
ロ光学素子3を分離する。このため、第2の犠牲層34
の上に積層された樹脂層35および36を垂直方向に第
1の保護層37が現れるまで、有機系の素材をエッチン
グすることができる処理、たとえば、酸素プラズマエッ
チングなどにより掘る。そして、光学素子部3の間に隙
間47を形成し、個々の光学素子部3をパターニングす
る。第1の保護層37は、有機系の材料を除去する酸素
プラズマエッチングに対し耐性のある酸化シリコンで形
成されているので、この段階では除去されない。
【0031】さらに、図12に示すように、エッチング
した光学素子部3の側面、すなわち、隙間47に面した
部分に酸素プラズマエッチングおよびフッ化水素酸BH
Fにも耐性のある第2の保護層38をディポジットなど
により形成する。このような目的に合う機能を備えた第
2の保護層38としては、金、白金、ステンレス系の金
属薄膜、あるいはテフロン(商標)などのフッ化樹脂層
がある。第2の保護層38は、光学素子部3の側面をエ
ッチングしながら徐々に形成しても良いし、あるいは、
第1の保護層37に到達するまでエッチングを行い、そ
の後、形成しても良い。
【0032】次に、図13に示すように、隙間47から
フッ化水素酸(BHF)48を入れ、隙間47の延長上
の酸化シリコン製の第1の保護層37を除去する。隙間
47の両側にはフッ化水素酸に耐性のある第2の保護層
38が形成されているので、光学素子部3に影響を与え
ずに第1の保護層37を除去することができる。この状
態では、まだ、犠牲層は共に除去されていない。
【0033】したがって、図14に示した工程では、犠
牲層32および34を上記で構成した光学素子3の隙間
47をとおして除去する。ここでは、犠牲層32および
34を形成するポリイミドなどの有機系の素材を除去す
るために、エッチングチェンバーに入れて酸素プラズマ
エッチング49を行う。光学素子部3も有機系の素材に
より形成されているが、隙間47に面した部分は、金属
膜あるいはフッ化樹脂膜による第2の保護層38によっ
て保護されており、また、犠牲層32に面した部分は酸
化シリコンによる第1の保護層37によって保護されて
いる。これらの保護層はいずれも酸素プラズマエッチン
グに対し耐性があるので光学素子部3には影響を与えず
に犠牲層32および34を除去することができる。ま
た、半導体基板の保護膜として最上層21を形成してい
る窒化シリコンあるいは酸化シリコンも酸素プラズマエ
ッチングに対する耐性があり、アクチュエータ部6を構
成するAl層も酸素プラズマエッチングでは侵食されな
い。したがって、半導体基板20およびその上に構成さ
れる樹脂およびアルミニウムおよび有機系の樹脂からな
る構造物に影響を与えることなく、有機系の犠牲層32
および34を除去することができる。
【0034】なお、図14では、電極を構成する層33
によって犠牲層32および34が区切られているような
記載になっているが、図3に示したように電極には隙間
が形成されているので犠牲層32および34を同時に除
去することができる。さらに、ドライエッチングで犠牲
層を除去するので、電極間などの狭い隙間なども吸着と
いう問題を起こすことなく完全に犠牲層を除去すること
ができ、電極間に駆動用の空間12を確実に形成でき
る。したがって、信頼性のあるアクチュエータ部6を実
現できる。
【0035】このようにして半導体基板20の上にアク
チュエータ部6および光学素子部3が垂直に積み重ねあ
わされた装置が製造され、これと導光板1とを組み合わ
せることにより図1および図2に基づき説明した光スイ
ッチング素子10を提供することができる。したがっ
て、本発明により樹脂を利用した光スイッチング素子ア
レイ50を実際に量産可能な技術を提供することことが
可能となり、この光スイッチング素子アレイ50により
映像デバイスあるいは画像形成装置、さらには光コンピ
ュータ、光プリンタなどの多種多様な装置を提供するこ
とが可能となる。
【0036】以上のように、本例においては、樹脂製の
構造物を適当な保護層によって保護することにより、有
機系の犠牲層を利用して、樹脂からなる微細構造物を簡
単に半導体基板の上に構築することができるので光学素
子あるいはその他の樹脂特有の特性、たとえば、透過
度、硬度などの調整が要求される構造物を半導体基板に
重ねて構築することができる。また、スピンコートなど
のすでに確立された手法により均等な薄膜を形成しやす
い有機性の犠牲層を用いて構造物を形成することができ
るので、機械的な動きを行うための空間を含んだミクロ
ンオーダあるいはサブミクロンオーダの構造も半導体基
板の上に簡単に構築できる。したがって、精度の高い微
細構造を伴うアクチュエータも簡単に構築することがで
き、本例のように光学素子とアクチュエータとを組み合
わせた複合的な構造物を半導体基板上に構築するのにま
さに適した製造方法である。そして、樹脂からなる構造
層も重ねて形成することができるので、複合的な構造部
を基板上に成型するのに適した方法であり、工数も少な
くてすみ、また、構造物のデザインの自由度も増加する
という効果が得られる。
【0037】なお、本例では半導体基板20の最上層2
1の上に構造層をすぐに積層する例を示してあるが、最
上層21の平坦度がそれほど良好でない場合、ピンホー
ルや突起がある可能性がある場合、さらには、基板上に
形成される電極層と、基板内の回路との間に寄生容量な
どが発生する可能性がある場合には、最上層21にさら
に重ねて犠牲層を形成し、その犠牲層の上に上記のよう
な製造プロセスを施すことも可能である。この最上層2
1を覆う犠牲層も酸素プラズマなどの有機系の素材を除
去する方法で、半導体基板あるいは上記のプロセスで構
築された構造物に影響を与えることなく取り除かれるの
で、回路などへの影響もない。
【0038】また、本例では、CMOS基板の上に構造
物を構成する例を説明しているが、バイポーラ回路基
板、半導体レーザ基板あるいはその他の半導体基板上に
樹脂製の微細構造物を構築する場合に本発明を適用でき
ることはもちろんである。また、シリコン系の半導体基
板に限らず、ガリウム系などの他の半導体材料からなる
基板上に樹脂を含む構造物を構築する場合であっても、
本発明を適用して半導体基板上に水平あるいは垂直な構
造物を積み重ねて形成することが可能である。
【0039】さらに、上記では、半導体基板上に静電ア
クチュエータ部と、光学素子部が垂直に積み重ねられた
光スイッチング素子を例に説明しているが、ピエゾ効果
などの他の電気機械的な効果を用いたアクチュエータ部
を構築することももちろん可能である。また、スイッチ
ングする対象はエバネセント波に限定されることはな
く、他の光学系においてスイッチング作用を示す光学素
子アレイも同様に製造することができる。もちろん、ス
イッチングの対象は光に限らず、流体などの他の媒体で
あってもよい。また、上述したように、アクチュエータ
部とスイッチング部の組み合わせに限らず、半導体基板
上に光学素子をダイレクトに積層するような装置、たと
えば、面発光レーザ基板などに対しても本発明を適用す
ることができる。
【0040】
【発明の効果】以上に説明したように、本発明において
は、集積回路が形成された半導体基板上に構造物を積み
重ねた装置を製造する際に、樹脂製の構造物の周囲に樹
脂を除去する処理に対し耐性のある保護層を設けること
により、構造物と同じ有機系の犠牲層を利用して構造物
を構築できるようにしている。したがって、本発明によ
り半導体基板上に構造物を構築する複合デバイスのデザ
インの自由度が増し、さまざまな分野の装置に本発明を
適用することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる光スイッチング素
子の全体構成を示す断面図であり、オン状態を示す図で
ある。
【図2】図1に示す光スイッチング素子のオフ状態を示
す断面図である。
【図3】図1に示す光スイッチング素子の上部電極の構
造を示す平面図である。
【図4】図1に示す光スイッチング素子の製造プロセス
を示す図であり、半導体基板の上に第1の電極層を形成
した状態を示す図である。
【図5】図1に示す光スイッチング素子の製造プロセス
を示す図であり、第1の電極層の上に第1の犠牲層を形
成した状態を示す図である。
【図6】図1に示す光スイッチング素子の製造プロセス
を示す図であり、第1の犠牲層の上に第2の電極層(ば
ね層)を形成した状態を示す図である。
【図7】図1に示す光スイッチング素子の製造プロセス
を示す図であり、第2の電極層の上に第2の犠牲層を形
成した状態を示す図である。
【図8】図1に示す光スイッチング素子の製造プロセス
を示す図であり、第2の犠牲層の上に第1の保護層を形
成した状態を示す図である。
【図9】図1に示す光スイッチング素子の製造プロセス
を示す図であり、第1の保護層の上に第1の樹脂層を形
成した状態を示す図である。
【図10】図1に示す光スイッチング素子の製造プロセ
スを示す図であり、第1の樹脂層の上に第2の樹脂層を
形成した状態を示す図である。
【図11】図1に示す光スイッチング素子の製造プロセ
スを示す図であり、樹脂層を分離した状態を示す図であ
る。
【図12】図1に示す光スイッチング素子の製造プロセ
スを示す図であり、分離した部分に第2の保護層を形成
した状態を示す図である。
【図13】図1に示す光スイッチング素子の製造プロセ
スを示す図であり、第1の保護層を分離した状態を示す
図である。
【図14】図1に示す光スイッチング素子の製造プロセ
スを示す図であり、犠牲層を除去した状態を示す図であ
る。
【符号の説明】
1 導光板 2 照明光 3 光学素子部 4 マイクロプリズム 5 V型のサポート構造 6 アクチュエータ部 7 上電極およびばね構造 8 下電極 9 アンカー 10 光スイッチング素子 11 ポスト(支柱) 12 作動用の空間 13 ディンプル 20 半導体基板 32、34 犠牲層 37 第1の保護層 38 第2の保護層

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 集積回路の形成された半導体基板の上
    に、少なくとも1つの有機系の素材からなる犠牲層を挟
    み、あるいはパターニングして少なくとも1つの有機系
    の素材からなる構造層を形成する工程と、 前記犠牲層を除去する除去工程とを有し、 前記構造層を形成する工程は、前記犠牲層と構造層との
    間に、前記犠牲層を除去する処理に耐性のある第1の保
    護層を形成する工程を備えている、半導体基板上に構造
    物を有する装置の製造方法。
  2. 【請求項2】 請求項1において、前記除去工程の前
    に、前記構造層を部分的に除去する工程と、 その除去した後に前記第1の保護層を部分的に除去する
    処理および前記犠牲層を除去する処理に耐性のある第2
    の保護層を形成する工程と、 前記第1の保護層を部分的に除去する工程とを有する、
    半導体基板上に構造物を有する装置の製造方法。
  3. 【請求項3】 請求項1において、前記有機系の構造層
    は光学素子として機能する、半導体基板上に構造物を有
    する装置の製造方法。
  4. 【請求項4】 請求項2において、前記第1の保護層は
    酸化シリコンであり、第2の保護層は金属膜あるいはフ
    ッ素樹脂層である、半導体基板上に構造物を有する装置
    の製造方法。
  5. 【請求項5】 請求項1において、前記半導体基板はC
    MOS基板であり、前記構造層の少なくとも1部により
    前記CMOSにより駆動されるアクチュエータを形成す
    る、半導体基板上に構造物を有する装置の製造方法。
  6. 【請求項6】 請求項5において、前記アクチュエータ
    は静電アクチュエータであり、前記構造層の他の1部に
    より該アクチュエータにより駆動される有機系の素材か
    らなる被駆動部を形成する、半導体基板上に構造物を有
    する装置の製造方法。
  7. 【請求項7】 請求項6において、前記被駆動部が光学
    素子として機能する、半導体基板上に構造物を有する装
    置の製造方法。
  8. 【請求項8】 請求項7において、前記半導体基板上に
    構造物を有する装置は、光スイッチングデバイス、映像
    デバイス、表示装置またはこれらを構成する部品である
    ことを特徴とする、半導体基板上に構造物を有する装置
    の製造方法。
  9. 【請求項9】 集積回路の形成された半導体基板の上
    に、有機系の素材からなる構造層を有し、この構造層の
    外面の少なくとも1部に、この構造層を形成する前記有
    機系の素材を除去する処理に耐性のある第1の保護層が
    形成されていることを特徴とする、半導体基板上に構造
    物を有する装置。
  10. 【請求項10】 請求項9において、前記構造層の外面
    の少なくとも1部に、この構造層を形成する前記有機系
    の素材を除去する処理および前記第1の保護層を除去す
    る処理に耐性のある第2の保護層が形成されている、半
    導体基板上に構造物を有する装置。
  11. 【請求項11】 請求項9において、前記有機系の構造
    層は光学素子として機能する、半導体基板上に構造物を
    有する装置。
  12. 【請求項12】 請求項10において、前記第1の保護
    層は酸化シリコンであり、第2の保護層は金属膜あるい
    はフッ素樹脂層であることを特徴とする、半導体基板上
    に構造物を有する装置。
  13. 【請求項13】 請求項9において、前記半導体基板は
    CMOS基板であり、前記構造層の少なくとも1部によ
    り前記CMOSにより駆動されるアクチュエータを形成
    する、半導体基板上に構造物を有する装置。
  14. 【請求項14】 請求項13において、前記アクチュエ
    ータは静電アクチュエータであり、前記構造層の他の1
    部により該アクチュエータにより駆動される有機系の素
    材からなる被駆動部を形成する、半導体基板上に構造物
    を有する装置。
  15. 【請求項15】 請求項14において、前記被駆動部が
    光学素子として機能する、半導体基板上に構造物を有す
    る装置。
  16. 【請求項16】 請求項15において、前記半導体基板
    上に構造物を有する装置は、光スイッチングデバイス、
    映像デバイス、表示装置またはこれらを構成する部品で
    ある、半導体基板上に構造物を有する装置。
JP31386899A 1999-11-04 1999-11-04 半導体基板上に構造物を有する装置の製造方法および装置 Withdrawn JP2001133703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31386899A JP2001133703A (ja) 1999-11-04 1999-11-04 半導体基板上に構造物を有する装置の製造方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31386899A JP2001133703A (ja) 1999-11-04 1999-11-04 半導体基板上に構造物を有する装置の製造方法および装置

Publications (1)

Publication Number Publication Date
JP2001133703A true JP2001133703A (ja) 2001-05-18

Family

ID=18046481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31386899A Withdrawn JP2001133703A (ja) 1999-11-04 1999-11-04 半導体基板上に構造物を有する装置の製造方法および装置

Country Status (1)

Country Link
JP (1) JP2001133703A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516848A (ja) * 2003-12-24 2007-06-28 キャベンディッシュ・キネティックス・リミテッド デバイス収容方法および対応装置
JP2010123840A (ja) * 2008-11-21 2010-06-03 Fuji Electric Holdings Co Ltd 可動ゲート型電界効果トランジスタの製造方法
US7989262B2 (en) 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
US7993950B2 (en) 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516848A (ja) * 2003-12-24 2007-06-28 キャベンディッシュ・キネティックス・リミテッド デバイス収容方法および対応装置
US7615395B2 (en) 2003-12-24 2009-11-10 Cavendish Kinetics Limited Method for containing a device and a corresponding device
JP4658966B2 (ja) * 2003-12-24 2011-03-23 キャベンディッシュ・キネティックス・リミテッド マイクロメカニカル素子の収容方法およびマイクロメカニカル素子の形成方法
USRE44246E1 (en) 2003-12-24 2013-05-28 Cavendish Kinetics Limited Method for containing a device and a corresponding device
US7989262B2 (en) 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
US8395249B2 (en) 2008-02-22 2013-03-12 Cavendish Kinetics, Ltd. Sealed cavity
US7993950B2 (en) 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
JP2010123840A (ja) * 2008-11-21 2010-06-03 Fuji Electric Holdings Co Ltd 可動ゲート型電界効果トランジスタの製造方法

Similar Documents

Publication Publication Date Title
JP5487201B2 (ja) 特に変形膜を持つ光学素子のための改良された膜
US6747784B2 (en) Compliant mechanism and method of forming same
US5367584A (en) Integrated microelectromechanical polymeric photonic switching arrays
US6379510B1 (en) Method of making a low voltage micro-mirror array light beam switch
US6681063B1 (en) Low voltage micro-mirror array light beam switch
RU2125347C1 (ru) Матрица управляемых тонкопленочных отражателей, предназначенная для использования в оптической проекционной системе, и способ ее изготовления
WO2005098512A1 (en) Microelectromechanical device with reset electrode
US6433911B1 (en) Frustrated total internal reflection-based micro-opto-electro-mechanical modulator/demodulator
US20080225370A1 (en) Low-cost continuous phase sheet deformable mirror
US20100183302A1 (en) Optical switch
JP2010529504A5 (ja)
JP2001133703A (ja) 半導体基板上に構造物を有する装置の製造方法および装置
JP2001318324A (ja) 光スイッチングユニット、その製造方法および画像表示装置
JP2001269942A (ja) 微細構造体および映像表示デバイスの製造方法
US20190235230A1 (en) Optical system with deformable mems optical element
JP2001113500A (ja) 半導体基板上に構造物を有する装置の製造方法
JP3890777B2 (ja) マイクロマシン及びマイクロマシンの製造方法及び空間光変調装置
JP2001198899A (ja) マイクロマシンの製造方法、半導体基板上に構造物を有する装置の製造方法および装置
EP1041036A1 (en) Micromachine and method of manufacturing the same
JP3835109B2 (ja) 転写型ならびに微細構造体および映像表示デバイスの製造方法
JP2001117024A (ja) 静電アクチュエータ、光スイッチング素子および画像表示装置
JP3972591B2 (ja) 微細構造体の製造方法
JP2001272613A (ja) 光スイッチング素子、光スイッチングデバイス、それらの製造方法、光スイッチングユニットおよび映像表示装置
JP2001264648A (ja) 光スイッチング素子、光スイッチングデバイス、光スイッチングユニット、画像表示装置および光スイッチングデバイスの製造方法
JP2001281564A (ja) 微細構造体、その製造方法、光スイッチングデバイス、光スイッチングユニットおよび画像表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109