JP3972591B2 - 微細構造体の製造方法 - Google Patents

微細構造体の製造方法 Download PDF

Info

Publication number
JP3972591B2
JP3972591B2 JP2001091333A JP2001091333A JP3972591B2 JP 3972591 B2 JP3972591 B2 JP 3972591B2 JP 2001091333 A JP2001091333 A JP 2001091333A JP 2001091333 A JP2001091333 A JP 2001091333A JP 3972591 B2 JP3972591 B2 JP 3972591B2
Authority
JP
Japan
Prior art keywords
layer
substrate
manufacturing
structural layer
microstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001091333A
Other languages
English (en)
Other versions
JP2002283295A5 (ja
JP2002283295A (ja
Inventor
俊司 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001091333A priority Critical patent/JP3972591B2/ja
Publication of JP2002283295A publication Critical patent/JP2002283295A/ja
Publication of JP2002283295A5 publication Critical patent/JP2002283295A5/ja
Application granted granted Critical
Publication of JP3972591B2 publication Critical patent/JP3972591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ミクロンあるいはサブミクロンのマイクロ光学素子を備えた光スイッチングデバイス等のマイクロマシンを製造するのに適した微細構造体の製造方法に関するものである。
【0002】
【従来の技術】
たとえば、プロジェクタなどの画像表示装置のライトバルブとして光をオンオフ制御できる画像表示デバイスとしては、液晶を用いたものが知られている。しかしながら、この液晶を用いた画像表示デバイスは、高速応答特性が悪く、たかだか数ミリ秒程度の応答速度でしか動作しない。このため、高速応答を要求されるような高解像度の画像を表示する装置、さらには、光通信、光演算、ホログラムメモリー等の光記録装置、光プリンターを、液晶を用いたスイッチングデバイスで実現するのは難しい。
【0003】
そこで、高速動作可能なスイッチングデバイスあるいは画像表示デバイスが求められており、その1つとしてミクロンオーダあるいはさらに小さなサブミクロンオーダの微細構造(マイクロストラクチャ)を備えたマイクロマシンであるスイッチングデバイスの開発が鋭意進められている。
【0004】
【発明が解決しようとする課題】
これらのマイクロマシンを製造する1つの有効な方法は、フォトリソグラフィ技術を用いてマイクロマシンの構成を複数の構造層に分けて積層しながら形成する方法である。そして、複数の構造層に分けて製造することにより、各々の構造層をその構造層の機能に適した製造方法や材質で製造することができる。したがって、上記の光学スイッチングデバイスであれば、例えば、駆動性能の高いアクチュエータ層と、光学性能の高い光学素子層を備えたハイブリッドな微細構造体を、それらを順番に積層する製造方法により製造することができる。
【0005】
さらに、各々の構造層の製造プロセスが異なる場合は、それぞれの構造層を異なった装置あるいは異なったタイミングで製造し、後に基板接合といった手法により、各々の構造層、たとえば、アクチュエータ層と光学素子層を組み合わせ、光スイッチングデバイスなどの1つの微細構造体を製造することが検討されている。各々の構造層を基板から含めて製造プロセスを分離することにより、製造プロセスを最適化しやすく、品質管理も容易になるというメリットがある。特に、フォトリソグラフィ技術で半導体回路および構造層まで製造した高価な基板を無駄にせずに済み、全体的な歩留まりが大幅に向上するので経済的な効果も大きい。
【0006】
この製造方法では、異なる基板に形成された構造層を組み合わせた後に一方あるいは双方の基板を取除く必要がある。このため、構造層と、第2の基板との間に剥離層を設け、エッチングにより剥離層を化学的に取除くことにより基板を剥離する方法を、本願の出願人はすでに出願している。エッチングにより剥離層を除去する方法は、特にドライプロセスで行うことで、簡単に基板を剥離でき、そして成形される構造層の側にダメージを与えることがない。さらに、剥離された基板を再利用できるという点でも優れている。
【0007】
また、機械的に基板を剥離するのに比べても、エッチング速度で基板を分離できるので、基板を剥離するプロセスを安定した速度で行うことができる。しかしながら、エッチング速度以上に剥離速度を上げることができないという側面もある。製造時間を短縮することは製造方法において1つの重要な課題であり、基板を剥離するプロセスに要する時間も短縮できることが望ましい。
【0008】
上述したような微細構造を積層された構造層によって製造する場合も、微細構造体を備えたマイクロマシンは個別に形成されるのではなく、半導体装置などと同様に1つのウェハに複数のチップが同時に製造される。したがって、構造層が形成される基板の面積もウェハと同様のサイズであり、たとえば、直径が5インチや8インチ等のウェハサイズとなる。そして、複数のスイッチング素子などを備えたチップサイズのデバイスが1つのウェハ上に配置され、複数の構造層を組み合わせることにより素子が形成され、その素子を個別に動作するように分離された後に、各々のデバイス(チップ)がダイジングされる。
【0009】
したがって、基板と構造層との剥離層は基板面に形成されるので、基板を分離するためには直径8インチあるいは5インチの面積の剥離層をエッチャントで除去する必要がある。構造層は基板の厚み方向に形成されるので、厚みは数μmから数10μm程度の範囲であり、エッチングの時間は長くても数分の単位である。これに対し、基板の面方向に延びた剥離層をエッチングするために数cmから数10cm単位でエッチングする必要があり、構造層をエッチングする場合に比較すると、エッチングに要する時間に10の4乗程度の開きがある。したがって、剥離層を除去する時間を短縮することは、微細構造体を製造するのに要する時間を短縮するのに大きく寄与することになる。
【0010】
そこで、本発明においては、剥離層を用いて基板上に微細構造を備えた各層を形成し、それらを組み合わせて微細構造体を製造する方法において、剥離層を除去する時間を短縮することが可能な製造方法を提供することを目的としている。そして、信頼性が高く高品質な微細構造体を短時間で歩留まり良く生産できる製造方法を提供することを目的としている。
【0011】
【課題を解決するための手段】
このため、本発明では、基板の周囲から剥離層をエッチングするのではなく、基板の内側からも剥離層をエッチングできるようにしている。すなわち、基板の表面には一面に構造層が形成されているので、このままエッチングにより剥離層を除去しようとすると剥離層の断面が見えている基板の周囲からエッチングが剥離層を侵食するのに任せることになる。このため、基板を分離する際にはcm単位で剥離層がエッチングされるのを待たなければならなかった。これに対し、本発明においては、基板の内部にエッチャントを導く導入路を積極的に構造として作り込むことにより周囲のみならず、内側からもエッチングすることにより、エッチング時間を短縮し、最終的には、チップ面積程度のmm単位の長さをエッチングするだけで基板を剥離できるようにしている。
【0012】
このため、本発明の微細構造体の製造方法は、第1の基板に第1の構造層を形成する第1の工程と、第2の基板に第2の構造層を形成する第2の工程と、第1および第2の構造層が対面するように組み合わせて後にチップ化される複数の微細構造体グループを形成する第3の工程とを有し、第1および/または第2の基板には第1および/または第2の構造層を第1および/または第2の基板から分離可能な剥離層が形成され、第3の工程において、微細構造体グループを避けて剥離層に繋がる中空の導入路が形成され、さらに、導入路を介して供給されたエッチャントにより剥離層を除去する第4の工程を有する。このように剥離層を除去する第4の工程の前に、微細構造体グループを製造するのに障害とならないようにエッチャントを基板の内側、たとえば、中央部分にまで導く導入路を設けることにより、基板の縁側からだけでなく、導入路に沿った部分からも剥離層をエッチャントに晒し、短時間で剥離層を除去できる。
【0013】
第3の工程において、少なくとも第1および2の基板の中央部分を通って基板の縁に繋がる導入路を形成すれば、第4の工程において、縁の側から導入路に沿ってエッチャントを中央部分まで導き、その導入路に沿った部分から剥離層をエッチングできる。また、複数の導入路を形成することにより、剥離層とエッチャントとが初期から接触する面積を増加できるので、エッチングする時間を短縮できる。そして、第3の工程において、チップ化する際にダイジングにより切り捨てられる領域に導入路を形成することにより、チップ化される微細構造体グループに影響を与えずに、剥離層とエッチャントとが接触する面積を最大にでき、エッチングされる長さをチップサイズ程度までに低減できる。このため、剥離層をエッチングする時間を最小限にすることができる。したがって、微細構造体を製造する時間を短縮できると共に、このため、歩留まりも向上できる。
【0014】
そして、導入路をダイジングする領域に設けることで、ウェハ上の微細構造体の配置に影響を与えることはなく十分な数と面積の導入路をウェハ上に配置できるので、微細構造体のための有効面積を減少させることがなく、ウェハ上に十分な数の微細構造体グループを配置し、生産性を確保できる。たとえば、導入路は第1および第2の構造層を貼り付ける接着剤を局所的に配置することにより設けることも可能である。また、第1および/または第2の構造層として、導入路を構成する側壁を剥離層の上に形成し、第3の工程において側壁の内側に接着剤などの第3の工程で塗布される素材が留まるようにして、導入路が確実に確保されるようにしても良い。
【0015】
たとえば、フッ化キセノン(XeF2)は、気体のエッチャントでハンドリングも容易であると同時に、シリコン以外のエッチングレート(選択性)が非常に小さく、他の構造層を形成する金属や樹脂などの周囲の材料および構造物にダメージを与えないですみ有用である。このため、剥離層としてシリコンを採用し、基板はフッ化キセノンでエッチングされないガラスまたは酸化シリコンにすることが有効である。そして、シリコン以外のエッチングレートが低いといっても長時間にわたりエッチングされると剥離層以外のエッチングも障害になる可能性があるが、本発明の製造方法であれば、エッチング時間が短縮されるので、そのような心配もない。
【0016】
さらに、第1および/または第2の構造層が剥離層と同じ材質の犠牲層を挟んで形成されている場合は、この犠牲層も第4の工程において除去することが可能であり、微細構造を製造する時間をさらに短縮できる。フッ化キセノンは犠牲層を除去する際にもシリコン以外のエッチングレートが非常に小さいので便利であり、犠牲層としてもシリコンを利用することが望ましい。
【0017】
この製造方法においては、CVDなど公知の半導体プロセスにおいて容易に剥離層を形成できる。そして、剥離層を除去することにより構造層を基板から分離できるので、剥離層の形状あるいは厚みを制御することにより面精度の高い微細構造を形成するのに適している。したがって、本発明の製造方法は、構造層で光をスイッチングする光学素子を形成したり、その他の媒体、たとえば気体などをスイッチングするスイッチング素子を形成するのに適している。その際、剥離層を除去した後に、素子を所望の単位に分離する第5の工程が必要となる。そして、本発明の製造方法では、基板が分離された構造層の面は、導入路により、たとえば微細構造体グループ単位などで分離されており、凹凸になっている。したがって、平坦な面ではないので、スピンコートによりレジストなどの光感応性部材を塗布しパターニングすることが難しい。したがって、スプレーコートを用いてレジストなどの光感応性部材を塗布しパターニングすることで、従来と同様に素子分離を簡単に行うことができる。
【0018】
第3の工程では、第1および第2の構造層の間に、第3の構造層を形成することも可能であり、その第3の構造層にも導入路の一部を形成して導入路の断面積を大きく確保し、エッチャントの流通を促進することができる。この際、第3の構造層の一部となる樹脂を囲うように、ギャップ材を含む樹脂を塗布し、導入路の側壁を形成することが可能である。ギャップ材としては、所定の公差の直径の球状の部材を使用でき、第3の構造層の厚みをギャップ材のサイズにより管理することが可能である。さらに、硬化前に基板同士のアライメントの調整をする際には、このギャップ材が基板同士を相対的に動かし易くし、アライメントを手助けする効果も得られる。また、第3の構造層を剥離層と同じ材質の犠牲層を挟んで形成する場合は、この犠牲層も第4の工程において除去できる。
【0019】
また、いずれか一方の基板は、本発明により製造される微細構造体の一部として利用することも可能である。その場合は、たとえば、第2の工程でのみ剥離層が形成され、第4の工程で除去される。また、それに第3の基板に製造された構造層を積層して第3の基板を除去することにより、順番に構造層を積み上げる製造方法も本発明に含まれる。
【0020】
構造体の一部として有用な基板は、シリコンやゲルマニウムなどの半導体基板であり、たとえば、第1の基板が半導体基板であれば、第1の構造層がアクチュエータとして機能する部分を備えており、第1の基板に、アクチュエータを駆動する回路を組み込むことができる。シリコン基板をフッ化キセノンと組み合わせて利用する場合は、エッチャントの影響を受けないように、表面に酸化膜を形成することが望ましい。
【0021】
さらに、第1の構造層は、ピエゾアクチュエータであっても良いが、シリコンを犠牲層として製造が容易であり、消費電力も少ない静電アクチュエータが適している。そして、その犠牲層は第4の工程において除去できる。また、第2の構造層は、アクチュエータにより駆動される素子にすることにより、複数のスイッチング素子を備えた微細構造体を提供できる。素子が、複数の光学素子であれば、画像表示装置などとして利用度の高い光スイッチングデバイスを本発明により製造できる。この場合、第2の構造層を素子に分離する第5の工程では、上述したように、スプレーコートにより光感応性部材を塗布しパターニングすることが望ましい。
【0022】
【発明の実施の形態】
以下では、図面を参照して本願の発明をさらに説明する。本願の発明は以下で詳述するスイッチングデバイスに限定されたものではないが、本願の発明の製造方法を適用することにより、極めて効率良く製造可能になるものである。この微細構造デバイスは、光を全反射して伝達可能な導光部の全反射面に対しスイッチング部の抽出面を接触させてエバネセント光を抽出し、光学素子の1波長程度あるいはそれ以下の微小な動きによって、高速で光を変調制御可能な光スイッチングデバイスであるが、その構造を詳述する前に、図1に、エバネセント光によるスイッチングを行う画像表示デバイスを用いた画像表示装置の一例としてプロジェクタ180の概略を示してある。
【0023】
このプロジェクタ180は、白色光源181と、この白色光源181からの光を3原色に分解して画像表示ユニット(光スイッチングユニット)55の導光板(光ガイド)1に入射させる回転色フィルタ182と、各色の光を変調して出射する画像表示ユニット55と、出射された光185を投映する投写用レンズ186とを備えている。そして、各色毎の変調された光185がスクリーン189に投写され、時間的に混色されることにより多階調のマルチカラーの画像が出力される。プロジェクタ180は、さらに、画像表示ユニット55および回転色フィルタ182を制御してカラー画像を表示する制御回路184を備えている。画像表示ユニット55は、光ガイド1と以下に詳述する画像表示デバイス(光スイッチングデバイス)50とにより構成されており、この制御回路184からカラー画像を表示するためのデータφなどは画像表示デバイス50に供給される。
【0024】
このように、図1に示したプロジェクタ180は、光を全反射しながら伝達する光ガイド1に投影用の光を供給する光源181と共に光ガイド1から出射された光を投写するレンズ185を備えた光を入出力する手段と、光ガイド1に供給された投映用の光を変調する画像表示デバイス50とを備えており、画像表示デバイス50により光ガイド1から漏出するエバネセント光を制御して画像が表示される。
【0025】
図2に、エバンセント波(エバネセント光)を利用して光を変調する画像表示デバイス55の概要を示してある。この画像表示デバイス55は、光ガイド1と複数の光スイッチング素子(光スイッチング機構)10が2次元に配列されたスイッチングデバイス50とを有し、個々の光スイッチング素子10は、単体では導入された光2を全反射して伝達可能な導光板(光ガイド)1に接近および離反して光を変調可能な光学素子(スイッチング部)3と、この光学素子3を駆動するアクチュエータ6とを備えている。そして、光学素子3の層およびアクチュエータ6の層が、アクチュエータ6を駆動する駆動回路およびデジタル記憶回路(記憶ユニット)が作りこまれた半導体基板20の上に積層され、1つの光スイッチングデバイス50として集積化されている。
【0026】
図2を参照してエバネセント光を利用した本例の画像表示デバイス55についてさらに詳しく説明しておく。個々の光スイッチング素子10をベースに説明すると、図2の左側に示した光スイッチング素子10aはオン状態であり、右側に示した光スイッチング素子10bがオフ状態である。光学素子3は、導波路としての機能を果たす導光板1の面(全反射面)1aに密着する面(接触面または抽出面)3aと、この面3aが全反射面1aに密着したときに漏れ出たエバネセント波を抽出するV字型のプリズム(マイクロプリズム4)と、このプリズム4の底面で導光板1に対しほほ垂直な方向に反射するための反射膜46と、V字型のプリズム4を支持するサポート構造5とを備えている。
【0027】
このアクチュエータ6は、光学素子3を静電駆動するタイプであり、そのために、光学素子3のサポート構造5と機械的に連結されて光学素子3と共に動く上電極(第1の電極)7と、この上電極7と対峙した位置で半導体基板20に固定された下電極(第2の電極)8を備えている。さらに、上電極7はアンカープレート9から上方に伸びた支柱11により支持されている。
【0028】
図2に示したように、導光板1には光源から照明光2が全反射面1aで全反射する角度で供給されており、その内部の全ての界面、すなわち、光学素子部(光スイッチング部)3に面した側1aと、上方の面(出射面)において光が繰り返し全反射し、導光板1の内部が光線で満たされる。したがって、この状態で巨視的には照明光2は導光板1の内部に閉じ込められ、その中を損失なく伝播している。一方、微視的には、導光板1の全反射している面1aの付近では、導光板1から光の波長程度のごく僅かな距離だけ、照明光2が一度漏出し進路を変えて再び導光板1の内部に戻るという現象が起きている。このように面1aから漏出した光を一般にエバネッセント波と呼ぶ。このエバネッセント波は、全反射面1aに光の波長程度またはそれ以下の距離で他の光学部材を接近させることにより取り出すことができる。本例の光スイッチング素子10は、この現象を利用して導光板1を伝達する光を高速で変調、すなわち、スイッチング(オンオフ)することを目的としてデザインされている。
【0029】
たとえば、図2の光スイッチング素子10aでは、光学素子3が導光板1の全反射面1aに接触した第1の位置にあるので、光学素子3の面3aによりエバネセント波を抽出することができる。このため、光学素子3のマイクロプリズム4で抽出した光2は反射膜46で角度が変えられて出射光2aとなる。そして、この出射光2aが図1に示すプロジェクタ180の投映用の光185として利用される。一方、光スイッチング素子10bでは、電極7および8の間に働く静電力により光学素子3が導光板1から離れた第2の位置に動かされる。したがって、光学素子3によってエバネセント波は抽出されず、光2は導光板1の内部から出ない。
【0030】
エバネセント波を用いた光スイッチング素子は単独でも光をスイッチングできる装置として機能するが、図2に示したように、これらを1次元あるいは2次元方向、さらには3次元に並べて配置することができる構成になっている。特に、2次元にマトリクスあるいはアレイ状に並べて配置することにより、液晶あるいはDMDと同様に平面的な画像を表示可能な映像デバイスあるいは画像表示デバイス55を提供することができる。そして、エバネセント光を用いた光スイッチングデバイス50では、スイッチング部である光学素子3の移動距離がサブミクロンオーダとなるので、液晶より1桁あるいはそれ以上応答速度の速い光変調装置として利用でき、これを用いた高速動作が可能なプロジェクタ180あるいは直視型の画像表示装置を提供することが可能となる。さらに、エバネセント光を用いた光スイッチング素子10は、サブミクロンオーダの動きで光をほぼ100パーセント、オンオフすることが可能であり、非常にコントラストの高い画像を表現することができる。このため、時間的な分解能を高くすることが容易であり、高コントラストの画像表示装置を提供できる。
【0031】
さらに、この光スイッチングデバイス50では、駆動回路などが作り込まれた半導体集積基板20にアレイ状に配置されたアクチュエータ6および光学素子3が積層された構成であり、これを1チップで提供することが可能である。すなわち、上述したように、半導体基板20の上にアクチュエータ6および光学素子3といったマイクロストラクチャが構築されたマイクロマシン、あるいは集積化デバイスである光スイッチングデバイス50と光ガイド1とを組み立てることにより画像表示デバイス55を供給できる。そして、この画像表示デバイス55を組み込むことにより動作速度が速く高解像で、さらに、高コントラストの画像を表示できるプロジェクタを提供できる。
【0032】
このようなアクチュエータ6と光学素子3とが積層された構造のマイクロマシンを製造する際に本発明の製造方法は特に適している。積層されたタイプのマイクロマシンは、もちろん、上記の構成に限定されることはなく、たとえば、アクチュエータ6は、図2の上下1対の電極を備えたものに限定されず、上電極7および下電極8に加え、これらの間で動く中間電極を備えたもの、さらに、電極対を使用した静電アクチュエータの代わりに、ピエゾ素子などの他の電気信号により駆動力を供給可能な機構を用いてアクチュエータを構成することも可能である。したがって、以下、本明細書では、簡単のため上下電極の静電駆動タイプのアクチュエータに基づき光スイッチング素子が駆動されるマイクロマシンに基づき説明するが、マイクロマシンの構成はこれに限定されるものではない。
【0033】
ところで、上記の構造の光スイッチングデバイス50においては、駆動性能を重視するアクチュエータ層と、光学性能を重視する光学素子層を備えており、これらを同一の製造プロセスで製造しても良いが、各々の構造層をそれに適した製造プロセスで製造することの方がメリットがある。このため、製造方法として、2つの基板を用いてそれぞれの構造層を形成し、これら組み合わせた後に一方の基板を取除く製造方法が歩留まりを向上する方法として考えられている。
【0034】
図3に、半導体基板を第1の基板20とし、この上にアレイ状に並べて光スイッチング素子10を形成し、光スイッチングデバイス(画像デバイス)50を製造する一連の流れをフローチャートで示してある。また、図4〜図16にその各プロセスを模式的に示してある。本例のプロセスは、微細構造体の構造層を別々の基板に製造してから、さらに、これらの構造層を挟むように基板同士を組み合わせて微細構造体を製造する方法である。なお、図4〜図16は製造過程を模式的に説明することを目的としており、このため、光スイッチングデバイスあるいはそれが形成される基板さらにはウェハ上の構成を部分的にディフォルメして示してある。また、以下の製造方法は、回路が形成可能な半導体基板が第1の基板20であり、光学素子を形成するためのガラス基板が第2の基板96であり、ガラス基板96のみを光学素子から剥離し、半導体基板20は剥離せず光スイッチングデバイスの一部として利用する例である。
【0035】
先ず、図3のステップ120で、図4に示すように、ガラス基板を第2の基板96として用意し、このガラス基板96の表面にシリコン製の剥離層97を形成する。この過程では、たとえば、このガラス基板96の表面に無機材のシラン(SiH4)を580℃程度の条件下でプラズマCVD法により蒸着し、アモルファスシリコン(a−シリコン)の剥離層97を形成する。
【0036】
次に、ステップ121で、この第2の基板96の上に第2の構造層、すなわち、光学素子層3を形成すると共に、その第2の構造層に後でエッチャントを導入するための導入路となる構造を形成する。そのため、図5に示すように、プラズマCVD法により、TEOS(テトラエポキシドシラン)をプラズマソースとして、基板温度300℃の低温な条件下で蒸着し、3μm程度の膜厚の酸化シリコンの層98を形成する。
【0037】
そのため、図6に示すように、酸化シリコン層98の表面にレジスト(光反応性部材)88をスピンコートし、光学素子としての構造がグレイスケールで組み込まれているグレイマスク87を通して紫外線86を照射する。その結果、図7に示すように、光学素子に加工する所望のパターンにレジスト88がパターニングされる。
【0038】
そして、レジスト88をマスクとして酸化シリコン層98をRIE(反応性イオンエッチング)することにより、図8に示すように、レジスト88の形状が酸化シリコン層に移し取られる。つまり、レジスト88と同等の形状がそのまま酸化シリコン層98に形成され、酸化シリコン層98が第2の構造層102に加工される。
【0039】
本例では、第2の構造層102として、図11に示す複数の光学スイッチング素子10を備えたデバイス50を1つのチップとして提供するために、スイッチング素子10の複数のプリズム4を構成するためのV構造42が連続して形成される。
【0040】
このプロセスでは、図8に示す第2の構造層102としてV構造42を形成するのと同時に、これらV構造42が1つのグループになった構造59の両端に側壁となる凸部81を加工する。これらのV構造42が2次元に配列された微細構造グループ59は、後で分離されてチップ単位の光スイッチングデバイスとなる構造である。このため、チップ単位の構造59の外側に側壁81をそれぞれ構成することにより、チップ単位の構造59の間に溝が形成され、それが後にエッチャントの導入路80となる。また、この導入路80が形成された領域は、チップ単位の構造59の間で、後にダイジングされ切り落とされる領域79に相当するので、元来必要な空間であり、導入路80を形成することにより基板96の利用効率が低減するわけでもない。
【0041】
さらに、第2の構造層102の複数のV構造42の表面42aにAl−Nd材をスパッタリングして、V字型の反射膜46を形成する。このようにして、第2の基板であるガラス基板96の上にV字型のプリズム層を構成する第2の構造層102を形成する図3のステップ121が完了し、第2の構造層102にはV構造42に加えて導入路80を形成するための側壁となる凸部81も形成されている。
【0042】
一方、第2の基板上に第2の構造層を形成する工程と前後して、あるいは同時に、図3のステップ122で、第1の基板となるCMOS回路が構成されている半導体基板20にアクチュエータ6としての機能を実現する第1の構造層101を形成するプロセスを進行させる。そして、図3のステップ123で、図9に示すように、第1の基板の半導体基板20と第2の基板のガラス基板96とを、第1の構造層101と、第2の構造層102とが向かい合うように貼り合わせ(組み合わせ)る。さらに、本例の製造方法では、貼り合わせる際に、第1の構造層101と第2の構造層102とを接合する樹脂層を用いて、これらの基板20および96の間に、図11に示すプリズム4の一部と、プリズム4とアクチュエータ6とを接合するサポート構造5となる支持構造41を第3の構造層103として形成する。
【0043】
たとえば、まず、図9に示すガラス基板96の側の第2の構造層102の界面(接続面)となる反射膜46の表面と、半導体基板20の側の第1の構造層101の界面となるアクチュエータ構造6の表面をカップリング材で表面処理する。その後、第1の構造層101に、第3の構造層103となる樹脂材、例えばエポキシ(EP)材71をチップ単位、すなわち、微細構造グループ59の単位で、点状に複数に分けてシリンジなどで塗布する。たとえば、その量は1点(サイト)あたり0.3mg程度であり、本発明者の用いた塗布装置で塗布量を時間で管理する場合は2.3sec程度になる。
【0044】
このように、微細構造グループ59の単位で点状に分けて樹脂材71を塗布することにより、微細構造グループ59の外側に設けた側壁81により構成される導入路80が樹脂材71で塞がれることがなく、後にエッチャントの導入路として利用できる。また、側壁81は、樹脂材71が不用意に導入路80に流れ出すのを防止する機能を果たしている。このため、導入路80のスペースが樹脂によって埋まるのを防止すると共に、側壁81によって囲われた領域、すなわち、微細構造グループ59の上には十分な樹脂材71が保持され、所定の厚みの第3の構造層103が形成されるようにしている。本例の製造方法では、第2の構造層102および第3の構造層103は連続した厚みのある構造ではなく、断続的に構造体が存在する構造となり、基板96の全体にわたり一定の厚みを備えた構造にはならない。しかしながら、適当な位置に側壁81を設けることにより、それにより第1の構造層101と第2の構造層102とを接合するための樹脂材71の流れや厚みを適切に制御することが可能となり、精度が高く、構造欠陥のない微細構造体を製造することができる。
【0045】
これと同時に、基板20の外周などの支持層41とはならない第3の構造層103に、球状のギャップ材を含んだ樹脂材72を、微量、たとえば、0.06mg/ポイント(時間量では0.46sec)程度の量を塗布することが望ましい。このギャップ材を含んだ樹脂材72としては、液晶パネルのギャップ材として開発された積水化学工業(株)製のミクロパールSP−203などを含んだものが推奨できる。ミクロパールなどのギャップ材は、圧縮強度および耐熱性も高く、2つの基板96および20の間に挟むことにより、ギャップ材によりこれらの基板96と20の隙間のサイズを調整することが可能となり、第1の構造層101と第2の構造層102との相対的な組み合わせサイズを制御しやすい。本例では、ギャップ材により第3の構造層103の厚みを制御することが可能であり、寸法精度の高い微細構造を提供することができる。また、粒状のギャップ材を間に挟むことにより、点で第1の基板20と第2の基板96が接するようになるので、基板20および96を貼り合わせた状態であっても少ない抵抗で基板同士の位置を動かすことが可能であり、アライメント調整もしやすい。
【0046】
このように第1の基板20と第2の基板96を貼り合わせることにより、図10に示したように、これらの基板20および96の間に第1の構造層101、第3の構造層103および第2の構造層102が積層された微細構造が出来上がる。すなわち、第1の基板20の上のアクチュエータ6としての機能を備えた第1の構造層101、その上に支持層41としての機能を備えた第3の構造層103、そして、第3の構造層103の上に、アクチュエータ6に駆動される光学素子3としての機能を備えた第2の構造層102が順番に積層される。
【0047】
このように組み合わせる際には、以下のようなプロセスを採用することが望ましい。すなわち、内部が約0.2Torr以下に減圧されたチャンバー内で、適当な治具でそれぞれの基板20および96を支持して貼り合わせた後、この状態を数分間維持し、さらに、基板20を45℃程度に加温し、樹脂の粘性を下げ流動性を上げる。さらに、加圧機などにより0.3MP程度で加圧し、樹脂材71を全体的に広げ、樹脂製の支持層41を形成する。次に、貼り合わされた第1および第2の基板20および96を、チャンバーから取り出し、UV露光機能の付いたアライメント装置(アライナー)にセットする。このUV露光装置は半導体プロセスのマスク合わせなどにも用いられるもので、例えば、カール・ズース・ジャパン(株)社製のボンドアライナBA6などを用いることができる。露光装置は、基板間のアライメントができるステージを備えており、1μmオーダで上下に重ねられた2枚の基板のアライメント調整を行い、UVを照射して仮止めを行い第1および第2の基板の相対的な位置を固定する。
【0048】
このように第1および第2の基板が所望の相対位置となるようにアライメントの調整がされると、アライメント装置から取り出し、オーブンなどに入れ熱硬化処理する。本例では、120℃で60分の条件下で加熱し、樹脂製の支持層41を硬化させ、アクチュエータ6とプリズム4を繋げる、V字型の構造5が形成される。
【0049】
その後、図3のステップ124の第2の基板96を剥離する作業を行う。このステップでは、適当なチャンバーに図10で示す第1の基板20および第2の基板96が貼り合わされたままの状態でセットし、チャンバー内に適当な濃度のエッチャント、本例ではフッ化キセノン99を供給する。エッチャント99に晒されたシリコン製の剥離層97が除去され、ガラス製の第2の基板96が第2の構造層102から分離し、第2の基板96を取外すことができる。その際、チップ単位の構造59の外側に設けられた側壁81で構成される導入路80を通って、エッチャント99を基板20および96が接合された内部まで導くことが可能である。そして、基板の周囲からエッチングするよりも短時間で剥離層97を除去できる。
【0050】
図11に、第1の基板20と第2の基板96を貼り合わせて第1の構造層101、第3の構造層103および第2の構造層102が積層された状態の一部を拡大して模式的に示してある。シリコンを犠牲層60として電極7および8が構築されたアクチュエータ6の上に、樹脂製の支持層41によりサポート構造5が形成されている。さらに、V構造42によりプリズム4が構成されており、これらによりアクチュエータ6により光学素子3が駆動される光スイッチング素子10としての構造が成り立っている。そして、チップ単位の構造グループ59の外側の導入路80を通ってエッチャント99が流れ、剥離層97をエッチングして除去する。したがって、図3のステップ124において、エッチングする距離は、チップ単位の寸法、すなわちcmからmm程度のオーダとなり、基板96の全面積にわたり数10cm単位でエッチングするのに比べると、エッチング時間を数分の1から10分の1程度まで短縮できる。
【0051】
図11に示した構造では、第2の構造層102に設けた側壁81が、第1の構造層101で設けられた壁構造39、さらには、第3の構造層103で形成された壁構造49により、チップ単位の微細構造グループ59の周囲を囲う壁となっている。したがって、チップ単位でダイジングして光スイッチングデバイス50としたときに、図2に示した光ガイド1を積層するための支持壁として利用することができる。また、この側壁81、39および49により微細構造グループ59の内部は導入路80を流れるエッチャント99から隔離された状態になっているがこの部分の構造は、図11に示した構造に限定されることはない。たとえば、側壁81から第1の構造層101を形成する犠牲層60に達するスペースを用意し、導入路80を流れるエッチャントにより犠牲層60を同時に除去するようにしても良い。これにより、犠牲層60を除去する工程が不要となり、製造工程をさらに短縮できる。一方、本例のように犠牲層60を残すことにより、アクチュエータ6の構造を最後まで犠牲層60によって支持することも可能であり、この後の組立て作業などによって、アクチュエータ6が損傷して製品不良に繋がるのを防ぐことも可能である。
【0052】
図12に、基板(ウェハ)全体を上方から見た様子を模式的に示してある。本例の製造方法では、チップ、すなわちデバイスとなる微細グループ59の単位で、側壁81が形成されているので導入路80はその微細構造グループ59の周囲を囲うように形成されている。したがって、チップ単位の面積の剥離層97をエッチングするだけで、第2の基板96を剥離することができる。導入路80の配置はこれに限定されることはなく、たとえば、微細構造部ループ59の4方ではなく、2方に側壁を作って並列に複数の導入路80を形成することも可能である。また、微細構造グループ59の単位で側壁81を形成する代わりに、基板96の面積を2分あるいはそれ以上の複数に分割するように壁を形成したり、樹脂材71を塗布することにより、基板96の縁96aから中央部分96cにエッチャント99を導く導入路80を形成することができる。中央部分96cまでエッチャント99を導く路を形成することにより、剥離層97を周囲のみではなく内側からエッチングすることができ、エッチング時間を短縮できる。そして、複数の導入路80を形成することにより剥離層97が、エッチャント99と同時に接触する面積をより広くすることができるので、エッチング時間は短縮できる。
【0053】
また、本例の製造方法では、エッチャントであるフッ化キセノン99の選択比は、シリコン対酸化シリコンで10000:1であり、他の物質においてもほぼ同様である。したがって、ほぼシリコンだけをエッチングすることが可能であり、さらに、エッチング速度は1〜2μm/分程度と速い。したがって、本例のように、エッチャント99の導入路80を設けておくことで、この基板96を取外すために剥離層97を除去するプロセス時間を、大幅に短縮化することができる。
【0054】
また、選択比が非常に大きくても長時間にわたりエッチングすると、他の構造体に対する影響も無視できないものになるが、本例では、エッチング時間を数分の1から数10分の1に短縮でき、エッチャントが他の構造に与える影響を無視できる程度までエッチング時間を短縮できる。このため、さらに精度が良く、構造的な欠陥のない微細構造体を短時間で、歩留まり良く製造することができる。
【0055】
図13に示したように、第2の基板であるガラス基板96を剥離した後は、シリコン基板20の上に積層された第2の構造層102が微細構造グループ59の単位で構成されている。このため、図3のステップ125に示すように、微細構造グループ59を光スイッチング素子10の単位になるように、画素分離を行う必要がある。この際に、本例では、導入路80を設けているため、構造層の表面が平坦でなく、凹凸状に形成されているためにスピンコートによりレジストを塗布すると、レジストの厚みが一定になり難い。そこで、レジストをスプレーコートする手法を採用している。
【0056】
スプレーコートには、例えば、ノードソン社製のパルススプレーコーティングシステムを利用することが可能であり、スプレーコータを用いて、図14に示すように、凹凸状の第2の構造層102の表面にレジスト88を塗布する。そして、マスク87aによりレジスト88に画素パターンを形成する。このパターニングされたレジスト88をマスクとして、酸化シリコンのV構造42をフッ素系のエッチャント、たとえばC48+Ar+H2でエッチングし、Al−Nd製の反射膜46を塩素系のエッチャント、たとえば、Cl2およびBCl3でエッチングし、さらには、第3の構造層103であるエポキシ製の支持層41はO2を用いてRIE加工する。これらの過程により光学素子3を構成する第2および第3の構造層102および103を素子単位に分離することができ、図15に示したように各々のスイッチング素子10を駆動できる構成が表れる。また、このO2でRIE加工される過程で、画像パターニングを形成するためのフォトレジスト88も除去できる。
【0057】
そして、図3のステップ126に示すように微細構造グループ59の境界をダイジングし、図16に示すような、チップ状の光スイッチングデバイス50を製造することができる。そして、デバイス50の上方にカバーガラス(光ガイド)1を搭載することにより、図1および図2に示したような光スイッチンユニット(画像表示装置)55を提供できる。
【0058】
本発明で設けたの導入路80は、チップ化する際にダイジングにより切り捨てられる領域79に形成されている。このため、導入路80を後で処理する工程は不要である。また、もともとダイジングする領域79を導入路80として利用しているので、基板20あるいは96の面積効率に影響を与えることはなく、1つの基板から製造できるチップの数が減って生産効率が低下することもない。
【0059】
このように、本例の光スイッチングデバイス50に限らず、ミクロンあるいはサブミクロンクラスの微細構造を備えたマイクロマシンは、個々に製造されることは殆どなく、本例のように、1つのウェハ(基板)上に、複数のデバイス(チップ)が同時に製造される。したがって、本例の製造方法を採用することにより、その製造過程における剥離層を除去する工程を短縮することができ、生産性を向上し、低コストで提供できる。また、剥離層を除去するスピードを向上できるので、基板から剥離する工程が増えても、製造時間に及ぼす影響は少なくなる。したがって、多層構造の微細構造体を製造する場合は、多数の基板上にそれぞれの構造層を製造するのに適した方法で製造し、それらを順番に積層し、基板を剥離することで、容易に複雑な微細構造体を製造することができる。そして、剥離された基板は再利用が可能である。また、エッチングにより基板から構造層を剥離するために、剥離する際に構造層の構造が損傷するなどの影響はなく、非常に歩留まり良く、複雑な微細構造を製造することができる。
【0060】
さらに、上記に示したように、図10に示す2つの基板20および96を用いて第1の構造層101および第2の構造層102を製造し、その後、一方の基板96を除去する。このため、1つの基板上に複数の構造層を、順番に積層しながら微細構造体を製造する方法に比べリスクが非常に小さい。たとえば、半導体回路に加えてフォトリソグラフィ技術でアクチュエータ層まで製造した高価な基板20に順番に構造層をその都度、製造すると、構造層の製造過程で欠陥があると、それまでの基板および下の構造層を製造したプロセスが全て無駄になる。これに対し、基板単位で構造層を製造すると、その製造過程の欠陥は、他の構造層に波及することはなく、他の構造層や半導体基板などを無駄にすることがない。したがって、この製造方法であると、製造されるマイクロデバイスの歩留りを大幅に向上でき、低コストで微細構造体を提供できる。
【0061】
さらに、本発明に係るエッチャント99の導入路80の形成は、上記の例に限られず、例えば、図17〜図19に模式的に示すように、第1の基板20と第2の基板96とを貼り合わせる際に構成される第3の構造層103に、導入路80の側壁となる部材を設けても良い。図17に示すように、第2の基板96に剥離層97を形成し、その表面に第2の構造層102としてV構造42を形成する際に、これらをチップ単位のグループ59で配置する。そして、図18に示すように、アクチュエータ6となる第1の構造層101が製造された第1の基板20と第2の基板96を貼り合わせる際に、支持層41となる樹脂材71を塗布すると共に、さらにギャップ材72を含む樹脂を微細構造グループ59の周囲となる位置に塗布する。すなわち、ギャップ材を含む樹脂72を樹脂材71を囲うように塗布する。そして、これらの基板20および96を貼り合わせて第3の構造層103を挟んで、第1の構造層101および第2の構造層102を組み立てる。
【0062】
ギャップ材を備えた樹脂72は、ギャップ材により流動性が阻害されるために動きにくく、また、内部で支持層41を構成する樹脂材71が流れ出すのを阻止する。このため、ギャップ材入りの樹脂72により隔離された空間は中空となり、この部分を後で導入路80として利用できる。また、ギャップ材が入った樹脂72により、第1の基板20および第2の基板96のギャップ(間隔)を制御し、位置合わせが容易になることは上述した通りである。
【0063】
このため、図19に示すように、第1の基板20と第2の基板96と組み合わされた状態では、その間に導入路80が形成され、上記と同様に導入路80を介して、エッチャントであるフッ化キセノン99にガラス基板96との剥離層97を多くの領域で晒し、短時間でガラス基板96を取除くことができる。その後、図13〜図16に示したように、画素分離およびダイジングしてチップ化することで、図2に示すような光スイッチングデバイス50および画像表示装置55が製造できる。
【0064】
さらに、ギャップ材を入れた樹脂を使用しなくても、チップとなる微細構造グループ同士の間隔を樹脂によって埋まらない程度の距離に設定するだけでも導入路80を確保することができる。しかしながら、上記のように、樹脂の流れを制御して確実に導入路80を確保したほうが、チップの配置が容易となり、基板の面積効率も向上でき、量産性の高い製造方法を提供できる。
【0065】
なお、導入路80の形状は、上記ではほぼ直方体状の例を示しているが、これに限られず、円柱状などであっても良く、エッチャント(ガス)の通り道となり、さらに、剥離層にエッチャントが効率良く接触する形状であれば良い。さらに、上記では、剥離層97にシリコンを用いて、そのエッチャントにフッ化キセノンを組み合わせた例を説明しているが、これに限らず、エッチャントにフッ化水素を用い剥離層として酸化シリコンを用いても良いなど、エッチャントと剥離層との組み合わせは上記に限定されない。しかしながら、上述したように、フッ化キセノンのシリコンに対するエッチングレート(選択性)が非常に高く、またハンドリングも容易なので、現状では最も望ましい組み合わせの1つである。
【0066】
また、本発明の微細構造体の製造方法は、上述したエバネセント光を利用した光スイッチングデバイス50に適用する例に限定されるものではなく、伝送される光信号を空間で遮光物を用いてスイッチングするマイクロマシンなどの製造方法にももちろん適用できる。あるいは、光スイッチングデバイスに限らず、光以外の媒体を操作するマイクロスイッチングデバイスや、他の用途のマイクロマシンに対しても本発明の製造方法を提供することが可能であり、量産ベースのリードタイムを短縮できると共に、製品精度が高いマイクロマシンを歩留まり良く、低コストで量産することが可能となる。
【0067】
さらに、上記では、半導体基板を一方の基板として用い、それにアクチュエータを駆動する回路を組み込んで半導体基板を微細構造体の1つの構造体として採用している。このため、第2の基板であるガラス基板だけを分離する例を示してあるが、もちろん、第1および第2の基板を分離することも可能であり、基板を構造体の一部としない構成のマイクロマシンに対しても本発明の製造方法を適用することができる。そして、この製造方法は、基板を用いて製造しながら、基板から分離された自由な構造の微細構造体を製造するのに適した製造方法であるとも言うことができ、今後開発される多種多様なマイクロマシンあるいはそれ以下のサイズのナノマシンなどに対しても非常に有効な製造方法である。
【0068】
【発明の効果】
以上に説明したように、本発明の製造方法においては、光学素子を有する光スイッチングデバイスなどのミクロンまたはサブミクロンオーダの構造を有する微細構造体を、ウェハ上に複数、製造する際に、エッチャントの導入路を確保しておくことで、基板から微細構造体を剥離するための剥離層のエッチング性を向上できる。したがって、本発明により、たとえば、剥離層をエッチングし第2の基板を除去するのに数時間要していた工程を、数分で行うことができる。このため、エッチング時間を1/2から1/4に削減でき、大幅に工程時間を短縮化でき、信頼性の高い、高品質な微細構造体を、低コストで簡単に製造できる。
【図面の簡単な説明】
【図1】エバネセント光を利用した映像表示デバイスを用いたプロジェクタの概要を示す図である。
【図2】エバネセント光を利用した映像表示デバイス(スイッチングデバイス)の概要を示す図である。
【図3】図2に示すスイッチングデバイスの製造プロセスの概略を示すフローチャートである。
【図4】図2に示す光スイッチングデバイスの製造プロセスを示す図であり、第2の基板上に剥離層を形成する状態を示す図である。
【図5】図4に示す第2の基板上に、プリズム層を形成するための酸化シリコンを積層している様子を示す図である。
【図6】図5に示す酸化シリコンの層に、プリズム層および導入路をパターンを露光する様子を示す図である。
【図7】図6に示す第2の基板上に、剥離層を介してプリズム層および導入路のパターンが現像された様子を示す図である。
【図8】図7に示す第2の基板上に、剥離層を介してプリズム層および導入路がパターニングされた様子を示す図である。
【図9】半導体基板にアクチュエータ層が積層された半導体基板(第1の基板)と、図8に示したガラス基板とを組み合わせる様子を示す図である。
【図10】導入路を介してエッチャントが供給され、剥離層がエッチングされる様子を示す図である。
【図11】図10に示す光スイッチングデバイスの一部を拡大して示す図である。
【図12】図10に示す光スイッチングデバイスを上方から見た様子を示す図である。
【図13】ガラス基板が除去された様子を示す図である。
【図14】光スイッチング素子の単位をパターニングする様子を示す図である。
【図15】光スイッチング素子の単位に画素分離する様子を示す図である。
【図16】ダイジングしチップ化された光スイッチングデバイスが得られた様子を示す図である。
【図17】本発明の異なる製造プロセスを示す図であり、第2の基板上に剥離層を形成する状態を示す図である。
【図18】半導体基板にアクチュエータ層が積層された半導体基板(第1の基板)と、図17に示したガラス基板とを組み合わせる様子を示す図である。
【図19】図18に示した導入路を介してエッチャントが供給され、剥離層がエッチングされる様子を示す図である。
【符号の説明】
1 光ガイド
2 照明光
3 光学素子(光学素子層)
4 マイクロプリズム(第2の構造体)
5 V型のサポート構造(第3の構造体)
6 アクチュエータ部、
7 上電極およびばね構造
8 下電極
10 光スイッチング素子
20 半導体基板(第1の基板)
41 支持層
42 V構造
46 反射膜
50 光スイッチングデバイス
55 光スイッチングユニット(画像表示装置)
59 微細構造グループ
60 犠牲層
71 第1の樹脂材
72 ギャップ材
80 導入路
81 導入路を形成する凸部(側壁)
96 ガラス基板(第2の基板)
97 剥離層
99 エッチャント(フッ化キセノン)
101 第1の構造層(アクチュエータ層)
102 第2の構造層
103 第3の構造層

Claims (15)

  1. 第1の基板に第1の構造層を形成する第1の工程と、
    第2の基板に第2の構造層を形成する第2の工程と、
    前記第1および第2の構造層が対面するように組み合わせて、後にチップ化される複数の微細構造体グループを形成する第3の工程とを有し、
    前記第1の基板と前記第2の基板の少なくとも一方の基板には前記構造層を前記基板から分離可能な剥離層が形成され、
    前記第1の工程、前記第2の工程、前記第3の工程の少なくともいずれかの工程において、前記微細構造体グループの外側に側壁部が形成され、
    前記第3の工程において、前記側壁部により前記微細構造体グループを避けて前記剥離層に繋がる中空の導入路が形成され、
    前記導入路を介して供給されたエッチャントにより前記剥離層を除去する第4の工程をさらに有する微細構造体の製造方法。
  2. 請求項1において、前記第3の工程では、少なくとも前記第1および第2の基板の中央部分を通って前記基板の縁に繋がる前記導入路が形成される微細構造体の製造方法。
  3. 請求項1において、前記第3の工程では、複数の前記導入路が形成される微細構造体の製造方法。
  4. 請求項1において、前記第3の工程では、チップ化する際にダイジングにより切り捨てられる領域に前記導入路が形成される微細構造体の製造方法。
  5. 請求項1において、前記第1の工程と前記第2の工程の少なくとも一方の工程では、前記構造層として、前記導入路を構成する側壁が形成される微細構造体の製造方法。
  6. 請求項1において、前記第1の構造層と前記第2の構造層の少なくとも一方の構造層は、前記剥離層と同じ材質の犠牲層を挟んで形成されており、この犠牲層も前記第4の工程において除去される微細構造体の製造方法。
  7. 請求項1において、前記第1の構造層と前記第2の構造層の少なくとも一方の構造層はスイッチング素子を形成する層である微細構造体の製造方法。
  8. 請求項1において、前記第1の構造層と前記第2の構造層の少なくとも一方の構造層は光学素子を形成する層である微細構造体の製造方法。
  9. 請求項1において、前記第1の構造層と前記第2の構造層の少なくとも一方の構造層の前記微細構造体グループを複数の素子に分離する第5の工程を有しており、
    この第5の工程では、スプレーコートにより光感応性部材を塗布しパターニングする微細構造体の製造方法。
  10. 請求項1において、前記第3の工程では、前記第1および第2の構造層の間に第3の構造層が形成され、その第3の構造層にも前記導入路の一部が形成される微細構造体の製造方法。
  11. 請求項10において、前記第3の工程では、前記第3の構造層の一部となる樹脂を囲うように、ギャップ材を含む樹脂を塗布し、当該導入路の側壁を形成する微細構造体の製造方法。
  12. 請求項10において、前記第3の構造層は、前記剥離層と同じ材質の犠牲層を挟んで形成されており、この犠牲層も前記第4の工程において除去される微細構造体の製造方法。
  13. 請求項1において、前記第2の工程でのみ前記剥離層が形成される微細構造体の製造方法。
  14. 請求項13において、前記第1の基板が半導体基板であり、第1の構造層がアクチュエータとして機能する部分を備えており、前記第1の基板に、前記アクチュエータを駆動する回路が組み込まれている微細構造体の製造方法。
  15. 請求項14において、前記第1の構造層は静電アクチュエータである微細構造体の製造方法。
JP2001091333A 2001-03-27 2001-03-27 微細構造体の製造方法 Expired - Fee Related JP3972591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001091333A JP3972591B2 (ja) 2001-03-27 2001-03-27 微細構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001091333A JP3972591B2 (ja) 2001-03-27 2001-03-27 微細構造体の製造方法

Publications (3)

Publication Number Publication Date
JP2002283295A JP2002283295A (ja) 2002-10-03
JP2002283295A5 JP2002283295A5 (ja) 2005-04-07
JP3972591B2 true JP3972591B2 (ja) 2007-09-05

Family

ID=18945964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001091333A Expired - Fee Related JP3972591B2 (ja) 2001-03-27 2001-03-27 微細構造体の製造方法

Country Status (1)

Country Link
JP (1) JP3972591B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
KR100584424B1 (ko) * 2004-11-04 2006-05-26 삼성전자주식회사 카메라 렌즈 어셈블리의 손떨림 보정 장치

Also Published As

Publication number Publication date
JP2002283295A (ja) 2002-10-03

Similar Documents

Publication Publication Date Title
US7629197B2 (en) Spatial light modulator
JP2003340795A (ja) 静電駆動型mems素子とその製造方法、光学mems素子、光変調素子、glvデバイス及びレーザディスプレイ
US7203393B2 (en) MEMS micro mirrors driven by electrodes fabricated on another substrate
JP3972591B2 (ja) 微細構造体の製造方法
KR101320749B1 (ko) 표시장치 및 표시장치의 제조방법
JP3972587B2 (ja) 微細構造体の製造方法
KR100420741B1 (ko) 마이크로머신 및 그 제조방법
JP2008209616A (ja) 光偏向装置及びその製造方法
JP3890777B2 (ja) マイクロマシン及びマイクロマシンの製造方法及び空間光変調装置
JP2001272613A (ja) 光スイッチング素子、光スイッチングデバイス、それらの製造方法、光スイッチングユニットおよび映像表示装置
JP2001194598A (ja) 微細構造体、映像デバイスおよびそれらの製造方法
JP2001133703A (ja) 半導体基板上に構造物を有する装置の製造方法および装置
JP3911980B2 (ja) 空間光変調装置の製造方法、空間光変調装置、光ガイド、および映像表示装置
JP2002116390A (ja) 光スイッチングデバイスの製造方法および光スイッチングデバイス
JP2003266395A (ja) 微細構造体の製造方法
JP3835109B2 (ja) 転写型ならびに微細構造体および映像表示デバイスの製造方法
JP3855598B2 (ja) 光スイッチングユニット、光スイッチングデバイス、光ガイド、および光スイッチングユニットの製造方法、映像表示装置
JP2002287043A (ja) 微細構造体および微細構造体の製造方法
JP2001330786A (ja) 微細構造体の製造方法
JP2001281564A (ja) 微細構造体、その製造方法、光スイッチングデバイス、光スイッチングユニットおよび画像表示装置
JP2001281565A (ja) 微細構造体、その製造方法、光スイッチングデバイス、光スイッチングユニット、および画像表示装置
JP2001281566A (ja) 半導体基板上に構造層を有する装置およびその製造方法
KR100258104B1 (ko) 2층구조 박막형 광로조절장치의 제조방법
JP2001264648A (ja) 光スイッチング素子、光スイッチングデバイス、光スイッチングユニット、画像表示装置および光スイッチングデバイスの製造方法
JP2001277196A (ja) 微細構造体の製造方法および映像表示デバイスの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees