CN105339297A - 用于制造包括填充有牺牲材料的腔体的半导体结构的方法 - Google Patents

用于制造包括填充有牺牲材料的腔体的半导体结构的方法 Download PDF

Info

Publication number
CN105339297A
CN105339297A CN201480036740.9A CN201480036740A CN105339297A CN 105339297 A CN105339297 A CN 105339297A CN 201480036740 A CN201480036740 A CN 201480036740A CN 105339297 A CN105339297 A CN 105339297A
Authority
CN
China
Prior art keywords
substrate
cavity
expendable material
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480036740.9A
Other languages
English (en)
Inventor
玛丽亚姆·萨达卡
L·伊斯卡诺特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN105339297A publication Critical patent/CN105339297A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)

Abstract

形成可用于形成微机电系统(MEMS)换能器的包括一个或更多个腔体(106)的半导体结构的方法，涉及：在第一基板(100)中形成一个或更多个腔体；在所述一个或更多个腔体内设置牺牲材料(110)；将第二基板(120)接合到所述第一基板的表面上；形成通过所述第一基板的一部分到所述牺牲材料的一个或更多个孔(140)；以及从所述一个或更多个腔体内去除所述牺牲材料。使用这些方法制造结构和装置。

Description

用于制造包括填充有牺牲材料的腔体的半导体结构的方法
技术领域
本公开涉及形成包括一个或更多个腔体的半导体结构的方法，并且涉及使用这些方法制造的结构和装置。
背景技术
半导体结构是在制造半导体装置时使用或形成的结构。半导体装置包括例如电子信号处理器、电子存储器装置、光活性装置和微机电(MEMS)装置。这些结构和装置经常包括一种或更多种半导体材料(例如，硅、锗、III-V半导体材料等)，并且可包括集成电路的至少一部分。
MEMS装置是既具有物理有源部件又具有电有源部件的装置。MEMS装置的有源部件可具有微米级和/或纳米级部件。例如，MEMS装置可具有截面尺寸是大约100μm或更小的有源部件。
MEMS装置常常包括换能器，其将例如电压或电流形式的电能转换成例如机械偏转或振动形式的动能(物理能量)，或者将动能转换成电能。例如，MEMS装置包括谐振器，其响应于施加的电信号，产生谐振机械振动。MEMS装置还包括传感器，传感器用于通过感测因物理现象造成的电信号的振动来感测物理现象(例如，偏转、压力、振动等)。一些MEMS装置可被表征为谐振器和传感器二者。
许多类型的谐振器是本领域已知的并且包括例如板状声波谐振器、弯曲模式谐振器、体声波(BAW)谐振器、表面声波(SAW)谐振器和膜体声谐振器(FBAR)。
发明内容
提供这个总结是为了以简单形式介绍构思的选取。在对以下公开的示例实施方式的详细描述中，更详细地描述这些构思。这个总结不旨在指示要求保护的主题的关键特征或必要的特征，也不是旨在用于限制要求保护的主题的范围。
在一些实施方式中，本公开包括一种制造半导体结构的方法。按照给方法，在第一基板中形成一个或更多个腔体。所述一个或更多个腔体从所述第一基板的第一主表面起至少部分延伸到所述第一基板中。在所述一个或更多个腔体内设置牺牲材料。在所述第一基板的所述第一主表面上接合第二基板，通过从所述第二基板去除所述第二基板的相对厚层并且留下所述第一基板的所述第一主表面上接合的所述第二基板的相对薄层，使所述第二基板变薄。形成穿透所述第二基板的所述相对薄层的一个或更多个孔，通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料。
在另外的实施方式中，本公开包括一种半导体结构，该半导体结构包括一个或更多个腔体，所述一个或更多个腔体从第一基板的第一主表面起至少部分延伸通过所述第一基板。牺牲材料设置在所述一个或更多个腔体内。衬垫材料在所述第一基板的在所述一个或更多个腔体内的表面上延伸，所述衬垫材料设置在所述第一基板的所述表面和所述牺牲材料之间。相对薄层设置在所述第一基板的所述第一主表面上并且在设置在所述一个或更多个腔体内的所述牺牲材料上延伸。一个或更多个孔延伸通过所述相对薄层，所述一个或更多个孔与所述牺牲材料相邻地设置。
附图说明
虽然说明书的结束是特别指出并且明确地声明被视为本发明实施方式的内容的权利要求书，但当结合附图进行阅读时，可根据对本公开的实施方式的示例的描述，更容易地弄清本公开的实施方式的优点，其中：
图1至图14示出可用于形成可用于制造MEMS换能器的半导体结构的方法的示例，这些结构包括可暂时填充牺牲材料的一个或更多个腔体；
图1是示出基板的简化截面图；
图2示出图1的基板中形成的腔体；
图3A示出形成在图2的腔体内的基板表面上或里的衬垫材料；
图3B示出形成在图4的衬垫材料上的附加的衬垫材料；
图4示出通过在图2的腔体内设置牺牲材料而形成的结构；
图5示出形成在图4的结构上的接合层；
图6示出包括破裂平面的第二基板；
图7示出接合到图5的结构的图6的第二基板；
图8示出形成在图7的结构表面上的保护电介质层；
图9示出蚀刻通过图8的结构的材料相对薄层的孔；
图10示出孔内的侧壁表面上形成的附加的保护电介质层；
图11示出通过从基板中的一个或更多个腔体内去除牺牲材料而形成的结构；
图12示出图2的结构的平面图；以及
图13示出包括由图11的结构形成的MEMS换能器的半导体器件的一部分。
具体实施方式
本文中呈现的图示不旨在是任何特定半导体材料、结构或装置的实际图，但仅仅是用于描述本公开的实施方式的理想呈现。
本文中使用的任何标题不应该被视为限制如以下权利要求书及其法律等同物限定的本发明的实施方式的范围。任何特定标题中描述的构思一般可应用于整个说明书中的其它部分。
如本文中使用的，术语“III-V半导体材料”意指并且包括至少主要包括周期表的IIIA族中的一个或更多个元素(B、Al、Ga、In和Tl)和周期表的VA族中的一个或更多个元素(N、P、As、Sb和Bi)的任何半导体材料。例如，III-V半导体材料包括(但不限于)GaN、GaP、GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、InGaP、GaInN、InGaNP、GaInNAs等。
本公开包括可用于形成包括一个或更多个腔体的结构的方法。可利用这些结构制造诸如MEMS谐振器和/或MEMS传感器的MEMS装置。以下，更详细地公开这些方法的示例。
图1至图14示出可用于形成包括一个或更多个腔体的半导体结构的方法的非限制示例，其中，可利用这一个或更多个腔体形成一个或更多个MEMS换能器。
图1是示出基板100的简化剖面侧视图。基板100可包括在本领域中被称为“晶片”或“晶圆”的东西，并且可以是大体平面的。基板100可包括传统上在制造集成电路时用于基板的多种材料中的任一种。作为非限制示例，基板100可包括氧化物(例如，氧化铝、氧化锆、二氧化硅等)、氮化物(例如，氮化硅)、碳化物(例如，碳化硅)或半导体材料(例如，硅、锗、III-V半导体材料等)。在一些实施方式中，基板100可包括非晶材料。在其它实施方式中，基板100可包括结晶材料(例如，多晶或单晶材料)。另外，基板100可至少基本上包括单个大体均质材料，或者基板100可包括多层结构。如图1中所示，基板包括位于基板100一侧的第一主表面102和位于基板100的与第一主表面102相反侧的第二主表面104。
参照图2，可在基板100中形成一个或更多个腔体106。腔体106可被形成为基板100的第一主表面102。换句话讲，腔体106可从基板100的第一主表面102延伸到基板100中。可最终使用一个或更多个腔体106来形成MEMS换能器的至少一部分。图2示出基板100中的两(2)个腔体106，尽管基板100可事实上包括任何量(一个或更多个)腔体106。可使用例如光刻掩模和蚀刻处理，在基板100的第一主表面102中形成腔体106。在这些实施方式中，可在基板100的第一主表面102上淀积掩模材料，可选择性地对该掩模材料构图，以在基板100中的期望被蚀刻的位置形成穿透该掩模材料的开口，以形成腔体106。在形成此构图的掩模层之后，可使用例如湿法化学蚀刻处理或干法反应离子蚀刻处理来蚀刻基板100中通过构图的掩模层中的开口所露出的一个或多个区域，以通过第一主表面102在基板100中形成腔体106。在蚀刻处理之后，可去除构图后的掩模层。
作为一个非限制示例，在基板100包括硅的实施方式中，可使用湿法化学蚀刻处理在硅基板100中蚀刻腔体106，在湿法化学蚀刻处理中，溶液包括按体积大约20％到大约50％之间的氢氧化钾(KOH)和按体积大约50％到大约80％之间的水(H2O)。可在大约二十摄氏度(20℃)到大约一百摄氏度(100℃)之间的温度下执行蚀刻处理达足够时间以形成腔体106，并且使得腔体106具有所需尺寸。作为另一个非限制示例，可使用干法等离子体蚀刻处理在基板100中蚀刻腔体106，在基板100包括硅半导体材料的实施方式中，干法等离子体蚀刻处理可采用基于氯和/或基于氟的离子蚀刻物质。
作为非限制示例，一个或更多个腔体106可从第一主表面102起在基板100中延伸至少大约一微米(1μm)、至少大约十微米(10μm)、至少大约一百微米(100μm)、至少大约两百微米(200μm)或甚至五百微米(500μm)或更大的平均深度(d)(从图2的角度看，垂直尺寸)。另外，腔体106可以具有至少大约五十微米(50μm)、至少大约五百微米(500μm)、至少大约一千微米(1000μm)或甚至更大的、与基板100的第一主表面102和/或第二主表面104平行的平均截面尺寸(例如，宽度(X)、长度(Y)、直径等)(从图2的角度看，水平尺寸)。
腔体106的截面形状可依赖于蚀刻处理中采用的蚀刻剂是各向同性蚀刻剂还是各向异性蚀刻剂，以及依赖于在基板100中蚀刻腔体106所利用的构图掩模层中的开口的截面形状，如之前所讨论的。腔体106可具有任何所需的大小和形状，所需的大小和形状可至少部分地随可随后使用腔体106来形成的MEMS换能器的类型和构造的变化而变化。在利用腔体106作为用于谐振器的MEMS换能器的实施方式中，谐振器的谐振频率可至少部分随腔体106的大小和形状的变化而变化，可设计并且选择腔体106的大小和形状以得到所需的谐振频率。
再参照图2，第一基板100中的一个或更多个腔体106可被形成为具有是第一基板100的第一主表面102上的第一基板100的外周边缘包围的面积的至少百分之三十(30％)、至少百分之四十(40％)、或至少百分之五十(50％)的、与第一基板100的第一主表面102平行的平面上的截面面积总和。图12中示出非显示示例，图12示出从第一基板100的第一主表面102看的第一基板100中形成的腔体106的平面图。腔体106的截面面积总和是各腔体106的个体面积之和。如图12中所示，腔体106可具有矩形构造，第一基板100的第一主表面102可具有圆形构造。然而，在其它实施方式中，一个或更多个腔体106和第一基板100的构造可具有另选形式。
在形成腔体106之后，可在一个或更多个腔体106内的第一基板100的表面上或里可选地形成衬垫材料108，如图3A中所示。衬垫材料108可用于多种目的中的任一种。举例来说而非限制地，衬垫材料108可用作用于去除将淀积在腔体106中的暂时填料牺牲材料的蚀刻阻止层，如以下进一步详细讨论的。
继续参照图3A，衬垫材料108可按共形方式形成在腔体106内的基板100被露出的表面上和第一基板100的第一主表面102上。可使用淀积处理(例如，物理气相淀积(PVD)处理或化学气相淀积(CVD)处理)或诸如热生长处理(例如，热氧化或热氮化)的生长处理，在腔体106内的基板100的表面上或里，淀积或以其它方式设置衬垫材料108。
衬垫材料108可包括一种或多种材料。在一些实施方式中，第一基板100可包括第一材料，衬垫材料108可包括与第一基板100的第一材料不同的第二材料。作为非限制示例，第一基板100的第一材料可基本上包括结晶硅(单晶或多晶)，衬垫材料108的第二材料可包括二氧化硅和氮化硅中的至少一种。
继续参照图3A，其示出以下的非限制示例：衬垫材料108包括二氧化硅(例如，SiO2)层，通过热氧化生长处理，在一个或更多个腔体106内的基板100被露出的表面和第一主表面102的剩余部分上共形地形成SiO2层。由于热生长处理的固有共形特性，导致可利用热氧化生长处理。衬垫材料108可被形成至大于大约二十(20)纳米、大于大约四十(40)纳米或甚至大于大约六十(60)纳米的平均层厚度。在一些实施方式中，可在形成衬垫材料108时或之后，对衬垫材料108进行热处理，以增加衬垫材料108的密度。作为非限制示例，通过在本领域中已知的合适炉体中将衬垫材料108加热至大于大致400℃的温度，对衬垫材料108进行热处理。
图3B示出衬垫材料108包括两种材料的其它非限制示例。特别地，图3B的实施方式包括第一衬垫材料108A和第二衬垫材料108B。第一衬垫材料108A可包括通过热氧化生长处理在基板100的在一个或更多个腔体106内被露出的表面和第一主表面102的剩余部分上共形形成的二氧化硅(例如，SiO2)层。第一衬垫材料108A可被形成至大于大约二十(20)纳米、大于大约四十(40)纳米或甚至大于大约六十(60)纳米的平均层厚度。第二衬垫材料108B可包括在第一衬垫材料108A的表面上共形形成的氮化硅(例如，Si3N4)层。第二衬垫材料108B可被形成至大于大约二十(20)纳米、大于大约四十(40)纳米或甚至大于大约六十(60)纳米的平均层厚度，并且可利用如本文以上描述的方法来形成。第一衬垫材料108A和第二衬垫材料108B(例如，二氧化硅层和氮化硅层)总体上包括衬垫材料108。
参照图4，可在一个或更多个腔体106内设置牺牲材料110，使得牺牲材料110至少基本上填充一个或更多个腔体106。可使用诸如物理气相淀积(PVD)或化学气相淀积(CVD)的淀积处理、使用玻璃上旋涂处理或聚合物上旋涂处理、或使用诸如热生长处理(例如，热氧化或热氮化)的生长处理，在一个或更多个腔体106内淀积牺牲材料110。在腔体106中淀积牺牲材料110时，可在第一基板100的第一主表面102上淀积过量牺牲材料100。可选地，如以下更详细讨论的，通过去除牺牲材料110的一部分而将牺牲100材料被露出的表面平整来形成平坦表面112，来形成平坦表面112。
牺牲材料110可包括传统上为了制造集成电路而在半导体行业中使用的多种材料中的任一种。牺牲材料110可包括表现出当在大约1000℃或更低的温度下按照ASTM国际标准E8/E8M-09(名称为“StandardTestMethodsforTensionTestingofMetallicMaterials”)测试的、大约250吉帕斯卡(gigapascal)或更小、或甚至大约200吉帕斯卡或更小的杨氏模量(即，弹性模量)的材料。
牺牲材料110可包括例如陶瓷材料、金属材料、聚合物材料、或半导体材料。另外，牺牲材料110可以是结晶的(单晶或多晶)或非晶的。作为一个非限制示例，牺牲材料110可包括多晶硅。作为另外的示例，牺牲材料110可包括诸如无机玻璃上旋涂(例如，基于双氧水-聚硅烷、基于硅氧烷和基于硅酸盐)的玻璃状材料、掺杂或未掺杂的硅酸盐玻璃、掺杂或未掺杂的准无机硅氧烷玻璃上旋涂(SOG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、或硼磷硅酸盐玻璃(BPSG)。在其它实施方式中，牺牲材料110可包括诸如聚酰亚胺的聚合物材料或诸如1-甲氧基-2-丙醇酯的醋酸酯。另外，牺牲材料110可至少基本上包括单个大体均质材料，或者牺牲材料110可包括多层结构，这多层结构包括不同材料的两个或更多个层或区域。
牺牲材料110可按共形或非共形方式淀积足够厚度，以至少基本上填充一个或更多个腔体106。换句话讲，牺牲材料110可被形成为大致等于或大于腔体106的深度(d)的厚度。因此，在一些实施方式中，牺牲材料110可被淀积至至少大约一微米(1μm)、至少大约十微米(10μm)、至少大约一百微米(100μm)、至少大约两百微米(200μm)、或甚至五百微米(500μm)或更大的厚度。
如之前提及的，牺牲材料110的材料可导致在第一基板100的第一主表面102上不期望地淀积过量的牺牲材料110。因此，在形成牺牲材料110时，可利用平整处理。可通过去除牺牲材料110的一部分并且形成与第一基板100的第一主表面102和/或第二主表面104平行的平坦表面112来平整牺牲材料110的被露出的表面，如图4中所示。例如，可使用抛光处理、蚀刻处理和化学-机械抛光(CMP)处理中的一个或更多个来平整牺牲材料110的表面并且形成平坦表面112。在一些实施方式中，平坦表面112可包括牺牲材料110的区域和衬垫材料108的被露出的区域。衬垫材料108可在用于去除过量牺牲材料110的平整处理中用作阻止层，并且可防止腔体110内的任何牺牲材料110被去除以及防止基板100的任何部分被去除。在平整处理(例如，CMP处理)期间，衬垫材料108由于相比于牺牲材料110抵抗了衬垫材料108的去除(即，去除衬垫材料108的速率相对较低)而可用作阻止层。因此，在一些实施方式中，选择衬垫材料108，使得衬垫材料108在平整处理期间对去除的抵抗力大于牺牲材料110。
在腔体106中设置了牺牲材料110之后，可在基板100的第一主表面102上和腔体106上，如以下参照图5至图8描述的，设置材料相对薄层。
简言之，在一些实施方式中，如图6中所示的第二基板120可被接合到第一基板100的第一主表面102上，以形成图7中示出的接合结构，在此之后，可通过去除第二基板120的相对厚层120B并且保留接合到第一基板100的第一主表面102上的第二基板120的相对薄层120A，使第二基板120变薄。
参照图5，为了制备接合到第二基板120的第一基板100(图6)，可在平坦表面112上设置接合层116，以形成图5的中间半导体结构114。作为非限制示例，该接合层116可包括氧化物(例如，二氧化硅)、氮化物(例如，氮化硅)或金属材料中的一种或更多种。在一些实施方式中，接合层116可包括通过化学气相淀积(PVD)处理、化学气相淀积(CVD)处理、玻璃上旋涂处理、聚合物上旋涂处理、和/或诸如热生长处理(例如，热氧化或热氮化)的生长处理而形成的二氧化硅。接合层116可具有大于大约一(1)纳米、大于大约五十(50)纳米、或甚至大于大约一(1)微米的平均层厚度。
接合层116可被形成为包括具有大约两纳米(2.0nm)或更小、大约一纳米(1.0nm)或更小、或甚至大约四分之一纳米(0.25nm)或更小的均方根表面粗糙度(RRMS)的接合表面118。可使用机械抛光处理和化学抛光处理中的至少一个来使得接合层116的接合表面118平滑。例如，可使用化学-机械抛光(CMP)处理来平整和/或减小接合层116的接合表面118的表面粗糙度，为接合处理做好准备。
在使得接合层116的接合表面118平滑之后，可选地可使用本领域中已知的处理来清洁和/或激活接合表面118。例如，可使用激活处理以促成接合处理和/或导致在接合层116的接合表面118和将接合到第一基板100的第二基板120(图6)的接合表面之间形成更强接合的方式来改变接合表面118处的表面化学性质。
图6示出将接合到图5的第一基板100的第二基板120。第二基板120可至少基本上包括单种大体均质材料，或者第二基板120可包括多层结构。作为非限制示例，第二基板120可包括氧化物(例如，氧化铝、氧化锆、二氧化硅等)、氮化物(例如，氮化硅)、碳化物(例如，碳化硅)或半导体材料(例如，硅、锗、III-V半导体材料等)。在一些实施方式中，第二基板120可包括非晶材料。在其它实施方式中，第二基板120可包括结晶材料(例如，多晶或单晶材料)。如以下更详细讨论的，为了促使在第二基板120接合到第一基板100之后使第二基板120变薄，可将离子沿着破裂平面132注入第二基板中，这样可在破裂平面132的相反两侧限定第二基板120的相对薄层120A和相对厚层120B。
如图7中所示，第二基板120可接合到第一基板100的第一主表面102上，形成其中示出的中间结构126。第二基板120可接合到第一基板100上，使得第二基板120的相对薄层120A设置在第一基板100的第一主表面102和第二基板120的相对厚层120B之间。在一些实施方式中，可使用直接接合处理将第二基板120的相对薄层120A接合到第一基板100的第一主表面102，而在其间不使用任何粘合剂。
可使用直接接合处理将相对薄层120A接合到第一基板100的第一主表面102，在该直接接合处理中，通过在其间设置直接原子键，将相对薄层120A直接接合到第一基板100的第一主表面102。换句话讲，可在不使用粘合剂的情况下将相对薄层120A直接接合到第一基板100。第二基板120的相对薄层120A和第一基板100之间的原子键的性质将依赖于第一基板100的接合表面118和第二基板120的接合表面130中的每个的表面处的材料组成。
在一些实施方式中，在接合处理之前，可在相对薄层120A的露出表面122上设置第二接合层116，第二接合层116可如之前参照接合层116设置在第一基板100上描述的一样。例如，可在第二基板120的材料的相对薄层120A的主表面122上设置二氧化硅(SiO2)。因此，按照这些实施方式，可在第二基板120被露出的第一主表面122和第一基板100的第一主表面102处的二氧化硅之间设置直接原子键。换句话讲，相对薄层120A的接合表面122可包括氧化物材料(例如，二氧化硅(SiO2)，是电介质材料)并且第一基板100的接合表面118可至少基本上包括相同的氧化物材料(例如，二氧化硅(SiO2))。在这些实施方式中，可使用二氧化硅-二氧化硅表面直接接合处理来将第一基板100的接合表面118接合到第二基板120的接合表面130。在这些实施方式中，如图7中所示，接合材料(例如，诸如氧化物(例如，二氧化硅)的电介质层)可设置在第一基板100和第二基板120之间，处于第二基板120的材料的相对薄层120A和第一基板100的平坦表面112之间的直接接合界面124处。该接合材料116可具有例如大约一纳米(1nm)和大约一微米(1μm)之间的平均厚度。
在另外的实施方式中，第一基板100的接合表面118的绝大部分可包括诸如硅的半导体材料，第二基板120的接合表面130可至少包括相同的半导体材料(例如，硅)。在这些实施方式中，可使用硅-硅表面直接接合处理将第一基板100接合到第二基板120。在另外的实施方式中，第一基板100的接合表面118和第二基板120的接合表面130可包括诸如铜、金、铝的金属材料或诸如Au:Sn、Au:Si、Au:Ge、Al:Ge、Au:In中的一种或更多种的共熔组分。
可以使接合表面118、130相互直接物理接触，可在接合界面132的局域区域中施加压力。可在局部压力区域的附近开始原子间键合，键合波可以快速速率横过接合表面118、130之间的界面进行传播，以形成直接接合界面132。
可选地，可使用退火处理来加强第一基板100和第二基板120之间的接合。此退火处理可包括在大约一百摄氏度(100℃)和大约一千摄氏度(1000℃)之间的温度下在炉子中加热第二基板120的材料的相对薄层120A和第一基板100达大约两分钟(2分钟)至大约十五小时(15小时)的时间。
在将第二基板120接合到了第一基板100时，第二基板120可经受其它处理以如之前提及的使第二基板120变薄，去除相对厚层120B并且露出在相对薄层120A的与第一基板100相对的一侧的表面。例如，可从相对薄层120A去除相对厚层120B，从而留下相对薄层120A接合在包括牺牲材料110和衬垫材料108在内的第一基板100的平坦表面112上。
举例来说而非限制地，可使用SMARTCUTTM将第二基板120的材料的相对厚层120B与材料的相对薄层120A分开。在例如授予Bruel的美国专利No.RE39,484(2007年2月6日公布)、授予Aspar等人的美国专利No.6,303,468(2001年10月16日公布)、授予Aspar等人的美国专利No.6,335,258(2002年1月1日授权)、授予Moriceau等人的美国专利No.6,756,286(2004年6月29日授权)、授予Aspar等人的美国专利No.6,809,044(2001年10月16日授权)和授予Aspar等人的美国专利No.6,946,365(2005年9月20日授权)中详细描述了这些处理，这些专利的公开的全部内容以引用方式并入本文中。
简言之，并且参照图6，多种离子128(例如，氢、氦或惰性气体离子)可注入第二基板120中。在一些实施方式中，在第二基板120的主表面130接合到第一基板100之前，多种离子128可通过主表面130注入第二基板120中。例如，在接合之前，如图6中所示，从设置在第二基板120的与表面130相邻的一侧的离子源将离子128注入第二基板120中。
离子可在与第二基板120的主表面130基本上垂直的方向上注入第二基板120中。如本领域中已知的，离子在第二基板120中的注入深度基本上部分随将离子注入第二基板120中所用能量的变化而变化。一般地讲，以较低能量注入的离子将注入达相对较浅的深度，而以较高能量注入的离子将注入达相对较深的深度。
离子可以预定能量注入第二基板120中，该预定能量被选定成使离子在第二基板120内注入达所需深度，以在其中确定破裂平面132。可在第二基板120的层接合到第一基板100之前或之后将离子注入第二基板120中。作为一个特定的非限制示例，破裂平面132可设置在第二基板120内，与第一主表面130相距平均深度，使得第二基板120的相对薄层120A的平均厚度在从大约一百纳米(100nm)至大约一千纳米(1000nm)的范围内。如本领域中已知的，至少一些离子不可避免地注入不同于所需注入深度的深度，离子浓度随在第二基板120中的从被露出的主表面130(例如，在接合之前)起算的深度的变化而变化的曲线图可表现出大体钟形(对称或不对称)曲线，该曲线的最大值在所需注入深度处。
在将离子注入了第二基板120中时，离子限定第二基板120内的破裂平面132(如图6中用虚线示出的)。该破裂平面132可包括第二基板120内的与最大离子浓度平面对准并且沿着最大离子浓度平面在第二基板120内延伸的层或区域。破裂平面132可限定第二基板120的在随后处理中为了将材料的相对薄层132A传递到第一基板100而可被裂开或破裂所遵循的平面。例如，可加热第二基板120，以致使第二基板120沿着破裂平面132裂开或破裂。可选地，还可应用机械和/或化学能量来致使或辅助沿着破裂平面132裂开第二基板120。
在另外的实施方式中，可通过将相对厚的第二基板120(例如，平均厚度大于大约100微米的基板)接合到第一基板100并且随后在相对厚基板的与第一基板100相反的一侧使相对厚基板变薄，在第一基板100上设置相对薄层120A。可通过从第二基板120被露出的第二主表面134去除材料，使第二基板120变薄。例如，可使用化学处理(例如，湿或干化学蚀刻处理)、机械处理(例如，磨削或研磨)、或通过化学-机械抛光(CMP)处理将第二基板120变薄。
在如图8中所示使第二基板120变薄以留下相对薄层120A接合在第一基板100上的材料时，可选地，可在材料的相对薄层120A的与第一基板100相反的一侧的被露出表面上形成保护电介质层136。该保护电介质层136可包括二氧化硅和/或氮化硅中的一种或更多种。可使用淀积处理(例如，物理气相淀积(PVD)处理或化学气相淀积(CVD)处理)，在相对薄层120A上淀积保护电介质层136。保护电介质层136在形成MEMS腔体时利用的后续处理中可充当蚀刻阻止层。保护电介质层136可具有例如大约一纳米(1nm)和大约一微米(1μm)之间的平均层厚度。在一些实施方式中，可对保护电介质层136进行热处理，以增加保护电介质层136的密度。作为非限制示例，可在本领域中已知的合适炉体中将保护电介质层136加热至大于大致400℃的温度，以使保护电介质层136致密化。
参照图9，可形成延伸通过相对薄层120A直至牺牲材料110的一个或更多个孔140。如以下更详细讨论的，可通过一个或更多个孔140从第一基板100中的腔体106内去除牺牲材料110。因此，孔140可与牺牲材料110相邻设置并且可与牺牲材料110对准。另外，一个或更多个孔140可延伸通过保护电介质层136、相对薄层120A和接合层116(如果存在的话)。可通过孔140露出下面的牺牲材料110的一个或更多个表面。一个或更多个孔140的与第一基板100的第一主表面102和第二主表面104平行的平均截面尺寸(z)(例如，宽度、直径等)(从图9的角度看，水平尺寸)是至少大约二十(20)纳米、至少大约五十(50)纳米、至少大约一百(100)纳米或甚至更大。
可使用例如光刻掩模和蚀刻处理，形成通过材料的相对薄层120A的一个或更多个孔140。在这些实施方式中，可在材料的相对薄层120A的与第一基板100相反的一侧的第一主表面130上淀积掩模层，选择性对该掩模层构图，以在材料的相对薄层120A中的期望蚀刻的位置形成通过掩模层的开口，以形成孔140。在形成构图后的掩模层之后，可使用例如湿法化学蚀刻处理或干反应离子蚀刻处理来蚀刻材料的相对薄层120A中通过构图的掩模层的开口而露出的区域。尽管图示的非限制示例示出了单个孔延伸通过材料的相对薄层120A，但可形成穿透材料的相对薄层的任何数量的孔140，并且一个或更多个孔140中的每个可与牺牲材料110对准。
在一些实施方式中，一个或更多个孔140可与下面的牺牲材料110对准，使得在孔140与牺牲材料110的与第一基板100的第一主表面102和第二主表面104平行的水平平面上的中心对准。在一些实施方式中，孔140可在牺牲材料110的中心的距离内，该距离是腔体106的平均截面尺寸的大约百分之十(10)、腔体106的平均截面尺寸的大约百分之二十(20)或甚至腔体106的平均截面尺寸的大约百分之五十(50)。在另选实施方式中，一个或更多个孔140可被对准，使得一个或更多个孔140位于垂直于牺牲材料110的其它部分上。
在一些实施方式中，可利用各向异性蚀刻处理来形成一个或更多个孔140。可利用各向异性蚀刻处理在孔140的整个深度内基本上始终保持一个或更多个孔140的平均截面尺寸(z)。例如，在非限制示例中，各向异性蚀刻处理可将一个或更多个孔140的整个深度内的平均截面尺寸(z)保持在原始的预蚀刻截面尺寸(z)尺寸的至少大致百分之五(5)内、至少大致百分之十(10)内或甚至至少大致百分之二十(20)内。尽管两个孔140的平均截面尺寸(z)在图9中被示出为是基本上相等的，但应该理解，在其它实施方式中，孔140可具有不同的平均截面尺寸(z)。
可利用各向异性干法反应离子蚀刻处理形成从第一主表面130起通过材料的相对薄层120A的一个或更多个孔140。可利用各向异性干法蚀刻处理来形成孔140，以基本上防止一个或更多个孔140内的材料的薄层120A的被露出的侧壁142被蚀刻。在另外的实施方式中，可利用各向异性湿法蚀刻。在蚀刻处理之后，可去除构图后的掩模层。
在一些实施方式中，蚀刻处理可根据被去除的材料的组成，利用两种或更多种蚀刻(湿法或干法)化学品。例如，可利用第一蚀刻化学品来去除保护电介质层136的一些部分，可使用第二蚀刻化学品来去除材料的相对薄层120A的一些部分，可利用第三蚀刻化学品来去除接合层116的一些部分。在接合层116和保护电介质层136包括基本上相同的材料的实施方式中，第一蚀刻化学品和第三蚀刻化学品可基本上相同。
在形成了一个或更多个孔140时，可在孔140内的材料的相对薄层120A被露出的侧壁上形成附加的保护电介质层144，以形成图10中示出的中间结构146。附加的保护电介质层144可形成在材料的相对薄层120A的被露出的侧壁142上，基本上覆盖侧壁142的整个表面。可使用淀积处理(例如，物理气相淀积(PVD)处理或化学气相淀积(CVD)处理)或诸如热生长处理(例如，热氧化或热氮化)的生长处理中的一种或更多种，形成附加的保护电介质层144。附加的保护电介质层144可被形成至大于大约二十(20)纳米、大于大约四十(40)纳米、或甚至大于大约六十(60)纳米的平均层厚度。在一些实施方式中，可对附加的保护电介质层144进行热处理，以增加附加的保护电介质层144的密度。作为非限制示例，可在合适炉体中将附加的保护电介质层144加热至大于大致400℃的温度，以使附加的保护电介质层144致密化。
作为非限制示例，附加的保护电介质层144可包括一个或更多个层，这些层可包括二氧化硅层和/或氮化硅层。例如，附加的保护电介质层144可包括通过热氧化生长处理在一个或更多个孔140内的材料的相对薄层120A的侧壁上共形形成的二氧化硅(SiO2)层。由于一个或更多个孔140内的材料的相对薄层120A的侧壁142上的热生长处理的固有共形性从而确保侧壁142整体的至少绝大部分覆盖，可利用热氧化生长处理。
可利用延伸通过材料的相对薄层120A的一个或更多个孔140，以允许从一个或更多个腔体106内去除牺牲材料110。如图11中所示，从腔体106去除牺牲材料110可将材料的相对薄层120A“脱离”该结构的剩余部分。材料的相对薄层120A中脱离且未得到支撑的部分可用作由中间结构148构成的后续MEMS换能器的隔膜。另外，因去除了牺牲材料110，在一个或更多个腔体106中再次恢复了空隙，可利用腔体106作为由中间结构148构成的后续MEMS换能器的MEMS腔体。
在非限制实施方式中，蚀刻剂可通过一个或更多个孔140，使得可使用蚀刻剂通过孔140从腔体110内去除牺牲材料，相对于衬垫材料108，该蚀刻剂对牺牲材料110具有选择性。换句话讲，可以显著比包括衬垫材料108和保护电介质层136、144的材料大的速率来去除牺牲材料110。另外，可以显著比接合层116、保护电介质层136和附加的保护电介质层144大的速率来去除牺牲材料110。在一些实施方式中，可去除牺牲材料110，而没有显著去除包括衬垫材料108、接合层116和保护电介质层136、144的材料。
可选择以高于蚀刻剂蚀刻衬垫材料108的第二蚀刻速率(和接合层116和/或保护电介质层136、144的任何蚀刻速率)的第一蚀刻速率蚀刻牺牲材料110的蚀刻剂。在一些实施方式中，第一蚀刻速率可以至少是第二蚀刻速率的大约五(5)倍、至少是第二蚀刻速率的大约一百(100)倍或甚至至少是第二蚀刻速率的大约一千(1000)倍。在这个构造中，衬垫材料108(和接合层116和/或保护电介质层136、144)可在用于从一个或更多个腔体106内去除牺牲材料110的蚀刻处理中用作蚀刻阻止层。换句话讲，以第一蚀刻速率从一个或更多个腔体106内逐步地去除牺牲材料110。当牺牲材料110被至少显著去除并且露出了下面的衬垫材料108的表面时，由于蚀刻速率将显著减小至较慢的第二蚀刻速率的事实，蚀刻处理事实上将停止。
用于从一个或更多个腔体106内蚀刻牺牲材料110的蚀刻处理可包括湿法蚀刻处理、干蚀刻处理(例如，等离子体蚀刻处理)、或电化学蚀刻处理。
蚀刻处理中采用的一种或多种蚀刻剂的组成将依赖于牺牲材料110和周围材料(诸如，衬垫材料108)的组成。许多针对这些材料的合适蚀刻剂是本领域已知的并且可用于本公开的实施方式中。作为一个非限制示例，在牺牲材料110包括多晶硅并且衬垫材料108包括二氧化硅和氮化硅中的一种或更多种的实施方式中，蚀刻剂可包括四甲基氢氧化铵(TMAH)。典型的TMAH蚀刻温度采用的是70°和90°之间的温度，典型的浓度是3重量％至25重量％的TAMH水溶液。在牺牲材料110包括多晶硅的一些实施方式中，还可利用选择性各向同性四氟化碳(CF4)蚀刻。
在其它非限制示例中，牺牲材料110可包括诸如(例如)无机玻璃上旋涂(即，甲基-、乙基-、苯基-、或丁基)的玻璃状材料、掺杂或未掺杂的硅酸盐玻璃、掺杂或未掺杂的准无机硅氧烷玻璃上旋涂(SOG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、或硼磷硅酸盐玻璃(BPSG)。在牺牲材料110包括玻璃状材料的实施方式中，衬垫材料108可包括二氧化硅材料和上面的氮化硅材料。蚀刻剂可包括基于氢氟酸(HF)的蚀刻化学品(诸如，浓缩的HF(49％的HF水溶液)、包括例如氟化铵(NH4F)和氢氟酸的缓冲氧化物蚀刻剂(例如，体积比为7:1的40％的NH4F水溶液与49％的HF水溶液)、HF/盐酸(HCl)蚀刻溶液(例如，1:1的HF:HCl))。
在牺牲材料110包括诸如聚酰亚胺的聚合物材料或诸如1-甲氧基-2-丙醇酯的醋酸酯的实施方式中，可用诸如乳酸乙酯和双丙酮醇的合适溶剂去除聚合物材料。在这些实施方式中，所选定的溶剂去除了聚合物牺牲材料110，而没有去除相邻的衬垫材料108、接合层116和保护电介质层136、144。
在其它实施方式中，可进一步处理图11的半导体结构148，以形成MEMS换能器。例如，作为非限制示例，图13示出由图11的半导体结构148构成的MEMS换能器150。MEMS换能器150可包括：单个腔体106，其可用作MEMS换能器腔体；四(4)个孔140，其延伸通过材料的相对薄层120A。可利用这些结构作为板状声波谐振器、弯曲模式谐振器、体声波(BAW)谐振器、表面声波(SAW)谐振器或膜体声学谐振器(FBAR)。在其它实施方式中，MEMS换能器150可包括被构造成电感测换能器150的机械变形或换能器150中的振动的传感器。在一些实施方式中，换能器150可用作谐振器和传感器二者。
可通过掩模和蚀刻处理和金属淀积处理，形成穿通基板通孔152，金属淀积处理允许MEMS换能器150和可形成在MEMS换能器150的一个或两个主表面上的其它半导体结构之间电连接。例如，有源电子装置(诸如，基于CMOS的装置)可附连到MEMS换能器150的第一主表面154(例如，通过直接接合处理)，MEMS覆盖件可设置在MEMS换能器150的第二主表面156上(例如，通过直接接合处理)，使得可在CMOS装置基板、MEMS换能器150和MEMS覆盖件结构创建电连接。
本文中公开的实施方式使得能够形成包括一个或更多个腔体的半导体结构，可利用半导体结构形成MEMS换能器。
以下阐述本公开另外的非限制示例实施方式。
实施方式1：
一种制造半导体结构的方法，该方法包括：在第一基板中形成一个或更多个腔体，所述一个或更多个腔体从所述第一基板的第一主表面至少部分延伸到所述第一基板中；在所述一个或更多个腔体内设置牺牲材料；在所述第一基板的所述第一主表面上接合第二基板；通过从所述第二基板去除所述第二基板的相对厚层并且留下在所述第一基板的所述第一主表面上接合的所述第二基板的相对薄层，使所述第二基板变薄；形成通过所述第二基板的所述相对薄层的一个或更多个孔；以及通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料。
实施方式2：根据实施方式1所述的方法，所述方法还包括将所述一个或更多个腔体形成为在与所述第一基板的所述第一主表面平行的平面上具有所述第一基板的所述第一主表面上的由所述第一基板的外周边缘包围的总面积的至少百分之三十(30％)的截面面积总和。
实施方式3：根据实施方式1或实施方式2所述的方法，所述方法还包括：在所述一个或更多个腔体内设置所述牺牲材料之前，在所述一个或更多个腔体内的所述第一基板的表面的上或里形成衬垫材料。
实施方式4：根据实施方式3所述的方法，其中，从所述一个或更多个腔体内去除所述牺牲材料包括使用蚀刻剂蚀刻所述牺牲材料，相对于所述衬垫材料，所述蚀刻剂对所述牺牲材料具有选择性。
实施方式5：根据实施方式3或实施方式4所述的方法，所述方法还包括选择所述衬垫材料以包括二氧化硅和氮化硅中的至少一种。
实施方式6：根据实施方式1至5中的任一项所述的方法，在所述一个或更多个腔体内设置所述牺牲材料的步骤包括：在所述一个或更多个腔体内淀积所述牺牲材料，所述牺牲材料至少基本上填充所述一个或更多个腔体；以及通过去除所述牺牲材料的一部分来平整所述牺牲材料的表面。
实施方式7：根据实施方式1至6中的任一项所述的方法，所述方法还包括：在将所述第二基板接合到所述第一基板的所述第一主表面上之前，在所述牺牲材料上淀积接合层。
实施方式8：根据实施方式1至7中的任一项所述的方法，其中，使所述第二基板变薄的步骤还包括：将离子注入所述第二基板中以在所述第二基板内形成破裂平面，所述破裂平面设置在所述第二基板的所述相对厚层和所述第二基板的所述相对薄层之间；以及沿着所述破裂平面使所述第二基板破裂并且将所述第二基板的所述相对厚层与所述第二基板的所述相对薄层分开。
实施方式9：根据实施方式1至8中的任一项所述的方法，其中，形成通过所述第二基板的所述相对薄层的所述一个或更多个孔的步骤包括：蚀刻通过所述第二基板的所述相对薄层的一个或更多个孔；以及露出所述牺牲材料在所述一个或更多个孔内的表面。
实施方式10：根据实施方式9所述的方法，所述方法还包括：在通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料之前，在所述相对薄层的被露出表面上形成保护电介质层。
实施方式11：根据实施方式9或实施方式10所述的方法，所述方法还包括在通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料之前，在所述相对薄层在所述一个或更多个孔内的被露出表面上形成保护电介质层。
实施方式12：根据实施方式1至11中的任一项所述的方法，所述方法还包括从所述半导体结构形成MEMS换能器。
实施方式13：一种半导体结构，该半导体结构包括：一个或更多个腔体，其从第一基板的第一主表面起至少部分延伸通过所述第一基板；牺牲材料，其设置在所述一个或更多个腔体内；衬垫材料，其在所述第一基板的在所述一个或更多个腔体内的表面上延伸，所述衬垫材料设置在所述第一基板的所述表面和所述牺牲材料之间；相对薄层，其设置在所述第一基板的所述第一主表面上并且在设置在所述一个或更多个腔体内的所述牺牲材料上延伸；以及一个或更多个孔，其延伸通过所述相对薄层，所述一个或更多个孔与所述牺牲材料相邻地设置。
实施方式14：根据实施方式13所述的半导体结构，所述半导体结构还包括设置在所述相对薄层和所述牺牲材料之间的接合层。
实施方式15：根据实施方式13或实施方式14所述的半导体结构，其中，所述牺牲材料包括多晶硅。
实施方式16：根据实施方式13至15中的任一项所述的半导体结构，其中，所述一个或更多个腔体在与所述第一基板的所述第一主表面平行的平面中具有所述第一基板的所述第一主表面上的由所述第一基板的外周边缘包围的总面积的至少百分之三十(30％)的截面面积总和。
实施方式17：根据实施方式13至16中的任一项所述的半导体结构，其中，所述衬垫材料包括二氧化硅和氮化硅中的至少一种。
实施方式18：根据实施方式17所述的半导体结构，其中，所述衬垫材料包括设置在二氧化硅层上的氮化硅层。
实施方式19：根据实施方式17或实施方式18所述的半导体结构，其中，所述衬垫材料包括具有大约20纳米或更大的厚度的二氧化硅层。
实施方式20：根据实施方式17至19中的任一项所述的半导体结构，其中，所述衬垫材料包括具有大约20纳米或更大的厚度的氮化硅层。
实施方式21：根据实施方式13至20中的任一项所述的半导体结构，所述半导体结构还包括位于所述相对薄层的被露出表面上的保护电介质层。
实施方式22：根据实施方式13至21中的任一项所述的半导体结构，所述半导体结构还包括位于所述相对薄层在所述一个或更多个孔内的被露出表面上的保护电介质层。
实施方式23：根据实施方式13至22中的任一项所述的半导体结构，其中，所述一个或更多个腔体从所述第一基板的所述第一主表面起在所述第一基板中延伸至少大约1微米的平均深度。
实施方式24：根据实施方式13至23中的任一项所述的半导体结构，所述半导体结构还包括设置在所述相对薄层和所述牺牲材料之间的直接接合界面。
上述公开的示例实施方式没有限制本发明的范围，因为这些实施方式只是由随附权利要求书及其法律等同物的范围限定的本发明的实施方式的示例。任何等同实施方式旨在本发明的范围内。事实上，根据描述，对于本领域的技术人员而言，除了本文中示出和描述的公开之外，本公开的各种修改形式(诸如，所描述元件的替代可用组合)将变得清楚。这些修改形式和实施方式也旨在落入随附权利要求书的范围内。

Claims (24)

1.一种制造半导体结构的方法，该方法包括：
在第一基板中形成一个或更多个腔体，所述一个或更多个腔体从所述第一基板的第一主表面至少部分延伸到所述第一基板中；
在所述一个或更多个腔体内设置牺牲材料；
在所述第一基板的所述第一主表面上接合第二基板；
通过从所述第二基板去除所述第二基板的相对厚层并且留下在所述第一基板的所述第一主表面上接合的所述第二基板的相对薄层，使所述第二基板变薄；
形成通过所述第二基板的所述相对薄层的一个或更多个孔；以及
通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料。
2.根据权利要求1所述的方法，所述方法还包括将所述一个或更多个腔体形成为在与所述第一基板的所述第一主表面平行的平面上具有所述第一基板的所述第一主表面上的由所述第一基板的外周边缘包围的总面积的至少百分之三十(30％)的截面面积总和。
3.根据权利要求1所述的方法，所述方法还包括：在所述一个或更多个腔体内设置所述牺牲材料之前，在所述一个或更多个腔体内的所述第一基板的表面的上或里形成衬垫材料。
4.根据权利要求3所述的方法，其中，从所述一个或更多个腔体内去除所述牺牲材料包括使用蚀刻剂蚀刻所述牺牲材料，相对于所述衬垫材料，所述蚀刻剂对所述牺牲材料具有选择性。
5.根据权利要求3的方法，所述方法还包括选择所述衬垫材料以包括二氧化硅和氮化硅中的至少一种。
6.根据权利要求1所述的方法，其中，在所述一个或更多个腔体内设置所述牺牲材料的步骤包括：
在所述一个或更多个腔体内淀积所述牺牲材料，所述牺牲材料至少基本上填充所述一个或更多个腔体；以及
通过去除所述牺牲材料的一部分来平整所述牺牲材料的表面。
7.根据权利要求1所述的方法，所述方法还包括：在将所述第二基板接合到所述第一基板的所述第一主表面上之前，在所述牺牲材料上淀积接合层。
8.根据权利要求1所述的方法，其中，使所述第二基板变薄的步骤还包括：
将离子注入所述第二基板中以在所述第二基板内形成破裂平面，所述破裂平面设置在所述第二基板的所述相对厚层和所述第二基板的所述相对薄层之间；以及
沿着所述破裂平面使所述第二基板破裂并且将所述第二基板的所述相对厚层与所述第二基板的所述相对薄层分开。
9.根据权利要求1所述的方法，其中，形成通过所述第二基板的所述相对薄层的所述一个或更多个孔的步骤包括：
蚀刻通过所述第二基板的所述相对薄层的一个或更多个孔；以及
露出所述牺牲材料在所述一个或更多个孔内的表面。
10.根据权利要求9所述的方法，所述方法还包括：在通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料之前，在所述相对薄层的被露出表面上形成保护电介质层。
11.根据权利要求10所述的方法，所述方法还包括在通过所述一个或更多个孔从所述一个或更多个腔体内去除所述牺牲材料之前，在所述相对薄层在所述一个或更多个孔内的被露出表面上形成保护电介质层。
12.根据权利要求1所述的方法，所述方法还包括从所述半导体结构形成MEMS换能器。
13.一种半导体结构，该半导体结构包括：
一个或更多个腔体，其从第一基板的第一主表面起至少部分延伸通过所述第一基板；
牺牲材料，其设置在所述一个或更多个腔体内；
衬垫材料，其在所述第一基板的在所述一个或更多个腔体内的表面上延伸，所述衬垫材料设置在所述第一基板的所述表面和所述牺牲材料之间；
相对薄层，其设置在所述第一基板的所述第一主表面上并且在设置在所述一个或更多个腔体内的所述牺牲材料上延伸；以及
一个或更多个孔，其延伸通过所述相对薄层，所述一个或更多个孔与所述牺牲材料相邻地设置。
14.根据权利要求13所述的半导体结构，所述半导体结构还包括设置在所述相对薄层和所述牺牲材料之间的接合层。
15.根据权利要求13所述的半导体结构，其中，所述牺牲材料包括多晶硅。
16.根据权利要求13所述的半导体结构，其中，所述一个或更多个腔体在与所述第一基板的所述第一主表面平行的平面中具有所述第一基板的所述第一主表面上的由所述第一基板的外周边缘包围的总面积的至少百分之三十(30％)的截面面积总和。
17.根据权利要求13所述的半导体结构，其中，所述衬垫材料包括二氧化硅和氮化硅中的至少一种。
18.根据权利要求17所述的半导体结构，其中，所述衬垫材料包括设置在二氧化硅层上的氮化硅层。
19.根据权利要求17所述的半导体结构，其中，所述衬垫材料包括具有大约20纳米或更大的厚度的二氧化硅层。
20.根据权利要求17所述的半导体结构，其中，所述衬垫材料包括具有大约20纳米或更大的厚度的氮化硅层。
21.根据权利要求13所述的半导体结构，所述半导体结构还包括位于所述相对薄层的被露出表面上的保护电介质层。
22.根据权利要求13所述的半导体结构，所述半导体结构还包括位于所述相对薄层在所述一个或更多个孔内的被露出表面上的保护电介质层。
23.根据权利要求13所述的半导体结构，其中，所述一个或更多个腔体从所述第一基板的所述第一主表面起在所述第一基板中延伸至少大约1微米的平均深度。
24.根据权利要求13所述的半导体结构，所述半导体结构还包括设置在所述相对薄层和所述牺牲材料之间的直接接合界面。
CN201480036740.9A 2013-06-27 2014-06-11 用于制造包括填充有牺牲材料的腔体的半导体结构的方法 Pending CN105339297A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361840333P 2013-06-27 2013-06-27
US61/840,333 2013-06-27
PCT/EP2014/062137 WO2014206737A1 (en) 2013-06-27 2014-06-11 Methods of fabricating semiconductor structures including cavities filled with a sacrifical material

Publications (1)

Publication Number Publication Date
CN105339297A true CN105339297A (zh) 2016-02-17

Family

ID=50933167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480036740.9A Pending CN105339297A (zh) 2013-06-27 2014-06-11 用于制造包括填充有牺牲材料的腔体的半导体结构的方法

Country Status (7)

Country Link
US (2) US10703627B2 (zh)
EP (1) EP3013735B1 (zh)
JP (1) JP6400693B2 (zh)
KR (1) KR20160024361A (zh)
CN (1) CN105339297A (zh)
CA (1) CA2916443C (zh)
WO (1) WO2014206737A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111641399A (zh) * 2020-06-01 2020-09-08 中国电子科技集团公司第二十六研究所 一种设置有SiO2钝化层的RF滤波器
WO2022017486A1 (zh) * 2020-07-24 2022-01-27 苏州汉天下电子有限公司 可调式谐振器及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
CN107857232A (zh) * 2016-09-22 2018-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
US10276384B2 (en) * 2017-01-30 2019-04-30 International Business Machines Corporation Plasma shallow doping and wet removal of depth control cap
EP3650827B1 (en) * 2018-11-07 2022-08-31 Sciosense B.V. Method of manufacturing a semiconductor transducer device with multilayer diaphragm and semiconductor transducer device with multilayer diaphragm
US10843920B2 (en) * 2019-03-08 2020-11-24 Analog Devices International Unlimited Company Suspended microelectromechanical system (MEMS) devices
US11084715B2 (en) * 2019-05-22 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented pedestal for mounting device on chip
KR102250895B1 (ko) * 2019-12-23 2021-05-12 주식회사 현대케피코 반도체 소자의 제조방법
FR3111628B1 (fr) * 2020-06-18 2022-06-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif microélectronique comprenant une membrane suspendue au-dessus d’une cavité
CN111934639B (zh) * 2020-06-28 2021-10-29 见闻录(浙江)半导体有限公司 一种体声波谐振器的空腔结构及制作工艺
FR3113772B1 (fr) * 2020-08-25 2024-05-03 Commissariat Energie Atomique Procédé de transfert d’une couche mince sur un substrat receveur comportant des cavités et une région dépourvue de cavités en bordure d’une face de collage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0500234A2 (en) * 1991-02-07 1992-08-26 Honeywell Inc. Method for making diaphragm-based sensors and apparatus constructed therewith
CN101100280A (zh) * 2006-07-04 2008-01-09 探微科技股份有限公司 制作悬浮结构与腔体的方法
CN101998930A (zh) * 2008-02-22 2011-03-30 卡文迪什动力有限公司 密封腔体的方法
CN102295264A (zh) * 2010-06-25 2011-12-28 国际商业机器公司 平面腔体微机电系统及相关结构、制造和设计结构的方法
CN102674237A (zh) * 2011-02-22 2012-09-19 英飞凌科技股份有限公司 单片集成传感器装置及形成方法和形成其腔体结构的方法
CN103168342A (zh) * 2010-11-19 2013-06-19 索泰克公司 用于射频或电力应用的电子器件和制造这种器件的工艺

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US106107A (en) * 1870-08-09 Improved animal-trap
JP2811768B2 (ja) * 1989-07-17 1998-10-15 株式会社デンソー 半導体式加速度センサおよびその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3367113B2 (ja) * 1992-04-27 2003-01-14 株式会社デンソー 加速度センサ
JPH06318713A (ja) 1993-04-30 1994-11-15 Fujikura Ltd 薄膜構造の製造方法及び薄膜構造
US5963788A (en) * 1995-09-06 1999-10-05 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
DE10006035A1 (de) 2000-02-10 2001-08-16 Bosch Gmbh Robert Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6883903B2 (en) * 2003-01-21 2005-04-26 Martha A. Truninger Flextensional transducer and method of forming flextensional transducer
US7578189B1 (en) * 2006-05-10 2009-08-25 Qualtre, Inc. Three-axis accelerometers
US7863697B2 (en) * 2006-12-05 2011-01-04 Miradia Inc. Method and apparatus for MEMS oscillator
FR2932788A1 (fr) * 2008-06-23 2009-12-25 Commissariat Energie Atomique Procede de fabrication d'un composant electromecanique mems / nems.
FR2932923B1 (fr) * 2008-06-23 2011-03-25 Commissariat Energie Atomique Substrat heterogene comportant une couche sacrificielle et son procede de realisation.
FR2943174B1 (fr) * 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
JP2011016173A (ja) * 2009-07-07 2011-01-27 Denso Corp 半導体装置およびその製造方法
EP2399863A1 (en) * 2010-06-22 2011-12-28 Valtion Teknillinen Tutkimuskeskus Multi-layer substrate structure and manufacturing method for the same
US8642370B2 (en) * 2011-03-04 2014-02-04 Texas Instruments Incorporated Cavity open process to improve undercut

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0500234A2 (en) * 1991-02-07 1992-08-26 Honeywell Inc. Method for making diaphragm-based sensors and apparatus constructed therewith
CN101100280A (zh) * 2006-07-04 2008-01-09 探微科技股份有限公司 制作悬浮结构与腔体的方法
CN101998930A (zh) * 2008-02-22 2011-03-30 卡文迪什动力有限公司 密封腔体的方法
CN102295264A (zh) * 2010-06-25 2011-12-28 国际商业机器公司 平面腔体微机电系统及相关结构、制造和设计结构的方法
CN103168342A (zh) * 2010-11-19 2013-06-19 索泰克公司 用于射频或电力应用的电子器件和制造这种器件的工艺
CN102674237A (zh) * 2011-02-22 2012-09-19 英飞凌科技股份有限公司 单片集成传感器装置及形成方法和形成其腔体结构的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111641399A (zh) * 2020-06-01 2020-09-08 中国电子科技集团公司第二十六研究所 一种设置有SiO2钝化层的RF滤波器
WO2022017486A1 (zh) * 2020-07-24 2022-01-27 苏州汉天下电子有限公司 可调式谐振器及其制造方法

Also Published As

Publication number Publication date
EP3013735A1 (en) 2016-05-04
US20170210617A1 (en) 2017-07-27
KR20160024361A (ko) 2016-03-04
JP2016531006A (ja) 2016-10-06
JP6400693B2 (ja) 2018-10-03
US10703627B2 (en) 2020-07-07
US20200331750A1 (en) 2020-10-22
EP3013735B1 (en) 2020-04-01
CA2916443A1 (en) 2014-12-31
WO2014206737A1 (en) 2014-12-31
CA2916443C (en) 2021-09-07

Similar Documents

Publication Publication Date Title
CN105339297A (zh) 用于制造包括填充有牺牲材料的腔体的半导体结构的方法
US7655538B2 (en) MEMS device and interposer and method for integrating MEMS device and interposer
US9511996B2 (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices
US7906439B2 (en) Method of fabricating a MEMS/NEMS electromechanical component
US7993949B2 (en) Heterogeneous substrate including a sacrificial layer, and a method of fabricating it
KR20070046202A (ko) 새로운 미세 전자적 구조, 마이크로 시스템, 및 그 제조프로세스
US8076169B2 (en) Method of fabricating an electromechanical device including at least one active element
KR20080054382A (ko) Ｍｅｍｓ 장치 및 그 제조 방법
WO2014020387A1 (en) Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
US9193582B2 (en) Method of forming a suspended structure and a transistor co-integrated on a same substrate
US8932893B2 (en) Method of fabricating MEMS device having release etch stop layer
EP2138453B1 (fr) Procédé de fabrication d'une structure électromécanique comportant au moins un pilier de renfort mécanique
CN104355284A (zh) 一种mems器件双面对通介质隔离结构及制备方法
Yamamoto et al. Capacitive accelerometer with high aspect ratio single crystalline silicon microstructure using the SOI structure with polysilicon-based interconnect technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160217

RJ01 Rejection of invention patent application after publication