TWI336280B - Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe - Google Patents

Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe Download PDF

Info

Publication number
TWI336280B
TWI336280B TW096134221A TW96134221A TWI336280B TW I336280 B TWI336280 B TW I336280B TW 096134221 A TW096134221 A TW 096134221A TW 96134221 A TW96134221 A TW 96134221A TW I336280 B TWI336280 B TW I336280B
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
polishing step
polished
less
Prior art date
Application number
TW096134221A
Other languages
English (en)
Other versions
TW200815153A (en
Inventor
Vladimir Dutschke
Leszek Mistur
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200815153A publication Critical patent/TW200815153A/zh
Application granted granted Critical
Publication of TWI336280B publication Critical patent/TWI336280B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

1336280
1 I » 九、發明說明: 【發明所屬之技術領域】 • 本發明係關於一種抛光半導體晶圓(尤其是碎半導體晶圓)的 - 方法,其目的在於提供一種特別在邊緣區域中具有迄今還不能達 到之平整度改良的半導體晶圓。本發明尤其關於一種在上拋光盤 與下拋光盤間拋光一半導體晶圓的方法,其係當該半導體晶圓位 於一載具的空腔中,藉由提供一拋光劑以雙面拋光該半導體晶 圓’本發明亦關於·一種半導體晶圓’尤其是碎半導體晶圓’該半 導體晶圓具有改良的平整度,該平整度係以部位正面最小平方焦 面範圍(site frontside least squares focal plane range,SFQR)值及 部位背面理想焦面範圍(site backside ideal focal plane range, SBIR)值的形式來表達。 【先前技術】 半導體晶圓的平整度是一個重要的品質參數,該品質參數係用 來評估半導體晶圓作為一用於製造最新一代電子元件之基材的基 本合適性。具有彼此平行對置且完全平整之側面的理想平整半導 體 圓在製造元件的微影姓刻期間不會產生步進機聚焦困難。因 此人們盡可能進行接近該理想形狀之嘗試。為此目的,從一個晶 體上分割下來的半導體晶圓經歷一系列加工 ,驟,尤其是在過程 開始時藉由研磨及/或磨削側面以使其成型的 叼機械加工。隨後的步 驟如半導體晶圓的蝕刻及側面的拋光,主要 、生 於消除機械加工所 化成的表面損傷及用於平滑側面。同時這此研 ⑥鄉± 二隨後的步驟決定性地 W響半導體晶圓的平整度並且所有努力的目_ 曰铋在於盡可能地保持 6 1336280 ' Μ 由機械加工步驟所達到的平整度。已知該目標可藉由結合同時進 行之半導體晶圓雙面拋光而最有效地實現,該雙面拋光在以下稱 為DSP拋光。例如在DE 100 07 390 Α1中描述了 一適合DSP拋光 的機器。在DSP拋光期間,半導體晶圓位於一作為導向籠(guide cage )之載具的空腔中,並且位於一個上拋光盤與一個下拋光盤 之間,該空腔係為半導體晶圓所設置。轉動至少一個拋光盤及載 具,且當提供一拋光劑時,半導體晶圓在一由滚動凸輪所預定的 軌道上相對於以拋光布覆蓋的拋光盤移動。拋光盤壓在半導體晶 圓上的拋光壓力及拋光持續時間乃共同決定由拋光所導致之材料 去除量的關鍵參數。 DE 199 56 250 C1描述一種方法,在該方法中,經機械加工及蝕 刻的矽半導體晶圓係先經DSP拋光且接著進行品質管制,在品質 管制中檢驗其平整度並與設定值相比較。若還未達到所要求的平 整度,則以另一較短暫的DSP拋光進行再拋光。 根據WO 00/47369所載,DSP拋光係在第一拋光步驟中進行, 以使半導體晶圓得到一個不同於理想形狀的凹面形狀。接著藉由 單面拋光來消除經拋光側面的凹面形狀,該單面拋光在以下稱為 CMP拋光。此係利用以下事實:用於平坦側面上的CMP拋光具有 產生一經凸出式拋光之側面的傾向,因此若待拋光之側面係一凹 面的形狀,則經CMP拋光之後可產生一平坦之側面。 如本發明之發明人已確定的,前面提及之方法的缺點為:用該 方法在晶圓邊緣區域中僅可得到平整度不充分的側面。因此CMP 拋光降低該區域中已藉DSP拋光所達到的局部平整度。但晶圓邊 7 1336280 緣區域對於電子元件的製造者而言愈來愈重要,因為人們試圖利 用傳統的邊緣排除使經拋光之側面的可用面積擴大,該可用面積 在以下稱為FQA (固定品質區域,Fixed Quality Area),該邊緣排 除在以下稱為EE (Edge Exclusion)。半導體晶圓之邊緣區域中側 面的不平整尤其歸因於邊緣下降,該邊緣下降在以下稱為ERO (Edge R〇ll-〇ff)<=Kimura 等人在「曰本應用物理雜諸(Jpn. J. Appl. Phys·)」第38卷(1999年)第38至39頁中指出,可由部分部位 (partial sites)的SFQR值導出ERO。SFQR值係描述一確定尺寸 (例如面積為20毫米χ20毫米)之測量區的局部平整度,具體而 言係以半導體晶圓正面與一具有相同尺寸之參考面的最大高度偏 差的形式來描述,該最大高度偏差係以最小平方極小化(least squares minimization )加以獲得。部分部位為邊緣區域中的測量 區,該些測量區不再完全是FQA的一部分,但這些測量區的中心 仍位於FQA中。部分部位的SFQR值在以下稱為部分部位正面最 小平方焦面範圍(partial site frontside least squares focal plane range,PSFQR)值。 除了局部平整度之外,同時仍必須考慮總體平整度,尤其是因 為在元件製造過程令CMP拋光需要良好的總體平整度。用於此估 算之標準化參數是總體背面焦面理想範圍(global backside ideal focal plane range,GBIR)值及與其相關的SBIR值。這兩個值表 示半導體晶圓的正面相對於假設為理想平整之背面的最大高度偏 差並且區別在於:在GBIR值的情況下以FQA來計算且在SBIR 值的情況下則以被限制在測量區的面積來計算。如果這裏提供的 8 1336280 . - * 定義與SEM!標準的定義、尤其是現行版本中的標準M59、⑷及 M1530的定義有所不同,則該標準的定義具有優先地位。 本發明之目的在於,提供-種用於拋光半導體晶圓的方法該 ' 方法全面地改善半導體晶圓的平整度,且非不適當地以半導體晶 圓之總體平整度或尤其是邊緣區域中之局部平整度為代價來實 現。 【發明内容】 本發明係關於一種在上拋光盤與下抛光盤間拋光一半導體晶圓 的方法,其係當該半導體晶圓位於一載具之空腔中,藉由提供一 拋光劑以雙面拋光該半導體晶圓,該方法包含: 在一第一拋光步驟中雙面拋光該半導體晶圓,該步驟係以一個 負凸出作為結束,該凸出係指於該第一拋光步驟之後,該半導體 明圓厚度與該載具厚度之間的差值;以及 在一第二拋光步驟中雙面拋光該半導體晶圓,其中從該半導體 晶圓側面所拋除的材料係小於1微米。 藉由該方法成功地在第二拋光步驟中保持在第一拋光步驟後所 達到的局部平整度(尤其是邊緣區域中的局部平整度)並且改善 總體平整度,其中,整體而言得到滿足具有32奈米(nm)線寬之 元件世代所要求的平整度。這是個出人意料的結果,因為在上述 DE 199 56 250 C1及WO 00/47369中所說明的方法均無法達到此 效果。在DE 199 56 250 C1的情況中,雖然在第二拋光步驟之後 保持了在第一拋光步驟中所設定的局部平整度,但在第一拋光步 驟中所達到的總體平整度卻在第二拋光步驟中降低。在w〇 1336280 , 00/47369的情況中,其第二拋光步驟減小了第一拋光步驟所達到 的局部平整度(尤其是邊緣區域中的局部平整度)。 ' 根據本發明之方法所製造的矽半導體晶圓具有先前未能達到的 - 平整度。因此,本發明亦關於一種矽半導體晶圓,其具有一經拋 光的正面及一經拋光的背面,且具有一以部位背面理想焦面範圍 最大(SBIRmax)值表示小於100奈米(nm)的正面總體平整度, 且在一邊緣區域中具有一以PSFQR値表示不大於35奈米(nm) 的正面局部平整度,在每一情況中均考量2毫米之邊緣排除。此 外,SBIRmax值係關於一 26毫米x33毫米的測量區面積以及具有 在X及y方向上各為13毫米及16.5毫米之偏移量的測量區柵格設 置。SBIRmax值係指所有測量區中最大的SBIR值。PSFQR值的 規範係關於一 20毫米x20毫米的測量區面積以及具有在X及y方 向上皆為10毫米之偏移量的測量區柵格設置。PSQR値由部分部 位之PSFQR值的總和除以其數量而得到。
該方法的初始產物較佳係由晶體、尤佳是由用矽單晶體上分割 下來的半導體晶圓,該半導體晶圓業經機械加工,其加工方式係 研磨及/或磨削其側面(即,半導體晶圓的正面及背面)。該正面係 指用於形成提供電子元件結構之表面的側面。半導體晶圓的棱邊 可經修圓,以使該半導體晶圓對於衝擊損傷之敏感性降低。此外, 由先前機械加工所造成之表面損傷已藉由在酸性及/或鹼性蝕刻劑 中進行钱刻而大量地消除。另外,該半導體晶圓也可進行其他加 工步驟,尤其是清洗步驟或邊緣拋光。根據所請方法,半導體晶 圓在第一拋光步驟中同時拋光其雙面,其中為了提高生產率,DSP 1336280 拋光較佳係以多晶圓拋光之方式來進行,在該多晶圓拋光中使用 複數個載具,這些載具各具有多個用於半導體晶圓的空腔。第一 DSP拋光的一個特徵是產生一負凸出,其中該凸出係指在完成拋 光後的半導體晶圓厚度D1W與用於拋光半導體晶圓之載具厚度 D1L的差值(D1W-D1L)。該凸出之範圍較佳為小於0微米至-4 微米,尤佳為小於-0.5微米至-4微米,且自側面所磨損的總材料 去除量較佳為15微米至30微米。第一拋光步驟的效用為:使得 半導體晶圓以水平對稱的方式凹入彎曲,使得SBIR值處於一被視 為不利的大於100奈米(nm)的範圍内;並且描述半導體晶圓之 局部平整度的SFQR值,尤其是PSFQR值已經處於一被視為有利 之不大於35奈米(nm)的範圍内。同樣以DSP拋光來進行之第 二拋光步驟的目的在於改善總體平整度以及保持或改善已經達到 的局部平整度,尤其是邊緣區域中的局部平整度。該第二DSP拋 光的一個特殊的特徵為所欲作用係以自半導體晶圓的兩側拋除總 共小於1微米的材料而實現。平均材料去除量在一小於1微米的 範圍内,較佳在0.2微米至小於1微米的範圍内。不應超出所給出 的上限値,因為將對半導體晶圓的總體平整度產生不利影響。此 外,較佳係達到一不小於〇微米的凸出,其中該凸出係拋光後之 半導體晶圓厚度D2W與用於拋光半導體晶圓之載具厚度D2L的 差值D2W-D2L。該凸出尤佳為0微米至2微米。第二拋光步驟之 效用為:SBIR值處於一被視為有利的小於100奈米(nm)的範圍 内;且描述局部平整度的SFQR值,尤其是PSFQR值係處於一被 視為有利之不大於35奈米(nm)的範圍内。 1336280 【實施方式】 根據本發明之一較佳實施例,經第一拋光步驟之後測得由此達 到之半導體晶圓凹度,其方式例如是測量GBIR值。所測得之值係 作為計算第二拋光步驟之持續時間的輸入參數,藉由該持續時間 又確定出第二拋光步驟將實現的材料去除量。以此方式,進一步 將半導體晶圓的平整度最適化。第二拋光步驟的最佳持續時間D 較佳根據下述公式來計算:D= (GBIR : RT) +Offset,其中,RT 是所用拋光機以微米/分鐘為單位的典型去除量速率,Offset是校 正值,其與所使用的拋光過程相關並且因此必須以經驗來確定。 以下藉由附圖及比較例來詳細描述本發明。 第1A至1C圖中圖示出在本發明之方法的不同時間下,位於拋 光盤内之半導體晶圓。在第一 DSP拋光開始的時刻a)(第1A圖), 半導體晶圓1具有一厚度DW,該厚度係大於載具21的厚度D1L。 在第一拋光步驟中,半導體晶圓在一上拋光盤3與一下拋光盤4 之間,使用特定拋光壓力及提供一拋光劑加以拋光,直至達到時 刻b)(第1B圖),在該時刻,經拋光之半導體晶圓厚度D1W與 載具21厚度D1L的差值變成一負值。半導體晶圓接著藉由載具 22進行一第二DSP拋光,該第二DSP拋光係在時刻c)(第1C圖) 結束。 第一拋光步驟和第二拋光步驟作用的不同係圖示於第2圖及第 3圖,這些圖顯示沿半導體晶圓直徑進行的線性掃描(Line scans)。在第一拋光步驟(第2圖)之後,半導體晶圓具有一凹入 形狀,這基本上應歸因於一向内延伸約100毫米之區域中的材料 12 1336280 ' » . 凸起。在FQA之外邊緣上僅還存在些微的邊緣下降。半導體晶圓 的凹度使得總體平整度不能令人滿意。此在第二拋光步驟(第3 圖)之後發生變化,該第二拋光步驟利用雙面拋光的起始效應, - 即對總體平整度產生不利影響的材料凸起被優先消除,並保持其 邊緣區域中的局部平整度不受影響。 實例與比較例: 具有300毫米直徑的矽半導體晶圓從一個單晶體上分割下來並 且各以相同方式通過機械加工及蝕刻預處理。接著,這些半導體 晶圓在Peter Wolters股份公司出產型號為AC 2000的雙面拋光機 中拋光,直至達到一負凸出(欠量(underhang ))(實例E及比較 例C2 )或直至達到一正凸出(比較例C1 )。一部分半導體晶圓(C1 ) 接著進行第二DSP拋光,該第二DSP拋光以一正凸出及大於1微 米的材料去除量作為結束。另一部分半導體晶圓(C2)進行一 CMP 拋光,該CMP拋光以小於1微米的材料去除量作為結束。剩餘部 分半導體晶圓(E)也進行一第二DSP拋光,該DSP拋光以一小 於1微米的材料去除量作為結束。在這些拋光步驟之後用ADE公 司出產.型號為AFS之非接觸測量的測量儀器所進行的平整度測量 結果彙編在下列表格中。 用於SBIR測量及SFQR測量的參數: FQA=296 毫米 EE=2毫米 用於SBIR測量的參數: 測量區面積=26毫米χ33毫米 13 1336280 在X方向上柵格區的偏移量=13毫米 在y方向上栅格區的偏移量= 16.5毫米 用於PSFQR測量的參數: 測量區面積=20毫米x20毫米 在X方向上柵格區的偏移量=10毫米 在y方向上柵格區的偏移量=10毫米 表格: 第一拋光步驟 材料去除量 [微米] 凸出 [微米] GBIR [微米] SBIRmax [微米] PSFQR [微米] C1 26.8 + 1.3 0.51 0.27 0.090 C2,E 27.6 -2.7 0.78 0.19 0.034 第二拋光步驟 材料去除量 [微米] 凸出 [微米] GBIR [微米] SBIRmax [微米] PSFQR [微米] C1 4.3 + 1.0 0.76 0.43 0.060 C2 0.3 0.93 0.23 0.059 E 0.72 0.56 0.111 0.08 0.035 【圖式簡單說明】 第1A至1C圖係在本發明方法的不同時間下,位於拋光盤内之 半導體晶圓的示意圖。 第2圖係為根據本發明之第一拋光步驟後,沿著半導體晶圓之 半徑的線性掃描圖。 第3圖係為根據本發明之第二拋光步驟後,沿著半導體晶圓之 1336280, 半徑的線性掃描圖。 【主要元件符號說明】 1 半導體晶圓 3 上拋光盤 4 下拋光盤 21, 22 載具 15

Claims (1)

1336280 • · I 十、申請專利範圍: 1. 一種在上拋光盤與下拋光盤間拋光一半導體晶圓之方法,其 . 係當該半導體晶圓位於一載具之空腔中,藉由提供一拋光劑 . 以雙面拋光該半導體晶圓,該方法包含: 在一第一拋光步驟中雙面拋光該半導體晶圓,該步驟係 以一個負凸出作為結束,該凸出係指於該第一拋光步驟之 後,該半導體晶圓厚度與該載具厚度之間的差值;及 . 在一第二拋光步驟中雙面拋光該半導體晶圓,其中從該 半導體晶圓側面所拋除的材料係小於1微米。 2. 如請求項1之方法,其中該第一拋光步驟係以一範圍在小於0 微米至-4微米的負凸出作為結束。 3. 如請求項1或2之方法,其中在該第二拋光步驟中從該半導 體晶圓側面所拋除的材料係在0.2微米至小於1微米的範圍 内。 4. 如請求項1或2之方法,其中在該第一拋光步驟之後測量該 半導體晶圓的凹度,且在該第二拋光步驟中所產生的拋光磨 損係取決於所測得之凹度。 5. 一種由請求項1至4中任一項之方法所製得之矽半導體晶 圓,其具有一經拋光的正面及一經拋光的背面,該矽半導體 晶圓具有一以部位背面理想焦面範圍最大(SBIRmax )值表 示小於100奈米(nm)的正面總體平整度,且在一邊緣區域 中具有一以部份部位正面最小平方焦面範圍(partial site frontside least squares focal plane range,PSFQR )值表示不大 於35奈米(nm)的正面局部平整度,在每一情況中均考量2 16 I 1336280 * « 毫米之邊緣排除。 6. 如請求項5之矽半導體晶圓,其直徑為200毫米或300毫米。 17 I33628Q 七 、指定代表圖: (一) 本案指定代表圖為:第(1A-1C)圖。 (二) 本代表圖之元件符號簡單說明: 1 半導體晶 3 上拋光盤 4 下拋光盤 21,22 載具
本案若有化學式時,請揭示最能顯示發明特徵的化學式: (無)
TW096134221A 2006-09-20 2007-09-13 Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe TWI336280B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006044367A DE102006044367B4 (de) 2006-09-20 2006-09-20 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW200815153A TW200815153A (en) 2008-04-01
TWI336280B true TWI336280B (en) 2011-01-21

Family

ID=39133976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134221A TWI336280B (en) 2006-09-20 2007-09-13 Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe

Country Status (7)

Country Link
US (1) US20080070483A1 (zh)
JP (1) JP2008078660A (zh)
KR (2) KR100915433B1 (zh)
CN (1) CN101148025B (zh)
DE (1) DE102006044367B4 (zh)
SG (2) SG169385A1 (zh)
TW (1) TWI336280B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044646B4 (de) * 2008-08-27 2011-06-22 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8647174B2 (en) * 2009-05-08 2014-02-11 Sumco Corporation Semiconductor wafer polishing method and polishing pad shaping jig
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009049330B3 (de) * 2009-10-14 2011-02-17 Siltronic Ag Verfahren zum Nachpolieren einer Halbleiterscheibe
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Sumco 半導体ウェーハおよびその製造方法
DE102010013520B4 (de) * 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102013201663B4 (de) * 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법
JP6968201B2 (ja) * 2017-12-22 2021-11-17 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
US11145556B2 (en) * 2019-11-21 2021-10-12 Carl Zeiss Smt Gmbh Method and device for inspection of semiconductor samples
JP6885492B1 (ja) * 2020-05-13 2021-06-16 信越半導体株式会社 両面研磨方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) * 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
JP4280397B2 (ja) * 1999-10-21 2009-06-17 スピードファム株式会社 ワークの研磨方法
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2006198751A (ja) * 2005-01-24 2006-08-03 Showa Denko Kk 磁気ディスク用サブストレート基板の製造方法及び研磨装置

Also Published As

Publication number Publication date
CN101148025A (zh) 2008-03-26
DE102006044367B4 (de) 2011-07-14
DE102006044367A1 (de) 2008-04-03
KR100945774B1 (ko) 2010-03-08
KR20090020671A (ko) 2009-02-26
KR20080026485A (ko) 2008-03-25
CN101148025B (zh) 2010-06-23
JP2008078660A (ja) 2008-04-03
US20080070483A1 (en) 2008-03-20
SG141306A1 (en) 2008-04-28
TW200815153A (en) 2008-04-01
KR100915433B1 (ko) 2009-09-03
SG169385A1 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
TWI336280B (en) Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe
TWI553720B (zh) 拋光半導體晶圓的方法
TWI421934B (zh) 拋光半導體晶圓的方法
TWI393183B (zh) 雙面拋光半導體晶圓的方法
CN103889655B (zh) 双面研磨方法
TWI567811B (zh) 拋光半導體晶圓兩面的方法
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
TWI409869B (zh) 拋光半導體晶圓之方法
TWI566287B (zh) 半導體材料晶圓的拋光方法
JP5508947B2 (ja) 半導体ウェハの製造方法及び加工方法
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
CN112218737A (zh) 晶片的镜面倒角方法、晶片的制造方法及晶片
JP5167207B2 (ja) 半導体ウェハの製造方法
CN111788656B (zh) 贴合晶圆的制造方法及贴合晶圆
KR100728887B1 (ko) 실리콘 웨이퍼 양면 연마방법
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
KR20220082036A (ko) 웨이퍼의 연마 방법 및 실리콘 웨이퍼

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees