DE102006044367A1 - Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe Download PDF

Info

Publication number
DE102006044367A1
DE102006044367A1 DE102006044367A DE102006044367A DE102006044367A1 DE 102006044367 A1 DE102006044367 A1 DE 102006044367A1 DE 102006044367 A DE102006044367 A DE 102006044367A DE 102006044367 A DE102006044367 A DE 102006044367A DE 102006044367 A1 DE102006044367 A1 DE 102006044367A1
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
polished
polishing step
flatness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006044367A
Other languages
English (en)
Other versions
DE102006044367B4 (de
Inventor
Klaus Dr. Röttger
Leszek Mistur
Vladimir Dipl.-Ing. Dutschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102006044367A priority Critical patent/DE102006044367B4/de
Priority to SG200705306-9A priority patent/SG141306A1/en
Priority to SG201100848-9A priority patent/SG169385A1/en
Priority to CN2007101423520A priority patent/CN101148025B/zh
Priority to KR1020070086640A priority patent/KR100915433B1/ko
Priority to US11/853,103 priority patent/US20080070483A1/en
Priority to TW096134221A priority patent/TWI336280B/zh
Priority to JP2007244188A priority patent/JP2008078660A/ja
Publication of DE102006044367A1 publication Critical patent/DE102006044367A1/de
Priority to KR1020090008911A priority patent/KR100945774B1/ko
Application granted granted Critical
Publication of DE102006044367B4 publication Critical patent/DE102006044367B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe zwischen einem oberen und einem unteren Polierteller, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird. Das Verfahren umfasst ein beidseitiges Polieren der Halbleiterscheibe in einem ersten Polierschritt, das mit einem negativen Überstand abgeschlossen wird, wobei der Überstand die Differenz zwischen der Dicke der Halbleiterscheibe und der Dicke der Läuferscheibe nach dem ersten Polierschritt ist und ein beidseitiges Polieren der Halbleiterscheibe in einem zweiten Polierschritt, bei dem weniger als 1 µm Material von den Seitenflächen der Halbleiterscheibe poliert wird. Gegenstand der Erfindung ist auch eine Halbleiterscheibe aus Silicium mit einer polierten Vorderseite und einer polierten Rückseite, mit einer globalen Ebenheit der Vorderseite, ausgedrückt durch einen SBIRmax-Wert von kleiner als 100 nm, und mit einer lokalen Ebenheit der Vorderseite in einem Randbereich, ausgedrückt durch einen PSFQR-Wert von 35 nm oder kleiner, wobei jeweils ein Randausschluss von 2 mm berücksichtigt ist.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe, insbesondere einer Halbleiterscheibe aus Silicium, welches das Ziel verfolgt, eine Halbleiterscheibe mit einer verbesserten Ebenheit, insbesondere auch im Randbereich zugänglich zu machen, die bisher noch nicht erreicht werden konnte. Die Erfindung betrifft konkret ein Verfahren zum Polieren einer Halbleiterscheibe zwischen einem oberen und einem unteren Polierteller, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird, und eine Halbleiterscheibe, insbesondere eine Halbleiterscheibe aus Silicium, mit einer verbesserten Ebenheit, ausgedrückt in Form des SFQR-Wertes und des SBIR-Wertes.
  • Die Ebenheit einer Halbleiterscheibe ist ein zentraler Qualitätsparameter, der zur Beurteilung der grundsätzlichen Eignung der Halbleiterscheibe als Substrat zur Herstellung von elektronischen Bauelementen der modernsten Generation herangezogen wird. Eine ideal ebene Halbleiterscheibe mit vollkommen ebenen und sich parallel gegenüberliegenden Seitenflächen würde keine Fokussierungsschwierigkeiten des Steppers während der Lithographie bei der Herstellung von Bauelementen hervorrufen. Es wird daher versucht, diesem Formideal möglichst nahe zu kommen. Zu diesem Zweck durchläuft eine von einem Kristall abgetrennte Halbleiterscheibe eine Reihe von Bearbeitungsschritten, wobei insbesondere die am Anfang des Prozesses stehende mechanische Bearbeitung durch Läppen und/oder Schleifen der Seitenflächen der Formgebung dienen. Darauf folgende Schritte wie das Ätzen der Halbleiterscheibe und das Polieren der Seitenflächen erfolgen in erster Linie zur Beseitigung von oberflächennahen Beschädigungen, welche die mechanischen Bearbeitungsschritte hinterlassen haben, und zur Glättung der Seitenflächen.
  • Gleichzeitig beeinflussen diese nachfolgenden Schritte die Ebenheit der Halbleiterscheibe in entscheidendem Maße und alle Bemühungen zielen darauf ab, die durch die mechanischen Bearbeitungsschritte erzielte Ebenheit möglichst zu erhalten. Es ist bekannt, dass dieses Ziel durch Einbinden einer gleichzeitig stattfindenden beidseitigen Politur der Halbleiterscheibe, nachfolgend DSP-Politur genannt, am ehesten erreicht werden kann. Eine zur DSP-Politur geeignete Maschine ist beispielsweise in der DE 100 07 390 A1 beschrieben. Während der DSP-Politur liegt die Halbleiterscheibe in einer dafür vorgesehenen Aussparung einer als Führungskäfig wirkenden Läuferscheibe und zwischen einem oberen und einem unteren Polierteller. Mindestens ein Polierteller und die Läuferscheibe werden gedreht, und die Halbleiterscheibe bewegt sich unter Zuführung eines Poliermittels auf einer durch eine Abwälzkurve vorgegebenen Bahn relativ zu den mit Poliertuch bedeckten Poliertellern. Der Polierdruck, mit dem die Polierteller auf die Halbleiterscheibe drücken und die Dauer der Politur sind Parameter, die den mit der Politur herbeigeführten Materialabtrag maßgeblich mitbestimmen.
  • Die DE 199 56 250 C1 beschreibt ein Verfahren, bei dem eine mechanisch bearbeitete und geätzte Halbleiterscheibe aus Silicium zunächst einer DSP-Politur und anschließend einer Qualitätskontrolle unterzogen wird, bei der die Ebenheit überprüft und mit einem Sollwert verglichen wird. Ist die geforderte Ebenheit noch nicht erreicht, wird mit einer weiteren, kürzeren DSP-Politur nachpoliert.
  • Gemäß der WO 00/47369 wird in einem ersten Polierschritt eine DSP-Politur durchgeführt, um der Halbleiterscheibe eine von der idealen Form abweichende konkave Form zu geben. Mit einer nachfolgenden Einseitenpolitur, nachfolgend CMP-Politur genannt, wird die konkave Form der polierten Seitenfläche beseitigt. Dabei wird ausgenützt, dass die auf eine ebene Seitenfläche ange wendete CMP-Politur tendenziell eine konvex polierte Seitenfläche hinterlässt und nach der CMP-Politur eine ebene Seitenfläche resultieren kann, wenn die zu polierende Seitenfläche konkav geformt ist.
  • Wie die Erfinder der vorliegenden Erfindung festgestellt haben, hat das vorstehend erwähnte Verfahren den Nachteil, dass mit diesem im Bereich des Scheibenrandes eine nur unzureichende Ebenheit der Seitenfläche erzielt werden kann. So vermindert die CMP-Politur die mit der DSP-Politur bereits erzielte lokale Ebenheit in diesem Bereich. Der Bereich des Scheibenrandes wird jedoch für die Hersteller von elektronischen Bauelementen immer bedeutsamer, da versucht wird, die nutzbare Fläche der polierten Seitenfläche, nachfolgend FQA, Fixed Quality Area, genannt, auf Kosten eines üblichen Randausschlusses, nachfolgend EE, Edge Exclusion, genannt, auszuweiten. Für eine Unebenheit der Seitenfläche im Randbereich der Halbleiterscheibe ist insbesondere der Randabfall, nachfolgend ERO, Edge Roll-Off, genannt, verantwortlich. Kimura et al., Jpn. J. Appl. Phys. Vo1.38 (1999) pp.38–39 haben gezeigt, dass sich der ERO im SFQR-Wert der Randfelder ablesen lässt. Der SFQR-Wert bezeichnet die lokale Ebenheit in einem Messfeld einer bestimmten Dimension, beispielsweise einer Fläche von 20 mm × 20 mm, und zwar in Form der maximalen Höhenabweichung der Vorderseite der Halbleiterscheibe im Messfeld zu einer durch Fehlerquadratminimierung gewonnenen Referenzfläche mit gleicher Dimension. Randfelder, im Englischen „partial sites" genannt, sind Messfelder im Randbereich, die nicht mehr vollständig Bestandteil der FQA sind, deren Zentrum jedoch noch in der FQA liegt. Der SFQR-Wert der Randfelder wird nachfolgend PSFQR-Wert genannt.
  • Neben der lokalen Ebenheit muss gleichzeitig immer auch die globale Ebenheit betrachtet werden, insbesondere weil eine CMP-Politur im Zuge der Herstellung von Bauelementen eine gute globale Ebenheit erfordert. Genormte Parameter für eine solche Betrachtung sind der GBIR-Wert und der mit diesem Wert korrelierende SBIR-Wert. Beide Werte drücken die maximale Höhenabweichung der Vorderseite bezogen auf eine als ideal eben angenommene Rückseite der Halbleiterscheibe aus und unterscheiden sich dadurch, dass im Fall des GBIR-Wertes die FQA und im Fall des SBIR-Wertes die auf das Messfeld beschränkte Fläche zur Berechnung herangezogen wird. Sollten die hier vorgenommenen Definitionen von denen der SEMI-Standards, insbesondere der Standards M59, M1 und M1530 in der geltenden Fassung abweichen, so sollen die Definitionen der Standards Vorrang haben.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Polieren einer Halbleiterscheibe anzugeben, das die Ebenheit der Halbleiterscheibe insgesamt verbessert, ohne dass dies einseitig auf Kosten der globalen Ebenheit oder der lokalen Ebenheit, insbesondere im Randbereich der Halbleiterscheibe geschieht.
  • Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe zwischen einem oberen und einem unteren Polierteller, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird, umfassend
    ein beidseitiges Polieren der Halbleiterscheibe in einem ersten Polierschritt, das mit einem negativen Überstand abgeschlossen wird, wobei der Überstand die Differenz zwischen der Dicke der Halbleiterscheibe und der Dicke der Läuferscheibe nach dem ersten Polierschritt ist und
    ein beidseitiges Polieren der Halbleiterscheibe in einem zweiten Polierschritt, bei dem weniger als 1 μm Material von den Seitenflächen der Halbleiterscheibe poliert wird.
  • Mit diesem Verfahren gelingt es, die nach dem ersten Polierschritt erreichte lokale Ebenheit, insbesondere im Randbereich, im zweiten Polierschritt zu erhalten und die globale Ebenheit zu verbessern, wobei insgesamt eine Ebenheit resultiert, die den Anforderungen der Bauelementegeneration mit 32 nm Linienbreite genügt. Dies ist ein überraschendes Ergebnis, da das in der bereits genannten DE 199 56 250 C1 beschriebene Verfahren und das in der bereits genannten WO 00/47369 beschriebene Verfahren hierzu nicht in der Lage sind. Im Fall der DE 199 56 250 C1 bleibt zwar die mit dem ersten Polierschritt eingestellte lokale Ebenheit nach dem zweiten Polierschritt erhalten, die im ersten Polierschritt erreichte globale Ebenheit wird im zweiten Polierschritt jedoch herabgesetzt. Im Fall der WO 00/47369 wird die mit dem ersten Polierschritt erreichte lokale Ebenheit, insbesondere die im Randbereich, durch den zweiten Polierschritt vermindert.
  • Eine mit dem erfindungsgemäßen Verfahren hergestellte Halbleiterscheibe aus Silicium weist eine Ebenheit auf, die bislang nicht zugänglich war. Gegenstand der Erfindung ist daher auch eine Halbleiterscheibe aus Silicium mit einer polierten Vorderseite und einer polierten Rückseite, mit einer globalen Ebenheit der Vorderseite, ausgedrückt durch einen SBIRmax-Wert von kleiner als 100 nm, und mit einer lokalen Ebenheit der Vorderseite in einem Randbereich, ausgedrückt durch einen PSFQR-Wert von 35 nm oder kleiner, wobei jeweils ein Randausschluss von 2 mm berücksichtigt ist. Darüber hinaus ist der SBIRmax-Wert bezogen auf eine Messfeldfläche von 26 × 33 mm und eine Anordnung des Messfeldrasters mit einem Versatz in x- und y-Richtung von 13 und 16,5 mm. Der SBIRmax-Wert bezeichnet den SBIR-Wert des Messfelds mit dem größten Wert aller Messfelder. Die Angabe des PSFQR-Werts bezieht sich auf eine Messfeldfläche von 20 × 20 mm und eine Anordnung des Messfeldrasters mit einem Versatz in x- und y-Richtung von jeweils 10 mm. Der PSQR-Wert ergibt sich aus der Summe der PSFQR-Werte der Randfelder geteilt durch deren Anzahl.
  • Ausgangsprodukt des Verfahrens ist vorzugsweise eine von einem Kristall, insbesondere von einem Einkristall aus Silicium abgetrennte Halbleiterscheibe, die mechanisch bearbeitet wurde, indem die Seitenflächen, also die Vorder- und die Rückseite der Halbleiterscheibe, geläppt und/oder geschliffen wurden. Als Vorderseite gilt die Seitenfläche, die dazu bestimmt ist, die Oberfläche für die Schaffung von Strukturen elektronischer Bauelemente zu bilden. Die Kante der Halbleiterscheibe kann bereits verrundet sein, um sie unempfindlicher gegen Stoßbeschädigungen zu machen. Weiterhin sind oberflächennahe Beschädigungen als Folge der vorangegangenen mechanischen Bearbeitung durch eine Ätze in einem saueren und/oder in einem alkalischen Ätzmittel weitgehend beseitigt worden. Ferner kann die Halbleiterscheibe schon weiteren Bearbeitungsschritten, insbesondere Reinigungsschritten oder einer Politur der Kante unterzogen worden sein. Gemäß dem beanspruchten Verfahren wird die Halbleiterscheibe in einem ersten Polierschritt gleichzeitig beidseitig poliert, wobei die DSP-Politur zur Steigerung der Produktivität vorzugsweise als Mehrscheibenpolitur durchgeführt wird, bei der mehrere Läuferscheiben mit jeweils mehreren Aussparungen für Halbleiterscheiben verwendet werden. Ein besonderes Merkmal der ersten DSP-Politur ist, dass ein negativer Überstand erzielt wird, wobei der Überstand als Differenz D1W–D1L einer Dicke D1W der Halbleiterscheibe nach erfolgter Politur und einer Dicke D1L der zum Polieren der Halbleiterscheibe verwendeten Läuferscheibe ist. Der Überstand ist vorzugsweise kleiner als 0 μm bis –4 μm, besonders bevorzugt –0,5 bis –4μm, und es wird ein Materialabtrag von den Seitenflächen von vorzugsweise insgesamt 15 μm bis 30 μm herbeigeführt. Der erste Polierschritt bewirkt, dass die Halbleiterscheibe horizontalsymmetrisch konkav gewölbt ist, so dass die SBIR-Werte in einem als ungünstig angesehenen Bereich von größer als 100 nm liegen, und dass die die lokale Ebenheit beschreibenden SFQR-Werte, insbesondere auch die PSFQR-Werte der Halbleiterscheibe bereits in einem als günstig angesehenen Bereich von 35 nm oder kleiner liegen. Das Ziel des zweiten Polierschritts, der ebenfalls als DSP-Politur ausgeführt wird, besteht darin, die globale Ebenheit zu verbessern und darin, die bereits erreichte lokale Ebenheit, insbesondere die im Randbereich, zu erhalten oder ebenfalls zu verbessern. Ein besonderes Merkmal der zweiten DSP-Politur ist, dass die gewünschte Wirkung erzielt wird, indem insgesamt weniger als 1 μm an Material von beiden Seiten der Halbleiterscheibe poliert wird. Der gemittelte Materialabtrag liegt im Bereich von kleiner als 1 μm, vorzugsweise in einem Bereich von 0,2 μm bis kleiner als 1 μm. Die angegebene obere Grenze sollte nicht überschritten werden, weil sich das nachteilig auf die globale Ebenheit der Halbleiterscheibe auswirkt. Darüber hinaus ist es bevorzugt, dass ein Überstand erzielt wird, der ≥ 0 μm ist, wobei der Überstand als Differenz D2W–D2L einer Dicke D2W der Halbleiterscheibe nach erfolgter Politur und einer Dicke D2L der zum Polieren der Halbleiterscheibe verwendeten Läuferscheibe ist. Der Überstand beträgt besonders bevorzugt 0 bis 2 μm. Der zweite Polierschritt bewirkt, dass die SBIR-Werte in einem als günstig angesehenen Bereich von kleiner als 100 nm liegen, und dass die die lokale Ebenheit beschreibenden SFQR-Werte, insbesondere auch die PSFQR-Werte, in einem als günstig angesehenen Bereich von 35 nm oder kleiner liegen.
  • Gemäß einer bevorzugten Ausführungsform des Verfahrens wird nach dem ersten Polierschritt die damit erzielte Konkavität der Halbleiterscheibe ermittelt, beispielsweise indem der GBIR-Wert gemessen wird. Der Messwert geht als Eingangsgröße in eine Berechnung der Dauer des zweiten Polierschrittes ein, durch die wiederum der mit dem zweiten Polierschritt zu erzielende Materialabtrag festgelegt wird. Auf diese Weise wird die Ebenheit der Halbleiterscheibe weiter optimiert. Die Berechnung der optimalen Dauer D des zweiten Polierschrittes erfolgt vorzugsweise nach der Formel: D = (GBIR : RT) + Offset, wobei RT die typische Abtragsrate der verwendeten Poliermaschine in μm/min und Offset ein Korrekturwert ist, der vom verwendeten Polierprozess abhängig ist und daher empirisch bestimmt werden muss.
  • Die Erfindung wird nachfolgend mit Hilfe von Figuren und vergleichenden Beispielen näher erläutert.
  • Die 1 zeigt schematisch die zwischen den Poliertellern liegende Halbleiterscheibe zu verschiedenen Zeitpunkten des Verfahrens. Im Zeitpunkt a) zu Beginn der ersten DSP-Politur hat die Halbleiterscheibe 1 eine Dicke DW, die größer ist als eine Dicke D1L der Läuferscheibe 21. Die Halbleiterscheibe wird im ersten Polierschritt zwischen einem oberen Polierteller 3 und einem unteren Polierteller 4 unter Anwendung eines bestimmten Polierdrucks und der Zuführung von Poliermittel poliert, bis ein Zeitpunkt b) erreicht ist, zu dem die Differenz der Dicke der polierten Halbleiterscheibe D1W und der Dicke D1L der Läuferscheibe 21 negativ geworden ist. Die Halbleiterscheibe wird anschließend der zweiten DSP-Politur mit einer Läuferscheibe 22 unterzogen, die zu einem Zeitpunkt c) abgeschlossen ist.
  • Die unterschiedlichen Wirkungen des ersten und zweiten Polierschrittes sind in den 2 und 3 dargestellt, die Linienabtastungen („Linescans") entlang eines Durchmessers der Halbleiterscheibe zeigen. Nach dem ersten Polierschritt (2) hat die Halbleiterscheibe eine konkave Form, die im Wesentlichen auf eine Materialerhebung in einem Bereich zurückzuführen ist, der bis etwa 100 mm nach innen reicht. Am äußeren Rand der FQA ist nur noch ein geringfügiger Randabfall vorhanden. Die Konkavität der Halbleiterscheibe ist dafür verantwortlich, dass die globale Ebenheit unbefriedigend ist. Dies ändert sich nach dem zweiten Polierschritt (3), der einen Starteffekt der beidseitigen Politur ausnützt, der darin besteht, dass Materialerhebungen, die die globale Ebenheit nachteilig beeinflussen, vorrangig beseitigt werden, und die lokale Ebenheit im Randbereich davon im Wesentlichen unbeeinflusst bleibt.
  • Beispiel und Vergleichsbeispiele:
  • Halbleiterscheiben aus Silicium mit einem Durchmesser von 300 mm wurden von einem Einkristall abgetrennt und auf die jeweils gleiche Weise durch eine mechanische Bearbeitung und eine Ätze vorbehandelt. Anschließend wurden sie in einer Doppelseitenpoliermaschine der Peter Wolters AG vom Typ AC 2000 poliert, bis ein negativer Überstand (Unterstand) erreicht worden war (Beispiel B und Vergleichsbeispiel V2) oder bis ein positiver Überstand (Vergleichsbeispiel V1) erreicht worden war. Ein Teil der Halbleiterscheiben (V1) wurde anschließend einer zweiten DSP-Politur unterzogen, die mit einem positiven Überstand und einem Materialabtrag von mehr als 1 μm abgeschlossen wurde. Ein weiterer Teil der Halbleiterscheiben (V2) wurde einer CMP-Politur unterzogen, die mit einem Materialabtrag von weniger als 1 μm abgeschlossen wurde. Der Rest der Halbleiterscheiben (B) wurde ebenfalls einer zweiten DSP-Politur unterzogen, die mit einem Materialabtrag von weniger als 1 μm abgeschlossen wurde. Die Ergebnisse von Ebenheitsmessungen, die mit einem berührungslos messenden Messgerät der ADE Corp. vom Typ AFS nach den Polierschritten durchgeführt wurden, sind in der folgenden Tabelle zusammengestellt.
  • Randbedingungen für die SBIR- und SFQR-Messungen:
    • FQA = 296 mm
    • EE = 2 mm
  • Randbedingungen für die SBIR-Messungen:
    • Messfeldfläche = 26 mm × 33 mm
    • Versatz des Rasterfelds in x-Richtung = 13 mm
    • Versatz des Rasterfelds in y-Richtung = 16,5 mm
  • Randbedingungen für die PSFQR-Messungen:
    • Messfeldfläche = 20 mm × 20 mm
    • Versatz des Rasterfelds in x-Richtung = 10 mm
    • Versatz des Rasterfelds in y-Richtung = 10 mm
  • Tabelle:
    Erster Polierschritt
    Materialabtrag [μm] Überstand [μm] GBIR [Wn] SBIRmax [Wnl PSFQR [μm]
    V1 26,8 +1,3 0,51 0,27 0,090
    V2, B 27,6 –2,7 0,78 0,19 0,034
    Zweiter Polierschritt
    Materialabtrag [μm] Überstand [wn] GBIR [μm] SBIRmax [μm] PSFQR [μm]
    V1 4,3 +1,0 0,76 0,43 0,060
    V2 0,3 ------------ 0,93 0,23 0,059
    B 0,72 0,56 0,111 0,08 0,035

Claims (6)

  1. Verfahren zum Polieren einer Halbleiterscheibe zwischen einem oberen und einem unteren Polierteller, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird, umfassend ein beidseitiges Polieren der Halbleiterscheibe in einem ersten Polierschritt, das mit einem negativen Überstand abgeschlossen wird, wobei der Überstand die Differenz zwischen der Dicke der Halbleiterscheibe und der Dicke der Läuferscheibe nach dem ersten Polierschritt ist und ein beidseitiges Polieren der Halbleiterscheibe in einem zweiten Polierschritt, bei dem weniger als 1 μm Material von den Seitenflächen der Halbleiterscheibe poliert wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Polierschritt mit einem negativen Überstand von kleiner 0 μm bis –4μm abgeschlossen wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass im zweiten Polierschritt von 0,2 μm bis kleiner als 1 μm Material von den Seitenflächen der Halbleiterscheibe poliert wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem ersten Polierschritt die Konkavität der Halbleiterscheibe gemessen wird und der im zweiten Polierschritt erfolgende Polierabtrag von der gemessenen Konkavität abhängig gemacht wird.
  5. Halbleiterscheibe aus Silicium mit einer polierten Vorderseite und einer polierten Rückseite, mit einer globalen Ebenheit der Vorderseite, ausgedrückt durch einen SBIRmax-Wert von kleiner als 100 nm, und mit einer lokalen Ebenheit der Vorderseite in einem Randbereich, ausgedrückt durch einen PSFQR-Wert von 35 nm oder kleiner, wobei jeweils ein Randausschluss von 2 mm berücksichtigt ist.
  6. Halbleiterscheibe nach Anspruch 5, gekennzeichnet durch einen Durchmesser von 200 mm oder 300 mm.
DE102006044367A 2006-09-20 2006-09-20 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe Expired - Fee Related DE102006044367B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102006044367A DE102006044367B4 (de) 2006-09-20 2006-09-20 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
SG200705306-9A SG141306A1 (en) 2006-09-20 2007-07-18 Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method
SG201100848-9A SG169385A1 (en) 2006-09-20 2007-07-18 Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method
CN2007101423520A CN101148025B (zh) 2006-09-20 2007-08-22 用于抛光半导体晶片的方法及用该方法制造的半导体晶片
KR1020070086640A KR100915433B1 (ko) 2006-09-20 2007-08-28 반도체 웨이퍼 폴리싱 방법
US11/853,103 US20080070483A1 (en) 2006-09-20 2007-09-11 Method For Polishing A Semiconductor Wafer And Polished Semiconductor Wafer Producible According To The Method
TW096134221A TWI336280B (en) 2006-09-20 2007-09-13 Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe
JP2007244188A JP2008078660A (ja) 2006-09-20 2007-09-20 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ
KR1020090008911A KR100945774B1 (ko) 2006-09-20 2009-02-04 폴리싱된 반도체 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006044367A DE102006044367B4 (de) 2006-09-20 2006-09-20 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102006044367A1 true DE102006044367A1 (de) 2008-04-03
DE102006044367B4 DE102006044367B4 (de) 2011-07-14

Family

ID=39133976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006044367A Expired - Fee Related DE102006044367B4 (de) 2006-09-20 2006-09-20 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe

Country Status (7)

Country Link
US (1) US20080070483A1 (de)
JP (1) JP2008078660A (de)
KR (2) KR100915433B1 (de)
CN (1) CN101148025B (de)
DE (1) DE102006044367B4 (de)
SG (2) SG141306A1 (de)
TW (1) TWI336280B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772177B2 (en) 2009-12-24 2014-07-08 Sumco Corporation Semiconductor wafer and method of producing the same
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044646B4 (de) * 2008-08-27 2011-06-22 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP5170716B2 (ja) * 2009-05-08 2013-03-27 株式会社Sumco 半導体ウェーハの研磨方法及び研磨パッド整形治具
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009049330B3 (de) * 2009-10-14 2011-02-17 Siltronic Ag Verfahren zum Nachpolieren einer Halbleiterscheibe
DE102010013520B4 (de) * 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법
KR102604525B1 (ko) * 2017-12-22 2023-11-22 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 기판 처리 방법 및 컴퓨터 기억 매체
US11145556B2 (en) * 2019-11-21 2021-10-12 Carl Zeiss Smt Gmbh Method and device for inspection of semiconductor samples
JP6885492B1 (ja) * 2020-05-13 2021-06-16 信越半導体株式会社 両面研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE10007390A1 (de) * 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
JP4280397B2 (ja) * 1999-10-21 2009-06-17 スピードファム株式会社 ワークの研磨方法
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2006198751A (ja) * 2005-01-24 2006-08-03 Showa Denko Kk 磁気ディスク用サブストレート基板の製造方法及び研磨装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE10007390A1 (de) * 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772177B2 (en) 2009-12-24 2014-07-08 Sumco Corporation Semiconductor wafer and method of producing the same
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
DE112010004989B4 (de) 2009-12-24 2018-08-30 Sumco Corporation Halbleiterwafer und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
KR20080026485A (ko) 2008-03-25
KR100945774B1 (ko) 2010-03-08
DE102006044367B4 (de) 2011-07-14
US20080070483A1 (en) 2008-03-20
KR100915433B1 (ko) 2009-09-03
KR20090020671A (ko) 2009-02-26
TWI336280B (en) 2011-01-21
SG169385A1 (en) 2011-03-30
JP2008078660A (ja) 2008-04-03
CN101148025A (zh) 2008-03-26
TW200815153A (en) 2008-04-01
CN101148025B (zh) 2010-06-23
SG141306A1 (en) 2008-04-28

Similar Documents

Publication Publication Date Title
DE102006044367B4 (de) Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
DE102008045534B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102013202488B4 (de) Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102016213248A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
EP3387667B1 (de) Monokristalline halbleiterscheibe und verfahren zur herstellung einer halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009037281A1 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE112016004787T5 (de) Halbleiter-Wafer-Prozessierungsverfahren
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112013006059B4 (de) Doppelseiten-Poliermaschine mit einer Trägerplattenparallelitätssteuerung
DE102008044646A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
WO2019154790A1 (de) Verfahren zum polieren einer halbleiterscheibe
DE112016006354B4 (de) Siliziumwafer-einseiten-polierverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20111015

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403