TWI336128B

TWI336128B - Phase change memory devices and fabrication methods thereof

Info

Publication number: TWI336128B
Application number: TW096119447A
Authority: TW
Inventors: Chien Min Lee
Original assignee: Ind Tech Res Inst
Priority date: 2007-05-31
Filing date: 2007-05-31
Publication date: 2011-01-11
Also published as: JP2008300820A; US20080296554A1; TW200847400A

Description

1336128 - 九、發明說明：【發明所屬之技術領域】本發明係有關於一種記憶體元件及其製造方法，特別有關於一種相變化記憶胞、相變化記憶陣列結構及其製作方法。【先前技#ί】 φ 相變化記憶體（Phase-Change Memory，簡稱PCM)具有非揮發性、高讀取訊號、高密度、高擦寫次數以及低工作電壓/電流的特質，是相當有潛力的記憶體。為了滿足高密度與降低電流密度的需求，傳統相變化記憶體的元件設計法則為縮小記憶胞與加熱電極的接觸面積，以降低操作電流，進一步縮小電晶體的尺寸，達成高密度、大容量記憶體裝置的目的。然而礙於電流控制元件（一般以MOS電晶體為例）所提供的電流密度有限，因此需縮小記憶胞與加熱鲁電極的接觸面積。相變化材料至少可呈現兩種固態相，包括結晶態及非結晶態，一般利用溫度的改變結構來進行兩態間的轉換。結晶相結構由於具規則性的原子排列，使其電阻較低。另一方面，非結晶相結構具有不規則的原子排列使其電阻較南，結晶相結構與非結晶相結構之間的電阻差異可南達四個數量級以上。因此，藉由簡單的電性量測即可輕易區分出相變化材料之結晶態與非結晶態的狀態。在各種相變化材料中，含鍺(Ge)、銻（Sb)與締(Te)的合金已廣泛應用至各 0949-A21836TWF(N2) ；P51950114TW：jamngwo 6 ^36128 種記錄元件中。由於相變化材料之相轉變為一種可逆反應，因此相變化材料用來當作記憶體材料時，是藉由非結晶狀態與結晶 ^態兩態之間的轉換來進行記憶。更明確地說，可利用結晶態與非結晶態之間電阻的差異來寫人或讀取記憶位階0 ^ 1 〇得統相受化記憶陣列的特徵為構成的記憶胞陣列中，各個記憶胞包括-電晶體搭配一相變化記憶材料層構件，又稱1T_1R結構。美國專利第US 6,429,064號、第us ^ US 6,707,087號皆揭露相變化記憶體結的目的I: 接觸電極的厚度，以達到縮小元件你化声盘〜兄’相變化記憶體所需的電流密度由相接觸面積所決定。降低相變化層與電極之接觸面積即降低相變化記憶體所需的電流密度。之 ☆ f1目軸示傳統相變化記,__平㈣音圖▲主簽閱弟I圖，-半導體基板1〇且有電 :θ。月沿第-方向的導線2〇所串接。電極車列（未圖不）由一絕緣層Μ四週二牆結構，圍繞在與絕緣層34上’並且位於方形二於電極結構32 相變化記憶層40與電極結）H。構的—隅，以降低層與電極之接觸面積即降的接觸面積。降低相變化度。低相免化記憶體所需的電流密然而，於第1圖中，相㈣7 交化記憶層4〇為平面的區塊， O949-A21836TWF(N2);P5]95〇n4Tw.jamn0w〇 1336128 其：電極結構32的接觸面積’隨著元 ―步:縮小降低相變化層與電極之接觸面積〜仍必須進第2A-2C圖係顯示另一種傳圖，其中第2A盘2B圓八懸_ 。己^'陣列的示意而-立 ”圖刀別顯不沿X方向盥Y方a 面不思圖，第2C圖為平面示音R。4 ^ 方向的剖一八展4·入— 囬不思圖凊參閱第2A鱼闽 *屬栓基55設置於—介電層：Β圖， 55的另一端盥電晶俨的下+邛中，金屬拴塞置於介電層5。的上半部中，且接:極:構60設電極έ士播、’屬才王基55電性相連。、、Ό構60為一方形金屬牆結介雷屛79 μ甚狄人士固.、凡矣巴緣層65。一电層72 ,又置於介電層5〇上，具有的電極結構60。一相變化纪，产厗 "幵路出部分填入長條狀開口，㈣電上：：置於介電層72上並面積。金料㈣設極之接觸化記憶體的位元線。保護層卜置=广做為相變保護記憶體結構。1氣置於金屬導線m 為^進-步增加相變化記憶元件的積集度，因 =-步縮小相變化層與電極之接觸面積。再者，傳統的相變化記憶元件皆為一電晶笔日日體搭配—相變化記憶構件，又叫目變化記憶體結構導致記憶體元件陣列工間未能有效湘，而限制相變化記憶S件的積集度。【發明内容】有鑑於此’本發明提出—種相變化記憶胞設計及記憶陣列結構’利用直立式電極結構與直立式相變化記憶構 0949-A21836TWF(N2)；P51950114TW;jamngwo 8 I336128 件，縮小接觸面積，並利用—電流控制元件搭配兩相變化喊胞結構（1T-2R結構），達到縮小計億元件單位面積即辦加積集度的效果。 5 本發明提供一種相變化記憶體裝置，包括：一電流控制=件設置於-基板上；一直立式電極結構與該電流控制 2:電性相連；以及—第一直立式記憶層與該直立式電極、〜構上下直立形式堆疊並於—第—接觸點接觸，t中 ^式^極結構與該第-直立式記憶層交會的第—接觸點做為一弟一相變化記憶胞作用之相變化位置。 .本發明另提供-種相變化記憶體裝置的製造方法，包括.提供-基板具有-電流控制元件於其上；形成^ 式電極結構於該基板上，且與該電流控制元件電性相連. 以及形成-直立式記憶層於該直立式電極結構上，且以首立形式堆疊做為-相變化記憶胞作用之相變化位置。為使本發明之上述㈣、特徵和優點能更_錢，下舉貫施例’並配合所_式，作詳細·如下：、【實施方式】 :發例所述之「相變化記憶體」概指產品之最 4式’如包含控制驅動電路之晶片(Chip)。「記憶體陳 =」指包括電晶體(t_sist_及相變化記憶:= :列之群體，，含控制驅動電路的陣列部分。「相變= Γ=日」或「έ己憶胞」指的是加熱電極與相變化層之組合，口 ^明之1T2R結構為_個電晶體搭配兩個記憶胞。σ 為了增加相變化記憶元件或記憶胞的積集度，本發明〇949-A21836TWF(N2);P51950114TW；jamn〇wo 9 小接觸^ 憶胞設計及記憶陣列結構，同時達成縮面積以及縮小單位面積的效果。更明確地說，本發 :由直立式加熱電極與直立式相變化層，因此藉由降低旱:的方式，得到最小的接觸面積，達到降低操作電流的、另方面採用一個電晶體搭配兩個記憶胞的型式，在不改變電晶體設計法則的前提下’可進-步縮小記憶胞單位面積，達到記憶密度加倍的效果。、 :3圖係顯示根據本發明一實施例之一相變化記憶胞的不思圖。請參閱第3圖，一相變化記憶胞ι〇〇包括—带流控制元件設置於一基板110上。電流控制元件可為日日體兀件’例如M〇S電晶體具有閘極120、源極122與沒極124。MOS電晶體的閘極12〇藉由沿第一方向的字元線 (word line ’ WL)與其他M〇s電晶體的閘極串連。直立電極結構13 5與電流控制元件藉由—導電栓塞13 〇電性相連。-直立式記憶層14〇與直立式電極結構135上下直立形式堆疊並於-接觸點145接觸，做為—相變化記憶胞。 -位元線(bh】ine ’ BL) 15〇沿第二方向串接各直立式記憶層140，其中第—方向與第二方向實質上正交。第4圖係顯示根據本發明實施例之相變化記憶體陣列的平面示意圖。於第4圖中’由第3圖所示的相變化記憶胞1〇〇構成的記憶體陣列，#由導電栓塞13〇與基板n〇上對應的複數個電流控制元件電性相連。複數條字元線 120沿弟-方向串接各電流控制元件。複數條第一位元線 150a”二方向串接—組直立式記憶層刚，複數條第二 0949-A21836TWF(N2) ；P51950114TW； jamngwo 10 1336128 位元線150b與第一位元線150a平行，串接另一組直立式記憶層14〇，其中第一方向與第二方向實質上正交。再請參閱第4圖，本發明一實施例之相變化記憶體陣 • 列具有一電晶體元件陣列，做為電流控制元件，以其對應 .的導電栓塞130對照表示。電晶體元件陣列包括一第一組次電晶體陣列與一第二組次電晶體陣列。第一組次電晶體陣列位於（m，n)格子點的位置上，第二組次電晶體陣列位於 φ (m+1/2, n+l/2)格子點的位置上，其中m、n為整數。更明確地s兒，苐一組次電晶體陣列與第二組次電晶體陣列成 (1/2, 1/2)平移對稱。第5A-14Β圖係顯示根據本發明第一實施例之相變化記憶體陣列的製造方法各步驟的示意圖。首先，提供一基板’包括任意型式的半導體基板，於基板上具有一電流控制元件陣列。各電流控制元件的控制端（例如閘極）以複數條平行的字元線串聯，以及其輸出端各連接一導電栓 φ 塞130。電流控制元件包括電晶體元件，例如金屬-氧化_ 半導體場欵電晶體(MOSFET)、ΡΝ接面二極體(PN junction diode)以及雙接面電晶體(Bjt)。第5A、5B圖分別顯示基板110上具有金屬-氧化-半導體場效電晶體(M0SFET)陣列的平面與剖面示意圖，MOS電晶體具有閘極120、源極122 與汲極124。第6A、6B圖分別顯示基板110上具有雙接面電晶體(BJT)陣列的平面與剖面示意圖。雙接面電晶體（BJT) 包括pup-型電晶體或npn-型電晶體，其三個電極各以標號 222、224、226 表示。 0949-A21836TWF(N2)：P51950114TW;jamngwo 11 1336128 於巷板110上具有 "电層115，導電栓塞设置於第一介電層115甲。第7A-9C圖分別顯示本發明第—實施例之私極結構於基板上步驟的示意圖。 ^ 忐—坌一入兩θ 月> 閲第7A-7C圖，形成第—"電層132於第一介電層ΐΐ5上 7Α-7Α的剖面圖如第7β圖所：广面線各導一其沿剖面…二不。開:133的型式可為任意形狀，例如方形。接著，請參閱第8A-8B圖，順;s、& # 於第二介電層m盘開口 133„積第—金屬層135 面圖如第8B圖所示、。第一金屬芦：面線⑽的剖 ::術r:r、物理;相：== 之合金、虱化物、碳化物或氮碳化物。〆 - ,參閱第9績圖’沉積一第三介電層136於 ^層3^上並填滿開口 133,如帛9a圖所示。接著，施以驟’例如以化學機械研磨法(CMp)移除第三介電 ;與弟一金屬層135直至露出第二介電層!32的表面化圖所不，以形成一方形金屬牆結構135，做為相變化⑽體的直立式電極結構，如第冗圖所示。相交弟10A-12B圖分別顯示本發明第一實施例之形成直立憶層於直立式電極結構上步驟的示意圖。請參閱第〇949-A21836TWF(N2)：P51950,,4TW:jamnew〇圖，形成一第四介電層138於第三介電層!32上，宰的剖面圖如第ι〇Β圖所示。接著，圖 :狀，：二313】以形成-島狀結構，其型式可為任意

圖所示。島狀二:：剖面線10A_10A的剖面圖如第10C 於方#」#成於方形金屬牆結構135 i，且設置於方形金屬牆結# mu 上且。又置請參閱第1丨A 1! r 12Γ ^ 於第四介電居二Γ: 成一第二金屬層140 ηΑ11Α二與弟三介電層136上，其沿剖面線 11Α的剖面圖如第1 __ — 回飯刻步賢E # ^ ^不者，施以非等向性屬上:移除部份第二金屬層，以形成-間隙壁全咖的剖面==二的㈣上’其沿剖面線一相變化印掊枓刺*、圖所不。弟二金屬層140係由作用$ 1n藉㈣生成㈣m到記_的作用。相變化記憶材料包括m、v、v、vim 上述金屬元素之合金。、-屬兀素或請參閱第12A-12B圖，將平杆莖— 壁14 2絕緣化，伴留平彳^ 仃苐一方向的兩對向間隙豕化保斜仃弟一方向的兩對向 =金屬層，分別做為相變化記憶體的一第一直：：層丨術與-第：直立缺憶層丨杨式^ ^ 142 括以斜方向離子佈植法I，以兩側斜方向將;= 兩對向間隙壁植入氧或氮離子丁方向的㈣携，的剖面圖如第12B圖所=、、，邑緣化，其沿剖面線兩對向金屬間隙壁結構1他與鳩各為獨立的單面 0949-A2l836TWF(N2)：P51950114TW：jamngw〇 1336128 盥古爿Q、。構做為直立式記憶層。直立式記憶層M〇a、l4〇b 接觸.式極結構US 立形式堆疊並分別於接觸點做為相變化記憶胞。根據本發明之另一實施例，直 ☆ ί電極結構135與直立式記憶層1他、腿以厚度面直又+又，其父叉夾角包括垂直或非垂直。飨康1古3Α 14β圖分別顯示本發明第一實施例之形成位元立式記憶層步驟的示意圖。請參閱第13A-13C 第五介電層146於第四介電層132與直立式記 ^ UOa、娜上並將其平坦化，其沿剖面線ΐ3Α_ΐ3Α 的剖面圖如第13Β圖所示。 =，施以微影姓刻步驟’圖案化第五介電層146以向的複數條平行溝槽147，並露出直立式記 G 盾 14〇a、14〇b，盆 >”L 立I丨品的 1，λ 11

圖所示。面線13入_以的剖面圖如第13C 請參閱第14A-14B圖，沉積—第三金介電層146上，並填入溝槽147 :曰於弟五 1圖案化弟三金屬層15〇成為複數條沿第二方向的導、，泉，做為相變化記憶體裳置的位元線⑽㈤^ 剖面線14A-14A的剖面圖如第14B圖所示。一第15 A -19 C圖係顯示根據本發明第二實施例之記憶體陣列的製造方法各步驟的示意圖。例之相變化記憶體陣列的製造方法與：：二：記憶體陣列的第5A-9c圖步驟相同，為簡明线=1 略相同的敘述。不同之處在於直立式記憶層的形成步驟。 0949-A21836TWF(N2)：P51950114TW;jamngwo 第15A-17C圖分別顯示本發明第二實施例之形式圮憶層於直立式雷托# , ρ 直立置式电極結構上步驟的示意圖。請參閱第圖’形成—第四介電層246於第三介電層132上，二沿剖面、線15Α-15Α的剖面圖如第別圖所示。接著，^ 第四介電層246以形成複數條平行長_ ">〇。各長條形島狀結構沿第二方向橫跨各直立

=極結構135上，其沿剖面線说心的剖面圖如第15C 園所不。凊參閱第似⑽圖，形成一第五介電層別於第三 1層132與第四介電層246 (長條形島狀結構)上，該第五，|電層238較第四介電層⑽有較高的鞋刻率，並將第五’I电層238平坦化，其沿剖面線16a_16a的剖面圖如第 _圖所示。接著，形成一頂金屬層240於第五介電層238 上。依序㈣頂金屬層·與第五介電層⑽，以圖案化 j島狀、，.σ構，其型式可為任意形狀，例如方形。島狀結構形成相對於方形金屬牆結構135的—隅，其沿剖面線 16Α-16Α的剖面圖如第16C圖所示。請參閱第17A-17C圖，順應性形成一第二金屬層14〇於頂金屬層24G (島狀結構)與第四介電層⑽（長條形島狀結構）上，其沿剖面線17A_17A的剖面圖如第Μ圖所示。接著’施以料向性回_步驟E，移除部份第二金屬層 ⑽，以形成-間隙壁金屬結構於方形島狀結構的四周側壁上’其沿剖面線17A-17A的剖面圖如第17C圖所示。第二金屬層14G係由-相變化記憶材料構成，藉控制生成相的 0949-A21836TWF(N2)：P51950114TW；jamngwo 狀態達到記憶的作 -族金屬元素或上述金料包括立式;=對向間隙壁的第二金屬…4。，與直構）而電性_，^第四介電層246 (長條形島狀結屬声Ζ韻Μ㈣—方㈣___的第-全 :二Γ為相變化記憶體的第-直立式記= 弟一 f立式記憶層，如第17Α圖所示。 …、第I8A-19B圖分別顯示本發明線連接直立式只她例之形成位兀圖，沉積—第六mi請參閱第i8A-i8c 第四介電声1具f 頂金屬層240 (島狀結構)與曰246 (長條形島狀結構)上，並將其〆、石剖^線18A_18A的剖面圖如第⑽圖所示。 f接者’施以微影飯刻步驟’圖案化第六介電# 256以形成複數個接觸奔7 b ^ 18AH 露出頂金屬層24G，其沿剖面線 18A-18A的剖面圖如第⑽圖所示。八雷it閱第19A_19C圖’沉積一第三金屬層150於第六曰56上，並填入接觸窗257形成接 :觸_步驟，圖案化第三金屬層〗5。成為二第一方向的導綠，甘VL A丨t A ' 口

圖盥望IQr闻 J〇a,j面線19八-19入的剖面圖如第19B Y、圖’做為相變化記憶體裝置的位元線(bit ime， tiJL) 〇列之t媒21圖係顯示根據本發明實施例之相變化記憶體陣二::示意圖。請參閱第2 0圖，-相變化記憶體陣歹1 口以四個相變化記憶體Μ11-M22所構成的方陣，各〇949-A2,836TWF(N2)：P5l950114TW：jamnaw〇 2相變化記憶體皆為一個電晶體搭配一個記憶胞（1T_1R) 式。各個相變化記憶體的電晶體經一導電栓13〇連接式電極結構135。一直立式記憶層14〇與直立式電極 =I35上下直立形式堆疊並於145接觸點做為相變化記 ^胞二字碰12。沿第—方向串接各f日日日體以及位元線！ $ 〇弟—方向串接各直立式記憶層140。 2 21圖係顯示根據本發明實施例之相變化記憶體陣列另一樣態的示意圖。請參閱帛21圖，一列’，如，四個相變化記憶體m11.M22所構成的方固相¥化，己憶體皆為一個電晶體搭配兩個記憶胞叩的型式。各個相變化記憶體的電晶體經-導電栓130連接 ί=3ΓΓ35 —第一直立式記憶層14〇a與直立式電紅構135上下直立形式堆疊，並於接觸點U5a做為第相’又化5己’k'胞。第二直立式記憶層i 4⑽與直立式電極結 135上下直立形式堆疊，並於接觸點⑽做化記憶胞。字域12〇沿第_方向串接各電晶體。第= 讀⑽沿第二方向串接各第一直立式記憶層咖，以線⑽沿第二方向串接各第二直立式記憶層第22圖係顯示根據本發明實施例之相變化記情列另-樣態的示意圖。請參閱第22圖，一相變化記列，例如以四個相變化記憶體隱购以及相 N11交錯所構成的方陣，各個相變化記憶體皆為-個^ 體搭配兩個記憶胞（1T_2R)的型式。各個相變化記憶體的= 0949-A21836TWF(N2) ：P51950)14TW:ja(rm〇wo 17 1336128 晶體經一導電栓130連接直立式電極結構135。一第一直立式記憶層140a與直立式電極結構135上下直立形式堆疊，並於接觸點145a做為第一相變化記憶胞。第二直立式記憶層140b與直立式電極結構135上下直立形式堆疊，並於接觸點145b做為第二相變化記憶胞。字元線120沿第一方向串接各電晶體。第一位元線150a沿第二方向串接各第一直立式記憶層140a，以及第二位元線150b沿第二方向串接各第二直立式記憶層140b。相變化記憶體陣列包括一第一組次電晶體陣列（對應於導電栓130a-130d的位置）與一第二組次電晶體陣列（對應於導電栓130e的位置）。第一組次電晶體陣列位於(m, η) 格子點的位置上，第二組次電晶體陣列位於(m+l/2,n+l/2) 格子點的位置上，其中m、η為整數。更明確地說，第一組次電晶體陣列與第二組次電晶體陣列成（1/2，1/2)平移對稱。 [本發明之特徵與優點] 本發明之特徵與優點在於利用直立式電極結構與直立式相變化記憶構件，縮小相變化記憶胞的接觸面積，並利用一電晶體搭配兩相變化記憶胞結構（1T-2R結構），達到縮小記憶元件單位面積即增加積集度的效果。再者，將兩個電晶體次陣列搭配1T-2R記憶胞結構，可進一步增加相變化記憶體的積集度。本發明雖以實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神 0949-A21836TWF(N2)；P51950114TW；jamngwo 18 1336128 和範圍内，當可做些許的更動與潤掷，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

O949-A21836TWF(N2)；P51950114TW:jamngwo 19 山 6128 【圖式簡單說明】第1圖係顯示傳統相變化記憶陣列的平面示意圖；第2A-2C圖係顯示另一種傳統相變化記憶陣列的示专圖，其中第2A與2B圖分別顯示沿χ方向與γ方向的^ 面示意圖，第2C圖為平面示意圖；

—第3 SJ係顯示根據本發明實施例之一相變化記憶體的示意圖；第4圖係顯不根據本發明實施例之相變化記憶體的平面示意圖；第5Α-14Β圖係顯示根據本發明第一實施例之相變化記憶體陣列的製造方法各步驟的示意圖；第7A-9C圖分別顯示本發明第一實施例之形成直立電極結構於基板上步驟的示意圖；弟10Α-12Β圖分別顯示本發明第一實施例之形成直立式記: 意層於直立式電極結構上步驟的示意圖；線連^ m4B f分別顯示本發明第—實施例之形成位元線連接直立式記憶層步驟的示意圖. 職示本發㈣二實施歡形成直立 '。己::層於直立式電極結構上步驟的示意圖；吃遠二二，圖分別顯示本發明第二實施例之形成位元線直立式記憶層步驟的示意圖； ^ 第20圖係顯示根據列之-樣態的示意圖；例之相變化記憶體陣第21圖係顯示根據本發明實施例之相變化記憶體陣〇949-A2,836TWF(N2)；P5195〇114TW：jaaln〇w〇 1336128 列另一樣態的示意圖；以及第22圖係顯示根據本發明實施例之相變化記憶體陣列另一樣態的示意圖。【主要元件符號說明】 • 習知部分(第1〜2圖） 10〜半導體基板； 20〜導線； 3 2〜電極結構； 34〜絕緣層； 40〜相變化記憶層； 50〜介電層； 55〜金屬栓塞； 60〜電極結構， 65〜絕緣層； 72〜介電層； 74〜相變化記憶層； 76〜金屬導線； 80〜保護層。本案部分(第3〜22圖） 100〜相變化記憶體單元； 0949-A21836TWF(N2);P51950114TW;iamngwo 1336128 110〜基板； 12 0〜閘極； 12 2〜源極， 124〜〉及極； 130〜導電栓塞； 135〜直立式電極結構， 140〜直立式記憶層， 145〜接觸點； 150〜位元線； 15Oa〜第一位元線； 150b〜第二位元線； 222、224、226〜雙接面電晶體（BJT)的三個電極； 115〜第一介電層； 132〜第二介電層； 13 3〜開口， 136〜第三介電層； 138〜第四介電層； E〜非等向性回蝕刻步驟； 140a〜第一直立式記憶層； 140b〜第二直立式記憶層； 140’〜平行第一方向的兩對向間隙壁的第二金屬層； 140”〜平行第二方向的兩對向間隙壁的第二金屬層； 142〜間隙壁； I〜離子佈植法； 0949-A21836TWF(N2)：P51950114TW；jamngwo 22 1336128 • 146〜第五介電層； 246〜第四介電層； 238〜第五介電層； 240〜頂金屬層； 257〜接觸窗； 258〜金屬栓塞； M11-M22-相變化記憶體； Nil〜相變化記憶體。

0949-A21836TWF(N2)；P51950114TW；jamngwo 23

Claims

十、申請專利範圍：種相變化記憶體裴置，包括·· 一電流控制元件設置於一基板上；二極結構與該電流控制S件電性相連；以及式堆疊並於4式=層與該直立式電極結構上下直立形該第-直立式=觸：接觸，其中該直立式電極結構與記憶胞。U父會的第—接觸點做為—第-相變化其中==卿1項所述之相變化記憶體裝置， ^ 式電極結構為一金屬牆結構。其中專㈣2項所述之相變化記憶體裝置，人直立式汜憶層為一單面金屬牆。其中=申料鄉㈣1項所述之相變化記‘It體裝置，立六γ，ίί電極結構與該第一直立式記憶層以厚度面直乂、，/、父又夹角包括垂直或非垂直。立士申3月專利範圍第2項所述之相變化記憶體裝置，直立式電極結構係由一高熔點之導電材料構成，包 5過渡金屬元素、稀土金屬元素、或上述金屬元素之合金、虱化物、碳化物或氮碳化物。申味專利範圍第3項所述之相變化記憶體裝置，豆 “-直立式記憶層係由一相變化記憶材料構成’藉控制生成相的狀態達到記憶的作用。 ▲ L如申晴專利範圍第6項所述之相變化記憶體裝置，其中該相變化記憶㈣包括ΠΙ、V、V、VI族金屬元素或上述金屬〇949-A2,836TWF(N2)：P5l95〇n4Tw；jamn0w〇 24 1336128 元素之合金。 8. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該電流控制元件係'^電晶體元件。 9. 如申請專利範圍第2項所述之相變化記憶體裝置，更包括一第二直立式記憶層與該直立式電極結構上下直立形式堆疊並於一第二接觸點接觸，其中該直立式電極結構與該第二直立式記憶層交會的該第二接觸點做為一第二相變化記憶胞。 10. 如申請專利範圍第9項所述之相變化記憶體裝置，其中該第二直立式記憶層為一單面金屬牆。 11. 如申請專利範圍第9項所述之相變化記憶體裝置，其中該直立式電極結構與該第二直立式記憶層以厚度面直立交叉，其交叉夾角包括垂直或非垂直。 12. 如申請專利範圍第10項所述之相變化記憶體裝置，其中該第二直立式記憶層係由一相變化記憶材料構成，藉控制生成相的狀態達到記憶的功能。 13. 如申請專利範圍第12項所述之相變化記憶體裝置，其中該相變化記憶材料包括III、V、V、VI族金屬元素或上述金屬元素之合金。 14. 如申請專利範圍第9項所述之相變化記憶體裝置，其中該第一直立式記憶層與第二直立式記憶層分別連接至兩條不同的導線，且其中各導線對應於該相變化記憶體裝置的位元線(bit line)。 15. 如申請專利範圍第1項所述之相變化記憶體裝置，更包括： 0949-A21836TWF(N2) ：P51950114TW; jamngwo 25 iff1個邊第—相變化記憶胞所構成的陣列，對應複數個該、':制元件所構成的陣列於該基板上； ^數條字70線沿—第-方向串接各電流控制it件；以及 2條，元線沿—第二方向串接各第—直立式記憶層，该第—方向與該第二方向實質上正交。申明專利範圍第9項所述之相變化記憶體裝置，更變化δ己憶胞與§玄第二相變化記憶胞所構複數個該第一相 ^的陣列’對應複數個該電流控制元件所構成的陣列於該基板複，條子7C線沿—第—方向串接各電流控制元件；層 ^條第—位元線沿—第二方向串接各第—直立式記憶層 ^條第二位元線沿該第二方向串接各第二直立式記憶八肀该第一方向與該第二方向實質上正交。 Τ如申請專利範圍第16項所述之相變化記憶體裝置，其 ^複數個電流控制元件所構成的陣列包括―第—組次電晶月豆陣列與一第二組次電晶體陣列。如申請專利範圍第17項所述之相變化記憶體裝置，其中4第-組次電晶體陣列與該第二組次電晶體陣列成⑽，平移對稱。 19.一種相變化記憶體裝置的製造方法，包括： k供一基板具有一電流控制元件於其上；形成直立式電極結構於該基板上，且與該電流控制元件 0949-A21836TWF(N2)；P5l950114TW;jamngwo 26 電性相連；以及 J成：直立式記憶層於該直立式電極結構上，且以直立形式堆$做為一相變化記憶胞。 2f·如U利關第19項所述之相變化記憶體裝置的製 k方法’其中該電流控制元件係—電晶體元件。 1 21·如巾請專利範㈣19項所述之相變化記憶體裝置的製 tit 2中遠基板更包括一第一介電層以及-導電栓於該第電極結構。連接錢^控制元件與直立式專利範圍第21項所述之相變化記憶财㈣製 k方法’其^形成該直立式電極結構的步驟包括：形成一第二介電層於該第一介電層上；圖案化該第二介電層，以形成一^ ^開口路出該導電栓；上；積一弟—金屬層於該第二介電層與該方形開口沉積-第三介電層於第—金屬層上並填；該方. 平坦化該第三介電層與該第—金屬層直’八電層的表面，以形成一金屬牆結構。出μ第一" 23. 如申請專利範圍第22項所述之相變造方法’其中該第一金屬層係由一高溶點之導電括過渡金屬元素、稀土金屬元素、或上述金屬元素之合金^ 化物、碳化物或氮碳化物。 ” σ、’乳 24. 如申請專利範圍第22項造方法，其巾職料域純騎_;^縣置的製 0949-A21836TWF(N2)；P51950114TW；jamngw〇 27 1336128 形成-第四介電層於該第圖案化該第四介電層以形曰，順應性形成峨電層上，丨电層與該第三介_ 非等向性回蝕刻該第二金屬層方形島狀結構上；以及 /成〜間隙壁結構於該將平行第一方向的兩對向間隙向的兩對向間隙壁結構為該第二金眉馬保留平行第二方式記憶層與—第二直立式記憶層。S "刀顺為—第一直立 25. 如申請專利範圍第％造方法’其中該第二金屬層係由一置的製制生成相的狀態達到記憶的翻。。隐材枓構成，藉控 26. 如申請專利範圍第乃造方法’其中該相變化彻料二的製素或上述金屬元素之合金。 V VI知孟屬疋、=.=範圍第24销述之姆化記置的製繼的步驟包隙壁絕緣，子使平行第一方向的兩對向間 28. 如申請專利範圍第24項所述之相變化記憶體裝置的製造方法’更包m二方向形成—第—位元線連接該第一直立式記憶層與形成-第二位元線連接該第二直立式記憶層。 29. 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，其中形成該第一位元線與該第二位元線的步驟包括： 0949-A21836TWF(N2) ；P51950114TW；jamngw〇 28 !336128 沉積-第五介電層於該第四介電層上並將其平坦化； =該第五介電相形成沿第二方向的 =構槽’城㈣第—直立式記憶㈣_第二直立技憶該第層於該第騎電—-溝槽與 3: t弟二金屬層成為該第一位元線與該第二位元線。送方法範圍第22項所述之相變化記憶體裝置的f &方法，其中形成該直立式記憶層結構的步驟包括.衣形成一第四介電層於該第三介電層上；圖案化該第四介電層以沿第曰構；矛万向形成一長條形島狀結將^成A第五電層於該第三介電層與該第四介電声上，卫將该第五介電層平坦化； ’丨电層上，並形成一頂金屬層於該第五介電層上；圖案化遠頂金屬層與該第構；弟五"電層以形成-方形島狀結順應性形成一第二金屬層於上；以及曰以頂金屬層與該第四介電層非等向性回蝕刻該第二金屬方形島狀結構上； θ娜成—間隙壁結構於該其中平行第一方向的兩對向直::電極結構之間隔以該長條形島狀；構 -方向的兩對向間隙壁的該第二金屬層，分別做為彖〇949-A2,836TWF(N2):P5195〇n4TW：jamnawo 29 1336128 式記憶層與一第二直立式記憶層。 31. 如申請專利範圍第3 0項所述之相變化記憶體裝置的製造方法，其中該第二金屬層係由一相變化記憶材料構成，藉控制生成相的狀態達到記憶的作用。 32. 如申請專利範圍第31項所述之相變化記憶體裝置的製造方法，其中該相變化記憶材料包括III、V、V、VI族金屬元素或上述金屬元素之合金。 3 3.如申請專利範圍第3 0項所述之相變化記憶體裝置的製造方法，更包括沿第二方向形成一第一位元線連接該第一直立式記憶層與形成一第二位元線連接該第二直立式記憶層。 34. 如申請專利範圍第33項所述之相變化記憶體裝置的製造方法，其中形成該第一位元線與該第二位元線的步驟包括：沉積一第六介電層於該第五介電層上並將其平坦化；蝕刻該第六介電層以形成複數個接觸窗露出該頂金屬層；沉積一第三金屬層於該第六介電層上並填入該複數個接觸窗，以形成複數個接觸栓；以及沿第二方向蝕刻該第三金屬層成為複數條位元線。 35. —種相變化記憶體裝置的製造方法，包括：提供一基板具有複數個電流控制元件所構成的一陣列與複數條字元線沿第一方向串接各電流控制元件；於對應各個電流控制元件處形成一直立式電極結構於該基板上，且與該電流控制元件電性相連；形成一第一直立式記憶層與該直立式電極結構上下直立形式堆疊並於一第一接觸點接觸，做為一第二相變化記憶胞； 0949-A21836TWF(N2):P51950114TW；jamngwo 30 1336128 以及形成一第二直立式記憶層與該直立式電極結構上下直立形式堆疊並於一第二接觸點接觸，其中該直立式電極結構與該第二直立式記憶層交會的該第二接觸點做為一第二相變化記憶胞，且與該第一相變化記憶胞並聯。 36.如申請專利範圍第35項所述之相變化記憶體裝置的製造方法，其中該陣列包括一第一組次電晶體陣列與一第二組次電晶體陣列。 3 7.如申請專利範圍第3 6項所述之相變化記憶體裝置的製造方法，其中該第一組次電晶體陣列與該第二組次電晶體陣列成(1/2, 1/2)平移對稱。 0949-A21836TWF(N2)；P519501 14TW：jamngwo 31