CN103311263B - 高集成半导体存储器件及其制造方法 - Google Patents
高集成半导体存储器件及其制造方法 Download PDFInfo
- Publication number
- CN103311263B CN103311263B CN201210395361.1A CN201210395361A CN103311263B CN 103311263 B CN103311263 B CN 103311263B CN 201210395361 A CN201210395361 A CN 201210395361A CN 103311263 B CN103311263 B CN 103311263B
- Authority
- CN
- China
- Prior art keywords
- active area
- wordline
- layer
- source region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title description 8
- 238000003860 storage Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 129
- 238000000034 method Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000012782 phase change material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten metal level Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体存储器件及其制造方法，半导体存储器件包括：半导体衬底；有源区，所述有源区包括多个单位有源区，且被设置在半导体衬底之上以及与半导体衬底间隔开；字线对，所述字线对被形成在单位有源区的上表面和侧面上；虚设字线，所述虚设字线被设置在单位有源区的接触处，并被形成在单位有源区的上表面和侧面上；源极区域，所述源极区域被形成在字线对之间的单位有源区中，并与半导体衬底电连接；漏极区域，所述漏极区域被形成在字线对与虚设字线之间的单位有源区中；以及第一储存层，所述第一储存被形成在漏极区域上并与漏极区域电连接。
Description
相关申请的交叉引用
本申请要求2012年3月14日向韩国专利局提交的申请号为10-2012-0026091的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种相变随机存取存储（PCRAM）器件及其制造方法。
背景技术
PCRAM器件是非易失性存储器件中的一种，包括电阻根据温度而改变的相变材料。相变材料通常包括含有锗（Ge）、锑（Sb）以及碲（Te）的硫族化物材料。相变材料根据温度改变成非晶状态或结晶状态，以定义RESET（或逻辑“1”）或SET（或逻辑“0”）。
如同动态随机存取存储（DRAM）器件，PCRAM器件可以包括由字线和位线限定的多个存储器单元，并且多个存储器单元每个都可以包括由相变材料形成的可变电阻器以及被配置成选择性地驱动可变电阻器的开关元件。
在PCRAM中，可以将字线以结区类型设置在半导体衬底中，且可以将位线设置为导线类型。二极管或MOS晶体管可以用作开关元件。
正在研究PCRAM以在减小其芯片尺寸的同时增加其集成度。然而，由于分辨率的限制，在最小化特征尺寸方面存在限制。
为此，已经提出了一种制造3维（3D）PCRAM的方法，在所述3维（3D）PCRAM中，将二极管形成为垂直柱体形状，或者利用栅极的垂直柱体来形成开关晶体管。
然而，实际上，很难在3D PCRAM中形成垂直柱体。
尤其，为了改善垂直柱体的二极管开关元件的关断电流特性，要增加垂直柱体的高度。因而，增加垂直柱体的高宽比导致工艺难度和二极管倾斜。
即使在垂直柱体的晶体管开关元件中，也要增加垂直柱体的高度以保证有效的沟道长度。由于在二极管开关元件中，垂直柱体的高宽比增加，因而会增加工艺难度并引起倾斜现象。
发明内容
根据示例性实施例的一个方面，提出了一种半导体存储器件。所述半导体存储器件可以包括：半导体衬底；有源区，所述有源区包括多个单位有源区，且设置在半导体衬底之上并与半导体衬底间隔开；字线对，所述字线对被形成在单位有源区的顶表面和侧面上；虚设字线，所述虚设字线被设置在单位有源区的接触处，并被形成在单位有源区的顶表面和侧面上；源极区域，所述源极区域被形成在字线对之间的单位有源区中，并与半导体衬底电连接；漏极区域，所述漏极区域形成在所述字线对与所述虚设字线之间的单位有源区中；以及第一储存层，所述第一储存层形成在漏极区域上，并与漏极区域电连接。
根据示例性实施例的另一个方面，提出了一种半导体存储器件。所述半导体存储器件可以包括：半导体衬底；多个有源区，所述多个有源区以线形图案结构形成在半导体衬底上；多个字线，所述多个字线与所述多个有源区交叉并包围所述多个有源区；源极区域和漏极区域，所述源极区域和所述漏极区域形成在所述多个字线之间的所述多个有源区中；以及储存层，所述储存层形成源极区域和漏极区域上。源极区域中的每个可以被形成在从有源区延伸到半导体衬底的桩结构中。
根据示例性实施例的另一个方面，提出了一种制造半导体存储器件的方法。所述方法可以包括以下步骤：在半导体衬底上以第一恒定间距形成包括桩的线图案形的有源区；以第二恒定的间隔形成多个字线以与有源区交叉；对在字线中的每个的两侧处的有源区执行杂质的离子注入，以在与所述桩相对应的注入的有源区中形成源极区域，并在其余的注入的有源区中形成漏极区域；在暴露在字线之间的源极区域和漏极区域上形成下电极；在下电极上和字线的侧壁上形成间隔件绝缘层；刻蚀间隔件绝缘层以在漏极区域上选择性地暴露出下电极；以及在间隔件绝缘层和暴露出的下电极上形成储存层。
根据示例性实施例的另一个方面，提出了一种制造半导体存储器件的方法。所述方法包括以下步骤：在半导体衬底上形成牺牲层和线图案形的有源区；以恒定的间距形成多个字线以与有源区交叉；选择性地去除牺牲层；在字线之间的空间和去除了牺牲层的空间中形成绝缘层；在字线之间的有源区上选择性地刻蚀绝缘层，以暴露出有源区；刻蚀暴露出的有源区和在暴露出的有源区之下的绝缘层，以形成暴露出半导体衬底的源极接触孔；在源极接触孔中形成源极桩以与有源区连接；在源极桩中和字线中的每个的两侧处的有源区中离子注入杂质，以在源极桩中形成源极区域，并在有源区中形成漏极区域；在源极区域和漏极区域上形成下电极；在下电极上形成间隔件绝缘层；刻蚀间隔件绝缘层以选择性地暴露出在漏极区域上的下电极；以及在间隔件绝缘层和暴露出的下电极上形成储存层。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。
附图说明
从如下结合附图的详细描述中将更清楚地理解本发明的主题的以上和其它方面、特征和优点：
图1是根据本发明的一个示例性实施例的高集成半导体存储器件的示意性平面图；
图2是沿着图1的线II-II’截取的高集成半导体存储器件的截面图；
图3A至图3H是说明根据本发明的一个示例性实施例的高集成半导体器件的平面图；
图4A至图4H是说明分别沿着图3A至图3H的线IV-IV’截取的高集成半导体存储器件的截面图；
图5是说明根据本发明的另一个示例性实施例的高集成半导体存储器件的截面图；
图6是根据本发明的一个示例性实施例的高集成半导体存储器件的立体图；
图7说明从X方向看的图6的高集成半导体存储器件；
图8是沿着图6的线D-D’截取的高集成半导体存储器件的截面图；
图9A至图9E是说明根据本发明的一个示例性实施例的高集成半导体存储器件的立体图；以及
图10A至图10E是分别沿着图9A至图9E的线X-X’截取的高集成半导体存储器件的截面图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
本文参照示例性实施例（和中间结构）的示意性说明描述了示例性实施例。如此，实施的示例性实施例的实际尺寸和比例可以不同于说明的尺寸和比例。另外，示例性实施例不应解释为限于本文说明的区域的具体形状，而应解释为包括产生于实际实施的形状差异。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相似的元件。也可以理解的是：当提及一层在另一层或衬底“上”时，其可以是直接在所述另一层或衬底上，或者还可以存在中间层。
图1是根据本发明的一个示例性实施例的半导体存储器件的平面图，且图2是沿着图1的线II-II’截取的半导体存储器件的截面图。
参见图1，布置了具有线形的多个有源区ACTIVE。多个有源区ACTIVE每个都可以包括多个单位有源区unit_ACTIVE。一对字线WL布置在每个单位有源区unit_ACTIVE上，并以恒定的间距分开而延伸。虚设字线D_WL布置在字线对WL之间。
源极区域S形成在布置于单位有源区unit_ACTIVE上的字线对之间的单位有源区unit_ACTIVE中。漏极区域D形成在字线对WL两侧的单位有源区unit_ACTIVE中。尽管单位有源区unit_ACTIVE大体上通过虚设字线D_WL来区分，但是单位有源区unit_ACTIVE彼此耦接以限定线图案形状的有源区ACTIVE。
如图2所示，源极区S被形成为与半导体衬底10耦接，同时漏极区D被形成为通过绝缘层20与半导体衬底10绝缘。
在源极区域S和漏极区域D上分别设置有下电极BE，且在下电极BE上形成有储存层ST。储存层ST可以被形成为掩埋在字线WL和虚设字线D_WL之间的空间中。在漏极区域D之上的储存层ST与下方的下电极BE电连接，而在源极区域S之上的储存层ST通过间隔件绝缘层SP与下方的下电极BE绝缘。另外，在储存层ST中由符号STT表示的部分是储存数据的部分，例如，是当半导体存储器件是PCRAM器件时发生相变的部分。在储存层ST上形成有例如以与有源区ACTIVE重叠的形状与字线WL交叉的位线BL。
此时，出于描述目的，在图1中省略了位线。
在本示例性实施例中，将有源区形成为具有沿水平方向延伸的线形沟道层，因而以稳定的结构制造存储器件。另外，将字线形成为包围线形的半导体层的三个侧面，使得获得包围栅效应，且因而改善晶体管性能。在字线两侧的空间中执行数据储存，使得防止器件高度的增加。
将参照图3A至3H和图4A至4H来详细地描述具有上述结构的半导体存储器件。
参见图3A和4A，在半导体衬底100上顺序地形成牺牲层105和第一半导体层110。牺牲层105和第一半导体层110可以包括具有彼此不同的刻蚀选择性的半导体材料。例如，牺牲层105可以包括硅锗（SiGe）层，并且半导体层110可以包括硅（Si）层。可以经由外延方法来形成牺牲层105和第一半导体层110，使得牺牲层105和半导体层110具有良好的结晶状态。为了限定开关晶体管区域，在第一半导体层110上形成第一光致抗蚀剂图案115。以第一光致抗蚀剂图案115的形状将第一半导体层110和牺牲层105图案化。通过图案化工艺，暴露出半导体衬底100的限定的部分，并且随后半导体衬底100的暴露出的部分可以是晶体管的源极区域。
参见图3B和4B，经由一般工艺去除第一光致抗蚀剂图案115，且在第一半导体层110上形成第二半导体层120。可以通过排出/生长第一半导体层110来形成第二半导体层120。可替选地，第二半导体层120可以被形成为掩埋在第一半导体层110之间的空间中。还可以执行化学机械抛光（CMP）工艺以使半导体衬底120的表面平坦化。在第二半导体层120上沉积硬掩模层125，且将硬掩模层125图案化以限定有源区ACTIVE。接着，将第二半导体层120、第一半导体层110以及牺牲层105图案化成硬掩模层125的形状。利用选择性刻蚀工艺去除暴露出的牺牲层105以限定有源区ACTIVE。在去除牺牲层105的部分中形成下空间s1，且源极桩（post）P表示随后用作源极区域的第二半导体层120的部分。因此，在图2的源极桩P的两侧的第一半导体110之下设置了下空间s1。
参见图3C和图4C，在半导体衬底100的所得结构上形成第一层间绝缘层130。第一层间绝缘层130可以包括具有良好的间隙填充特性的绝缘层以完全地填充在下空间s1中。可以将第一层间绝缘层130部分地填充在有源区ACTIVE之间的空间以及下空间s1中。接着，将第一层间绝缘层130凹陷指定的厚度，使得第一层间绝缘层130保留在有源区ACTIVE之间的空间中的半导体衬底100的表面上。
参见图3D和图4D，去除其余的硬掩模层125。将通过去除硬掩模层125暴露出的表面氧化成薄膜以形成栅氧化物层135。随后，在栅绝缘层135上顺序沉积栅导电层140、栅势垒金属层145以及硬掩模层150。将层叠的栅导电层140、栅势垒金属层145以及硬掩模层150图案化成与有源区ACTIVE交叉的线形，使得形成多个字线WL。例如，栅导电层140可以包括被掺杂杂质的多晶硅层。栅势垒金属层145可以包括过渡金属，例如钨金属层，且硬掩模层150可以包括氮化硅层。
在沿着图3D的线C-C’截取的截面图中，如图5所示，可以将字线WL形成为包围有源区ACTIVE。因此，字线WL包围有源区ACTIVE的三个侧面，使得增加有效的沟道长度以增强晶体管的沟道特性。
参见图3E和图4E，在形成有字线WL的半导体衬底100的所得表面上形成用于第一间隔件的氮化物层155。接着，将n型杂质离子注入到字线WL两侧的第二半导体层120和第一半导体层110中，以形成源极区域160a和漏极区域160b。在包括第二半导体层120的源极桩P中形成源极区域160a，且在下空间s1之上的第一半导体层110和第二半导体层120中形成漏极区域160b。另外，可以经由源极区域160a和漏极区域160b，在半导体衬底100的表面区域中形成杂质区。在半导体衬底100的所得结构上形成第二层间绝缘层163。因此，漏极区域160b布置在一个源极区域160a的两侧，且在本示例性实施例中，由一个源极区域160a及其两侧的漏极区域160b构成的区域可以被定义为单位有源区unit_ACTIVE。
可以将字线WL设置在源极区域160a与漏极区域160b之间，且可以将字线D_WL设置在漏极区域160b之间。此时，设置在漏极区域160b之间的字线D_WL可以是不起实际栅极作用的虚设栅D_WL。可以向虚设字线D_WL供应指定电压，使得虚设字线D_WL不起字线WL的作用。尽管未示出，可以在与虚设字线D_WL重叠的半导体衬底100的区域中形成杂质区。
可以将虚设字线D_WL形成为具有以统一间距布置的字线区的布置结构，并用来划分单位有源区unit_ACTIVE。将第二层间绝缘层163形成为掩埋在字线WL之间的空间内。
参见图3F和4F，在有源区ACTIVE之间的空间上形成第二光致抗蚀剂图案165，以暴露出第二层间绝缘层163的与有源区ACTIVE相对应的部分。去除由第二光致抗蚀剂图案165暴露出的第二层间绝缘层163的部分。各向异性地刻蚀用于第一间隔件的氮化物层155，以在字线WL的侧壁上形成第一间隔件155a。因此，暴露出源极区域160a和漏极区域160b。
参见图3G和图4G，在暴露出的源极区域160a和漏极区域160b上形成下电极170。可以在半导体衬底100的所得结构上沉积导电层，然后将导电层凹陷，使得下电极170可以保留在字线WL之间的空间的底部。在字线WL和下电极170上形成用于第二间隔件的第二氮化物层175。此时，出于描述目的，从图3G中省略了用于第二间隔件的氮化物层175。在源极区域160a之上的用于第二间隔件的氮化物层175的部分上形成第三光致抗蚀剂图案180，以暴露出在漏极区域160b之上的用于第二间隔件的氮化物层175的部分。各向异性地刻蚀由第三光致抗蚀剂图案180暴露出的用于第二间隔件的氮化物层175的部分，以形成将漏极区域160b上的下电极暴露出的第二间隔件175a。在源极区域160a上的下电极170被第二间隔件175遮蔽。
参见图3H和图4H，通过一般工艺来去除第三光致抗蚀剂图案180。沉积相变材料层185，然后将相变材料层185平坦化，以掩埋在字线WL之间的空间内。此时，相变材料层185与漏极区域160b上的下电极170接触，并与源极区域160a上的下电极170绝缘。在相变材料层185上沉积用于位线的上电极层190和导电层195，并将上电极层190和导电层195刻蚀成保留在有源区ACTIVE中，由此形成位线BL。
图6是根据本示例性实施例形成的半导体存储器件的立体图，图7说明从图6的x方向看的半导体存储器件，且图8是沿着图6的线D-D’截取的半导体存储器件的截面图。这里，图8说明如下情况：仅第一半导体层110形成包括漏极区域160b的线形半导体层，且字线WL设置在第一半导体层110和第二半导体层120上，以示出半导体层以及源极区域160a和漏极区域160b的结构。
参见图6至图8，半导体衬底100经由源极区域160a与线形半导体层110连接。其中形成有沟道110b的字线WL包围源极区域160a两侧的半导体层110和120。漏极区域160b形成在字线WL相对于源极区域160a的外侧处的半导体层110和120中。要形成沟道110b和漏极区域160b的半导体层110和120维持在浮置状态。虚设字线D_WL被设置在漏极区域160b之间，且储存层185被形成在字线WL和要与漏极区域160b电连接的虚设字线D_WL之间的空间中。储存层响应于字线WL的使能而被选择性地驱动。
在本示例性实施例中同时形成源极区域160a和漏极区域160b。然而，在另一个实施例中，分开形成源极区域160a和漏极区域160b。
即，参见图9A和图10A，顺序层叠牺牲层205、第一半导体层210以及硬掩模层215。可以经由外延工艺来生长牺牲层205和第一半导体层210。将硬掩模层215、第一半导体层210以及牺牲层205图案化成线形以形成有源区ACTIVE。
参见图9B和图10B，在有源区ACTIVE的表面上形成栅绝缘层（未示出），然后将字线WL形成为与有源区ACTIVE交叉。字线WL可以由用于栅极的导电层220、栅势垒金属层225以及硬掩模层230来配置，并被形成为包围有源区ACTIVE的三个侧面。
参见图9C和图10C，将覆盖层235形成为包围形成有字线的半导体衬底200的所得表面。可以去除覆盖层235的部分以暴露出有源区ACTIVE的边沿部分。
参见图9D和图10D，经由暴露出的有源区ACTIVE去除牺牲层205，然后在去除牺牲层的空间内，即在半导体衬底200和第一半导体层210的表面上形成栅间隔件层240。栅间隔件层240可以包括氮化硅层。可以将层间绝缘层245形成为掩埋在被去除了牺牲层205的空间内和字线之间的空间内。第一层间绝缘层245可以包括诸如旋涂电介质层（SOD）的绝缘层。
参见图9E和图10E，在半导体衬底的所得结构上形成光致抗蚀剂图案（未示出），以暴露出源极形成区。此时，源极形成区可以与字线WL之间的空间中的一个相对应。另外，由光致抗蚀剂图案暴露出的区域的宽度可以比源极形成区域的宽度大。刻蚀在字线WL之间的第一层间绝缘层245、第一半导体层210以及在第一半导体层210之下的第一层间绝缘层245，以形成暴露出与源极形成区相对应的半导体衬底200的接触孔（未示出）。将第二半导体层沉积在半导体衬底200的所得结构上以填充在接触孔内。将第二半导体层凹陷到第一半导体层210的水平，以形成包括第二半导体层的源极区域250。接着，将第二层间绝缘层255掩埋在接触孔内源极区域250上。因此，可以通过自对准技术来形成源极区域250。
随后，与在上述示例性实施例中执行的工艺相同，可以执行形成下电极的工艺、形成储存层的工艺、以及形成位线的工艺。
如上所述，根据示例性实施例，具有水平沟道结构的晶体管用作开关元件，使得将半导体存储器件制造成稳定的结构。另外，在一个单位有源区中提供共享源极区域的两个晶体管，且在每个漏极中提供相变储存单元，使得改善具有水平沟道结构的半导体存储器件的面积效率。
上述示例性实施例仅是示例性的，本发明应当包括与如以上描述的以及在附图和权利要求中的示例性特征一致的全部实施例。
Claims (17)
1.一种半导体存储器件，包括：
半导体衬底；
有源区，所述有源区包括多个单位有源区，并被设置在所述半导体衬底之上以及与所述半导体衬底间隔开；
字线对，所述字线对被形成在所述单位有源区的顶表面和侧面上；
虚设字线，所述虚设字线被设置在所述单位有源区的接触处，并形成在所述单位有源区的顶表面和侧面上；
源极区域，所述源极区域被形成在所述字线对之间的单位有源区中，并与所述半导体衬底电连接；
漏极区域，所述漏极区域被形成在所述字线对与所述虚设字线之间的单位有源区中；
第一储存层，所述第一储存层被形成在所述漏极区域上并与所述漏极区域电连接；以及
被插入在所述半导体衬底与所述有源区之间的绝缘层，其中，所述源极区域被形成为穿透所述绝缘层。
2.如权利要求1所述的半导体存储器件，还包括：
作为所述字线对和所述虚设字线的多个字线；以及
作为所述有源区的多个有源区，
其中，所述多个字线在所述多个有源区的顶表面和侧面的周围与所述多个有源区交叉。
3.如权利要求1所述的半导体存储器件，还包括：
栅绝缘层，所述栅绝缘层被插入在所述有源区的表面和所述字线对之间，并插入在所述有源区的表面与所述虚设字线之间。
4.如权利要求1所述的半导体存储器件，还包括：
下电极，所述下电极被分别形成在所述源极区域和所述漏极区域上，并分别与所述源极区域和所述漏极区域电连接。
5.如权利要求4所述的半导体存储器件，其中，所述第一储存层与所述下电极电连接。
6.如权利要求4所述的半导体存储器件，其中，还包括：
在被设置在所述源极区域上的下电极上的间隔件绝缘层；以及
第二储存层，所述第二储存层被形成所述间隔件绝缘层上，
其中，在所述源极区域之上的所述第二储存层与所述源极区域电绝缘。
7.如权利要求6所述的半导体存储器件，其中，所述源极区域之上的所述第一储存层和在所述漏极区域之上的所述第二储存层被分别设置在所述字线对之间的空间和所述字线对与所述虚设字线之间的空间中。
8.如权利要求7所述的半导体存储器件，还包括：
位线，所述位线被形成在所述第一储存层和所述第二储存层上，以与所述有源区重叠。
9.如权利要求1所述的半导体存储器件，其中，所述源极区域还包括从所述单位有源区延伸到所述半导体衬底的桩结构。
10.一种半导体存储器件，包括：
半导体衬底；
多个有源区，所述多个有源区以线形图案结构形成在所述半导体衬底上；
多个字线，所述多个字线与所述多个有源区交叉，并包围所述多个有源区；
源极区域和漏极区域，所述源极区域和所述漏极区域被形成在所述多个字线之间的所述多个有源区中；
储存层，所述储存层被形成在所述源极区域和所述漏极区域上；以及
被插入在所述半导体衬底与所述多个有源区之间的绝缘层，其中，每个所述源极区域被形成为穿透所述绝缘层，
其中，所述源极区域中的每个形成在从所述有源区延伸到所述半导体衬底的桩结构中。
11.如权利要求10所述的半导体存储器件，其中，所述多个字线被布置成以恒定的间距间隔开，并在所述有源区中的每个的顶表面和侧面的周围延伸。
12.如权利要求10所述的半导体存储器件，还包括：
栅绝缘层，所述栅绝缘层被插入在所述有源区的表面与所述字线之间。
13.如权利要求10所述的半导体存储器件，还包括：
下电极，所述下电极被形成在所述源极区域与在所述源极区域之上的储存层之间，并形成在所述漏极区域与在所述漏极区域之上的存储层之间。
14.如权利要求13所述的半导体存储器件，其中，在所述漏极区域上的下电极与在所述漏极区域之上的储存层电连接，且在所述源极区域上的下电极与在所述源极区域之上的储存层电绝缘。
15.如权利要求14所述的半导体存储器件，还包括：
间隔件绝缘层，所述间隔件绝缘层被插入在所述源极区域上的下电极与在所述源极区域之上的储存层之间。
16.如权利要求13所述的半导体存储器件，其中，所述下电极和所述储存层被形成在所述字线之间的空间中。
17.如权利要求10所述的半导体存储器件，还包括：
位线，所述位线被形成在所述储存层上以与所述有源区重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610989412.1A CN106847854B (zh) | 2012-03-14 | 2012-10-17 | 高集成半导体存储器件及其制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120026091A KR20130104527A (ko) | 2012-03-14 | 2012-03-14 | 고집적 반도체 메모리 장치 및 그 제조방법 |
| KR10-2012-0026091 | 2012-03-14 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610989412.1A Division CN106847854B (zh) | 2012-03-14 | 2012-10-17 | 高集成半导体存储器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103311263A CN103311263A (zh) | 2013-09-18 |
| CN103311263B true CN103311263B (zh) | 2017-05-03 |
Family
ID=49136292
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610989412.1A Active CN106847854B (zh) | 2012-03-14 | 2012-10-17 | 高集成半导体存储器件及其制造方法 |
| CN201210395361.1A Active CN103311263B (zh) | 2012-03-14 | 2012-10-17 | 高集成半导体存储器件及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610989412.1A Active CN106847854B (zh) | 2012-03-14 | 2012-10-17 | 高集成半导体存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8796781B2 (zh) |
| KR (1) | KR20130104527A (zh) |
| CN (2) | CN106847854B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140083591A (ko) * | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | 반도체 장치 제조 방법 |
| KR20140123338A (ko) | 2013-04-12 | 2014-10-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 제조 방법 |
| KR102054819B1 (ko) * | 2013-05-22 | 2019-12-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20140142887A (ko) | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치 및 그 제조방법 |
| KR20140142888A (ko) | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 장치 및 그 제조방법 |
| KR20150012837A (ko) | 2013-07-26 | 2015-02-04 | 에스케이하이닉스 주식회사 | 3차원 수평 채널을 갖는 반도체 장치 및 그 제조방법 |
| KR20150027976A (ko) | 2013-09-05 | 2015-03-13 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치 및 그 제조방법 |
| KR20150034981A (ko) | 2013-09-27 | 2015-04-06 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
| KR101998009B1 (ko) * | 2015-01-22 | 2019-07-08 | 실리콘 스토리지 테크놀로지 인크 | 저전압 및 고전압 로직 디바이스들과 함께 분리형 게이트 메모리 셀 어레이를 형성하는 방법 |
| US9608202B1 (en) | 2015-11-24 | 2017-03-28 | Intel Corporation | Provision of structural integrity in memory device |
| US10607695B2 (en) | 2015-11-24 | 2020-03-31 | Intel Corporation | Provision of structural integrity in memory device |
| KR102461174B1 (ko) | 2016-02-26 | 2022-11-01 | 삼성전자주식회사 | 반도체 소자 |
| CN108807386B (zh) * | 2017-04-28 | 2023-04-07 | 三星电子株式会社 | 半导体器件 |
| KR20200089775A (ko) * | 2019-01-17 | 2020-07-28 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN112652712B (zh) * | 2020-12-09 | 2022-08-12 | 华中科技大学 | 选通管相变存储集成单元及其制备方法、相变存储器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4373986B2 (ja) * | 2006-02-16 | 2009-11-25 | 株式会社東芝 | 半導体記憶装置 |
| US7851356B2 (en) * | 2007-09-28 | 2010-12-14 | Qimonda Ag | Integrated circuit and methods of manufacturing the same |
| KR101303180B1 (ko) * | 2007-11-09 | 2013-09-09 | 삼성전자주식회사 | 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법 |
| US20100110753A1 (en) * | 2008-10-31 | 2010-05-06 | Qimonda Ag | Ferroelectric Memory Cell Arrays and Method of Operating the Same |
| US8148763B2 (en) * | 2008-11-25 | 2012-04-03 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor devices |
| JP4940260B2 (ja) | 2009-03-18 | 2012-05-30 | 株式会社東芝 | 抵抗変化型メモリ装置 |
| JP4796640B2 (ja) | 2009-05-19 | 2011-10-19 | シャープ株式会社 | 半導体記憶装置、及び、電子機器 |
| JP5159816B2 (ja) * | 2010-03-23 | 2013-03-13 | 株式会社東芝 | 半導体記憶装置 |
| KR101064219B1 (ko) | 2010-05-18 | 2011-09-14 | 서강대학교산학협력단 | 수직형 채널 구조를 갖는 ｐｒａｍ 소자, 이를 이용한 ｐｒａｍ 어레이 및 그 제조방법 |
-
2012
- 2012-03-14 KR KR1020120026091A patent/KR20130104527A/ko not_active Application Discontinuation
- 2012-08-29 US US13/598,364 patent/US8796781B2/en active Active
- 2012-10-17 CN CN201610989412.1A patent/CN106847854B/zh active Active
- 2012-10-17 CN CN201210395361.1A patent/CN103311263B/zh active Active
-
2014
- 2014-06-27 US US14/318,077 patent/US8921180B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847854B (zh) | 2019-09-17 |
| US20140308786A1 (en) | 2014-10-16 |
| KR20130104527A (ko) | 2013-09-25 |
| CN103311263A (zh) | 2013-09-18 |
| US20130241000A1 (en) | 2013-09-19 |
| US8796781B2 (en) | 2014-08-05 |
| CN106847854A (zh) | 2017-06-13 |
| US8921180B2 (en) | 2014-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311263B (zh) | 高集成半导体存储器件及其制造方法 | |
| CN102881708B (zh) | 半导体集成电路器件及其制造方法和驱动方法 | |
| US10388867B2 (en) | Variable resistance memory devices | |
| CN100530595C (zh) | 包括作为存储节点的电阻变化层的存储器件的制造方法 | |
| TWI735482B (zh) | 可變電阻記憶體裝置及其製造方法 | |
| TW201735270A (zh) | 半導體記憶體裝置及其製造方法 | |
| US8468692B2 (en) | Method of manufacturing a variable resistance memory device | |
| JP2008078645A (ja) | トランジスタおよびメモリセルアレイ | |
| KR20130135603A (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR101993255B1 (ko) | 콘택 홀 형성 방법 | |
| US9520446B2 (en) | Innovative approach of 4F2 driver formation for high-density RRAM and MRAM | |
| US9018610B2 (en) | Resistive memory device and method of manufacturing the same | |
| JP2010219326A (ja) | 半導体記憶装置及びその製造方法 | |
| US9490299B2 (en) | Variable resistance memory device | |
| US20080099814A1 (en) | Integrated circuit and method for production | |
| CN110729298A (zh) | 半导体存储器件、半导体器件和制造半导体器件的方法 | |
| KR20200087908A (ko) | 가변 저항 메모리 소자 | |
| US8791443B2 (en) | High density variable resistive memory and method of fabricating the same | |
| KR20140061199A (ko) | 고밀도 ｒｒａｍ 및 ｍｒａｍ을 위한 ４ｆ² 구동기 형성 방법 | |
| CN110931429A (zh) | 半导体器件及其制备方法 | |
| KR101647312B1 (ko) | 가변 저항 메모리 소자의 제조 방법 | |
| CN208923087U (zh) | 半导体器件 | |
| KR101934783B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| CN109859787B (zh) | 记忆体电路 | |
| CN113644087A (zh) | 相变存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |