TWI328256B - - Google Patents

Download PDF

Info

Publication number
TWI328256B
TWI328256B TW096101784A TW96101784A TWI328256B TW I328256 B TWI328256 B TW I328256B TW 096101784 A TW096101784 A TW 096101784A TW 96101784 A TW96101784 A TW 96101784A TW I328256 B TWI328256 B TW I328256B
Authority
TW
Taiwan
Prior art keywords
processed
etching
gas
sample
insulating film
Prior art date
Application number
TW096101784A
Other languages
English (en)
Other versions
TW200818301A (en
Inventor
Nobuyuki Negishi
Masatoshi Oyama
Masahiro Sumiya
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW200818301A publication Critical patent/TW200818301A/zh
Application granted granted Critical
Publication of TWI328256B publication Critical patent/TWI328256B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1328256 九、發明說明 【發明所屬之技術領域】 本發明是關於在蝕刻工程中也使用於層間絕緣膜的蝕 刻的乾蝕刻裝置及蝕刻方法，關於在被加工試料的圖案爲 橢圓案的高高寬比孔形成等；尤其是可改善短徑側的開口 性的方法者。 【先前技術】 在 DRAM (Dynamic Random Access Memory)所代表 的記憶元件中，隨著積體化進展，如何地可維持電容器容 量成爲重要。電容器構造可大致分爲於矽基板形成深溝的 溝渠電容器’及於電容器上方形成電容器的堆疊電容器。 各該電容器都爲了提高容量，必須確保較高的電容器高度 ’或是必須減薄介質膜厚，惟擬增加電容器高度爲依存於 蝕刻性能’一方面擬減薄介質膜厚在氧化膜已達到界限之 故’因而依存於高介質材料的開發。一方面，圖案本體的 形狀也具有提昇容量的效果。爲了在同一面積維持高容量 ’傳統上以真圓圖案者，在現在則以橢圓圖案成爲主流。 乾餘刻方法’是被導入在真空容器內的蝕刻氣體藉由 從外部所施加的高頻電力使之電漿化，而在晶圓上高精度 地反應在電漿中所生成的反應性自由基或離子，對於光阻 所代表的遮罩材料，導孔，接觸孔，位於電容器用儲存節 點等下面的配線層或底質基板選擇性地蝕刻被加工膜的技 術。 -5- 1328256 在形成導孔或接觸孔，電容器用儲存節點，作爲電獎 氣體，導入 cf4，chf3，c2f6，c3f6o，c4f8，c5f8，c4f6 ，（:6F6等的碳氟化合物氣體及以Ar所代表的稀有氣體及 氧氣體等的混合氣體，而在〇.5Pa至lOPa的壓力領域形 成電漿，並將入射於晶圓的離子能量由〇.5kV加速至 4.0kV。在此些蝕刻中，傳統上，電漿著火之後，電漿充 分地成長，才於晶圓施加偏壓電力。若電漿未充分地成長 ，或藉由電漿條件而在電漿未著火的條件下，於晶圓施加 偏壓電力時，因無法充分確保流入晶圓，或是完全未有電 流流入，則在偏壓電力供給線路或設置晶圓的電極，或於 晶圓會施加極高的電壓。由此，有偏壓電力供給線路的絕 緣擊穿或電極上的噴鍍膜破壞，或產生晶圓裂痕的可能性 。因此，由量產性的觀點上通常設置檢測電漿著火的手段 (監控發光強度），從檢測著火一定時間後才施加晶圓偏 壓電力。又，氣體條件（氣體種類，氣體流量），晶圓冷 卻用的背面氣體壓力基本上由開始蝕刻到結束蝕刻爲止， 以同一條件進行處理。另一方面，作爲將高高寬比的孔加 工以沒有使彎曲等的異常形狀地高遮罩選擇比進行加工的 方法，眾知有因應於加工高寬比或CF系附著物的量來實 施步進切換的處理方法（例如專利文獻1 )。 專利文獻1 :日本特開2002- 1 1 0647號公報 【發明內容】 然而，在此種蝕刻工程實施處理時，發生起因於圖案 -6- 1328256 爲橢圓的形狀異常。在第ίο圖表示加工橢圓圖形的形狀 的模式圖。第10 (a)圖是表示長徑側的斷面模式圖，而 第1 〇 (b)圖是表示短徑側的斷面模式圖。由圖式可知， 長徑側的斷面是可垂直地蝕刻，惟短徑側的斷面是成爲推 拔狀。這時候，不但無法確保電容器容量，在將孔的兩側 使用作爲電容器的元件構造，發生機械性強度不足所產生 的電容器損壞。 如此，本發明是在形成橢圓圖案的電容器用儲存節點 ，提供確保短徑側形狀的垂直性的蝕刻方法，作爲目的。 本發明是比習知更減低對於蝕刻初期的晶圓的碳氟化 合物堆積，並確保橢圓圖案的加工形狀的短徑側開口性β 本發明的絕緣膜乾蝕刻方法，屬於使用碳氟化合物氣 體進行處理形成有橢圓圖案遮罩的被加工試料的絕緣膜乾 蝕刻方法，其特徵爲：將蝕刻步驟從開始蝕刻就分割成第 一步驟與第二步驟，第一步驟，是將蝕刻中的聚合物量設 定成比第二步驟還少，而且將第一步驟時間，因應於橢圓圖 案的橢圓率（長徑尺寸對於短徑尺寸的比率）加以控制。 本發明的絕緣膜乾蝕刻方法，屬於使用碳氟化合物氣 體進行處理形成有橢圓圖案遮罩的被加工試料的絕緣膜乾 蝕刻方法，其特徵爲：將蝕刻步驟從開始蝕刻就分割成第 一步驟與第二步驟，第一步驟’是將蝕刻中的聚合物量設 定成比第二步驟還少，又，將聚合物量因應於橢圓圖案的 橢圓率（長徑尺寸對於短徑尺寸的比率）加以控制。 本發明的絕緣膜乾蝕刻方法’屬於使用碳氟化合物氣f 1328256 體進行處埋形成有橢圓圖案遮罩的被加工試料的絕緣膜乾 蝕刻方法，其特徵爲：將蝕刻步驟從開始蝕刻就分割成第 一步驟與第二步驟，將被供應於第一步驟的被加工試料的 背面壓力，因應於橢圓圖案的橢圓率（長徑尺寸對於短徑 尺寸的比率）加以控制。 本發明的乾蝕刻方法，是有效率地可抑制在橢圓圖案 所發生的異常形狀的短徑側的低開口性，不僅長徑側，還 可確保短徑側的垂直性之故，因而可成爲高精度的蝕刻。 又’在晶圓面內長期性穩定地實現上述效果，且也可減低 對於實現本發明的蝕刻裝置的負荷。 【實施方式】 以下，使用圖式說明本發明的實施例》 (實施例1) 在本實施例中，說明將橢圓圖案遮罩所形成的被加工 試料使用碳氟化合物氣體進行處理的絕緣膜乾鈾刻方法中 ’尤其是蝕刻初期的晶圓溫度比穩定狀態還低溫度狀態時 ’導入比穩定狀態的主蝕刻步驟還低堆積條件的步驟，來 確保橢圓圖案的短徑開口性的方法。 在蝕刻初期的晶圓溫度低的條件下比晶圓溫度上昇的 蝕刻穩定狀態的情形堆積膜厚還厚。如第1圖所示地，該 情形，短徑側側壁或長徑側側壁都均等地形成著堆積，則 長徑側的尺寸對於短徑側的尺寸所定義的橢圓率是急激地 -8 - 132-8256 增大。又，該堆積量與橢圓率的相關是依存於初期橢圓率 很大。若形成有更扁平的亦即於橢圓率大的形狀形成堆積 膜，則在同一堆積量，橢圓率的增加率變大。另一方面， 在第2圖，表示對於短徑側的頂CD ( Critical Dimension) 的底CD的比率與橢圓率的關係。可知隨著增大橢圓率， 無法確保短徑側的底CD。因此，由第1圖與第2圖可瞭 解，如何地可抑制蝕刻初期的過剩堆積爲在維持短徑側的 開口性上重要，且藉由初期橢圓率所需要的堆積抑制程度 會不同。 首先，針對於在蝕刻的開始階段插入低堆積條件的蝕 刻步驟的情形加以說明。具體而言，藉由使用比在主蝕刻 條件所使用的 CxFy (x=l，2，3，4，5，6，y = 4，5，6， 8)氣體還低C/F比的氣體種積，可減低蝕刻中的聚合物 量。基本上，在電漿形成電力在一定條件下，隨著將碳氟 化合物氣體 （CxFy)的C/F比變小，堆積量是會減低。因 此，在未成爲刻穩定狀態的開始蝕刻時使用低C/F比氣體 ，則在晶圓溫度成爲穩定狀態爲止之期間，可抑制堆積於 晶圓的碳佛化合物聚合物量。之後，移行至實際的主蝕刻 條件，就不會在蝕刻性能上給予影響，而可提昇橢圓圖案 的短徑側的開口性，又，作爲帶給同樣的效果的手段，爲 控制 CxFy (x=l，2’ 3，4，5，6，y = 4，5，6，8)氣體流 量。藉由將開始蝕刻時的氣體流量比主蝕刻條件的氣體流 量還減低’可抑制開始蝕刻時的過剩堆積。 又，在開始蝕刻時的蝕刻步驟中，將稀有氣體所成的f -9- 1328256 稀釋氣體，或氧氣體，或氮氣體的流量設定比主蝕刻氣體 步驟還多較佳。 以下，針對於開始蝕刻時，導入比在實際之蝕刻條件 下的背面氣體壓力還低壓力的步驟的情形加以說明。藉由 此，可將蝕刻初期的晶圓溫度作成高溫度化。通常，爲了 控制晶圓溫度，在設置晶圓的電極內部流著全氟化物 （ fluorinert)等的冷媒，而在晶圓與電極間封入高熱傳導的 氦氣體來提昇熱接觸。將冷媒過度控制在某一設定値，並 將偏壓電力施加於晶圓時，晶圓溫度是藉由背面氦氣體的 壓力專心地被決定。 首先，說明試料。一般地，如日本特開 2005-072518 號公報或日本特開2005-1 09444號公報所述般地，ArF微 影成像用的光阻是沒有蝕刻耐性之故，因而開發著蝕刻氣 體種類等的最適化所產生的晶圓條紋圖案 （Striation)抑 制處理。然而隨元件的微細化的ArF光阻的薄膜化，隨著 高高寬比的蝕刻負荷的增加，會使ArF光阻單層膜的處理 構築成爲困難。因此，作爲元件構造，在多層光阻處理上 進行對於蝕刻耐性及耐熱性優異的遮罩的圖案轉印的手法 逐漸成爲主流。圖示於第4 (a)圖，惟在本實施例在遮罩 也使用在多層光阻處理所形成的強蝕刻耐性的光阻1。下 層是矽氧化膜2，而在最下層形成有蝕刻停止膜的矽氮化 膜3。 以下，針對於本實施例的具體性蝕刻條件加以說明。 在電容器用儲存節點的加工上，爲了確保對於遮罩的選擇 -10- 1328256 比，作爲餓刻氣體使用 Ar，C4F6，〇2的混合氣體。具 而言，將 Ar 作爲 500ml/min，將 C4F6 作爲 60ml/min， 將〇2作爲70ml/min。將此時的真空容器內的氣體壓力 定在2Pa，而將電漿發生用高頻電力設定在500W。又 施以於晶圓的偏壓電力，是考慮到處理晶圓爲1 2英吋 圓而施加5kW。偏壓頻率是4MHz，而發生於此時的晶 的Vpp是2.5kV。另一方面，在穩定狀態的晶圓表面溫 ，是循環於電極的冷媒的設定溫度例如設定在-20 °C就 保持在100 t，惟因在本實施例所使用的遮罩的熱耐 較強，爲了抑制使彎曲等的形狀異常，因此將冷媒溫度 定在+20 t而將穩定狀態的晶圓表面溫度維持在1 40 〇 在第3圖表示所評價的蝕刻順序，第3 (a)圖是表 習知的順序，而第3 (b)圖是表示低堆積順序。在習知 順序，是從開始蝕刻到結束，未變更氣體條件而進行蝕 。這時候，觀察從開始蝕刻經1 〇秒鐘後的蝕刻形狀的 果，如第4 (b)圖所示地，在遮罩上部發生多餘的碳氟 合物堆積膜4，令遮罩形狀成爲突懸。之後，晶圓表面 度成爲高溫度化，遮罩的頂CD是擴大，成爲如第5圖 圖表所示的頂CD及橢圓率的時間依存性。一方面，在 3 (b)圖的低堆積順序，最初的步驟的氣體條件中變更 流量，C4F6流量，〇2流量，分別設定爲lOOOml/min 50ml/min，200ml/min。但是，因將晶圓溫度提昇到穩 狀態很重要，因此晶圓偏壓電力是5kW而來予以變更 體 並 設 晶 圓 度 可 性 設 °C 示 的 刻 結 化 溫 的 第 Ar > 定 〇 [ -11 - 1328256 又，其步驟時間是作爲20秒鐘。這時候，如第4 (d)圖 所示地，在10秒鐘後也未發生多餘堆積，又未發生頂CD 的降低與橢圓率的增大。在第4(c)圖與第4(e)圖表示 上述兩種順序的結束蝕刻度的模式圖。第4 (c)圖是對應 於習知順序，而第4 (e)圖是對應於低堆積順序。過度蝕 刻量是分別作爲40%—定。這時候，在低堆積順序中，令 最初的步驟與主蝕刻步驟的全部蝕刻量成爲40%過度蝕刻 般地，來調整主蝕刻步驟的時間。其結果，頂CD是習知 順序，低堆積順序都不變，惟底CD的形狀很大不同，而 在習知順序，表示短徑側的開口率的底CD/頂CD比爲 40%者可改善爲60%。然而，在開始蝕刻時的低堆積條件 的步驟中，與主蝕刻步驟相比較堆積性較弱之故，因而無 法確保對遮罩的選擇比。在本實驗中，主蝕刻步驟的遮罩 選擇比爲8，對此，低堆積步驟的遮罩選擇比是4。因此 ，所需最低限的時間是須導入低堆積步驟，惟多餘地導入 長時間時，則無法維持全部的遮罩選擇比，發生起因遮罩 不足的晶圓條紋圖案。 又，在上述實施例所說明的低堆積步驟時間，低堆積 步驟時的聚合物量，在低堆積步驟時被供給於被加工試料 背面的氣體壓力，是必須因應於橢圓圖案的橢圓率（對於 短徑尺寸的長徑尺寸的比率）加以控制。對於本實施例作 爲對象的試料是橢圓率爲1.3，惟與例如橢圓率爲1.1相 比較接近於真圓圖案時，則低堆積步驟時間不需要20秒 鐘而在15秒鐘也有效果。一方面，在橢圓率爲1.5較扁 -12- 1328256 平的圖案，則低堆積步驟時間需要2 5秒鐘。 又，在上述實施例，表示使用相同氣體系而僅變更設 定流量來抑制蝕刻初期的多餘堆積的例子，惟變更碳氟化 合物氣體的種類，也可得到本效果。在該時候，如第6圖 所示地，隨著碳氟化合物氣體的C/F比變小而堆積量也變 小之故，因而成爲必須使用比在主蝕刻步驟所使用的碳氟 化合物氣體的C/F比開始蝕刻時的低堆積步驟C/F比還低 的氣體。 又，在上述實施例中，將封入於晶圓與電極之間的氨 氣體的壓力在低堆積步驟與主蝕刻步驟設定於同一壓力， 惟氣體條件，晶圓偏壓條件是與主蝕刻作爲同一條件，當 然僅將晶圓背面的氦壓力作成低壓力化也具有提昇晶圓表 面溫度的上昇時間的效果。又，進行其處理時，事先進行 預備實驗，而在各步驟來設定背面氦壓力也可以，惟藉由 斜向設置於與圖示於第8圖晶圓面對的介質10內的放射 溫度計20經常地監控晶圓表面溫度，使得其監控値成爲 所期望的範圍內般地，控制背面氦壓力也具有效果。又， 代替進行晶圓表面溫度的監控，由蝕刻條件算出晶圓表面 溫度的處理時間依存性，使其成爲所期望的連續弧度般地 以自動或手動來設定背面氦壓力也可以。附帶地說明’在 設置上述放射溫度計之際，如第9圖的放射溫度計部的擴 大圖所示地設置於細管21的內部較佳。藉由此，可防止 在電漿中所生成的碳氟化合物系的堆積所致的溫度計測定 部的污點。 -13- 1328256 又，在上述實施例說明的組合碳氟化合物氣體 變更，氣體種類變更，背面氦壓力設定變更，低堆 時間變更等也可得到同樣的效果。 又，在上述以外，也爲了抑制蝕刻初期的堆積 量縮短爲了電漿著火之後加速離子而施加所需要的 壓電力爲止的時間也重要。然而，在電漿成長不充 機，若施加高頻偏壓電力，則無法充分確保流進晶 流，而與正常時相比較有異常高的電壓施加於高頻 力傳送線路或電極，晶圓之故，因而有產生各部的 穿，晶圓破裂之虞。因此，監控電漿著火，隨著其 來控制高頻偏壓電力的施加時機成爲重要。 (實施例2) 除了實施例1的內容之外，說明在本實施例中 電漿中的自由基量，隨著其監控値，來控制蝕刻初 堆積步驟的實施例。第7圖是表示在真空容器壁呈 態下著火電漿，來監控發光強度比C2/0比的結果 ，作爲碳系堆積的自由基種類著重C2，又作爲除去 的自由基種類著重於〇。從開始放電到約200秒鐘 空容器的壁較冷，因此電漿中的自由基吸附於壁’ 比本來値還小値，惟可知其以後’對於壁的吸附與 的脫離成爲平衡，一面表示飽和趨勢一面逐漸增加 ，在量產現場中，以同一條件進行蝕刻處理時，隨 晶圓處理枚數，表示蝕刻初期的堆積量會變多。如 的流量 積步驟 ，而儘 闻頻偏 分的時 圓的電 偏壓電 絕緣擊 監控値 又監控 期的低 冷的狀 。在此 堆積量 ，因真 而表示 來自壁 。亦即 著增加 在實施 -14 - 1328256 例1所述地’來控制（抑制）蝕刻初期對於晶圓表面的堆 積量，可提昇橢圓圖案的短徑側開口性，惟在量產現場， 從第一枚至第N枚如何穩定地維持蝕刻性能成爲很重要。 因此’欲處理複數被加工試料時，尤其是欲連續處理 時’各被加工試料別地監控事先被處理的被加工試料的電 漿中的自由基量，因應於上述經監控的結果，來控制後續 處理的被加工試料的低堆積步驟時間，或是用以控制低堆 積步驟時的聚合物量的氣體條件，或是被供給於低堆積步 驟時的被加工試料背面的氮壓力較佳。 第8圖是表示爲了實現本實施例的蝕刻裝置的槪略圖 。具有真空容器5，導入蝕刻氣體的氣體導入管6，及氣 體流量計9’俾將被加工試料8載置於具有載置夾具部11 的下部電極7來進行蝕刻處理。在下部電極7，經由匹配 器12連接有高頻偏差電源13。又，具備有用以監控來自 電漿的發光的發光分光計測系。發光分光計測系是由：光 纖14，單色器15。光電倍增管16，及進行資料抽樣的計 測用個人電腦1 7所成。代替光電倍增管1 6而使用C C D 攝影機同時地計測複數的波長光線也可以。一方面，在控 制蝕刻條件的控制用個人電腦1 9與計測用個人電腦1 7之 間，有用以藉由從計測用個人電腦所輸出的計測値來指示 蝕刻條件的自動變更的資料庫用個人電腦1 8。在資料庫儲 存著事先作爲對象的發光強度或是發光強度比與對應於此 的低堆積步驟條件的控制指針。隨著重複進行晶圓的處理 有增大C2發光強度或是C2/0比的趨勢時，對實施下一處1 -15- 1328256 理的晶圓的低堆積步驟條件施以變更。具體而言，有 (1)延長低堆積步驟時間，（2)變更氣體條件（商 Ar 量化，或低C 4 F 6流量化，或高〇 2流量化），（3 )背面 壓力的低壓力化，或延遲電漿著火後到供給背面He焉 的時間等。此些控制是事先以實驗求出規則性也可以， 藉由模擬自動地生成也可以。又，在該資料庫用個人電 18，也可儲存因應於橢圓圖案形狀（橢圓率）的上述 積步驟條件。 以下表示具體性的流程。事先輸入橢圓圖案形狀資 ’則由資料庫用個人電腦1 8，提示最適當的低堆積步驟 件’隨著此首先開始第一枚的晶圓處理。但是始終爲條 提示’並不需要依照此，這時候，適用另外所決定的條 。在發光分光計測系中電漿的發光狀態是經常地被監控 監控著進入主蝕刻步驟之後的某一決定的時間tl的發 強度比（Rl_l)，與主蝕刻步驟結束的附近的某一決定 時間t2的發光強度比（ri_2)。又由與第一枚同樣條 所處理的第二枚的晶圓來監控tl，t2的發光強度 (R2_l ’ R2_2) ’由此些4個資料的比較，來預測第3 的R3_l ’若該預想値超出事先所設定的容許値時，則 定在第3枚所使用的低堆積步驟條件。在此，表示由前 晶圓爲止的發光資料來預測下一處理的晶圓的發光資料 決定處理條件的方法，惟實際上由開始蝕刻的時機的發 資料即時地變更氣體條件等的處理條件也可得到同樣的 果。又’也可適當變更在晶圓處理期間所實施的洗淨 如 流 He 止 或 腦 堆 訊 條 件 件 ， 光 的 件 比 枚 決 而 光 效 件 -16- 1328256 及其時間。這時候，使用虛擬晶圓’或未使用而以無晶圓 所實施，在本實施例的效果上沒有問題。又至今’僅隨著 發光狀態的變遷來變更蝕刻初期的低堆積步驟條件的變更 作爲對象，惟同樣地進行低堆積步驟後所實施的主蝕刻步 驟條件的變更，就可實現更高精度且高穩定的處理。 (實施例3) 在本實施例中，針對於在實施例1與實施例2所說明 的導入用以抑制蝕刻初期的多餘堆積低堆積步驟之際，爲 了將晶圓靜電吸附於電極所施加的直流電源電壓的施加方 法及電壓，電流的監控方法加以說明。如已在實施例1所 說明地，在低堆積步驟與主飩刻步驟中，導入於真空容器 內的氣體流量有很大不同。因此，電漿密度在步驟之間變 化大，且在本處理中因晶圓偏壓較高，因此施加於晶圓的 Vpp也變動大。表示於第3 (b)圖，惟在低堆積步驟中Ar 流量多，且因C4F6與〇2流量較少，因此電漿密度較高而 Vpp是 2.1 kV。但是在主蝕刻步驟中，電漿密度變低而 Vpp是急激地增大至2.5k V。將藉由晶圓偏壓電力所發生 的電壓峰値振幅作爲Vpp，則在晶對於接地電位發生最大 Vpp/2分量的沉陷電壓Vdc。另一方面，在以靜電夾具部 的A1等所形成的基材施加有Vpp與VESC之故，因而在位 於晶圓與靜電夾具部基材之間的噴鍍膜部，成爲施加有最 大VpP/2 + VESC的直流電壓。又，若施加吸附所需要以上 的電壓’則供給背面氦的孔部發生著異常放電。在本實施 -17- 1328256 例所使用的靜電夾具中，吸附所需的電壓爲400V，異常 放電發生電壓爲1200V之故，因而將Vpp/2+VESC的設定 電壓作爲800V。因此，在低堆積步驟中，Vpp爲2.lkV之 故，因而Vdc是最大成爲-1050V，而將吸附用直流電壓設 定爲-250V。又在主蝕刻步驟中，Vpp爲2.5kV之故，因 而Vdc是最大-125 0V，而VESC是設定爲- 450V。然而，如 以上地即使設定VESC，在切換步驟的時機中，藉由晶圓偏 壓等的匹配器的追隨變動，真空容器的壓力變動，吸附用 直流電壓輸出變動等，令多餘的Vpp/2 + VESC値也發生在 晶圓與靜電夾具部之間，而在供給背面氦的孔部有發生異 常放電的可能性。在本實施例中，如第1 1圖的順序所示 地在低堆積步驟與主蝕刻步驟之間導入內插步驟。在內插 步驟中，內插（例如直線性地）在低堆積步驟與主蝕刻步 驟所設定的氣體流量，或高頻電力，或真空容器內的氣體 壓力相差，就可抑制劇烈的電漿變動，而可確保異常放電 界限。又，在此將其時間作爲3秒鐘，惟其最適値是不一 定也被限定爲3秒鐘。又，如第1 1圖地，即使未導入內 插步驟時，也可經常地監測將異常放電流在直流電壓或靜 電夾具的直流電流値’而在發生時發出警告俾中斷處理， 而有助於減輕對蝕刻裝置的損傷及對製品晶圓的損傷最小 【圖式簡單說明】 第1圖是表示堆積量與橢圓率的關係。 -18- 1328256 第2圖是表示底CD對於短徑側的頂CD的比率與橢 圓率的關係。 第3圖是表示習知順序與低堆積順序。 第4圖是表示橢圓圖案加工形狀的短徑側斷面模式圖 〇 第5圖是表示頂CD與橢圓率的處理時間依存性。 第6圖是表示在蝕刻穩定狀態的CF堆積膜厚與碳氟 化合物氣體的C/F比的關係。 第7圖是表示有開始放電的時間與發光強度比（C2/0 比）的關係。 第8圖是表示用以實現本發明的實施例2的蝕刻裝置 的槪略圖。 第9圖是表示放射溫度計部的擴大圖。 第10圖是表示橢圓圖案加工的斷面模式圖。 第11圖是表示導入內插步驟之際的順序。 【主要元件符號說明】 1:光阻，2:矽氧化膜，3:矽氮化膜，4:碳氟化合 物堆積膜，5:真空容器，6:氣體導入管，7:下部電極 ，8:被加工試料，9:氣體流量計，1〇:介質’ Η :靜電 夾具部，12:匹配器，13:高頻偏壓電源，14:光纖， 15:單色器，16:光電倍增管，17:計測用個人電腦， 18:資料庫用個人電腦，19:控制用個人電腦’ 20:放射 溫度計，2 1 :細管。 -19-

Claims (1)

1328256 十、申請專利範圍 1. 一種絕緣膜乾蝕刻方法，屬於使用碳氟化合物氣體 進行處理形成有橢圓圖案遮罩的被加工試料的絕緣膜乾蝕 刻方法，其特徵爲： 將蝕刻步驟從開始蝕刻就分割成第一步驟與第二步驟 ’上述第一步驟’是將蝕刻中的聚合物量設定成比上述第 二步驟還少’而且將上述第一步驟時間，因應於上述橢圓 圖案的橢圓率（長徑尺寸對於短徑尺寸的比率）加以控制 0 2. 如申請專利範圍第1項所述的絕緣膜乾蝕刻方法， 其中’處理複數被加工試料時，監控事先被處理的被加工 試料的電漿中的自由基量，因應於上述監控的結果，來控 制後續處理的被加工試料的上述第一步驟的步驟時間。 3. —種絕緣膜乾蝕刻方法，屬於使用碳氟化合物氣體 進行處理形成有橢圓圖案遮罩的被加工試料的絕緣膜乾蝕 刻方法，其特徵爲： 將蝕刻步驟從開始蝕刻就分割成第一步驟與第二步驟 ’上述第一步驟，是將蝕刻中的聚合物量設定成比上述第 二步驟還少’又，將上述聚合物量因應於上述橢圓圖案的 橢圓率（長徑尺寸對於短徑尺寸的比率）加以控制❶ 4. 如申請專利範圍第3項所述的絕緣膜乾蝕刻方法， 其中’在上述第一步驟中，將稀有氣體所成的稀釋氣體， 或氧氣體，或氮氣體的流量設定成比上述第二步驟還多。 5 如申請專利範圍第3項所述的絕緣膜乾蝕刻方法， -20- 1328256 其中’處理複數被加工試料時，監控事先被處理的被加工 試料的電發中的自由基量，因應於上述監控的結果，來控 制後續處理的被加工試料的上述第一步驟的氣體條件。 6.如申請專利範圍第3項所述的絕緣膜乾蝕刻方法， 其中’在上述第一步驟與上述第二步驟之間，導入與上述 第一步驟及上述第二步驟不相同的第三步驟，上述第三步 驟是內插在上述第一步驟與上述第二步驟所設定的氣體流 量’或高頻電:力’或真空容器內的氣體壓力的相差的步驟 〇 7·—種絕緣膜乾蝕刻方法，屬於使用碳氟化合物氣體 進行處理形成有橢圓圖案遮罩的被加工試料的絕緣膜乾蝕 刻方法，其特徵爲： 將触刻步驟從開始蝕刻就分割成第一步驟與第二步驟 ’將被供應於上述第一步驟的上述被加工試料的背面氣體 壓力’因應於上述橢圓圖案的橢圓率（長徑尺寸對於短徑 尺寸的比率）加以控制。 8 ·如申請專利範圍第7項所述的絕緣膜乾蝕刻方法， 其中’監控上述被加工試料的表面溫度’令上述監控値成 爲所期望的範圍內般地，將供應於上述被加工試料的背面 的氣體壓力加以控制。 9.如申請專利範圍第7項所述的絕緣膜乾蝕刻方法， 其中’處理複數被加工試料時’監控事先被處理的被加工 試料的電漿中的自由基量，對應於上述監控的結果，來控 制被供應於後續處理的被加工試料的上述第一步驟的上述: -21 - 1328256 被加工試料的背面的氨壓力。 -22- V' 1328256 七、指定代表圖 (一） 、本案指定代表圖為··第（4)圖 (二） 、本代表圖之元件代表符號簡單說明： 膜 積 rl 二 1 堆 物 膜膜合 化化化 阻氧氮氟 光矽矽碳 八、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：
TW096101784A 2006-10-04 2007-01-17 Dry etching method of insulating film TW200818301A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006272402A JP4922718B2 (ja) 2006-10-04 2006-10-04 絶縁膜ドライエッチング方法

Publications (2)

Publication Number Publication Date
TW200818301A TW200818301A (en) 2008-04-16
TWI328256B true TWI328256B (zh) 2010-08-01

Family

ID=39275278

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096101784A TW200818301A (en) 2006-10-04 2007-01-17 Dry etching method of insulating film

Country Status (4)

Country Link
US (1) US7585776B2 (zh)
JP (1) JP4922718B2 (zh)
KR (1) KR100801253B1 (zh)
TW (1) TW200818301A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244144A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP5372419B2 (ja) * 2008-06-25 2013-12-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US9039909B2 (en) * 2011-02-28 2015-05-26 Tokyo Electron Limited Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
WO2017159512A1 (ja) * 2016-03-17 2017-09-21 日本ゼオン株式会社 プラズマエッチング方法
JP6861535B2 (ja) * 2017-02-28 2021-04-21 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
JP6869875B2 (ja) * 2017-11-24 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
CN113574628B (zh) * 2019-03-14 2024-05-28 朗姆研究公司 用于高深宽比蚀刻的等离子体蚀刻工具
KR20230033816A (ko) 2021-09-02 2023-03-09 삼성전자주식회사 채널 구조체 및 관통 전극을 갖는 반도체 소자, 전자 시스템, 및 그 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146259A (ja) * 1995-08-29 1997-06-06 Ricoh Opt Ind Co Ltd グラデーションマスクとその製造方法およびグラデーションマスクを用いた特殊表面形状の創成方法
JPH11307512A (ja) * 1998-04-23 1999-11-05 Sony Corp エッチング方法
US6214496B1 (en) * 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP5057616B2 (ja) * 2001-06-29 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR20050106865A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택 형성 방법
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
JP2006120832A (ja) * 2004-10-21 2006-05-11 Elpida Memory Inc 半導体装置及びその製造方法
US8070972B2 (en) * 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus
JP4952338B2 (ja) * 2006-03-30 2012-06-13 東京エレクトロン株式会社 半導体装置の製造方法、エッチング装置及び記憶媒体
JP2008085092A (ja) * 2006-09-28 2008-04-10 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200818301A (en) 2008-04-16
JP4922718B2 (ja) 2012-04-25
KR100801253B1 (ko) 2008-02-04
US20080085605A1 (en) 2008-04-10
JP2008091736A (ja) 2008-04-17
US7585776B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
TWI328256B (zh)
US10410877B2 (en) Etching method
US9922806B2 (en) Etching method and plasma processing apparatus
TWI263278B (en) Dry-etching method and apparatus
US20180286707A1 (en) Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US8809199B2 (en) Method of etching features in silicon nitride films
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6391788B1 (en) Two etchant etch method
EP2492955B1 (en) Semiconductor device manufacturing method and computer-readable storage medium
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
JP2017098478A (ja) エッチング方法
KR20150077400A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20140120309A (ko) 반도체 제조 장치의 제조 방법 및 반도체 제조 장치
KR20150035583A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2002025979A (ja) 半導体集積回路装置の製造方法
KR20180106797A (ko) 에칭 방법 및 플라스마 처리 장치
US20210050222A1 (en) Plasma etching method
US20150064922A1 (en) Method of selectively removing a region formed of silicon oxide and plasma processing apparatus
JP2007080982A (ja) エッチング方法、エッチング装置及び半導体装置の製造方法
TWI405260B (zh) A plasma etching treatment method and a plasma etching processing apparatus
US8404596B2 (en) Plasma ashing method
JP2022116000A (ja) 空隙を形成するためのシステム及び方法
US10892198B2 (en) Systems and methods for improved performance in semiconductor processing
US20200126801A1 (en) Etching method and plasma processing apparatus
JP2021028968A (ja) 基板および基板処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees