TWI325181B - Metal-oxide-semiconductor device having improved performance and reliability - Google Patents

Metal-oxide-semiconductor device having improved performance and reliability Download PDF

Info

Publication number
TWI325181B
TWI325181B TW093114104A TW93114104A TWI325181B TW I325181 B TWI325181 B TW I325181B TW 093114104 A TW093114104 A TW 093114104A TW 93114104 A TW93114104 A TW 93114104A TW I325181 B TWI325181 B TW I325181B
Authority
TW
Taiwan
Prior art keywords
layer
source
trench
gate
region
Prior art date
Application number
TW093114104A
Other languages
English (en)
Other versions
TW200515606A (en
Inventor
Muhammed Ayman Shibib
Shuming Xu
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200515606A publication Critical patent/TW200515606A/zh
Application granted granted Critical
Publication of TWI325181B publication Critical patent/TWI325181B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1325181 九、發明說明： 【發明所屬之技術領域】 本發明大致係關於半導體裝置，且更特定言之，本發明 係關於用於形成一具有改良可靠度而未顯著衝擊高頻性能 之金屬氧半導體（MOS)裝置的技術。 【先前技術"】 包含橫向擴散金屬氧半導體（LDMOS)裝置的功率M〇s裝 置用於各種應用，例如無線通信系統中的功率放大考。在 習知LDMOS裝置中，熱載子注入（HCI)效應、在輕微推雜的 汲極（LDD)區域之電流擁擠及/或電場分佈係為已知的不良 地影響該裝置之性能及可靠度之現象中的一些。 MOS裝置中之HCI通常係由加熱及隨後將载子注入到該 裝置之閘極氧化物中引起的，其在該裝置之閘極附近及下 面導致氧化電荷（oxide charge)及區域化且非均勻之介面狀 態結構。如此項技術中所熟知，通常被界定為矽基板上表 面與形成於該基板上之氧化層之間的介面中截留電荷之介 面狀態的結構通常係由貼近矽/氧化物介面之高電場分佈 引起的。此現象能引起M0S裝置之某些特徵（包含臨限電 壓 '跨導、汲極電流等等）發生變化，因此給該裝置之性能 及可靠度帶來了不良影響。衆所熟知，11(：1是]^〇8裝置之矽 /氧化物介面處内部電場分佈的強函數。 為了稍微減少LDMOS裝置中之HCI效應，已知能向該裝 置之源極區域提供電連接的源極金屬可延伸過閘極，以便 形成一屏蔽結構。因此，可利用源極接點在閘極上形成法 93162.doc 1325181 拉第（Faraday)屏蔽，其有助於減少鄰近閘極角落處的高電 場濃度。然而，雖然法拉第屏蔽可提供HCI效應的有限減 少，但是其通常未減少裝置之LDD區域的電流擁擠及限制 (confinement)。正是此電流擁擠及限制，尤其是鄰近閘極 邊緣及在鄰近裝置之矽/氧化物介面的薄LDD區域内之電 流擁擠及限制有助於HCI。 作為一附加缺點，習知屏蔽結構阻止了全閘極金屬化（其 為一用於顯著減少閘極電阻Rg的已知方法），因此限制了 LDMOS裝置之高頻性能。由於MOS裝置之輸出增益與該裝 置之閘極電阻成反比，因而增加閘極電阻將導致該裝置之 輸出增益減少，其在放大器應用中尤其不合需要。 因此，存在對具有改良性能及可靠度之MOS裝置的需 求，該裝置不會具有通常影響習知MOS裝置之至少上述不 足。另外，若該MOS裝置與互補金屬氧半導體（CMOS)處理 技術完全相容將係合乎需要的。 【發明内容】 本發明提供用於減少MOS裝置中的不合乎需要之效應 (包含HCI、電流擁擠及/或高電場分佈）的技術，藉此改良了 性能及可靠度而未不良地影響該裝置之高頻性能。此外， 藉由使用CMOS相容之處理技術，可將本發明之技術用來製 造一積體電路（1C)裝置，例如，一LDMOS裝置。因此，製 造該1C裝置之成本未顯著增加。 根據本發明之一態樣，一MOS裝置包含一半導體層，該 半導體層包括一第一傳導型之基板及形成於該基板之至少 93162.doc 1325181 一部分上的一第二傳導型之第二層。該第二傳導型之第一 及第一源極/ ¾極區域形成於該第二層中且貼近該第_層 之上表面’該第二層自該第一源極/汲極區域橫向間隔開。 在第二層上方且貼近該第二層之上表面形成一閘極，且該 閘極至少部分地位於第一與第二源極/汲極區域之間。該 MOS裝置進一步包含形成於第二層中且位於閘極與第二源 極/汲極區域之間的至少一電傳導渠溝，該渠溝於貼近半導 體層之上表面處形成且大體上垂直穿過該第二層延伸至基 板。 將該至少一渠溝較佳地組態成使得當第二源極/汲極區 域之電壓增加時，一耗盡區域從該渠溝向外擴展，以便大 體上充填鄰近該渠溝之區域。M〇s裝置提供了（尤其在鄰近 半導體層之上表面的區域中）鄰近閘極之減少的HCI效應、 減少的電流擁擠及/或減少的峰值電場，而大體上未使高頻 性能降級。另外，MOS裝置與(：]^〇5；處理技術大體上相容。 自下文將結合隨附圖式讀取的本發明之說明性實施例之 詳細描述，吾人將愈加明瞭本發明之此等及其它特點及優 點。 【實施方式】 在此將在一適用於形成離散RF LDMOS電晶體以及其它 裝置及/或電路之說明性CM〇s積體電路製造技術的情況下 來描述本發明。然而，應瞭解，本發明不限於製造此或任 何特疋裝置或電路。相反，本發明通常更可適用於任何需 要減輕包含HCI、電流擁擠及/或高電場分佈之效應的M〇s 93162.doc 1325181 裝置，藉此改良該裝置之性能及可靠性而不會顯著影響該 裝置之高頻性能。 儘管在此特定參考LDMOS裝置描述了本發明之實施，但 疋應瞭解，如热悉此項技術者所瞭解，本發明之技術（對其 修改或無修改）同樣可適用於其它裝置，例如（但不限於）一 垂直擴散MOS(DMOS)裝置、一延伸汲極]^〇3裝置等等。另 外，儘管在此將在一p通道M0S裝置的情況下來描述本發 明，但疋熟悉此項技術者很瞭解，藉由簡單地將用於p通道 實施例之極性取代成相反極性可形成一 η通道M〇s裝置，且 本發明之技術及優點將同樣施用於替代實施例。 應瞭解，隨附圖式中所示之各種層及/或區域可能未按比 例繪製的。另外’為了便於解釋，於一給定圖中可能未明 確圖示通常用於該等積體電路結構中之類型的一或多個半 導體層。以此方式並非意味著未明確圖示之該（該等）半導體 層在實際積體電路裝置中被省略了 β 圖1說明一可被調節成實施本發明之技術的半導體晶圓 100之至少一部分的橫截面圖。晶圓100包含一形成於基板 102上的LDMOS裝置。該LDMOS裝置包含形成於晶圓1〇0 之遙晶層104中的源極區域1〇6及汲極區域1〇8。該LDMOS 裝置進一步包含形成於該裝置之通道區域112上方的閘極 110°通道區域112至少部分地形成於源極區域與汲極區域 之間。一漂移區域通常形成於LDMOS裝置的磊晶層104 中’其可包括形成於通道區域112與汲極區域108之間的一 第一 LDD 區域（lddl)114 及一第二 LDD 區域（ldd2)116。 93162.doc 1325181 LDMOS裝置中之源極區域1〇6可包含一形成於磊晶層1〇4 中之本體區域（p本體）118，其與源極區域1〇6相鄰且相對著 通道區域112橫向地延伸。氧化層124通常形成於晶圓1〇〇之 上表面上，以使裝置之源極、汲極及閘極區域電隔離以及 保護該裝置。 LDMOS裝置進一步包含一汲極接點i 2〇及一源極接點 122’每一接點可形成於氧化層124中或穿過該氧化層124且 分別電連接到汲極區域108及源極區域1〇6。亦可藉由形成 於穿過磊晶層104之一或.多個渠溝下沈物128而自基板1〇2 之底部對源極區域106進行電接點，渠溝下沈物128在源極 區域106與基板102之間提供一低電阻（例如，小於約丨歐姆/ 平方）電路徑。亦包含用於對閘極丨〖〇提供電連接的閘極接 點（未圖示）。 至少部分地由於鄰近閘極110之角落的相對高的電場濃 度及該閘極同矽之上表面與氧化層124之間的介面緊密相 對貼近，因而HCI經常出現在鄰近第一 LDD區域丨14(直接貼 近該閘極110之邊緣）之矽/氧化物介面處。為了減少[]〇1^〇3 裝置中的HCI’源極接點122可延伸過閘極110且終止於貼近 該閘極與汲極區域108之間的晶圓1〇〇上表面，以便形成一 屏蔽結構。因此，源極接點122在閘極11〇上形成一法拉第 屏蔽’其有助於分佈閘極角落附近的高電場濃度。儘管未 圖示’但疋一獨立屏蔽結構（在此稱為虛設閘極）或者可於與 閘極110緊密相對貼近處形成，其位於閘極u〇與汲極區域 108之間且與晶圓1〇〇之上表面緊密貼近（例如2〇〇奈米 93162.doc 10- 1325181 (nm))。若使用該虛設閛極，則將其電連接（例如，拥接）至 源極區域10 6。 雖然採用一屏蔽結構（例如，法拉第屏蔽或虛設閘極）可有 助於減少在氧化層124與磊晶層1〇4之上表面之間的石夕/氧 化物介面處的HCI降級，但是HCI降級通常將在與第二ldd 區域Π 6(直接貼近該屏蔽結構邊緣）鄰近的矽氧化物介面處 增加。可藉由降低至少第一LDD區域114的摻雜濃度來進一 步減少HCI降級。然而，以此方式將不良地導致與裝置相關 聯之導通電阻增加。因此，在一習知；11)]^〇3裝置中，通常 在該裝置中之HCI效應與導通電阻之間存在權衡。 圖2說明本發明之技術得以實施之半導體晶圓2 〇 〇之至少 -部分的橫截面圖。如以前所述，該圖所示的各種層及/或 區域可能未按比例繪製的，且為了易於解釋，可能已省略 了某些通常使用的半導體層。晶圓包含_形成於半導體 基板202上的示例性LDM〇s裝置。基板2〇2通常由單晶矽形 成，雖然亦可使用替代材料，例如（但不侷限於）錯（(；e曰）、石申 化鎵（GaAs)等等。另外’例如可以藉由擴散或植入步驟添 加雜質或摻雜Μ改變材料的傳導性（例如_或 節基板202。在本發明之一較佳實施例中，基板2〇2具有㈣ 傳導性’且因此可被稱為ρ基板。 本文中所使用之術語"半導體層，,係指任何在其上及/或在 其中可形成其它材料之半導體材料。該半導體層可包括單 -層（例如’基板202) ’或者其可包括多個層（例如，基板加 及蟲晶層2G4)。在本發明之—較佳實施例中，蟲晶層204具 9M62.doc •11- 1325181 有η型傳導性。半導體晶圓2〇〇包括基板2〇2(具有或無磊晶 層204)，且較佳包含形成於基板上的一或多個其它半導體 層。由於矽通常用作包括晶圓在内的半導體材料，因而術 語”晶圓”經常與術語”石夕本體”交換地使用。應瞭解，儘管本 文中使用半導體晶圓之一部分來說明本發明，但是術語"晶 圓可包含多晶粒晶圓 '單晶粒晶圓或任何其它在其上戋在 其中可形成電路元件之半導體材料之配置。 不例性LDMOS裝置包含（例如）藉由植入或擴散處理而形 成於晶圓200之磊晶層204中的一源極區域2〇6及一汲極區 域208。較佳（例如）藉由植入處理，用一已知濃度級的雜質 (例如，硼、磷等等）來對源極及汲極區域進行摻雜，以有選 擇地按需要改變材料之傳導性。較佳地，源極及沒極區域 206、208具有隨其相關聯的與基板2〇2之傳導型相反的傳導 型，使得可在裝置中形成作用區域。在本發明之一較佳實 施例中，源極及汲極區域206、2〇8具有11型傳導性。藉由^ 過晶圓200之磊晶層204形成一或多個渠溝下沈物，可在源 極區域206與基板202之間凝供一低電阻（例如，小於約丨❹歐 姆/平方）電路徑。如熟悉此項技術者將所瞭解到，可以習知 方式來形成渠溝下沈物226，例如藉由在磊晶層2〇4中形成 開口（例如藉由光微影圖案化及蝕刻）以曝露基板2〇2，且用 電傳導材料來充填該等開口^在本發日月之—較佳實施例 中，渠溝下沈物226具有p型傳導性。 應瞭解，在簡單MOS裝置的情況下，因為該M〇s裝置實 質上係對稱的且因此係雙向的，所以在該M〇s裝置中之源 93162.doc -12· 1325181 極及汲極名稱的指定基本上係任意的。因此，源極及汲極 區域通常可被分別稱為第一及第二源極/汲極區域，其中在 該情況下之"源極/汲極"表示一源極區域或一汲極區域。在 通常不是雙向的LDMOS裝置中，可能不能任意地指定此等 源極及汲極名稱。 不例性LDMOS裝置包含一（例如）藉由習知植入及擴散處 理而形成於磊晶層204中的本體區域216。本體區域216較佳 地於鄰近源極區域206處形成，且在與汲極區域2〇8相反之 方向橫向地延伸。較佳（例如）藉由一習知植入步驟，用一已 知/辰度級的雜質來對本體區域216進行摻雜，以有選擇地按 需要改變材料之傳導性。較佳地，本體區域216具有隨其相 關聯的與源極區域206之傳導型相反的傳導型。在本發明之 一較佳實施例中，本體區域216具有卩型傳導性，且因此可 被稱為ρ本體。 一通道區域214貼近示例性LDM〇s裝置之上表面形成， 正好位於磊晶層204與絕緣層212之間的介面之下，儘管可 使用其它合適絕緣材料（例如氮化矽），但是在一較佳實施例 中，該絕緣層係由氧化物（例如二氧化矽（Si〇2))形成。由於 猫日日層204通常包括矽，因而此介面可被稱為矽/氡化物介 面。在LDMOS裝置中，通道區域214至少部分地在源極區 域206下面且與該源極區域2〇6相鄰形成。在示例性裝置 中，通道區域214可由具有與基板之傳導型相同之傳導型 (較佳為ρ型）的材料形成，且因此可被稱為ρ通道。 示例性LDMOS裝置進一步包含一形成於通道區域214之 93162.doc -13- 1325181 至少一部分上面且與晶圓200之矽/氧化物介面貼近的閘極 210。該閘極可包括（例如）多晶矽材料，雖然可同樣採用替 代的合適材料（例如金屬）閘極21〇藉由一絕緣層212而與晶 圓之作用區域電隔離。由於閘極210下面的絕緣層較佳包括 氧化物（例如二氧化石夕），因而本文中此絕緣層212可被稱為 閘極氧化物。 在不例性LDMOS裝置中，一屏蔽電極218(本文中可被稱 為虛設閘極）較佳地形成於閘極21〇與汲極區域2〇8之間。虛 δ又閘極218(其可包括（例如）多晶矽）與閘極21〇橫向地間隔 開且較佳地相對於該閘極大體上非重疊。儘管未圖示，但 是示例性LDMOS裝置中虛設閘極218(當被使用時）（例如） 藉由在虛設閘極與源極區域之間形成一傳導層（例如鋁、金 等等）而較佳地電連接（例如捆接）至源極區域2〇6。類似於閘 極210，虛設閘極218較佳地形成於用於將該虛設閘極與晶 圓之作用區域電隔離的絕緣層212上。如以前所解釋，虛設 閘極218有利地減少了在閘極21〇之角落鄰近的貼近矽/氧 化物介面的HCI。可（例如）於2〇〇3年7月15日申請之相關美 國申請案第10/623,983號標題為”用於一金屬氧半導體裝置 之屏蔽結構”中發現一適用於結合與本發明使用的虛設閘 極，該案以引用的方式倂入本文中。 在本發明之一較佳實施例中，虛設閘極218與閘極21〇在 相同處理步驟中同時形成β以此方式，虛設閘極2丨8較佳地 與閘極210自對準。位於閘極21〇及虛設閘極218下面之絕緣 層212(例如二氧化矽）的厚度可大體上相同。因此，類似於 93!62.doc ，14- 1325181 閘極210，虛設閘極218較佳地在緊密相對貼近（例如2〇〇奈 米（nm))於晶圓200之發/氧化物介面處形成。然而應瞭解， 位於閘極210及虛設閘極21 8下面之絕緣層212的相對厚度 無需相同。另外’如熟悉此項技術者將瞭解到，儘管虛設 閘極2 1 8相對於閘極2 10的尺寸及形狀可大體上相同，但是 閘極及/或虛設閘極之組態不限於所示之精確尺寸或形 狀，而可以替代組態形成。 如熟悉此項技術者將瞭解到，一源極接點222及一 j：及極接 點224可（例如）藉由習知光微影圖案化及蝕刻而形成於晶圓 200之上表面上’以分別用於對源極區域2〇6及汲極區域2〇8 提供電連接。源極及汲極接點可包括諸如鋁或金的金屬。 如以前所解釋，由於渠溝下沈物226在源極區域2〇6與基板 202之間提供一相對低電阻的電路徑，因而亦可藉由基板之 底部表面來進行對源極區域206之連接。一閘極接點（未圖 不）亦可形成於晶圓200之上表面或者形成於一替代位置， 以用於對閘極210提供電連接。 本發明之一重要態樣係在LDMOS裝置的磊晶層204中在 通道區域214與汲極區域208之間形成一或多個電傳導渠溝 220。一給定渠溝22〇可包'括一凹槽（例如v型凹槽）、擴散下 沈物或一用於在晶圓上表面與基板2〇2之間提供一低電阻 電路徑的替代結構。儘管可使用單一渠溝，但是在本發明 之一較佳實施例中使用了複數個渠溝220，每一渠溝較佳地 大體上垂直延伸穿過磊晶層2〇4，位於晶圓2〇〇上表面與基 板202之間。 93l62.doc • 15- 1325181 如熟悉此項技術者將瞭解到’可以習知方式來形成罕溝 220 ’例如藉由在磊晶層204中形成開口或v型凹槽（例如藉 由光微影圖案化及银刻）以曝露基板2〇2，且用電傳導材料 (例如摻雜的多晶矽、金屬、矽化物等等）充填該等渠溝。戋 者，渠溝220可包括可以習知方式而形成之擴散下沈物，例 如藉由用重雜質預沉積（例如硼）來對矽表面進行摻雜或植 入非常高劑量的離子植入，然後以高溫將其向下驅動至基 板。實質上，由於渠溝電連接至基板，其如同源極區域2〇6 通常處於地面電位，因而渠溝220之添加有利地延伸了虛設 閘極218之概念及相關益處而更深入至裝置之磊晶層中。 為了保護貼近閘極210之區域不經受到高電場濃度，渠溝 220再成形一形成於裝置中的耗盡層。此在至少一態樣中藉 由組態渠溝220以便控制裝置中之耗盡層擴展及/或電場分 佈而完成。因此，根據本發明之一態樣，渠溝22〇較佳地在 蟲晶層204中形成，使得當汲極區域208處的電壓增加時， 耗盡層自該等渠溝擴展以大體上充填該等渠溝間之區域。 以此方式，汲極區域20S與閘極210之間的區域大體上夾 斷’藉此減少了貼近該閘極之電流濃度，且因此減少了貼 近該閘極之電場濃度。根據本發明之另—態樣，亦可將渠 溝放置於圍繞沒極區域2 〇 8之一末端的周邊，以有效地限制 總汲極區域，且因此限制裝置之閘極_汲極電容。減少閘極 -汲極電容有利地改良了裝置之高頻性能。 傳統上，電流密度且因此電場濃度在鄰近閘極210沿著通 道區域214處將顯著較高，尤其在該通道區域彎曲處將顯著 93162.doc -16- 1325181 較高，藉此增加了 HCI將出現的可能性。在至少一態樣中， 藉由控制貼近閘極210之耗盡層伸展及電場分佈以便減少 HCI效應’渠溝220可有利地控制通道區域214的曲率。通 常，通道區域及耗盡層之成形係由LDD區域（例如圖1所示 之114及116)控制。在貼近矽/氧化物介面之磊晶層中，通常 將此等LDD區域形成為非常淺的（例如，在約〇 〇5微米至約 0.5微米的範圍内）植入區域。由於裝置中之大部分電流將流 過LDD區域，因而電場將本能地集中於與矽/氧化物介面鄰 近處，因此增加了 HCI之可能性。 舉例而言，藉由至少兩次與一標準LDM〇s裝置之摻雜級 相比較（例如，約2xl〇12至4xl012個原子/平方公分，與約 lxlO12至2xl〇12個原子/平方公分的典型摻雜濃度相比較）， 渠溝220之添加有利地允許磊晶層2〇4之至少一部分的摻雜 濃度顯著增加’而HCI無可觀的增加。以此方式，藉由蟲晶 層204及渠溝220代替LDD區域之函數，可省略一或多個習 知LDD區域。由於磊晶層204與LDD區域相比較形成得顯著 更深，因而LDMOS裝置中之電流更容易分佈而非集中於矽 /氧化物介面附近，因此有助於減少HCI效應。此外，藉由 增加磊晶層之摻雜濃度，裝置之導通電阻（其通常為ldd區 域及/或磊晶層之摻雜級的函數）亦有利地減少。因此，藉由 根據本發明之技術形成M0S裝置，可同時達成導通電阻及 HCI效應之減少。 渠溝220相對於彼此之數目及間隔將至少部分地基於磊 晶層204之摻.雜濃度。在本發明之一說明性實施例中，在一 93i62.doc 17 1325181 具有大約心個原子/立方公分之摻雜濃度的㈣蟲晶層 中，渠溝以約2至3微米之距離彼此間隔開 w间對於一給定渠 溝間隔’所最佳使㈣㈣數目將至少部分地取決於沒極 區域208之寬度。例如，#該汲極區域之寬度增加時，為了 維持相同的相對益處，渠溝，之數目較佳地相應增加。 在-較佳實施例中，渠溝220之至少一部分包括：曰一將形 成該等渠溝之壁排成行的絕緣材料228，例如氧化物（例如 氧化石夕），及大體上充填該等渠溝之電傳導材料2 3 〇， 例如多晶矽。為了在渠溝中形成一低電阻電路徑（例如1歐 姆/平方），較佳地將用於充填該等渠溝之多晶矽材料摻雜有 一已知濃度級的雜質（例如硼或磷）。儘管不是必需的，但是 將渠溝220之壁排成行的絕緣材料228有助於控制較重摻雜 的傳導材料230外擴散到較輕摻雜的磊晶層2〇4中。 圖3A-3D根據本發明之一實施例描繪了可用於形成圖2所 示之示例性LDMOS裝置之說明性方法的步驟》將在一習知 CMOS相容的半導體製造處理技術的情況下描述該說明性 方法。應瞭解’本發明不限於此或任何用於製造該裝置之 特定方法。另外’如以前所述，圖中所示之各種層及/或區 域可能未按比例繪製，且為了易於解釋，可省略某些通常 使用之半導體層。 圖3 A描繪了可實施本發明之技術的示例性半導體晶圓 300之至少一部分的橫截面。晶圓300包含一基板302及一形 成於該基板302上的蟲晶層3〇4。儘管可替代地採用η +型基 板，但是基板3 0 2較佳係具有高傳導性的ρ +型基板。熟悉 93162.doc -18· J丄〇丄 1項技術者將瞭解到’例如藉由擴散或植人步驟向基板材 Γ加所需濃度（例如約5X1018至約5#個原子脚型雜 貝或摻雜物（例㈣）以按需要改變材料之傳導性，可形成ρ + =基板。接著’蟲晶層綱在晶圓之整個表面上生長。亦 :藉由添加η型雜質來調節蟲晶層綱。至少部分地藉由產 a曰層304之厚度及雜質濃度來判定所得電晶體結構之崩潰 電壓。 例如藉由使用深擴散或植入步驟，在屋晶層綱中形成一 P本體區域306。在擴散步驟期間’較佳地使用已知濃度級 的P型雜質（例如硼卜一閘極3〇8形成於ldm〇s裝置之氧化 曰_的上表面上。例如藉由使用化學氣相沈積（CVD)技 術，可自形成於薄（例如約300_4〇〇埃）氧化層31〇上的多晶矽 層來製造閘極308 »位於閘極308下面之氧化層31〇通常被稱 為閘極氧化物。熟悉此項技術者將瞭解到，通常藉由使用 (例如）習知光微影處理，接著藉由蝕刻步驟（例如乾式蝕刻） 來圖案化多晶矽層，以形成閘極3〇8，儘管未圖示，但是一 虛設閘極亦可於氧化層310上被製造。該虛設閘極（若被使 用）#父佳地於與P本體區域306相反之方向自閘極3〇8橫向間 隔開。類似於閘極308，該虛設閘極可包括多晶矽材料。 一源極區域312形成於P本體區域306内，且一波極區域 3 14形成於磊晶區域3〇4内。可藉由（例如）向裝置之各自區域 306、304擴散或植入已知濃度級之η型雜質（例如砷或磷）來 形成源極及沒極區域3 12、3 14。較佳地，源極區域3 12使用 閘極308之周邊末端來至少部分地界定該源極區域，且因此 93162.doc -19- 1325181 源極區域3 12可被認為是與閘極308自對準。 圖3 B說明在將形成傳導性渠溝之晶圓3⑼中形成開口 3 ^ 6 的處理。可藉由沈積晶圓3〇〇上表面的光阻層（未圖示）且使 用習知光微影圖案化步驟、接著使用银刻步驟以移除該晶 圓之不需要的部分來形成開口 316。該等開口316較佳地如 圖所示穿過蟲晶層304以曝露基板3〇2而形成（例如使用反 應式離子蝕刻（RIE)、乾式蝕刻等等）。 圖3C描緣了在開口 316之至少側壁317上形成氧化層 的步驟。氧化層318可包括一絕緣材料，例如（但不限於）二 氧化矽。例如藉由使用習知氧化處理，氧化層川可形成有 與圖3A所示之閘極氧化層31〇之厚度相類似的所需厚度（例 如，約300-400埃）。在一說明性氧化處理中，在開口 316之 至少側壁317上，例如藉由熱氧化步驟可生長約別埃的氧化 物，且例如藉由化學氣相沈積（CVD)步驟可沈積約3〇〇埃的 氧化物。氧化層318亦可形成於開口 316之底部319上。如上 文所解釋，雖然塗覆開口 316之側壁317的氧化層318不是本 發明之需求，但是此氧化層較佳在於提供一障壁以幫助阻 止用於充填該等開口之傳導性材料（未圖示）外擴散至晶圓 300之磊晶層304内。 圖3D說明一插塞形成處理。在此處理期間，藉由使用（例 如）習知蝕刻步驟（例如RIE步驟、乾式蝕刻等等），將氧化層 318自開口 316之至少底部部分319(見圖3C)大體上移除以 曝露基板302,但仍大體上完整地將氧化層318留在開口 316 之側壁上。然後，將諸如摻雜的多晶矽、金屬（例如鋁）等等 93162.doc •20- 1325181 的傳導性材料320沈積在開口 316中，以便大體上充填該等 開口。開口316中之傳導性材料形成穿過磊晶層3〇4之傳導 性通路322,且在基板302與晶圓3〇〇上表面之間提供一大體 上低電阻電路徑。氧化層318大體上將傳導性通路322之至 >側壁排成行，藉此阻止傳導性材料32〇外擴散到磊晶層 304中，如以前所述。 儘官在本文中已參考隨附圖式描述了本發明之說明性實 轭例，但是應瞭解，本發明不限於此等精確實施例，且熟 悉此項技術者可在不脫離隨附申請專利範圍的情況下在其 中做出各種其它改變及修改。 【圖式簡單說明】 圖1係說明可實施本發明之技術的1^1)]^〇3裝置之至少一 部分的橫截面圖。 圖2係描繪根據本發明之說明性實施例而形成之示例性 LDMOS裝置之至少一部分的橫截面圖。 圖3八至圖30係描繪可用於形成圖2所示之示例性]^1)]^〇8 裝置之說明性半導體製造處理之步驟的橫截面圖。 【主要元件符號說明】 100 半導體晶圓 102 基板 104 遙晶層 106 源極區域 108 >及極區域 110 ‘閘極 93162.doc •21- 1325181 112 通道區域 114 第一輕微摻雜的汲^ 116 第二輕微摻雜的汲^ 118 本體區域 120 汲極接點 ， 122 源極接點 124 氧化層 128 渠溝下沈物 200 半導體晶圓 202 半導體基板 204 蟲晶層 206 源極區域 208 >及極區域 210 閘極 212 絕緣層 214 通道區域 216 本體區域 218 屏蔽電極/屏蔽閘極 220 電傳導渠溝 222 源極接點 224 汲極接點 226 渠溝下沈物 228 絕緣材料 230 •電傳導材料 93162.doc ·22· 1325181 300 半導體晶圓 302 基板 304 蟲晶層 306 本體區域 308 閘極 310 氧化層 312 源極區域 314 汲極區域 316 開口 317 側壁 318 氧化層 319 底部/底部部分 320 傳導性材料 322 傳導性通路 93162.doc -23

Claims (1)

1325181
第093114104號專利申請案 中文申請專利範圍替換本(98年12月） 十、申請專利範圍： 1. 一種金屬氧半導體（MOS)裝置，其包括： 一包括一第一傳導型之一基板及一形成於該基板之至 少一部分上的一第二傳導型之第二層的半導體層； 一形成於該第二層中且與該第二層之一上表面貼近的 s亥第二傳導型之第一源極/沒極區域； 一形成於該第二層中且與該第二層之該上表面貼近且 自該第一源極/汲極區域橫向間隔開的該第二傳導型之第 —源極/ >及極區域； 一开> 成於該第二層上方貼近該第二層之該上表面且至 少部分地位於該第一與第二源極/汲極區域之間的閘極； 及 形成於該第二層中且位於該閘極與該第二源極/汲極區 域之間的至少一電傳導渠溝，該至少一渠溝貼近該半導 體層之上表面形成且大體上垂直穿過該第二層延伸至該 基板； 其中該至少一渠溝包括一大體上將形成該渠溝之侧壁籲 排成行的絕緣材料，該渠溝大體上充填有一電傳導材料。 2_如請求項1之裝置，其中該第二層包括一磊晶層。 3·如請求項1之裝置，其中將該至少一渠溝組態成使得當該 第二源極/汲極區域處之電壓增加時，一耗盡區域自該渠 溝擴展以大體上充填一鄰近該渠溝之區域，藉此減少了 該裝置中之熱載子注入。 4.如請求項丨之裴置，其進一步包括一形成於該第二層中且 93162-981216.doc 位於D亥閘極與該第二源極/汲極區域之間的第二電傳導渠 /冓°玄第一渠溝貼近該半導體層之該上表面形成且大體 上垂直穿過該第二層延伸至該基板，該至少第一及第二 木溝相互間隔開’且被組態成使得當該第二源極/没極區 域處之電壓增加時，一耗盡區域自該等渠溝擴展以大體 上充真該等渠溝之間的一區域，藉此減少該裝置中之熱 載子注入。 5·如請求項1之裂置，其進一#包括一貼近該半導體層之該 上表面且位於該閘極與該第二源極/汲極區域之間形成的 屏蔽、’σ構，该屏蔽結構電連接至該第一源極/汲極區域， "亥屏蔽結構自該閘極橫向間隔開且相對於該閘極大體上 非重疊。 6. 如°月求項1之袭置，纟中該至少-渠溝大體上充填有一電 傳導材料。 7. 如叫求項4之裝置，其中該至少第一及第二渠溝係相對於 彼此且與—形成介於該第-及第二源極/汲極區域之間的 該步晋 Φ 、 、 之通道區域間隔開，該等溝渠經組態以控制該 通道區域之一曲率。 8. 如明求項1之裝置，其進一步包括形成於該第二層中且位 於該閘極與該第二源極/汲極區域之間的複數個電傳導渠 溝’該等⑽貼近該半導體層之該上表面形成且大體上 垂直穿過該第二層延伸至該基板，該等渠溝相互間隔 尸，，贷、 皮、、且心成使付當該第二源極/汲極區域處之電壓增 加時，—耗盡區域自該等渠溝擴展以大體上充填該等渠 93162-981216.doc 溝間的一區域，藉此減少該裝置中之熱載子注入。 9. 一種用於形成一金屬氧半導體（肘〇8)裝置之方法，其包括 以下步驟： 貼近一半導體層之一上表面形成一閘極，該半導體層 匕括第一傳V型之一基板及一第二傳導型之一第二 層； 貼近該第二層之該上表面在該第二層中形成該第二傳 導型之第一及第二源極/汲極區域，該第—源極/汲極區域 自該第二源極/汲極區域橫向間隔開，該閘極至少部分地 形成於該第一與該第二源極/汲極區域之間；及 在該第二層中且位於該閘極與該第二源極/汲極區域之 間形成至少一電傳導渠溝，該至少一渠溝貼近該半導體 層之該上表面形成且大體上垂直穿過該第二層延伸至該 基板； 其中該至少一渠溝包括一大體上將形成該渠溝之側壁 排成行的絕緣材料，該渠溝大體上充填有一電傳導材料。 10. —種積體電路（1C)裝置，其包括一或多個金屬氧半導體 (MOS)裝置，該等MOS裝置中之至少一裝置包括： 一包括一第一傳導型之一基板及一形成於該基板之至 少一部分上的一第二傳導型之第二層的半導體層； 一形成於該第二層中且貼近該第二層之一上表面的該 第二傳導型之第一源極/汲極區域； 一形成於該第二層中且貼近該第二層之該上表面且自 該第一源極/汲極區域橫向間隔開的該第二傳導型之第二 93162-981216.doc 1325181 源極/汲極區域； 一形成於該第二層上方貼近該第二層之該上表面且至 少部分地位於該第一與該第二源極/汲極區域之間的閘 極；及 形成於該第二層中位於該閘極與該第二源極/汲極區域 之間的至少一電傳導渠溝，該至少一渠溝貼近該半導體 層之該上表面形成且大體上垂直穿過該第二層延伸至該 基板； 其中該至少一渠溝包括一大體上將形成該渠溝之側壁 排成行的絕緣材料，該渠溝大體上充填有一電傳導材料。
93162-981216.doc
TW093114104A 2003-10-17 2004-05-19 Metal-oxide-semiconductor device having improved performance and reliability TWI325181B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/688,231 US7005703B2 (en) 2003-10-17 2003-10-17 Metal-oxide-semiconductor device having improved performance and reliability

Publications (2)

Publication Number Publication Date
TW200515606A TW200515606A (en) 2005-05-01
TWI325181B true TWI325181B (en) 2010-05-21

Family

ID=34521123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114104A TWI325181B (en) 2003-10-17 2004-05-19 Metal-oxide-semiconductor device having improved performance and reliability

Country Status (4)

Country Link
US (2) US7005703B2 (zh)
JP (1) JP5334351B2 (zh)
KR (1) KR101044528B1 (zh)
TW (1) TWI325181B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038274B2 (en) 2003-11-13 2006-05-02 Volterra Semiconductor Corporation Switching regulator with high-side p-type device
US7074659B2 (en) * 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7163856B2 (en) * 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7220633B2 (en) * 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7087959B2 (en) * 2004-08-18 2006-08-08 Agere Systems Inc. Metal-oxide-semiconductor device having an enhanced shielding structure
TWI249791B (en) * 2005-01-07 2006-02-21 Powerchip Semiconductor Corp Method for fabricating semiconductor devie
US7405443B1 (en) 2005-01-07 2008-07-29 Volterra Semiconductor Corporation Dual gate lateral double-diffused MOSFET (LDMOS) transistor
DE102005012217B4 (de) * 2005-03-15 2007-02-22 Infineon Technologies Austria Ag Lateraler MISFET und Verfahren zur Herstellung desselben
SG130099A1 (en) * 2005-08-12 2007-03-20 Ciclon Semiconductor Device Co Power ldmos transistor
US7473976B2 (en) * 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
US7671411B2 (en) * 2006-03-02 2010-03-02 Volterra Semiconductor Corporation Lateral double-diffused MOSFET transistor with a lightly doped source
KR100770539B1 (ko) * 2006-08-11 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP4601603B2 (ja) * 2006-12-27 2010-12-22 ルネサスエレクトロニクス株式会社 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ
US7608513B2 (en) * 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
US7952145B2 (en) 2007-02-20 2011-05-31 Texas Instruments Lehigh Valley Incorporated MOS transistor device in common source configuration
US7999318B2 (en) * 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
US8389366B2 (en) * 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
KR100974697B1 (ko) * 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
KR101531882B1 (ko) * 2008-12-31 2015-07-06 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8319283B2 (en) * 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US20110148376A1 (en) * 2009-12-23 2011-06-23 Texas Instruments Incorporated Mosfet with gate pull-down
US8547162B2 (en) * 2009-12-23 2013-10-01 Texas Instruments Incorporated Integration of MOSFETs in a source-down configuration
US8664717B2 (en) 2012-01-09 2014-03-04 Globalfoundries Inc. Semiconductor device with an oversized local contact as a Faraday shield
US9064868B2 (en) 2012-10-12 2015-06-23 Globalfoundries Inc. Advanced faraday shield for a semiconductor device
CN103035724B (zh) * 2012-11-02 2016-06-08 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法
US8803236B1 (en) * 2013-05-30 2014-08-12 Vanguard International Semiconductor Corporation Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
CN104347420B (zh) * 2013-08-07 2018-06-01 中芯国际集成电路制造(北京)有限公司 Ldmos器件及其形成方法
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
CN110518056B (zh) * 2019-08-02 2021-06-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110459602A (zh) * 2019-08-31 2019-11-15 电子科技大学 具有纵向浮空场板的器件及其制造方法
CN110518059B (zh) * 2019-08-31 2021-01-22 电子科技大学 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
CN110534514B (zh) * 2019-09-05 2022-01-25 电子科技大学 一种横向高压功率半导体器件的槽型终端结构
CN113130632B (zh) * 2019-12-31 2022-08-12 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法
JP2021129053A (ja) * 2020-02-14 2021-09-02 ローム株式会社 半導体装置
CN112164719B (zh) * 2020-08-28 2022-03-08 电子科技大学 具有等势浮空槽的低阻器件及其制造方法
CN111816707B (zh) * 2020-08-28 2022-03-08 电子科技大学 消除体内曲率效应的等势降场器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599493B2 (ja) * 1990-08-27 1997-04-09 松下電子工業株式会社 半導体装置
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
GB0006957D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
EP1162664A1 (en) * 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
EP1198010A1 (en) * 2000-10-11 2002-04-17 STMicroelectronics S.r.l. Power semiconductor device comprising a lateral DMOS transistor
JP2002343960A (ja) * 2001-05-11 2002-11-29 Hitachi Ltd 半導体装置
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20030025154A1 (en) * 2001-08-02 2003-02-06 Haynie Sheldon D. LDMOS high voltage structure compatible with VLSI CMOS processes

Also Published As

Publication number Publication date
US7335565B2 (en) 2008-02-26
US7005703B2 (en) 2006-02-28
KR101044528B1 (ko) 2011-06-27
US20060128085A1 (en) 2006-06-15
US20050082610A1 (en) 2005-04-21
JP2005123624A (ja) 2005-05-12
KR20050037367A (ko) 2005-04-21
TW200515606A (en) 2005-05-01
JP5334351B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
TWI325181B (en) Metal-oxide-semiconductor device having improved performance and reliability
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
TWI325158B (en) Split-gate metal-oxide-semiconductor device
JP4723698B2 (ja) 整合されたソース領域を有するパワー・スイッチング・トレンチｍｏｓｆｅｔおよびその製造方法
JP3109837B2 (ja) 電界効果トランジスタ素子及びその作製方法
US7148540B2 (en) Graded conductive structure for use in a metal-oxide-semiconductor device
KR100232369B1 (ko) 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법
KR101184123B1 (ko) Ｍｏｓ 장치, ｍｏｓ 장치 포함 집적 회로 및 ｍｏｓ 장치제조 방법
KR101324855B1 (ko) 수퍼접합 전력 ｍｏｓｆｅｔ
JP4145364B2 (ja) Ｄｍｏｓ構造及びその製造方法
JP2008514007A (ja) スタック状ヘテロドーピング周縁部及び徐々に変化するドリフト領域を備えた促進された表面電界低減化高耐圧ｐ型ｍｏｓデバイス
JP2000164869A (ja) ブレ―クダウン特性及びオン抵抗特性を改善したトレンチ形ｍｏｓｆｅｔ並びにその製造方法
JP4216189B2 (ja) エッジ構造を備えた半導体装置の製造方法
US7629645B2 (en) Folded-gate MOS transistor
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
KR20110119768A (ko) 축소된 게이트 전극 피치를 가지는 비대칭 트랜지스터를 위한 경사 우물 주입
TWI785806B (zh) 碳化矽ｍｏｓｆｅｔ器件的製造方法
TWI380447B (en) Lateral diffused metal oxide semiconductor device
TW202422660A (zh) 包含電晶體單元的半導體元件及其相關製造方法
TW202318569A (zh) 半導體元件及其製作方法
CN113451132A (zh) 半导体结构的形成方法
CN116364535A (zh) 半导体元件结构的制备方法
JPH05114725A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees