TWI304813B - - Google Patents

Download PDF

Info

Publication number
TWI304813B
TWI304813B TW092112441A TW92112441A TWI304813B TW I304813 B TWI304813 B TW I304813B TW 092112441 A TW092112441 A TW 092112441A TW 92112441 A TW92112441 A TW 92112441A TW I304813 B TWI304813 B TW I304813B
Authority
TW
Taiwan
Prior art keywords
insulating layer
dielectric constant
electronic component
frequency electronic
layer
Prior art date
Application number
TW092112441A
Other languages
English (en)
Other versions
TW200404816A (en
Inventor
Satoru Amou
Akira Nagai
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002244520A priority Critical patent/JP3985633B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW200404816A publication Critical patent/TW200404816A/zh
Application granted granted Critical
Publication of TWI304813B publication Critical patent/TWI304813B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/441—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from alkenes
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Description

1304813ιΐ244ΐ號專利申請案 中文說明書替換頁(97年f月）

ZL

頻訊號之低介質損耗角正切樹脂 用電子零件。 玖、發明說明： 【發明所屬之技術領域】 本發明係關於為對應高 組合物作為絕緣層之高頻 【先前技術】 料’PHS、行動電話等之f訊通訊機器之訊號帶域， 月匈之CPU時脈達GHz，高頻化被進行。電機訊號之介電損 失係，形成電路之絕緣層之相對介電常數之平方根，盘介 質損耗角正切及電氣訊號之頻率之積成比例。因此所使用 之《之頻率越高介電損失越大。介電損失之增大將電氣 «衣減有損訊號之可靠度’為抑制此於介電層需要選定 介電常數，介質損耗角正則、的H於材料之低介電常 ’低介質損耗角正切化以去除分子結構中的極性基為有 效，氟樹脂、硬化聚烯烴、氰酸脂系樹脂、硬化性聚苯醚、 2烯變性聚苯醚、聚乙烯节基醚樹脂、二乙烯苯或二乙烯 恭所變性之聚醚醯亞胺等被提案。 广氟化乙婦(删)所代表之氟樹脂，其介電常數及介 ^貝耗角正切均低，作為應用高頻訊號之各種電子零件之 絕緣層使用。對此，可溶於有機溶劑而加工性佳之非氣系 之低介電常數、介質損耗角正切樹脂亦種種被研究。例如 ㈣平8-細56號所記載之聚丁二婦等之二婦系聚合物含 次於破璃布以過氧化物硬化之例；特開平1(M58337號所纪 载之冰片料附加型聚合體導人環氧基之環狀聚· ^ 例，特開平洲號所記载之氰酸脂、二婦系聚合物及 84579-970721.doc -7- 1304813 加熱環氧樹脂B階化之例；特開平9-11 8759號所記載之聚苯 醚、及二烯系聚合物及異氰酸三丙烯等所成之樹脂組合物 之例；特開平9-246429號所揭示之烯丙基化聚苯醚及三晞 丙基異氰酸酯等所構成之樹脂組合物之例；特開平 5-156159號所記載之聚醚醯亞胺與聚苯乙烯、二乙烯苯或 二乙烯莕合金化之例；特開平5-78552號，特開2001-247733 號所記載之具有乙烯苯醚基之熱硬化性樹脂與各種添加劑 所成之樹脂組合物之例等多數可舉。該等低介電常數、低 介質損耗角正切樹脂組合物係因有必要可耐回銲、金線接 合等電子零件製造步驟，故均設計作為熱硬化樹脂。 利用低介電常數、低介質損耗角正切樹脂組合物之絕緣 層除減低高頻訊號之介電損失之外，有可得高速傳送，高 特性阻抗之特徵。 另外，於高頻電路之絕緣層，有形成延遲電路、於低阻 抗電路之配線基板之阻抗整合、配線圖案之細密化、於基 板本身内建電容之複合電路化等需求，有絕緣層之高介電 常數化之需求之情形。因此，例如特開2000-91717號所記 載之利用高介電常數而低介質損耗角正切絕緣層之電子零 件之例；特開2001-247733號、特開200 1-345212號記載之複 合高介電常數層與低介電常數之電子零件被提案。高介電 常數且低介質損耗角正切之絕緣層係將前述之低介電常 數、低介質損耗角正切絕緣層分散陶瓷粉、施有絕緣處理 之金屬粉等高介電常數絕緣材料所形成。 【發明内容】 84579-931022.doc 1304813 [發明所欲解決之問題] 如可述於高頻用電子零件，其 照所形成之 電路性質控制，，、=之介電常數需要依 緣層之低介質損耗角正切化係於任損失之減低絕 本發明之目的係提供，具有較先前之事项。 電特性之含有多官能苯乙婦化合物之低二=越的介 合物之交聯結構體用於絕緣層之介電以^角正切组 零件。 ”夭小 < 鬲頻用電子 [解決課題之手段] 上述目的由下述之本發明達成。 本發明之高頻用電子零件，其特徵在於具有：傳送 0·3~100 GHz之電氣訊號之導體配線及熱硬化樹脂組合物 之硬化物之絕緣層，絕緣層利用可以下述之一般式⑴表示 <含有交聯成分之樹脂組合物形成絕緣層。藉此，可得較 先前之由熱硬化樹脂所形成之絕緣層低介質損耗角正切之 絕緣層，可得較先前之高頻用電子零件介電損失小的高效 率南頻用電子零件。

84579-931022.doc 1304813 (式中’ R為表示碳氫骨架，Ri為表示相同或相異之氫或碳 數1〜2〇<锬氫基，R2、尺3及R4為表示相同或相異之氫原子 或碳數1〜6之碳氫基，m為表示1〜4之整數，η為表示2以上 之整數。） 本發明基本上可以上述一般式⑴所表示之低介電常數、 低介質損耗角正切之多官能苯乙烯化合物之交聯結構體使 用於向頻用電子零件之絕緣層以達成。該硬化物於1 GHz 之介電常數為約未滿2.6 ’介質損耗角正切為未滿0 〇〇25， 比起先前之材料具有極為低的低介質損耗角正切^此為起 因於本發明之多官能苯乙缔化合物不含醚基、羰基、胺基 等極性基於結構中。先前之材料之一例則為得到同樣的效 果使用二乙烯苯作為交聯成分使用被研究，但因二乙缔苯 具有揮發性，有於樹脂組合物之乾燥’硬化步驟揮發難以 控制硬化物之特性之問題。 再者本發明，藉由於多官能笨乙埽化合物混合介電常數 相異之有機、無機之絕緣體，可邊抑制介質損耗角正切之 激劇增大，控制絕緣層之介電常數。藉此可製造賦予高速 傳送、小型化等之特性之高頻用電子零件。 【實施方式】 [發明之實施形態] 以下，詳細說明本發明。本發明之電子零件係，本有. 傳送0.3〜100 GHz之電氣訊號之導體配線及可以—般式⑴ 表示之含有交聯成分之交聯結構體之絕緣層所成之高頻用 電子零件。作為交聯成分藉由利用不含極性基之多官能苯 84579-931022.doc • 10- 1304813 乙婦化合物可形成具有極為低介電常數及低介質損耗角正 切<絕緣層。由於本交聯成分不具有揮發性，各不會如二 乙婦苯因揮發產生絕緣層特性之離散，藉此可得安定之高 頻用電予零件之低介電損失性。交聯成分之重量平均分子 T(GPC ’苯乙埽換算值）為1000以下為佳。藉此可改善交聯 成分之溶融溫度之低溫化，成型時之流動性提升，硬化溫 度之低溫化，與種種的聚合物，單體，填充材之相溶性之 提升等特性，成冨於加工性之低介質損耗角正切樹脂組合 物。藉此可容易地製造種種形態的高頻用電子零件。作為 父聯成分之適宜例為，丨，2-二（P-乙烯苯基）乙烷、1,2-二 乙缔苯基）乙烷、1-(?_乙埽苯基）_2_(m•乙婦苯基）乙烷、丨，4_ 一（P-乙烯苯基乙基）苯、匕心二加·乙婦苯基乙基）苯、1，3_ 一（P-乙烯苯基乙基）苯、13-二（m_乙烯苯基乙基）苯、丨-③一 乙缔苯基乙基）-3-(m-乙缔苯基乙基）苯、二乙締苯基乙基甲 烷、1，6-(二乙埽苯基）己烷及側鏈具有乙缔基之二乙缔苯聚 合體（寡聚物）等可例舉。 則述义多官能苯乙婦化合物之交聯體具有極為低的介質 損耗角正切，雖依雜質含量有所變動，於丨GHz之介質損耗 角正切值為0.0005〜0.0025。藉此，本發明之高頻用電子零 件 < 絕緣層雖會受添加之其他成份之影響而低介質損耗角 正切會有所變動，但可將於丨GHz之介質損耗角正切值調整 為0.0005~0_0025之極低值。 於本發明藉由於絕緣層分散高分子量體，可於絕緣層賦 丁強度，延性，對導體配線之接著力，薄膜形成能。藉此 84579-931022.doc n 1304813

可製作將於作多層配線板所需之預浸材料，導體猪與預浸 材料層合硬化之具有付有導體箔之層合板（以下，略稱為層 合板）之外，亦可製作藉由薄膜製程之高密度多層配線基 板。前述高分子量體為分子量在50 00以上為佳， 10000〜100000更佳，進一步15000-60000為更佳。分子量小 時，機械強度之改善有不充分的情形，分子量太大時則， 清漆化時黏度變高，混合攪拌、成膜變困難。作為高分子 量體之例為，丁二烯、異丙缔、苯乙晞、乙基苯乙烯、二 乙烯苯、N-乙烯苯基馬來醯胺、丙烯酸酯、丙埽腈所選擇 之單體之單獨或共聚物，亦可具有取代基之聚苯醚、環狀 聚烯烴、聚矽氧烷、醚醯亞胺等可舉。其中因聚苯醚、環 狀聚烯烴因高強度且低介質損耗角正切而佳。

本發明係包含於前述交聯成分具有將種種介電常數相異 之絕緣材料分散之絕緣層之高頻用電子零件。藉由如此之 構成，可邊抑制介質損耗角正切之增加，容易地調整介電 常數。於本發明之樹脂組合物藉由混合之高分子量體之種 類，添加量可將在1 GHz之介電常數於2.3〜3.0左右的範圍調 整。進一步於絕緣層分散了在1 GHz之介電常數於1.0〜2.2 之低介電常數絕緣體之高頻用電子零件則，可將絕緣層之 介電常數調整於1.5〜2.2左右。藉由減低絕緣層之介電常 數，電氣訊號可更一層之高速傳送。此為因電氣訊號之傳 送速度與介電常數之平方根之倒數成比例關係，絕緣層之 介電常數越低傳送速度越高。前述，作為低介電常數絕緣 體以低介電常數樹脂粒子、中空樹脂粒子、中空玻璃氣球、 84579-931022.doc -12- 1304813 空隙（空氣）為佳，該粒子之尺寸由絕緣層強度、絕緣可靠度 的觀點，平均粒徑0.2〜1 00 /nn，為0.2〜60 μηι則更佳。作為 低介電常數樹脂粒子，聚四氟乙烯粒子、聚苯乙晞-二乙晞 苯交聯粒子可舉，作為中空粒子，中空苯乙烯-二乙烯苯交 聯粒子，二氧化矽氣球、玻璃氣球、矽酸玻璃氣球等可舉。 低介電常數絕緣層適合於高速傳送性被需求之半導體裝置 之封裝樹脂及將晶片間電性連接之MCM基板等之配線，高 頻用晶片電感等之電路之形成。 另一方面，於本發明藉由在絕緣層分散於1 GHz之介電常 數為3.0〜10000之高介電常數絕緣體可邊抑制介質損耗角 正切之增大，製作具有介電常數為3.1〜20之高介電常數絕 緣層之高頻用電子零件。藉由提高絕緣層之介電常數可將 電路小型化、電容的高容量化，可貢獻於高頻用電子零件 之小型化等。高介電常數、低介質損耗角正切絕緣層適於 形成電容器、共振電路用電感、遽波器、天線等。作為用 於本發明之高介電常數絕緣體有，陶瓷粒子或絕緣處理之 金屬粒子可舉。具體地有，氧化矽、氧化鋁、氧化#、陶 瓷粒子；例如 MgSi04、Al2〇3、MgTi03、ZnTi03、ZnTi04、 Ti02、CaTi03、SrTi03、SrZr03、BaTi205、BaTi409、 Ba2Ti9O20、Ba(Ti， Sn)9O20、ZrTi04、（Zr， Sn)Ti04、 BaNd2Ti5014、BaSmTi014、Bi203-Ba0-Nd203-Ti02 系、 La2Ti207、BaTi03、Ba(Ti, Zr)03 系、（Ba, Sr)Ti03 系等高介 電常數絕緣體可舉，同樣地絕緣處理之金屬微粒子；例如 金、銀、I巴、銅、鎳、鐵、钻、鋅、Mn-Mg-Zn系，Ni-Zn 84579-931022.doc -13- 1304813 系Μη Zn系、羰鐵、Fe_Si系、Fe_Ai_si系、系等可 舉…I私系數絕緣體之粒子，以破碎、造粒法或將熱分 织土 It 熱處理製造金屬微粒子之喷霧熱分 解法（特么日〇 63-31522號、特開平6_1728〇2號、特開平 6 279816號）等製作。於噴霧熱分解法以金屬化合物作為起 始材料，例如羧酸鹽、鱗酸鹽、硫酸鹽等，與形成之金屬 反應而陶Μ之硼酸、錢、磷酸，或者藉由混合於氧化 後陶资化之各種金屬鹽進行噴霧熱分解形成於表面具有絕 緣層之金屬粒子。高介電常數絕緣體之平均粒徑以0.2〜100 ㈣為佳H緣層之強度、絕緣可靠度的觀點，平均粒徑 以0.2〜6G/im為更佳。當粒#變小則與樹脂組合物之混練成 困難’而太大則呈分散不均，成為絕緣崩潰之起點，而招 致絕緣可靠度降低之，障形 丄入 -形°问介電常數粒子之形狀為球 形、破碎、鬚狀均可。 月ϋ巧低1电系數絕緣體或高介電常數絕緣體之含有量 為對交聯成分與高分子量成八命X A i ^ 重成*刀昇低介電常數絕緣體或高介 電常數絕緣體之總量為1 〇〜玄I 0/ & a 巧 糾谷葛％為佳，為10〜65容量％則 更佳。於此以下則介電常數之*敕 數《凋整成困難，於此以上則有 產生絕緣可靠度降低、加工性陁彳 f生降低 < 情形。於前述範圍内 可調整為所期望之介電常數。 再者，於本發明亦可以將Η坡璃、E玻璃、ne玻璃、〇玻 璃等各種玻_維編織之玻璃布、芳香族㈣胺不織布或 LPC不織布等各種不織布含浸前述低介質損耗角正切樹脂 組合物，將其硬化形成絕緣層。破璃布、不織布除貢獻於 84579-931022.doc -14- 1304813 調整絕緣層之介電常數之外，㈣緣層之硬化前後 加該絕緣層之強度之作用。 曰 於本發明，由高頻用電子零件之安全性之觀點，亦可八 散阻燃射則述、纟e緣層1燃劑之種類並無特別限制 重視介質損耗角正切時利用紅磷粒予 記載之有機阻燃劑為佳。_此， 又7 〜（I)所 與絕緣層之阻燃效果，確保高頻肖錢 Μ。 于零件對火災之安全

84579-931022.doc -15- 13048號專利申請案 中文說明書替換頁(97年7月）

(式中，R5、Re為氫或碳數1〜20之相同或相異均可之有機殘 基）。 於本發明之阻燃劑適宜之調合量為，形成絕緣層之交聯 ^分相同分子量體及其他有機成分之總量作為1〇〇重量 ’ 1〜100重置部之範圍，而作為更適宜之範圍為1〜5〇重量 邛。依阻燃劑之阻燃效果於前述範圍内調整其調合量為 佳。阻燃劑之量太多則有招致降低介質損耗角正切之情 形。為進-步提升阻燃性作為阻燃劑亦可添加三氧化錄、 四氧化銻、五氧化銻、銻酸蘇達等之銻系化合物或，三聚 氰胺 '三丙烯基·三氮苯_2,3,4·(1Η，3H，5H)_三嗣、 2,4,6-三丙烯氧基-i，3,5-三氮苯等含氮化合物。 於本發明’在介電特性所允許的範圍亦可將通用硬化樹 脂作為第二交聯成分添加。作為通用硬化樹脂之例可舉齡 _、環氧樹脂、氛酸樹脂、乙料基物旨、熱硬化聚 本驗樹脂等。由於通用熱硬化樹脂於分子内具有極性基可 提升導體配線與絕緣層之接著性、絕緣層之機械強度。 :本：明將前述低介電常數絕緣層與高介電常數絕緣層 t路而求之特性組合，可製作同時具有低介電常數絕緣 S4579-970721.doc -16- 1304813 絕緣層亦可存在於 層。萨、面内，亦可多層化而每存在於各 化。猎此了兩互電子零件之小型化與更高一層之高速傳送 電=件基於各電子零件所需求之需求特性說明本發明之 (1)半導體裝置 先削，而頻半導^^ + ^土 之配線間靜·容：為減低成為高頻動作之障礙 如圖1所示射制作為絕緣層之密封 、:在’裝製造。於本發明以特定調合比之交聯成分，其 二般式⑴所表示、低介電常數絕緣粒子、依需要高分; =势阻燃劑及第二交聯成分、脫模劑、著色劑等之低介 A吊且低介質損耗角正切之樹脂組合物於有機溶劑或者 狀態混合分散’以該低介電常數、低介質損耗角正 入树月g，且口物覆i半導體晶片，依需要藉由乾燥、硬化低 介電常數、低介質損耗角正切樹脂層絕緣保護製作半導體 裝置。孩低介電常數、低介質損耗角正切樹脂組合物可以 验24〇c之加熱進行。於圖2表示本發明之高頻用半導 體裝置之-例，惟其形狀並非特別限定為此者。依,昭本發 明可藉由便宜料模成料，製作傳送速度高、介電敎 小而高效率之高頻用半導體裝4。料本發明之低介電常 數、低介質損耗角正切絕緣層之形成方法，有傳送沖壓、 填缝等’可對應半導體裝置之形狀適當選擇。雖半導體裝 置 < 形態並不特別限定，有例如捲帶式封裝、半導體晶片 於配線基板上裸晶構裝之半導體裝置等可例舉。 84579-931022.doc -17- 1304813 (2)多層基板 與先前之熱硬化樹脂組合物比較以一般式（I)所表示之交 聯成分之低介質損耗角正切較低。因此將本交聯成分使用 於絕緣層之配線基板成介電損失少高頻特性優越的配線基 板。以下，說明多層配線基板之製作方法。於本發明，成 為多層配線基板之起始材料之預浸材料或者付有絕緣層之 導體箔，以特定調合比之以一般式（I)表示之交聯成分、高 分子量體、依照需要低介電常數絕緣粒子、或高介電常數 絕緣粒子、阻燃劑及第二交聯成分、脫模劑、著色劑等之 低介質損耗角正切之樹脂組合物於溶劑中混練漿化後塗布 於玻璃布、不織布、導體箔等基材，乾燥製作。預浸材料 可作為層合板之核心材、層合板與層合板或導體箔之接著 層兼絕緣層使用。所謂本發明之核心材為，將付有絕緣層 之導體箔擔持、補強之基材，玻璃布、不織布、片材、陶 瓷基板、玻璃基板、環氧樹脂等通用樹脂基板、通用層合 板等可例舉。使用於漿化之溶劑，以調合之交聯成分、高 分子量體、阻燃劑等之溶劑為佳，作為其例有二曱基曱醯 胺、甲乙酮、甲基異丁基酮、二氧陸圜、四氫呋喃、甲苯、 氯仿等可舉。預浸材料、付有絕緣層之導體箔之乾燥條件 (B階化）依使用之溶劑，塗布之樹脂層之厚度調整。例如利 用甲苯，形成乾燥膜厚約50 μιη之絕緣層時，以80〜130°C乾 燥30〜90分為宜。依必要絕緣層之厚度以50〜300 μιη為佳， 依照用途或需求特性調整（配線圖案尺寸、直流電阻）。 以下，表示多層配線基板之製作例。於圖3表示第一之 84579-931022.doc -18- 1304813 例。圖3(A):疊特定厚度之預浸材料丨〇與導體箔丨丨。使用 之導體箔為金、銀、銅、鋁等導電率佳者中任意選擇。其 表面形狀有必要提高與預浸材料之接著力時利用凹凸大的 箔，有必要將高頻特性更高一層提升則利用具有相對較平 滑表面之箔。導體箔之厚度於蝕刻加工性的觀點以9〜35^m 者為佳。圖3(B):藉由將預浸材料與導體箔邊壓著加熱之 沖壓加工接著、硬化，可得於表面具有導體層之層合板丨3。 加熱條件以120〜24(TC、1_0〜5MPa、卜3小時為佳。又，沖 壓加工之溫度、壓力於上述範圍内多階段亦可。本發明所 仵 < 層合板起因於絕緣層之低介質損耗角正切非常低顯示 優越的高頻傳送特性。 接著說明兩面配線基板之製作例。圖3(c):於先製作之 層合板之特定位置藉由鑽孔加工形成貫穿孔14。圖 藉由鍍敷於貫穿孔内形成鍍敷膜15，將正反面之導體箔電 性連接。圖3(E):將兩面之導體搭圖案化形成導體配線16。 接著說明多層配線基板之製作例。圖4(A):利用特性厚 度之預浸材料與導體n製作層合板13。圖4(B):於積板層 之兩面形成導體f|16。圖4(c):於圖案形成祕層合板^ 疊預浸材料H)與導體㈣。圖4(D):加熱加壓㈣層形成 導體簿。圖4⑻：於特定位置藉由鐵孔加工形成貫穿:…。 圖4(F):於貫穿孔内形成鍍敷膜15，將層間電性連接。圖 4(G).將外層之導體㉝施以圖案化形成導體配線^。 接著表示利用付有絕緣層之銅㈣之多層配線基板之製作 例。圖5(A):於導體落U將本發明之樹脂組合物之清漆塗 84579-931022.doc -19- 1304813 l 布，乾燥製作具有為硬化之絕緣層17之付有絕緣層之導體 vl 18。圖5(B):將核心材19與付有絕緣層之導體箔18重疊。 圖（）藉由冲壓加工將核心材19與付有絕緣層之導體箔 18接著，形成層合板13。藉由預先將核心材之表面結合處 理或粗化處理以提升核心材與絕緣層之接著性。圖: 圖案化層合板13之導體箔11形成導體配線16。圖5(E):於 /成配泉之層合板丨3疊付有絕緣層之導體箔18。圖5(F): 藉由冲壓加工將層合板13與付有絕緣層之導體辖18接著。 圖〜(G广於特定位置形成貫穿孔14。圖5(h) :於貫穿孔“ 内开/成鍍敷膜15。圖5(1):將外層之導體络（丄圖案化形成導 體配線16。 接著表示以絲網印刷之多層基板之製作例。圖6㈧：將 層口板13《圖案化導體箱，作導體配線16。圖6(B):將本 發明<樹脂組合物之清漆以絲網印刷塗布，乾燥形成絕緣 層”。此時’藉由絲網印刷將介電常數相異之樹脂组合物 2刀地塗布’可於與絕緣層17同—面内形成具有相異介電 吊數《，，·邑緣層。圖6(c):於絕緣層17將導體㈣重疊，藉 由沖壓加工接著。圖6⑼：於特定位置形成貫穿孔14。圖 6⑻:於貫穿孔内形成鍍敷㈣。晴):將外 11圖案化形成導體配線16。 於本發明’不《前述之例，可形成種種的配線基板。 施以配線形成之複數層合板經由預浸材料-口氣 二合二：多層化或，以藉由雷射加工或者乾式蝕刻加工形 成 <目㈣可製作將層間電性連接之表面層合多層配線基 S4579-931022.doc -20- 1304813 =於多層配線基板之製作，可任意選擇各絕緣層之介電 吊數介質損耗角正切’混載相異特性之絕 低介電損失、古、φ搞、、， , J對應 宅谓天阿速傳送、小型化、低價化等目的組合。 精由將本發明之低介質損耗角正㈣脂組合物作為絕缘 胃使用可得介電損失小高頻特性優越之高頻用電子究件。 再者藉由如前述之多層配線基板之製作方法將元件圖案内 建於導體配線内，可得具有種種功能之高性能高頻用電子 零件。作為一例，可製作至少具有電容器、電感器、：線 之種功把之多層配線基板。又，例如，依需要藉由組合 =種安裝零件，可製作，變壓電路、濾波電路、耦合器： %壓控制發訊器、功率放大器、RF模組等。 (實施例） 以下，基於各電子零件所需求之需求特性說明本發明之 電子零件。 於表1、表2表示本發明使用之樹脂組合物之組成及其特 性。表中之組成比以重量比表示。以下說明於實施力所使 用之4劑之名稱、合成方法、清漆之調製方法及硬化物之 評價方法。 U)l，2-二（乙缔苯基）乙烷（Bvpe)之合成 1，2-二（乙埽苯基）乙烷（BVPE)以如下所示之習知方法合 成。於500 ml之三口瓶取格林那反應用粒狀鎂（關東化學 製）5_36 g(220 mm〇l) ’裝上滴液漏斗，氮氣導入管及橡皮 蓋。於氮氣流下，以攪拌子邊攪拌鎂粒子，將系全體以吹 風機加熱脫水。以針筒取乾燥之四氫呋喃3〇〇 m卜通過橡 S4579-93l022.doc -21- 1304813 皮蓋注入。將溶液冷卻為-5°C後，利用滴液漏斗將乙烯芊 基氯（VBC，東京化成製）30.5 g (200 mmol)花約4小時滴下。 滴下終了後，以〇°C /20小時，繼續攪拌。反應終了後，將 反應溶液過遽去除殘餘之鎂，以減塵濃縮機濃縮。將濃縮 溶液以己垸稀釋，以3.6 %鹽酸水溶液洗淨1次，純水洗淨3 次，接著以硫酸鎂脫水，將脫水溶液通矽膠（和光純藥製和 光膠C300)/己烷之短層析管柱精製，真空乾燥得BVPE。所 得BVPE為m-m體（液狀），m-p體（液狀），p-p體（結晶）之混合 物，產率為90%。以1H-NMR調查結構其值與文獻值一致（6H-乙烯基：α-2Η，6.7，/3-4H，5.7、5.2 ; 8H-芳香族：7.1〜7.35 ; 4Η-亞曱基：2.9)。 將該BVPE作為交聯成分使用。 (2)其他試劑 其他的高分子量體，作為交聯成分，使用以下所示者。 高分子量體： PPE : Aldrich製，聚-2,6-二甲基-1,4-苯醚 PBD : Aldrich製，聚-1，4-丁二晞，液狀高分子量體

StBu : Aldrich製，苯乙晞-丁二烯共聚物 硬化觸媒： 25B :日本油脂製，2,5-二曱基-2,5-二（過氧化叔丁基）-3-己炔（過氧化己炔25B) 阻燃劑： 荸薺防護（HISIGARD，商品名）：曰本化學工業製，紅磷 粒子（HISIGARD TP-A10)，平均粒徑 20 μηι 84579-931022.doc -22- 1304813 * 有機不織布： 可樂麗（Kuraray)公司製貝克特蘭MBBK(VectranMBBK : 商品名）（約50 μπι厚） 低介電常數絕緣體： Ζ-36 :東海工業製，硼酸玻璃氣球（平均粒徑56 /xm) 高介電常數絕緣體：

Ba-Ti系：於1 GHz之介電常數70，密度=5.5 g/cm3，平均 粒子1.5 μπι之欽酸鋇系之無機充填劑 (3) 清漆之調製方法 將以特定量之組成之樹脂組合物藉由以氯仿或者無溶劑 狀態混合，分散製作樹脂組合物之清漆。 (4) 樹脂板之製作 將前述，含有溶劑之清漆塗布於PET膠片乾燥後，將此剝 離，於聚四氟乙烯（以下，簡稱PTFE)製之間隔板内放入特 定量，經由聚亞醯胺膜及鏡板，於真空下，加熱及加壓作 為硬化物得到樹脂板。加熱條件為，120°C/30分，150°C/30 分，180°C/100分，沖壓壓力1.5 MPa之多斷加熱。樹脂板之 大小為 7〇x7〇x1.5 mm。 上述無溶劑系之清漆流入PTFE製間隔板内，在氮氣氣流 下以120°C/30分、150°C/30分、180°C/100分之加熱條件硬 化，得到樹脂板。樹脂板的大小為7 0 X 7 0 X 1.5 mm。 (5) 預浸材料之製作 於實施例所製作之預浸材料全部都是，將樹脂组合物之 清漆含浸於特定之有機不織布，藉由於室溫約1小時，以9 0 84579-931022.doc -23 - 1304813 °C乾燥60分鐘製作。 (6)預浸材料硬化物之製作 為了解作成層口板時之預浸材料特性，將以前述方法製 作《預&材料於真$下，加熱及加壓製作模擬基板。加敎 條件為 120°C/30分，ι5(Γγ。 ’、 iDUC/30分，i80°c/100分，沖壓壓力 MMPa之多斷加熱。模擬基板之大小為7㈡㈣5贿。 ⑺介電常數及介質損耗角正切之測定 介电吊數、介質損耗角正切以空腔共振法（安捷倫科技製 8722ES型網路分析儀，關東電子應用開發製空腔共振器）， 觀測1 GHz之值。 (8)阻燃性 mm3之試樣遵從ul-94評 阻燃性利用樣品尺寸7〇χ3χ15 價。

84579-931022.doc -24- 1304813 介電損耗 0.0008 0.0011 0.0012 0.0013 0.0015 0.0025 0.004 角正切 阻燃性 無 VO VO VO VO VO VO 備註 低e， 低e， 低e， 低e， 高e， 而6 ’ 低tan δ 低 tan δ 低 tan δ 低 tan δ 低 tan δ 低 tan δ 低 tan δ 表2 實施例8 實施例9 實施例10 實施例11 BVPE 50 50 50 70 PPE 50 50 20 0 StBu 0 0 30 0 PBD 0 0 0 30 25B 0.5 0.5 0.5 0.5 Ba-Ή 系 0 440 0 0 Z36 10 0 10 10 不織布 50 15 0 0 介電常數 2.2 12 2 1.8 介質損耗角正切 0.0015 0.0025 0.002 0.002 備註 低e，預浸材料 高e，預浸材料 成型用 封裝用 (實施例1) 實施例1為本發明之高頻用電子零件之絕緣層之一例。因 作為交聯成分利用多官能苯乙烯化合物之BVPE，具有極低 的介電常數與低介質損耗角正切。藉由利用本發明之樹脂 組合物，可製作介電損失小的高頻用電子零件。 84579-931022.doc -25 - 1304813 (實施例2) 實施例2為於貫施例1添加作為阻燃劑之紅磷粒子之樹脂 組合物。藉由添加阻燃劑可將樹脂組合物阻燃化，可提升 才对脂組合物之安全性。 (實施例3、4) 實施例3 4為於實施例2之樹脂組合物添加作為低介電常 緣體《玻璃氣球（Z36)之例。伴隨Z36之添加量的增加 :電常數由2.6降低為i.8。將本樹脂組合物料絕緣層之高 相^子料成介電損失小、而高速傳送性提高。 (實施例5〜7) 數=:5〜7為於實施例2之樹脂組合物添加作為高介電 ==陶'粒子(B，)。隨著—含有率之增 (實施例8) _幻型^頻用電子零件‘

實施例8為以有機不織布作為 ㈣的方式製作之預浸材料。本^㈣含有I成 接著層。利用Hi ^可料作為層合板與層合板之 數、介質損耗角I 預浸材料製作之絕緣層因介電' 男耗角正切低可製作高速 頻用電子零件。 、低介電損失之f (實施例9) λ施例9為以有機不織布作為基 wt〇/〇的方式製作之預产 ,"^吏樹脂含有量成1 84579-931022.d〇〇 一 〇預浸材科，可與鋼箔層g -26- 1304813 接著作成層合板。 ，、 接著層。利用本實施例、:用於作為層合板與層合板之間 數高可使電路小型化，Γ材科製作之畴層因介電常 損失之高頻用電=件介質損耗角正切低可製作低介電 (實施例I 〇) 實施例10為熱硬化性刑 實施例之組合物可加工種種：型品脂之例。利用本 物因介電常數、介質Γ 树脂組合物之硬化 所形成之絶缘声、! 均低’故具有由該組合物 失性之高頻用電子零件。傳輕、低介電損 (實施例11) 實她例11為形成低介電常 物之液狀樹脂组合物。液狀耗角正切之硬化 下注模。又，且有由H &物，可於常溫且低壓 之高頻用電予:=樹脂组合物所製作之絕緣層 高速傳送、低介雪f生、上 -1貝扣耗角正切而成 _ I電知失《咼頻用電子零件。 於本發明，可利用如前述之各種: 組合物，製作億接姑β展 低4負抽耗角正切樹脂 1作傳运特性優越的高頻 組合物所形成之絕緣層因介質損耗角正切二=: 電損尖柹Α古、 刀低而成具有低介 、 间政率之鬲頻用電子零件。 (實施例12) 樹脂封裝型之半導 7(A) . . m 置乂如以下的方式製作。圖 心導=具有導線端子26之絕緣基材2。上經由接著劍 麵伽2.d。/ 3搭載。圖7⑻：導線端子26與半導體晶^ ^ 1304813 <電極以金線配線7連接。圖7(c):留下導線專子之一部分 利用實施例ίο之樹脂組合物鑄模成型。硬化條件為壓力^5 MPa、12(TC/30分、15(rc/3()分、⑽。⑼⑼分多階段加散。 本半導體裝置因覆蓋配線之絕緣層為低介電常數、低介質 損耗角正切，故訊號的傳送速度高’且起因於介電損失之 訊號衰減也少。 (實施例13) 樹脂封裝型半導體裝置以如以下的方式製作。圖“A): 藉由將實施例8之低介電常數預浸材料22與銅箔21基層沖 壓加工製作層合板。圖8(B):於層合板之正反面形成配線 23。圖8(C):於特定之位置形成貫穿孔14，於貫穿孔“内 形成鍍敷膜15將層合板之正反面電性連接。圖8(D):將半 導體晶片3之電極與層合板上之配線以金凸塊24接合。圖 8(E):將特定形狀之低介電常數預浸材料22與銅箔21之層 合體以沖壓加工層合接著。圖8(F):以實施例灯之樹脂組合 物將半導體晶片3覆蓋，加熱，形成低介電常數絕緣層8。 圖8(G):將外層之銅箔21圖案化形成外層配線。如此地於 多層配線積板内將半導體晶片嵌入則因無不需利用打線， 而傳送距離變短，可進一層的低介電損失化。再者，於多 層配線積板内及表面可形成後述之各種元件。藉此可將高 頻用電子零件進一層的小型化。 (實施例14) 樹脂封裝型半導體裝置以如以下的方式製作。圖9(a): 將以自動接合（TAB)法生產之例示於圖9。圖9(A):以由不 84579-931022.doc -28- 1304813 織布與實施例1之樹脂組合物所成之在承載帶25(樹脂含有 率30〜50 wt%)與銅箔21重疊沖壓加工，製作自動接合捲 帶。沖壓條件為18(TC/100分，1.5 MPa。承載帶之膜厚，因 耑賦予自動接合捲帶彈性而為30〜1〇〇 。圖9(B):將自動 接合捲帶上之銅膜21圖案化形成導線端子26。圖9(c):將 半導體晶片3上之電極與自動接合捲帶上之導線端子％以 金凸塊24連接。圖9(D):將半導體晶片3以實施例丨丨之低介 電常數樹脂組合物8覆蓋硬化。硬化條件為12(rc /3〇分，15〇 C /30分，180°C /100分多階段加熱。本半導體裝置因承載帶 及封裝樹脂之介電常數、介質損耗角正切均低而成低損失 之承載帶型封裝。 以上，表示半導體封裝之製作粒，惟其封裝方法、封裝 形狀、配線方法、連接方法可任意選定。本發明之主幹為 利用低介質損耗角正切之樹脂組合物保護、絕緣半導體晶 片及週邊之配線，藉此可低介電損失且高速傳送者。 (實施例15) 以下表示電感（線圈）之製作方法。圖1〇(A):於實施例8 之低介電常數預浸材料22與銅落21所成之層合板之特定位 置形成貫穿孔14，於貫穿孔14内形成鍍敷膜15。接著將銅 泊21圖案化，於兩面形成線圈電路28與墊27。圖i〇(b):將 低介電常數預浸材料22與銅箔21重疊藉由沖壓加工層合接 著。圖io(c):於特定位置形成貫穿孔14，於貫穿孔14内形 成鍍敷膜丨5。圖10(1)):將外層之鋼箱21圖案化形成配線 23。線圈圖案可經由貫穿孔進一步層合，亦可於同一面内 84579-931022.doc 1304813 形成複數之線圈圖案，以配線結合。本電感因以低介電常 數、低介質損耗角正切絕緣層覆蓋，成介電損失非常小而 高效率之電路。 (實施例16) 以下表示電容（電容器）之製作方法。圖11(A):將實施例9 之兩介電常數預浸材料29與銅箔21重疊，藉由沖壓加工製 作層合板。圖11(B):將層合板之兩面圖案化形成電容圖案 44與墊27。圖ll(C):將具有電容圖案之層合板、高介電常 數預浸材料29、實施例8之低介電常數預浸材料22與銅箔21 重疊藉由沖壓加工層合接著。硬化條件為18〇它/1〇〇分，L5 MPa。圖ll(D):於特定位置形成貫穿孔14，於貫穿孔“内 形成鍍敷膜15。圖11(E):將外層之銅箔圖案化形成配線 23。電容圖案可進一部多層化，亦可透過外層配線並聯。 藉此可調整容量。本電容可因起因於介質損耗角正切低而 減低介電損失。又，藉由高介電常數化可將圖案面積縮小， 導致可貢獻於電子零件之小型化。 (實施例17) 以下表示可變傳感器之製作例。利用實施例9之高介電常 數預浸材料與銅箔製作圖12〜圖18所示配線積板a〜g。示於 圖12〜圖14之配線積板a ’ c具有謀求與接地3〇及内層配線連 接之墊27’配線積板b於兩面具有接地層。圖15〜圖18所示 配線積板d，e，f，g具有訊號波長λ之四分之一之長度之螺 旋狀配線23、以與外部端子之連接為目的之墊27及配線 23。將a〜g之配線基板經由高介電常數預浸材料層合接著的 84579-931022.doc -30- 1304813 同時，將螺旋狀配線，構成圖19之等價電路的方式以貫穿 孔等連接’形成圖2()之可變傳感^。圖Η之3㈠續應於具 有長度<螺旋狀電路。本發明之可變傳感器，因利用 ^介電常數之絕緣層而波長縮短效果高，可貢獻於高頻用 電子零件之小型化。又，本高介電常數絕緣層因低介質損 耗角正切非g小故顯示介電損失小而優越的高顏特性。 (實施例18) 、以下表示層合濾波器之製作例。於圖21表示等價電路， 於圖22表示構成構件。利用實施例9之高介電常數預浸材料 29與鋼强21製作對應於圖21之等價電路之零件之層合板。 本層合板為具有帶狀電路36、電容電路37之配線基板(圖 22⑷、⑻）。接著將高介電常數預浸材料經由層合板a、匕 層合接著’製作圖22⑷所示層合滤波器。該層合滤波器之 各電路透過端面與外部電極38及接地3〇連接。再者，於圖 22則接地30與帶狀電路36之連接電路省略。藉由本層合濾 波器可得所期望之傳輸特性。本發明之層合遽波器其絕緣 層之介質損耗角正切非常小，優於高頻特性，可將帶狀線 共振器之介電損失抑制於低。 (實施例19) 以下表示耦合器之製作例。圖23為構成構件，圖24為耦 合器之剖面圖，圖25為内層電路之配線圖，圖26為表示等 價電路。圖23(a)、⑷為具有與接地3G及外部端子或内部配 線連接之墊27之配線基板。圖23(b)、（c)為具有鍍敷膜15之 冠穿孔14連接之螺旋狀配線23與配線23之末端形成之具有

84579-931022.doc -3U 1304813 墊27之配線基板。將各構件如圖以所示地經由本發明之預 浸材料22或29層合，藉由沖壓加工接著。接著，形成將内 層與外層連接之貫穿孔14及鍍敷膜15。如圖25所示配線 圖，配線23及接地30經由施有鍍敷膜15之貫穿孔丨々連接於 層合基板表面之墊27。兩個螺旋狀的配線23為線圈，藉此 开/成可k傳感器。藉由使之成如此之結構，可製作與圖％ 之等價電路對應之耦合器。本耦合器要高頻變化時，可使 用實施例8的低介電常數預浸材料，要㈣合器小型化時， 可使用實施例9的高介電常數預浸材料。本發明的轉合器中 所使用的絕緣層具有極低的介質損耗角正切。因此，本發 明之耦合器為介電損失小的高效率耦合器。 (實施例20) 以下表示天線電路之製作例。⑨圖27表示天線之製作 驟。圖27(A):將本發明之預浸材料22或者29與鋼搭21藉， 沖壓加工層合接著。圖27(B):於兩端形成具有塾27之成/

天線用之崎23。於本實施聽成為天線長度為使用頻; 之約V4之電抗元件，形成為曲折狀。圖27(c):於形成天名 之配線23上層合㈣材料22或者29及㈣21，藉由沖壓j 工層合接著。® 27(D):於㈣之特定位置形成貫穿孔二 於貫穿孔14内形成鍍敷膜15。圖27⑻：將外層銅辖敍刻 形成與外部端予謀求連接之初。於天、線電路之絕緣層牙 用實施例8之低介電常數預浸材料22時，可對應於廣帶❹ 訊號。另一方面，作為絕緣層利用實施例9之高介電常 浸材料時，藉由波長縮短硬化可將電路小型化。本發明々 84579-931022.doc -32- 1304813 ^泉电路’因介質損耗角正切非常的低而成介電損失少而 高效率之天線。 、 (實施例21) 表示電壓控制發振器（V〇c)之製作例。#圖财示剖面 圖於圖29表7F等^電路。多層配線板係由電源或者訊號 之配線23、電感電路39、電容電路37、帶狀電路36、接地 刊、外邵電極38、謀求連接層間的貫穿孔配線（圖中省略） 等形成°進—步將半導體裝置、電阻等電子零件40裝上， 形成圖29所示之電路。於各配線之絕緣層對應電路之性質 選擇。於電感電路39、配線23之絕緣層以介電常數、介質 "、耗角正切低之絕緣層為佳於本例則利用實施例8之低介 電常數預浸材料22，形成電容電路37、共振器之帶狀線％ 之絕緣層利用實施例10之高介電常數預浸材料29。藉由作 成如此之構成可製作介電損失極小、小型而高性能的電壓 控制發振器。 (實施例22) 表示功率放大器的製作。於圖3〇表示等價電路，於圖31 表π剖面圖。功率放大器系將電容、電感、半導體、電阻 等電子零件40搭載於外層或形成，將帶狀電路％、接地％、 電源電路（圖中省略），分別之電路結合之貫穿孔（圖中省 略），藉由將配線23形成於多層基板内及表面形成以製作。 方；本裝置之絕緣層利用低介電常數之預浸材料22時，施行 高速傳送、低介電損失，而利用高介電常數預浸材料29時， 施行電路之小型化、低介電損失化。 84579-931022.doc -33 - 1304813 (貫施例23) 表示RF模组之製作例。於圖32表示剖面圖。灯模組係藉 由將電容電路37、電感電路39、天線電路4卜帶狀電路^ 半導體42、電阻43設置於多層基板之内層或外層並將各愛 件以配線23、貫穿孔(圖中省略)連接以形成。藉由本裝置： 絕緣體利用低介電常數預浸材料22施以高速傳送、低介電 損失化：另-方面，藉由利用高介電常數預浸材料29,2 行電路之小型化、低介電損失化。 依照以上之實施例’可製造優於高頻特性之低介質損耗 角正切樹脂组合物作為絕緣層之各種高頻用電子零件。本 電子零件因其絕緣層介質損耗角正切低而成介電損失小效 ^佳的高頻用電子零件。又，藉由將低介質損㈣正切樹 脂組合物高介電常數化可將高頻用電子零件小型化。 [發明之效果] 依照本發明，可得以優於高頻特性之低介質損耗角正切 樹脂组合物作為絕緣層之各種高頻用電子零件。 【圖式簡單說明】 圖1 :先前之高頻用半導體裝置之結構例。 圖2 :本發明之高頻用半導體裝置之結構例。 圖3(A)〜3⑻：表示本發明之多層配線基板之製作例之 圖0 圖4(A)〜4(G):表示本發明之多層配線基板之製作例之 圖。 圖5(A)〜5(1):表示本發日狀多層㈣基板之製作例之圖。 84579-931022.doc -34- 1304813 圖6(A)〜6(F):表示本發明之多層配線基板之製作例之圖。 圖7(A)〜7(C):表示本發明之樹脂封裝型高頻用半導體裝 置之製作例之圖。 圖8(A)〜8(G):表示本發明之樹脂封裝型高頻用半導體裝 置之製作例之圖。 圖9(A)〜9(D):表示本發明之樹脂封裝型高頻用半導體裝 置之製作例之圖。 圖10A)〜10(D):表示本發明之電感器之製作例之圖。 圖11(A)〜11(E):表示本發明之電容器之製作例之圖。 圖12:表示形成本發明之可變傳感器之層合板之圖。 圖13:表示形成本發明之可變傳感器之層合板之圖。 圖14:表示形成本發明之可變傳感器之層合板之圖。 圖15:表示形成本發明之可變傳感器之層合板之圖。 圖16:表示形成本發明之可變傳感器之層合板之圖。 圖Π:表示形成本發明之可變傳感器之層合板之圖。 圖18:表示形成本發明之可變傳感器之層合板之圖。 圖19 :表示本發明之可變傳感器之等價電路之圖。 圖20:表示本發明之可變傳感器之圖。 圖21 :表示本發明之層合濾波器之等價電路之圖。 圖22(a)〜22(c):表示本發明之層合遽波器之構成構件之 圖。 圖23(a)〜23(d):表示本發明之耦合器之構成構件之圖。 圖24·表示本發明之搞合器之圖。 圖25 :表示本發明之搞合器之内裝配線圖之圖。 84579-931022.doc -35- 1304813 圖26:表示本發明之偶合器之等價電路之圖。 圖27(A)〜27(E):表示本發明之天線之製作例之圖。 圖28 :本發明之電壓控制發振器之圖。 圖29:本發明之電壓控制發振器之等價電路之圖。 圖30:本發明之功率放大器之等價電路之圖。 圖31 :本發明之功率放大器之圖。 圖32 :本發明之RF模組之圖。 【圖式代表符號說明】 1 基材 2 凹部 3 半導體晶片 4 蓋子 5 密封件 6 端子 7 金線配線 8 低介電常數絕緣層 9 導線架 10 預浸材料 11 導體箔 13 層合板 14 貫穿孔 15 鍍敷層 16 導體配線 17 絕緣層 84579-931022.doc -36- 1304813 18 付有絕緣層之導體箔 19 導線端子 20 絕緣基材 21 銅箱 22 低介電常數預浸材料 23 配線 24 金凸塊 25 承載帶 26 導線端子 27 墊 28 線圈電路 29 高介電常數預浸材料 30 接地 31 帶狀電路 32 帶狀電路 33 帶狀電路 34 帶狀電路 35 接地端子 36 帶狀電路 37 電容電路 38 外部電極 39 電感電路 40 電子零件 41 天線電路 -37- 84579-931022.doc 1304813 42 半導體 43 電阻 44 電容圖案 84579-931022.doc

Claims (1)

1304¾ i3m44i號專利申請案 中文申請專利範圍替換本(97年7月）U:.. ' 拾、申請專利範圍：^一^ i·:種高頻用電子零^^#@送〇.3〜i〇〇GHz之電 氣訊號之導體配線及熱硬化樹脂組合物之硬化物之絕 緣層者，前述絕緣層包含：於丨GHz之介電常數為未滿 2-6、介質損耗角正切為未滿〇 〇〇25、且可以下述之一般 式⑴表示之交聯成分之交聯結構體：
(式中’R為表示碳數2〜57之烴骨架，R丨為表示相同或相 異之氫或碳數1〜20之烴基’U3及R4為表示相同或相 異之氫原子或碳數!〜6之烴基，m為表示卜4之整數， 為表示2以上之整數）。 2. 3. 4. 如申凊專利範圍第丨項之高頻用電子零件，其中前述絕 緣層於1 GHz之介質損耗肖正切之值狀⑼㈣〇〇25。 申。月專利fe圍第1項之高頻用電子零件，其中前述絕 緣層含有重量平均分子量5000以上之高分子量體。 申°月專利fe圍第1項之高頻用電子零件，立中前述絕 緣層係由介電常數相異之複數絕緣材料所構成之複合 84579-97072l.doc 1304813 材料。 5. 6. 7. 8. 9. 10 如申請專利範圍第1項之高頻用電子零件，其中具有於i GHz之介電常數為1.5〜3.0之絕緣層。 士申明專利範圍第5項之高頻用電子零件，其中前述絕 緣層含有至少一種由平均粒徑〇.2〜100 μηι之低介電常數 树月曰粒子、中空樹脂粒子、中空玻璃氣球及空隙所選擇 之低介電常數相。 如申請專利範圍第丨項之高頻用電子零件，其中具有於i GHz之介電常數為之絕緣層。 如τ s月專利範圍第7項 -.« v兮ΊΤ，丹r珂述絕 緣層含有平均粒徑〇·2〜1〇〇 μιη之陶竟粒子或已施行絕綠 處理之金屬粒子。 其中前述絕 如申請專利範圍第1項之高頻用電子零件 緣層含有阻燃劑。 如申請專利範圍第9項之高頻用電子零 ” 燃劑為紅鱗粒子或下述—般式（1 ⑴述阻 燃劑之任一者： ）所表示之有機阻 84579-970721.doc 2- 1304813
(式中，R5、R6為氫或碳數1〜20之相同或相異均可之有機 殘基）。 11.如申請專利範圍第1項之高頻用電子零件，其中前述絕 84579-970721.doc -3- 1304813 、’層含有㈣脂、環氧樹脂、氰酸樹脂、乙㈣基喊樹 =、或熱固性聚苯_脂之任—者作為第二交聯成分。 7種高頻用電子零件，其係將半導體晶片以絕緣層封 裝，其特徵在於：前述絕緣層包含：於丨咖之介電常 數為未滿2.6、介質損㈣正切為未滿〇 〇〇25、且可：下 述之—般式⑴表示之交聯成分之交聯結構體：
(式中’ R為表示碳數2〜57之煙骨架，〜為 :之氯或碳數㈣之煙基，一 為表示二 :、之虱原子或碳數卜6之烴基，m為表示w之整數，^ 為表示2以上之整數）。 U.如申請專利範㈣12項之高㈣電子零件，其中該高頻 用電子零件為捲帶式封裝。 ’ 14.如申請專利範圍第]2項 道蝴θ 一用電子零件，其中前述半 導體日日片於配線基板上裸晶構裝。 ]5.=ΤΓ件，其係具有由絕緣層與導體配線所 I _結構之電子零件，其特徵在於·· 緣層包含：於】他之介電常數為未滿26、介質損耗角 84579-970721.doc -4- 1304813 正切為未滿0.0025、 成分之交聯結構體： 且可以下述之一 般式（I)表 示之交聯
(式中’ R為表示碳數2〜57之烴骨架，R达 1為表示相 異之氫或碳數1〜20之烴基，R2、R3&r 或相 a # 〜為表示相同或相 '、之虱原子或碳數1〜6之煙基，m為表千 .# 4之整數，η 马表不2以上之整數）。 16. 17. 18. 如申請專利範圍第15項之高頻用電子零件，其中至，丨、且 有電容、電感、天線之一種功能。 如申請專利範圍第16項之高頻用電子零件，其中形成有 可變傳感電路、濾波電路、耦合器、電壓控制發振器、 功率放大或RF模組之任〆者。 如申請專利範圍第1 5項之高頻用電子零件，其中作為前 述絕緣層混載介電常數相異之絕緣層。 84579-970721.doc -5- 1304813 柒、指定代表圖： (一) 本案指定代表圖為：第（2 )圖。 (二) 本代表圖之元件代表符號簡單說明： 3 半導體晶片 7 金線配線 8 低介電常數絕緣層 9 導線架 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
84579-931022.doc
TW092112441A 2002-08-26 2003-05-07 TWI304813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002244520A JP3985633B2 (ja) 2002-08-26 2002-08-26 低誘電正接絶縁材料を用いた高周波用電子部品

Publications (2)

Publication Number Publication Date
TW200404816A TW200404816A (en) 2004-04-01
TWI304813B true TWI304813B (zh) 2009-01-01

Family

ID=31884646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112441A TWI304813B (zh) 2002-08-26 2003-05-07

Country Status (5)

Country Link
US (1) US7193009B2 (zh)
JP (1) JP3985633B2 (zh)
KR (1) KR100612782B1 (zh)
CN (1) CN1273544C (zh)
TW (1) TWI304813B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
WO2005117111A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
JP5339318B2 (ja) * 2004-08-27 2013-11-13 株式会社日立製作所 多層配線基板用低誘電損失樹脂、樹脂組成物、プリプレグ及び多層配線基板
JP2006113099A (ja) * 2004-10-12 2006-04-27 Toppan Printing Co Ltd カラーフィルタ
TWI378962B (zh) * 2004-11-30 2012-12-11 Ajinomoto Kk
CN101120623B (zh) * 2005-01-27 2010-07-28 松下电器产业株式会社 多层电路基板的制造方法和多层电路基板
JP2007056158A (ja) * 2005-08-25 2007-03-08 Nagoya Institute Of Technology 樹脂組成物およびそれを用いた配線回路基板
CN1929116A (zh) * 2005-09-06 2007-03-14 马维尔国际贸易有限公司 带有退火玻璃浆的集成电路封装
JP5040092B2 (ja) 2005-10-04 2012-10-03 日立化成工業株式会社 安定性の優れた低誘電正接樹脂ワニスおよびそれを用いた配線板材料
JP4854345B2 (ja) * 2006-03-16 2012-01-18 富士通株式会社 コンデンサシート及び電子回路基板
JP5176126B2 (ja) * 2006-10-06 2013-04-03 日立化成株式会社 相分離を抑制したポリブタジエン樹脂組成物とそれを用いたプリント基板
JP2008115280A (ja) * 2006-11-06 2008-05-22 Hitachi Ltd 低誘電損失樹脂組成物、その硬化物およびそれを用いた電子部品
KR100773670B1 (ko) * 2006-12-14 2007-11-05 이해영 고주파 전송용 연성 케이블
WO2009062543A1 (en) * 2007-11-13 2009-05-22 Abb Research Ltd Fiber-reinforced composite system as electrical insulation
JP5088223B2 (ja) * 2008-04-28 2012-12-05 住友ベークライト株式会社 プリプレグおよび積層板
US8258216B2 (en) * 2009-08-28 2012-09-04 Park Electrochemical Corporation Thermosetting resin compositions and articles
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2013000995A (ja) 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
US9218989B2 (en) * 2011-09-23 2015-12-22 Raytheon Company Aerogel dielectric layer
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
CN102821570A (zh) * 2012-07-31 2012-12-12 深圳光启创新技术有限公司 电子设备及其壳体
CN102821565A (zh) * 2012-07-31 2012-12-12 深圳光启创新技术有限公司 一种电子设备及其壳体
US9099391B2 (en) * 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN105390192A (zh) * 2015-12-07 2016-03-09 杭州乐荣电线电器有限公司 Sfp+高频高速数据传输线缆及其制作方法
CN209914236U (zh) * 2016-08-18 2020-01-07 株式会社村田制作所 多层基板
JP2019009297A (ja) * 2017-06-26 2019-01-17 京セラ株式会社 配線基板およびその製造方法
JP2020167218A (ja) 2019-03-28 2020-10-08 東京応化工業株式会社 組成物及び絶縁部の形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027063A (en) * 1972-09-14 1977-05-31 Sony Corporation Flame retardant thermosetting resin
JPH0722067B2 (ja) 1984-01-09 1995-03-08 日本石油化学株式会社 コンデンサー
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JP4467816B2 (ja) * 2001-02-27 2010-05-26 株式会社日立製作所 低誘電正接樹脂組成物、硬化性フィルム、硬化物およびそれを用いた電気部品とその製法
JP4550324B2 (ja) 2001-07-02 2010-09-22 株式会社日立製作所 低誘電正接樹脂組成物、その硬化物ならびに該組成物を用いたプリプレグ、積層板及び多層プリント基板
JP4499346B2 (ja) 2002-05-28 2010-07-07 日立化成工業株式会社 赤燐粒子含有樹脂組成物、該樹脂組成物を用いたプリプレグ，積層板，多層プリント基板
JP2004083681A (ja) 2002-08-26 2004-03-18 Hitachi Cable Ltd 低誘電正接樹脂組成物と液晶ポリマーの複合フィルムおよびそれを用いたフレキシブル配線基板
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ

Also Published As

Publication number Publication date
JP2004087639A (ja) 2004-03-18
CN1478824A (zh) 2004-03-03
TW200404816A (en) 2004-04-01
JP3985633B2 (ja) 2007-10-03
CN1273544C (zh) 2006-09-06
KR100612782B1 (ko) 2006-08-17
US20040039127A1 (en) 2004-02-26
US7193009B2 (en) 2007-03-20
KR20040030271A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
Zhou et al. Enhanced thermal conductivity and dielectric properties of Al/β-SiCw/PVDF composites
Zhou et al. Dielectric properties and thermal conductivity of PVDF reinforced with three types of Zn particles
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
KR100284461B1 (ko) 고유전상수의가요성폴리이미드필름및제조방법
JP5015591B2 (ja) エポキシ樹脂組成物
JP4430022B2 (ja) 高誘電率の金属−セラミック−ポリマー複合誘電体及びこれを利用したエンベデッドキャパシターの製造方法
TWI237374B (en) High dielectric constant composite material and multilayer wiring board using the same
KR101129010B1 (ko) 박층 석영 유리 크로스를 포함하는 프리프레그, 프리프레그의 경화물을 이용하는 전자부품, 및 그것을 이용한 적층판, 배선판 및 다층 배선판
TWI576365B (zh) A resin composition and a prepreg, a laminate, and a printed wiring board using the same
Shen et al. High dielectric performance of polymer composite films induced by a percolating interparticle barrier layer
US7700185B2 (en) Insulation material, film, circuit board and method of producing them
TWI279420B (en) Resin composition with excellent dielectric characteristics, process for producing resin composition, varnish prepared from the same, process for producing the same, prepreg made with these, and metal-clad laminate
KR100586963B1 (ko) 유전체 형성용 조성물, 이로 제조된 캐패시터층 및 이를포함하는 인쇄회로기판
US20150170786A1 (en) Multilayer ceramic capacitor and manufacturing method thereof and mounting board therefor
US6808642B2 (en) Method for producing multilayer substrate and electronic part, and multilayer electronic part
EP1150311A2 (en) Composite magnetic material and composite dielectric material for electronic parts
CN102643543B (zh) 复合电介质材料、采用其制作的覆铜箔半固化片以及覆铜箔层压板
KR100610649B1 (ko) 수지조성물, 그것을 사용한 프리프레그, 적층판 및 다층프린트 배선판
JP5040092B2 (ja)