KR20040030271A - 저유전 정접 절연 재료를 이용한 고주파용 전자 부품 - Google Patents

저유전 정접 절연 재료를 이용한 고주파용 전자 부품 Download PDF

Info

Publication number
KR20040030271A
KR20040030271A KR1020030059222A KR20030059222A KR20040030271A KR 20040030271 A KR20040030271 A KR 20040030271A KR 1020030059222 A KR1020030059222 A KR 1020030059222A KR 20030059222 A KR20030059222 A KR 20030059222A KR 20040030271 A KR20040030271 A KR 20040030271A
Authority
KR
South Korea
Prior art keywords
insulating layer
high frequency
electronic component
dielectric constant
low dielectric
Prior art date
Application number
KR1020030059222A
Other languages
English (en)
Other versions
KR100612782B1 (ko
Inventor
사또루 아모
아끼라 나가이
신지 야마다
다까오 이시까와
아끼오 다까하시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20040030271A publication Critical patent/KR20040030271A/ko
Application granted granted Critical
Publication of KR100612782B1 publication Critical patent/KR100612782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/441—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from alkenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Abstract

본 발명은 고주파 신호에 대응하기 위한 저유전 정접 수지 조성물을 절연층으로 하는 유전 손실이 적고 고효율인 고주파용 전기 부품을 제공한다.
하기 화학식 1로 표시되는 가교 성분의 가교 구조체를 함유하는 절연층을 사용하여 고주파용 전기 부품을 제조한다.
[화학식 1]
식 중, R은 탄화수소 골격을 나타내며, R1은 동일하거나 또는 상이하고, 수소 또는 탄소수 1 내지 20의 탄화수소기를 나타내며, R2, R3및 R4는 동일하거나 또는 상이하고, 수소 원자 또는 탄소수 1 내지 6의 탄화수소기를 나타내며, m은 1 내지 4의 정수, n은 2 이상의 정수를 나타낸다.

Description

저유전 정접 절연 재료를 이용한 고주파용 전자 부품 {High Frequency Electric Devices Using Insulating Materials with Low Dissipation Factor}
본 발명은 고주파 신호에 대응하기 위한 저유전 정접 수지 조성물을 절연층으로 하는 고주파용 전자 부품에 관한 것이다.
최근, PHS, 휴대 전화 등의 정보 통신기기의 신호대역, 컴퓨터의 CPU 클럭 타임은 GHz 대에 달하며, 고주파수화가 진행되고 있다. 전기 신호의 유전 손실은 회로를 형성하는 절연층의 비유전율의 평방근, 유전 정접 및 전기 신호의 주파수의 곱에 비례한다. 이 때문에 사용되는 신호의 주파수가 높을 수록 유전 손실이 커진다. 유전 손실의 증대는 전기 신호를 감쇠시켜 신호의 신뢰성을 손상하기 때문에, 이것을 억제하기 위해 절연층에는 유전율, 유전 정접이 적은 재료를 선정할 필요가 있다. 재료의 저유전율, 저유전 정접화에는 분자 구조 중의 극성기의 제거가 유효하고, 불소 수지, 경화성 폴리올레핀, 시아네이트 에스테르계 수지, 경화성 폴리페닐렌옥시드, 알릴 변성 폴리페닐렌에테르, 폴리비닐 벤질에테르 수지, 디비닐벤젠 또는 디비닐 나프탈렌으로 변성된 폴리에테르이미드 등이 제안되어 있다.
폴리테트라플루오로에틸렌(PTFE)으로 대표되는 불소 수지는 유전율 및 유전 정접이 낮고, 고주파 신호를 취급하는 각종 전기 부품의 절연층으로서 사용되고 있다. 이에 대하여 유기 용매에 가용성이고 가공성이 양호한 비불소계의 저유전율, 저유전 정접 수지도 여러가지가 검토되어 왔다. 예를 들면, 일본 특허 공개 (평)8-208856호에 기재된 폴리부타디엔 등의 디엔계 중합체를 유리 클로스에 함침하여 과산화물로 경화한 예; 일본 특허 공개 (평)10-158337호에 기재된 노르보르넨계 부가형 중합체에 에폭시기를 도입한 환상 폴리올레핀의 예; 일본 특허 공개 (평)11-124491호에 기재된 시아네이트에스테르, 디엔계 중합체 및 에폭시 수지를 가열하여 B 스테이지화한 예; 일본 특허 공개 (평)9-l18759호에 기재된 폴리페닐렌옥시드, 디엔계 중합체 및 트리알릴이소시아네이트로 이루어진 변성 수지의 예; 일본 특허 공개 (평)9-246429호에 기재된 알릴화폴리페닐렌에테르 및 트리알릴이소시아네이트 등으로 이루어진 수지 조성물의 예; 일본 특허 공개 (평)5-156159호에 기재된 폴리에테르이미드와 스티렌, 디비닐벤젠 또는 디비닐나프탈렌을 얼로이화한 예; 일본 특허 공개 (평)5-78552호, 일본 특허 공개 2001-247733호에 기재된 비닐벤질에테르기를 갖는 열경화성 수지와 각종 첨가제로 이루어진 수지 조성물의 예를 다수 들 수 있다. 이러한 저유전율, 저유전 정접 수지 조성물은 땜납 리플로우, 금와이어 본딩 등의 전기 부품 제조 공정에 견딜 필요가 있기 때문에 모두 열경화성수지로서 설계되어 있다.
저유전율, 저유전 정접 수지 조성물을 이용한 절연층에는 고주파 신호의 유전 손실을 저감하는 이외에 고속 전송, 고특성 임피던스를 얻을 수 있는 특징이 있다.
한편, 고주파 회로의 절연층에는 지연 회로의 형성, 저임피던스 회로에서 배선 기판의 임피던스 정합, 배선 패턴의 세밀화, 기판 자체에 컨덴서가 내장된 복합 회로화 등의 요구가 있고, 절연층의 고유전율화를 요구하는 경우가 있다. 이 때문에 예를 들면, 일본 특허 공개2000-91717호에 기재된 바와 같은 고유전율이고 저유전 정접인 절연층을 사용한 전자 부품의 예; 일본 특허 공개2001-247733호, 일본 특허 공개2001-345212호에 기재된 고유전율층과 저유전율층을 복합화한 전자 부품의 예가 제안되어 있다. 고유전율이고 저유전 정접인 절연층은 상술된 저유전율, 저유전 정접 절연층에 세라믹 가루, 절연 처리가 되어 있는 금속 가루와 같은 고유전체 절연 재료를 분산시킴으로써 형성된다.
상술한 바와 같이 고주파용 전자 부품에서는 그 절연층의 유전율은 형성하는 회로의 성질에 의해 조절할 필요가 있다. 그러나, 유전 손실의 저감을 도모하기 위해 절연층의 저유전 정접화는 어느 경우에도 필수적인 사항이다.
본 발명의 목적은 종래의 절연 재료에 비하여 우수한 유전 특성을 갖는 다관능 스티렌 화합물을 함유하는 저유전 정접 수지 조성물의 가교 구조체를 절연층에 사용한 유전 손실이 적은 고주파용 전자 부품을 제공하는 데에 있다.
도 1은 종래의 고주파용 반도체 장치의 구조예이다.
도 2는 본 발명의 고주파용 반도체 장치의 구조예이다.
도 3은 본 발명의 다층 배선 기판의 제조예를 도시하는 도면이다.
도 4는 본 발명의 다층 배선 기판의 제조예를 도시하는 도면이다.
도 5는 본 발명의 다층 배선 기판의 제조예를 도시하는 도면이다.
도 6은 본 발명의 다층 배선 기판의 제조예를 도시하는 도면이다.
도 7은 본 발명의 수지 봉지 타입의 고주파용 반도체 장치의 제조예를 도시하는 도면이다.
도 8은 본 발명의 수지 봉지 타입의 고주파용 반도체 장치의 제조예를 도시하는 도면이다.
도 9는 본 발명의 수지 봉지 타입의 고주파용 반도체 장치의 제조예를 도시하는 도면이다.
도 10은 본 발명의 인덕터의 제조예를 도시하는 도면이다.
도 11은 본 발명의 충전기의 제조예를 도시하는 도면이다.
도 12는 본 발명의 밸런 트랜스포머(balaun transformer)를 형성하는 적층판을 나타내는 도면이다.
도 13은 본 발명의 밸런 트랜스포머를 형성하는 적층판을 나타내는 도면이다.
도 14는 본 발명의 밸런 트랜스포머를 형성하는 적층판을 나타내는 도면이다.
도 15는 본 발명의 밸런 트랜스포머를 형성하는 적층판을 나타내는 도면이다.
도 16은 본 발명의 밸런 트랜스포머를 형성하는 적층판을 나타내는 도면이다.
도 17은 본 발명의 밸런 트랜스포머를 형성하는 적층판을 나타내는 도면이다.
도 18은 본 발명의 밸런 트랜스포머를 형성하는 적층판을 나타내는 도면이다.
도 19는 본 발명의 밸런 트랜스포머의 등가 회로를 나타내는 도면이다.
도 20은 본 발명의 밸런 트랜스포머를 나타내는 도면이다.
도 21은 본 발명의 적층 필터의 등가 회로를 나타내는 도면이다.
도 22는 본 발명의 적층 필터의 구성 부재를 나타내는 도면이다.
도 23은 본 발명의 커플러의 구성 부재를 나타내는 도면이다.
본 발명의 커플러를 나타내는 도면이다.
도 25는 본 발명의 커플러의 내장 배선도이다.
도 26은 본 발명의 커플러의 등가 회로를 나타내는 도면이다.
도 27은 본 발명의 안테나의 제조예를 도시하는 도면이다.
도 28은 본 발명의 전압 제어 발신기를 나타내는 도면이다.
도 29는 본 발명의 전압 제어 발신기의 등가 회로를 나타내는 도면이다.
도 30은 본 발명의 파워 엠프의 등가 회로를 나타내는 도면이다.
도 31은 본 발명의 파워 엠프를 나타내는 도면이다.
도 32는 본 발명의 RF 모듈을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1 기재 2 오목부
3 반도체칩 4 커버
5 시일재 6 단자
7 와이어 배선 8 저유전율 절연층
9 리드 프레임 10 프리프레그
11 도체박 13 적층판
14 관통 구멍 15 도금 막
16 도체 배선 17 절연층
18 절연층 부착 도체박 19 리드 단자
20 절연기재 21 동박
22 저유전율 프리프레그 23 배선
24 금스터드 범프 25 캐리어 테이프
26 리드 단자 27 패드
28 코일 회로 29 고유전율 프리프레그
30 그라운드(ground)31 내지 34, 36 스트립 회로
35 그라운드 단자 37 컨덴서 회로
38 외부 전극 39 인덕터 회로
40 전자 부품 41 안테나 회로
42 반도체 43 레지스터
44 컨덴서 패턴
상기 목적은 하기의 본 발명에 의해서 달성된다.
본 발명의 고주파용 전자 부품은 0.3 내지 100 GHz의 전기 신호를 전송하는 도체 배선과 열경화성 수지 조성물의 경화물인 절연층을 가지고, 절연층이 하기 화학식 1로 표시되는 가교 성분을 함유하는 수지 조성물을 이용하여 형성된 것을 특징으로 한다. 이에 따라, 종래의 열경화성 수지로부터 형성된 절연층보다도 저유전 정접인 절연층을 얻을 수 있고, 종래의 고주파용 전자 부품보다도 유전 손실이 적은 고효율의 고주파용 전자 부품을 얻을 수 있다.
식 중, R은 탄화수소 골격을 나타내며, R1은 동일하거나 또는 상이하고, 수소 또는 탄소수 1 내지 20의 탄화수소기를 나타내며, R2, R3및 R4는 동일하거나 또는 상이하고, 수소 원자 또는 탄소수 1 내지 6의 탄화수소기를 나타내며, m은 1 내지 4의 정수, n은 2 이상의 정수를 나타낸다.
본 발명은 기본적으로는 상기 화학식 1로 표시되는 저유전율, 저유전 정접인다관능 스티렌 화합물의 가교 구조체를 고주파용 전기 부품의 절연층에 적용시킴으로써 달성된다. 이 경화물은 1 GHz에서의 유전율이 약2.6 미만, 유전 정접이 0.0025 미만이고, 종래의 재료에 비하여 매우 낮은 유전 정접을 갖는다. 이것은 본 발명의 다관능 스티렌 화합물이 에테르기, 카르보닐기, 아미노기와 같은 극성기를 구조 중에 포함하지 않은 것에 기인한다. 종래 재료의 일례로는 동일한 효과를 얻기 위해 디비닐벤젠을 가교 성분으로 사용하는 것이 검토되고 있었지만, 디비닐벤젠은 휘발성을 갖기 때문에, 수지 조성물의 건조, 경화 공정에서 휘발되어 경화물의 특성 조절이 어렵다는 문제를 갖고 있었다.
또한 본 발명에서는 다관능 스티렌 화합물에 유전율이 상이한 유기, 무기의 절연체를 혼합함으로써, 유전 정접의 현저한 증대를 억제하면서 절연층의 유전율을 조절할 수 있다. 이에 따라 고속 전송, 소형화 등의 특성을 부여한 고주파용 전기 부품의 제조가 가능해진다.
<발명의 실시의 형태>
이하, 본 발명에 대해서 상세하게 설명한다. 본 발명의 전자 부품은 0.3 내지 100 GHz의 전기 신호를 전송하는 도체 배선과 화학식 1로 표시되는 가교 성분의 가교 구조체를 함유하는 절연층으로부터 형성되는 고주파용 전기 부품이다. 가교 성분으로서 극성기를 함유하지 않는 다관능 스티렌 화합물을 사용함으로써 매우 낮은 유전율과 유전 정접을 갖는 절연층을 형성할 수 있다. 본 가교 성분은 휘발성을 갖지 않기 때문에, 디비닐벤젠과 같이 휘발에 의한 절연층의 특성의 변동이 발생하지 않고, 이것에 의해서 고주파용 전자 부품의 저유전 손실성이 안정적으로 얻어진다. 가교 성분의 중량 평균 분자량(GPC, 스티렌 환산치)은 1000 이하인 것이 바람직하다. 이에 의해 가교 성분의 용융 온도의 저온화, 성형시의 유동성 향상, 경화 온도의 저온화, 여러가지 중합체, 단량체, 충전재와의 상용성 향상과 같은 특성이 개선되고, 가공성이 풍부한 저유전 정접 수지 조성물이 된다. 이에 의해 여러가지 형태의 고주파용 전기 부품의 제조가 용이해진다. 가교 성분의 바람직한 예로는 1,2-비스(p-비닐페닐)에탄, 1,2-비스(m-비닐페닐)에탄, 1-(p-비닐페닐)-2-(m-비닐페닐)에탄, 1,4-비스(p-비닐페닐에틸)벤젠, 1,4-비스(m-비닐페닐에틸)벤젠, 1,3-비스(p-비닐페닐에틸)벤젠, 1,3-비스(m-비닐페닐에틸)벤젠, 1-(p-비닐페닐에틸)-3-(m-비닐페닐에틸)벤젠, 비스비닐페닐메탄, 1,6-(비스비닐페닐)헥산 및 측쇄에 비닐기를 갖는 디비닐벤젠 중합체(올리고머) 등을 들 수 있다.
상술한 다관능 스티렌 화합물의 가교체는 매우 낮은 유전 정접을 갖고 있고, 불순물의 함유량에도 의존하지만, 1 GHz에서의 유전 정접의 값은 0.0005 내지 0.0025이다. 이에 따라, 본 발명의 고주파용 전자 부품의 절연층은 첨가하는 다른 성분의 영향을 받아 유전 정접의 값은 변동하겠지만, 1 GHz에서의 유전 정접의 값을 0.0005 내지 0.0025로 매우 낮은 값으로 조정할 수 있다.
본 발명에서는 절연층에 고분자량체를 분산시킴으로써 절연층에 강도, 신장, 도체 배선에의 접착력, 필름 형성능을 부여할 수 있다. 이것에 의해서 다층 배선판의 제조에 필요한 프리프레그, 도체박과 프리프레그를 적층하여 경화한 도체박 부착 적층판(이하, 적층판이라고 함)의 제조가 가능해지는 이외에, 박막 형성 공정에 의한 고밀도 다층 배선 기판의 제조도 가능해진다. 상기 고분자량체는 분자량이 5000 이상인 것이 바람직하고, 보다 바람직하게는 10000 내지 100000, 더욱 바람직하게는 15000 내지 60000인 것이 바람직하다. 분자량이 적은 경우는 기계 강도의 개선이 불충분하게 되는 경우가 있고, 분자량이 지나치게 큰 경우는 수지 조성물을 바니시화했을 때에 점도가 높아져서 혼합 교반, 막 제조가 곤란하게 된다. 고분자량체의 예로는 부타디엔, 이소프렌, 스티렌, 에틸스티렌, 디비닐벤젠, N-비닐페닐말레이미드, 아크릴산에스테르, 아크릴로니트릴로부터 선택되는 단량체의 단독 또는 공중합체, 치환기를 가질 수도 있는 폴리페닐렌옥시드, 환상 폴리올레핀, 폴리실록산, 폴리에테르이미드 등을 들 수 있다. 그 중에서도 폴리페닐렌옥시드, 환상 폴리올레핀은 고강도로 유전 정접이 낮기 때문에 바람직하다.
본 발명은 상기 가교 성분에 유전율이 상이한 여러가지 절연 재료를 분산한 절연층을 갖는 고주파용 전기 부품을 포함한다. 이러한 구성으로 함으로써 절연층의 유전 정접의 증가를 억제하면서 유전율을 쉽게 조정할 수 있다. 본 발명의 수지 조성물에서는 혼합하는 고분자량체의 종류, 첨가량으로 1 GHz에서의 유전율을 2.3 내지 3.0 정도의 범위로 조정할 수 있다. 또한 절연층에 1 GHz에서의 유전율이 1.0 내지 2.2인 저유전율 절연체를 분산한 고주파용 전기 부품에서는 절연층의 유전율을 1.5 내지 2.2 정도로 조정하는 것이 가능하다. 절연층의 유전율을 저감함으로써, 전기 신호의 고속 전송이 더 한층 가능해진다. 이것은 전기 신호의 전송 속도가 유전율의 평방근의 역수와 비례 관계에 있기 때문이고, 절연층의 유전율이 낮을수록 전송 속도는 빨라진다. 상기 저유전율 절연체로는 저유전율 수지 입자, 중공 수지 입자, 중공 유리 벌룬(glass balloon) , 공극(공기)가 바람직하고,그 입자 크기는 절연층의 강도, 절연 신뢰성의 관점에서, 평균 입경 0.2 내지 100 ㎛, 보다 바람직하게는 0.2 내지 60 ㎛인 것이 바람직하다. 저유전율 수지 입자의 예로는 폴리테트라플루오로에틸렌 입자, 폴리스티렌디비닐벤젠 가교 입자 등을 들 수 있고, 중공 입자로는 중공스티렌-디비닐벤젠 가교 입자, 실리카 벌룬, 유리 벌룬, 사주(sand bar) 벌룬 등을 들 수 있다. 저유전율 절연층은 고속 전송성이 요구되는 반도체 장치의 봉지 수지 및 칩 사이를 전기적으로 접속하는 MCM 기판 등의 배선, 고주파용 칩 인덕터 등의 회로 형성에 바람직하다.
한편, 본 발명에서는 절연층 중에 1 GHz에서의 유전율이 3.0 내지 10000인 고유전율 절연체를 분산함으로써 유전 정접의 증대를 억제하면서, 유전율이 3.1 내지 20인 고유전율 절연층을 갖는 고주파용 전기 부품을 제조할 수 있다. 절연층의 유전율을 향상시킴으로써 회로의 소형화, 컨덴서의 고용량화가 가능해지고 고주파용 전기 부품의 소형화 등에 기여할 수 있다. 고유전율, 저유전 정접 절연층은 충전기, 공진 회로용 인덕터, 필터, 안테나 등의 형성에 바람직하다. 본 발명에 사용하는 고유전율 절연체로는 세라믹 입자 또는 절연 처리를 한 금속 입자를 들 수 있다. 구체적으로는, 실리카, 알루미나, 지르코니아, 세라믹 입자; 예를 들면 MgSiO4, Al2O3, MgTiO3, ZnTi03, ZnTiO4, TiO2, CaTiO3, SrTiO3, SrZrO3, BaTi2O5, BaTi4O9, Ba2Ti9O20, Ba(Ti,Sn)9O20, ZrTiO4, (Zr,Sn)TiO4, BaNd2Ti5Ol4, BaSmTiO14, Bi2O3-BaO-Nd2O3-TiO2계, La2Ti2O7, BaTiO3, Ba(Ti,Zr)O3계, (Ba,Sr)TiO3계 등의 고유전율 절연체를 들 수 있고, 동일하게 절연 처리를 한 금속 미립자; 예를 들면 금,은, 팔라듐, 구리, 니켈, 철, 코발트, 아연, Mn-Mg-Zn계, Ni-Zn계, Mn-Zn계, 카르보닐철, Fe-Si계, Fe-Al-Si계, Fe-Ni계 등을 들 수 있다. 고유전율 절연체의 입자는 파쇄, 조립법 또는 열분해성 금속 화합물을 분무, 열 처리하여 금속 미립자를 제조하는 분무 열 분해법(특허 공고 (소)63-31522호, 일본 특허 공개 (평)6-172802호, 일본 특허 공개 (평)6-279816호) 등에 의해 제조된다. 분무 열 분해법에서는 출발 재료인 금속 화합물, 예를 들면 카르복실산염, 인산염, 황산염 등과, 형성된 금속과 반응하여 세라믹화하는 붕산, 규산, 인산, 또는 산화 후에 세라믹화하는 각종 금속염을 혼합하여 분무 열 분해 처리함으로써 표면에 절연층을 갖는 금속 입자를 형성할 수 있다. 고유전율 절연체의 평균 입경은 0.2 내지 100 ㎛ 정도가 바람직하고, 절연층의 강도, 절연 신뢰성의 관점에서 평균 입경 0.2 내지 60 ㎛이 한층 바람직하다. 입경이 작아지면 수지 조성물의 혼련이 곤란하고, 지나치게 크면 분산이 불균일하게 되어 절연 파괴의 기점이 되고, 절연 신뢰성의 저하를 초래하는 경우가 있다. 고유전율 입자의 형상은 구형, 파쇄, 위스커형 중 어느 하나일 수 있다.
상기 저유전율 절연체 또는 고유전율 절연체의 함유량은 가교 성분과 고분자량 성분과 저유전율 절연체 또는 고유전율 절연체의 총량에 대하여 10 내지 80 용량％인 것이 바람직하고, 보다 바람직하게는 10 내지 65 용량％이다. 이 이하이면 유전율 조정이 곤란하며, 이 이상이면 절연층의 절연 신뢰성 저하, 가공성 저하가 발생되는 경우가 있다. 상술한 범위내에서 목적한 유전율로 조정할 수 있다.
또한, 본 발명에서는 H 유리, E 유리, NE 유리, D 유리 등의 각종 유리 섬유를 편직한 유리 클로스와 아라미드 부직포, LPC 부직포 등의 각종 부직포에 상기 저유전 정접 수지 조성물을 함침하여 그것을 경화하여 절연층을 형성할 수도 있다. 유리 클로스, 부직포는 절연층의 유전율의 조정에 기여하는 이외에, 절연층의 경화 전후에 있어서, 절연층의 강도를 증가시키는 기능을 한다.
본 발명에서는 고주파용 전자 부품에 대한 안전성의 관점에서, 상기 절연층에 난연제를 분산시킬 수도 있다. 난연제의 종류는 특히 제한되지 않지만, 저유전 정접성을 중시하는 경우에는 적린 입자, 하기 화학식 2 내지 6에 기재된 유기 난연제를 사용하는 것이 바람직하다. 이에 의해, 저유전 정접성과 절연층의 난연성이 효과적으로 양립할 수 있고, 고주파용 전자 부품의 화재에 대한 안전성이 확보된다.
식 중, R5, R6은 수소 또는 탄소수 1 내지 20인 동일하거나 또는 상이할 수 있는 유기 잔기이다.
본 발명에 있어서 난연제의 바람직한 배합량은 절연층을 형성하는 가교 성분과 고분자량체와 그 밖의 유기 성분의 총량을 100 중량부로 했을 때, 1 내지 100 중량부의 범위이고, 더욱 바람직한 범위로는 1 내지 50 중량부이다. 난연제의 난연 효과에 따라 그 배합량을 상기의 범위내에서 조정하는 것이 바람직하다. 난연제의 양이 지나치게 많으면 유전 정접의 저하를 초래하는 경우가 있고, 난연제의 양이 적으면 충분한 난연성을 얻을 수 없는 경우가 있다. 또한 난연성을 향상시키기위해서 난연조제로서 삼산화안티몬, 사산화안티몬, 오산화안티몬, 안티몬산 소다 등의 안티몬계 화합물 또는 멜라민, 트리알릴-1,3,5-트리아진-2,3,4-(1H,3H,5H)-트리온, 2,4,6-트리아릴옥시1,3,5-트리아진 등의 질소 함유 화합물을 첨가할 수도 있다.
본 발명에서는 유전 특성이 허용하는 범위 내에서 제2 가교 성분으로 범용 경화성 수지를 첨가할 수도 있다. 범용 경화성 수지의 예로는 페놀 수지, 에폭시 수지, 시아네이트 수지, 비닐벤질에테르 수지, 열경화성 폴리페닐렌에테르 수지 등을 들 수 있다. 범용 열경화성 수지는 분자내에 극성기를 갖기 때문에 도체 배선과 절연층과의 밀착성, 절연층의 기계 강도 등을 향상시킬 수 있다.
본 발명에서는 상술한 저유전율 절연층과 고유전율 절연층을 회로의 요구 특성에 맞춰서 조합하고, 저유전율 절연층과 고유전율 절연층을 함께 갖는 배선 기판을 제조할 수 있다. 유전율이 상이한 복수의 절연층은 동일면내에 존재할 수도 있고, 다층화하여 각 층마다 존재할 수도 있다. 이것에 의해 전기 부품의 소형화와 고속 전송화를 더 한층 양립할 수 있다.
이하, 각 전자 부품에 요구되는 요구 특성에 기초하여 본 발명의 전자 부품에 대해서 설명한다.
(1) 반도체 장치
종래부터 고주파용 반도체 소자는 고주파 동작의 장해가 되는 배선간 정전 용량을 저감하기 위해서, 도 1에 기재한 바와 같이 공기층을 절연층으로 하는 봉입형(hermetically-sealed) 기밀 패키지에 의해 제조되어 왔다. 본 발명에서는 소정의 배합비로 한 화학식 1로 표시되는 가교 성분, 저유전율 절연체 입자, 필요에 따라 고분자량체, 난연제 및 제2 가교 성분, 이형제, 착색제 등을 함유하는 저유전율이며 저유전 정접인 수지 조성물을 유기 용매 중 또는 무용제 상태로 혼합 분산하고, 이 저유전율, 저유전 정접 수지 조성물로 반도체칩을 피복하고, 필요에 따라 건조하여 경화함으로써, 저유전율, 저유전 정접 수지층으로 절연, 보호된 반도체 장치를 제조한다. 이 저유전율, 저유전 정접 수지 조성물의 경화는 120 ℃ 내지 240 ℃의 가열로 행할 수 있다. 도 2에 본 발명의 고주파용 반도체 장치의 일례를 나타내지만 그 형상은 특히 한정되는 것이 아니다. 본 발명에 의하면 염가인 몰드 성형법으로 전송 속도가 높고, 유전 손실이 적은 고효율의 고주파용 반도체 장치를 제조할 수 있다. 본 발명의 저유전율, 저유전 정접인 절연층의 형성 방법으로는 트랜스퍼 프레스, 포팅(POTTING) 등이 있고, 반도체 장치의 형상에 따라서 적절하게 선택된다. 반도체 장치의 형태는 특별히 한정되지 않지만 예를 들면, 테이프 캐리어형 패키지, 반도체칩이 배선 기판상에 베어 칩 실장된 반도체 장치 등을 예로 들 수 있다.
(2) 다층 기판
종래의 열경화성 수지 조성물에 비하여 화학식 1로 표시되는 가교 성분은 유전 정접이 낮다. 따라서 본 가교 성분을 절연층에 사용한 배선 기판은 유전 손실이 적은 고주파 특성이 우수한 배선 기판이 된다. 이하, 다층 배선 기판의 제조 방법에 대해서 설명한다. 본 발명에 있어서, 다층 배선 기판의 출발재가 되는 프리프레그 또는 절연층이 부착된 도체박은 소정의 배합비로 한 화학식 1로 표시되는가교 성분, 고분자량체, 필요에 따라 저유전율 절연체 입자 또는 고유전율 절연체 입자, 난연제 및 제2 가교 성분, 착색제 등을 배합한 저유전 정접 수지 조성물을 용제 중에서 혼련하여 슬러리화한 후에 유리 클로스, 부직포, 도체박 등의 기재에 도포, 건조하여 제조한다. 프리프레그는 적층판의 코어재, 적층판과 적층판 또는 도체박과의 접착층겸 절연층으로 사용할 수 있다. 한편, 절연층이 부착된 도체박은 적층, 프레스에 의해서 코어재 표면에 도체층을 형성할 때에 사용된다. 본 발명의 코어재라 함은 절연층 부착 도체박을 담지하여 보강하는 기재이고, 유리 클로스, 부직포, 필름재, 세라믹 기판, 유리 기판, 에폭시 등의 범용 수지판, 범용 적층판 등을 예로서 들 수 있다. 슬러리화에 사용되는 용제는 배합하는 가교 성분, 고분자량체, 난연제 등의 용매인 것이 바람직하고, 그 예로는 디메틸포름아미드, 메틸에틸케톤, 메틸이소부틸케톤, 디옥산, 테트라히드로푸란, 톨루엔, 클로로포름 등을 들 수 있다. 프리프레그, 절연층 부착 도체박의 건조 조건(B 스테이지화)은 사용한 용매, 도포한 수지층의 두께에 의해서 조정된다. 예를 들면 톨루엔을 사용하여, 건조막 두께 약 50 ㎛인 절연층을 형성하는 경우에는 80 내지 130 ℃에서 30 내지 90분 동안 건조할 수 있다. 필요에 따라서 바람직한 절연층의 두께는 50 내지 300 ㎛이고, 그 용도나 요구 특성(배선 패턴 크기, 직류 저항)에 의해서 조정된다.
이하, 다층 배선 기판의 제조예를 도시한다. 도 3에 제1 예를 도시한다. 도 3(A); 소정의 두께의 프리프레그 (10)와 도체박 (11)을 중첩한다. 사용되는 도체박은 금, 은, 구리, 알루미늄과 같이 도전율이 양호한 물질 중에서 임의로 선택한다. 그 표면 형상은 프리프레그와의 접착력을 향상시킬 필요가 있는 경우에는 요철이 크게 형성된 불균일한 박을 사용하고, 고주파 특성을 한층 향상시킬 필요가 있는 경우에는 비교적 평활한 표면을 갖는 박을 사용한다. 도체박의 두께는 9 내지 35 ㎛ 정도인 것이 에칭 가공성의 관점에서 바람직하다. 도 3(B); 프리프레그와 도체박을 압착하면서 가열하는 프레스 가공에 의해서 접착, 경화하여 표면에 도체층을 갖는 적층판 (13)이 얻어진다. 가열 조건은 120 내지 240 ℃, 1.0 내지 5 MPa, 1 내지 3 시간으로 하는 것이 바람직하다. 또한, 프레스 가공의 온도, 압력은 상기 범위내에서 다단계로 할 수도 있다. 본 발명에서 얻어지는 적층판은 절연층의 유전 정접이 매우 낮은 것에 기인하여 우수한 고주파 전송 특성을 나타낸다.
계속해서 양면 배선 기판의 제조예를 설명한다. 도 3(C); 먼저 제조한 적층판의 소정 위치에 드릴 가공에 의해서 관통 구멍 (14)을 형성한다. 도 3(D); 도금에 의해서 관통 구멍내에 도금 막 (15)을 형성하여, 안과 밖의 도체박을 전기적으로 접속한다. 도 3(E); 양면의 도체박을 패터닝하여 도체 배선 (16)을 형성한다.
계속해서 다층 배선 기판의 제조예를 설명한다. 도 4(A); 소정의 두께의 프리프레그와 도체박을 이용하여 적층판 (13)을 제조한다. 도 4(B); 적층판 양면에 도체 배선 (16)을 형성한다. 도 4(C); 패턴 형성 후의 적층판에 소정의 두께의 프리프레그 (10)과 도체박 (11)을 중첩시킨다. 도 4(D); 가열 가압하여 외층에 도체박을 형성한다. 도 4(E); 소정 위치에 드릴 가공에 의해서 관통 구멍 (14)을 형성한다. 도 4(F); 관통 구멍내에 도금 막 (15)을 형성하고, 층간을 전기적으로 접속한다. 도 4(G); 외층의 도체박에 패터닝을 실시하고, 도체 배선 (16)을 형성한다.
계속해서 절연층이 부착된 동박을 사용한 다층 배선 기판의 제조예를 도시한다. 도 5(A); 도체박 (11)에 본 발명의 수지 조성물의 바니시를 도포, 건조하여 미경화의 절연층 (17)을 갖는 절연층 부착 도체박 (18)을 제조한다. 도 5(B); 리드 단자 (19)와 절연층 부착 도체박 (18)을 중첩한다. 도 5(C); 프레스 가공에 의해서 리드 단자 (19)와 절연층 부착 도체박 (18)을 접착하여, 적층판 (13)을 형성한다. 미리 코어재의 표면을 커플링 처리 또는 조화 처리함으로써 코어재와 절연층의 접착성을 향상시키는 것도 가능하다. 도 5(D); 적층판 (13)의 도체박 (11)을 패터닝하여 도체 배선 (16)을 형성한다. 도 5(E); 배선 형성된 적층판 (13)에 절연층 부착 도체박 (18)을 중첩한다. 도 5(F); 프레스 가공에 의해서 적층판 (13)과 절연층 부착 도체박 (18)을 접착한다. 도 5(G); 소정의 위치에 관통 구멍 (14)을 형성한다. 도 5(H); 관통 구멍 (14)에 도금 막 (15)을 형성한다. 도 5 (I); 외층의 도체박 (11)을 패터닝하여 도체 배선 (16)을 형성한다.
이어서 스크린 인쇄에 의한 다층 기판의 제조예를 도시한다. 도 6(A); 적층판 (13)의 도체박을 패터닝하여, 도체 배선 (16)을 형성한다. 도 6(B); 본 발명의 수지 조성물의 바니시를 스크린 인쇄에 의해서 도포, 건조하여 절연층 (17)을 형성한다. 이 때, 스크린 인쇄에 의해서 부분적으로 유전율이 다른 수지 조성물을 도포하고, 다른 유전율을 갖는 절연층을 절연층 (17)과 동일면내에 형성할 수 있다. 도 6(C); 절연층 (17)에 도체박 (11)을 중첩시켜, 프레스 가공에 의해서 접착한다. 도 6(D); 소정의 위치에 관통 구멍 (14)을 형성한다. 도 6(E); 관통 구멍내에 도금 막 (15)을 형성한다. 도 6(F); 외층의 도체박 (11)을 패터닝하여 도체 배선(16)을 형성한다.
본 발명에서는 상술한 예에 한정되지 않고, 여러가지 배선 기판을 형성할 수 있다. 예를 들면, 배선 형성을 실시한 복수의 적층판을 프리프레그를 통해 일괄 적층하여 고다층화하는 것이나, 레이저 가공 또는 건식 에칭 가공에 의해서 형성되는 블라인드 관통 구멍에 의해 층간을 전기적으로 접속하는 빌드업(buildup) 다층 배선 기판도 제조할 수 있다. 다층 배선 기판의 제조에 있어서는 각 절연층의 유전율, 유전 정접은 임의로 선택할 수 있고, 다른 특성의 절연층을 혼재하여 저유전 손실, 고속 전송, 소형화, 저가격화 등의 목적에 따라서 조합할 수 있다.
본 발명의 저유전 정접 수지 조성물을 절연층으로 사용함으로써 유전 손실이 적고 고주파 특성이 우수한 고주파용 전자 부품을 얻을 수 있다. 또한 상술한 것과 같은 다층 배선 기판의 제조 방법에 의해 도체 배선내에 소자 패턴을 조립함으로써 여러가지 기능을 갖는 고성능의 고주파용 전기 부품을 얻을 수 있다. 일례로는 충전기, 인덕터, 안테나 중 적어도 하나의 기능을 갖는 다층 배선 기판을 제조할 수 있다. 또한, 예를 들면, 필요에 의해서 각종 실장 부품과 조합함으로써 밸런 트랜스포머 회로, 필터 회로, 커플러, 전압 제어 발신기, 파워 엠프, RF 모듈 등을 제조할 수 있다.
<실시예 >
이하, 각 전자 부품에 요구되는 요구 특성에 기초하여 본 발명의 전자 부품에 대해서 설명한다.
하기 표 1, 표 2에 본 발명에 사용한 수지 조성물의 조성 및 그 특성을 나타낸다. 표 중의 조성비는 중량비를 나타낸다. 이하에 실시예에서 사용한 시약의 명칭, 합성 방법, 바니시의 제조 방법 및 경화물의 평가 방법을 설명한다.
(1) 1,2-비스(비닐페닐)에탄(BVPE)의 합성
1,2-비스(비닐페닐)에탄(BVPE)은 이하에 나타낸 바와 같은 공지된 방법으로 합성했다. 500 ㎖의 3구 플라스크에 그리나드 반응용 입상 마그네슘(간토 가가꾸샤 제조) 5.36 g (220 m㏖)을 넣고, 적하 로트, 질소 도입관 및 격막 갭을 부착했다. 질소 기류 하에서 스터러에 의해 마그네슘 입자를 교반하면서, 계 전체를 드라이어로 가열 탈수했다. 건조 테트라히드로푸란 300 ㎖를 실린지에 넣고 격막 갭을 통해 주입했다. 용액을 -5 ℃로 냉각한 후, 적하 로트를 이용하여 비닐벤질클로라이드(VBC, 도쿄 화성사 제조) 30.5 g(200 m㏖)을 약4 시간에 걸쳐 적하했다. 적하 종료 후, 0 ℃에서 20 시간 동안 교반을 계속했다. 반응 종료 후, 반응 용액을 여과하여 잔존하는 마그네슘을 제거하고 증발기로 농축했다. 농축 용액을 헥산으로 희석하고, 3.6 ％ 염산 수용액으로 1회, 순수한 물로 3회 세정하고, 계속해서 황산마그네슘으로 탈수했다. 탈수 용액을 실리카겔(와코 쥰야꾸사 제조 와코겔 C300)/헥산의 쇼트 컬럼을 통해 정제하고, 진공 건조하여 BVPE를 얻었다. 얻어진 BVPE는 m-m체(액상), m-p체(액상), p-p체(결정)의 혼합물이고, 수율은 90 ％이었다.1H-NMR에 의해서 구조를 조사했더니 그 값은 문헌에 기재된 값과 일치했다 (6H-비닐:α-2H, 6.7, β-4H, 5.7, 5.2; 8H-방향족: 7.1 내지 7.35; 4H-메틸렌: 2.9).
이 BVPE를 가교 성분으로 사용했다.
(2) 그 밖의 시약
그 밖의 고분자량체, 가교 성분으로 이하에 표시하는 것을 사용했다.
고분자량체;
PPE: 알드리치사 제조, 폴리-2,6-디메틸-1,4-페닐렌옥시드
PBD: 알드리치사 제조, 폴리-1,4-부타디엔; 액상 고분자량체
StBu: 알드리치사 제조, 스티렌-부타디엔 공중합체
경화 촉매;
25B: 일본 유지사 제조 2,5-디메틸-2,5-비스(t-부틸퍼옥시)헥신-3(퍼헥신 25 B)
난연제;
히시가드: 일본 화학 공업사 제조, 적린 입자(히시가드TP-Al0), 평균 입경 20 ㎛
유기 부직포;
클라레사 제조 벡트란 MBBK(약 50 μ 두께)
저유전율 절연체;
z-36: 도까이 고교사 제조, 붕규산 유리 벌룬(평균 입경 56 ㎛)
고유전율 절연체;
Ba-Ti계: 1 GHz에서의 유전율이 70, 밀도= 5.5 g/㎤, 평균 입자 1.5 ㎛의 티탄산 바륨계의 무기 필러
(3) 바니시의 제조 방법
소정량의 조성으로 한 수지 조성물을 클로로포름 또는 무용제 상태로 혼합, 분산함으로써 수지 조성물의 바니시를 제조했다.
(4) 수지판의 제조
상기 용제를 함유하는 바니시는 PET 필름에 도포하여 건조한 후에, 이것을 박리하여 폴리테트라플루오로에틸렌(이하, PTFE라고 함)으로 제조된 스페이서내에 소정량을 넣고, 폴리이미드 필름 및 경판을 통해 진공하에 가열 및 가압하여 경화물로서의 수지판을 얻었다. 가열 조건은 120 ℃/30 분, 150 ℃/30 분, 180 ℃/100분이고, 프레스 압력 1.5 MPa의 다단계 가열로 했다. 수지판의 크기는 70×70×1.5 ㎜로 했다.
상기 무용제계의 바니시는 PTFE으로 제조된 스페이서내에 유입시켜, 질소 기류하에 120 ℃/30 분, 150 ℃/30 분, 180 ℃/100 분의 가열 조건으로 경화하여 수지판을 얻었다. 수지판의 크기는 70×70×1.5 ㎜로 했다.
(5) 프리프레그의 제조
실시예에 있어서 제조한 프리프레그는 전부, 수지 조성물의 바니시를 소정의 유기 부직포에 함침하여, 실온에서 약1 시간, 90 ℃에서 60분간 건조하여 제조했다.
(6) 프리프레그 경화물의 제조
적층판으로 했을 때의 프리프레그의 특성을 알기 위해 상기한 방법으로 제조한 프리프레그를 진공하에 가열 및 가압하여 모의 기판을 제조했다. 가열 조건은120 ℃/30분, 150 ℃/30분, 180 ℃/100분, 프레스 압력 1.5 MPa의 다단계 가열로 했다. 모의 기판은 70×70×1.5 ㎜로 했다.
(7) 유전율 및 유전 정접의 측정
유전율, 유전 정접은 공동 공진법(애질런트 테크놀로지(Agilent Technologies)사 제조 8722 ES형 네트워크 분석 장치, 간또 전자 응용 개발사 제조 공동 공진기)에 의해서, 1 GHz에서의 값을 관측했다.
(8) 난연성
난연성은 샘플 크기 70×3×1.5 ㎣의 시료를 이용하여 UL-94 규격에 따라서 평가했다.
<실시예 1>
실시예 1은 본 발명의 고주파용 전기 부품의 절연층의 일례이다. 가교 성분으로서 다관능 스티렌 화합물인 BVPE를 이용하고 있기 때문에, 매우 낮은 유전율과 유전 정접을 갖는다. 본 발명의 수지 조성물을 이용하여 절연층을 형성함으로써 유전 손실이 적은 고주파용 전기 부품을 제조할 수 있다.
<실시예 2>
실시예 2는 실시예 1에 난연제로서 적린 입자를 첨가한 수지 조성물이다. 난연제를 첨가함으로써 수지 조성물이 난연화될 수 있고, 고주파용 전기 부품의 안전성이 향상된다.
<실시예 3, 4>
실시예 3, 4는 실시예 2의 수지 조성물에 저유전율 절연체로서 유리 벌룬 (Z36)을 첨가한 예이다. Z36의 첨가량의 증가에 따라 유전율은 2.6에서 1.8로 저하했다. 본 수지 조성물을 절연층에 이용한 고주파용 전기 부품은 유전 손실이 적고, 고속 전송성이 높아진다.
<실시예 5 내지 7>
실시예 5 내지 7은 실시예 2의 수지 조성물에 고유전율 절연체로서 세라믹 입자(Ba-Ti계)를 첨가했다. Ba-Ti계의 함유율이 증가함에 따라서 유전율은 2.6 내지 16으로 증가했다. 본 수지 조성물을 절연층에 이용한 고주파용 전기 부품은 유전 손실이 적고, 소형 고주파용 전기 부품이 된다.
<실시예 8>
실시예 8은 유기 부직포를 기재로 하여, 수지 함유량 50 중량％가 되도록 제조한 프리프레그이다. 본 프리프레그는 동박과 적층 접착하여 적층판을 형성할 수 있다. 또한, 적층판과 적층판 사이의 접착층으로서 사용할 수 있다. 본 실시예의 프리프레그를 이용하여 제조한 절연층은 유전율, 유전 정접이 낮기 때문에 고속 전송, 저유전 손실인 고주파용 전기 부품의 제조가 가능해진다.
<실시예 9>
실시예 9는 유기 부직포를 기재로 하여, 수지 함유량 15 중량％가 되게 제조한 프리프레그이다. 본 프리프레그는 동박과 적층 접착하여 적층판을 형성할 수 있다. 또한, 적층판과 적층판의 접착층으로 사용할 수 있다. 본 실시예의 프리프레그를 이용하여 제조한 절연층은 고유전율이기 때문에 회로의 소형화가 가능하고, 유전 정접이 낮기 때문에 저유전 손실인 고주파용 전기 부품의 제조가 가능해진다.
<실시예 10>
실시예 10은 열경화성 성형용 수지 조성물의 예이다. 본 실시예의 조성물을 이용하여 여러가지 성형품 가공이 가능하다. 본 수지 조성물의 경화물은 유전율, 유전 정접이 함께 낮기 때문에 이 조성물로부터 형성된 절연층을 갖는 전기 부품은 고속 전송성, 저유전 손실성을 갖는 고주파용 전기 부품이 된다.
<실시예 11>
실시예 11은 저유전율, 저유전 정접인 경화물을 형성하는 액상 수지 조성물이다. 액상 수지 조성물은 상온에서 또한 저압에서의 주형이 가능하다. 또한, 본 발명의 수지 조성물로부터 제조한 절연층을 갖는 고주파용 전자 부품은 저유전율, 저유전 정접이기 때문에 고속 전송, 저유전 손실인 고주파용 전자 부품이 된다.
본 발명에서는 상술한 것과 같은 각종 저유전 정접 수지 조성물을 이용하여, 전송 특성이 우수한 고주파용 전기 부품을 제조할 수 있다. 이 수지 조성물로부터 형성되는 절연층은 유전 정접이 낮기 때문에 저유전 손실성을 갖는 고효율의 고주파용 전기 부품이 된다.
<실시예 12>
수지 봉지 타입의 반도체 장치를 이하와 같이 제조했다.
도 7(A); 주변에 리드 단자 (19)를 갖는 절연 기재 (20)상에 반도체칩 (3)을 접착제를 통해 탑재한다.
도 7(B); 리드 단자 (19)와 반도체 칩내의 전극을 와이어 배선 (7)로 접속한다.
도 7(C); 리드 단자의 일부를 남기고 실시예 10의 수지 조성물을 이용하여몰드 성형했다. 경화 조건은 압력 1.5 MPa, 120 ℃/30분, 150 ℃/30분, 180 ℃/100분의 다단계 가열로 했다. 본 반도체 장치는 배선을 피복하고 있는 절연층이 저유전율, 저유전 정접 수지이기 때문에 신호 전송 속도가 빠르고, 유전 손실에 기인하는 신호의 감쇠도 적다.
<실시예 13>
수지 봉지 타입의 반도체 장치를 이하와 같이 제조했다.
도 8(A); 실시예 8의 저유전율 프리프레그 (22)와 동박 (21)을 적층하여 프레스가공에 의해서 적층판을 제조한다.
도 8(B); 적층판의 표리에 배선 (23)을 형성한다.
도 8(C); 소정의 위치에 관통 구멍 (14)을 형성하여, 관통 구멍 (14)내에 도금 막 (15)을 형성하여 적층판의 표리를 전기적으로 접속한다.
도 8(D); 반도체칩 3의 전극과 적층판상의 배선을 금스터드 범프 (24)로 접합한다.
도 8(E); 소정 형상의 저유전율 프리프레그 (22)와 동박 (21)의 적층체를 프레스 가공에 의해서 적층접착한다.
도 8(F); 실시예 11의 수지 조성물에 의해서 반도체칩 (3)을 피복하여, 가열하여 저유전율 절연층 (8)을 형성한다.
도 8(G); 외층의 동박 (21)을 패터닝하여 외층 배선을 형성한다.
이와 같이 다층 배선 기판내에 반도체 칩을 매립하면 본딩 와이어를 사용할 필요가 없기 때문에, 전송 거리가 짧아지고, 한층 저손실화가 이루어진다. 또한다층 배선 기판내 및 표면에는 후술한 각종 소자를 형성할 수 있다. 이에 따라 고주파용 전기 부품의 한층 소형화가 가능해진다.
<실시예 14>
수지 봉지 타입의 반도체 장치를 이하와 같이 제조했다.
테이프 오토메이티드 본딩(TAB)법에 의해 생산되는 예를 하기 도 9에 나타낸다.
도 9(A); 부직포와 실시예 1의 수지 조성물을 포함하는 캐리어 테이프 25(수지 함유율 30 내지 50 중량％)와 동박 (21)을 거듭 프레스 가공함으로써, 탭 테이프를 제조한다. 프레스 조건은 180 ℃/100분, 1.5 MPa이다. 캐리어 테이프의 막 두께는 탭 테이프에 유연성을 부여하기 위해 30 내지 100 ㎛으로 한다.
도 9(B); 탭 테이프상의 동박 (21)을 패터닝하여 리드 단자 (26)를 형성한다.
도 9(C); 반도체칩 (3)상의 전극과 탭 테이프상의 리드 단자 (26)을 금스터드 범프 (24)로 접속한다.
도 9(D); 반도체칩 (3)을 실시예 11의 저유전율 수지 조성물로 피복하여 경화한다. 경화 조건은 120 ℃/30분, 150 ℃/30분, 180 ℃/100분의 다단계 가열로 한다. 본 반도체 장치는 캐리어 테이프 및 봉지 수지가 모두 유전율, 유전 정접이 낮기 때문에 저손실인 테이프 캐리어형 패키지가 된다.
이상, 반도체 패키지의 제조예를 도시했지만, 그 봉지 방법, 봉지 형상, 배선 형성 방법, 접속 방법은 임의로 선정할 수 있다. 본 발명의 골자는 저유전 정접인 수지 조성물을 이용하고 반도체칩 및 주변의 배선을 보호, 절연하는 것이고, 이것에 의해서 저유전 손실 및 고속 전송을 가능하게 하는 것이다.
<실시예 15>
이하에 인덕터(코일)의 제조 방법을 나타낸다.
도 10(A); 실시예 8의 저유전율 프리프레그 (22)와 동박 (21)로 이루어지는 적층판의 소정의 위치에 관통 구멍 (14)을 형성하여 관통 구멍 (14)내에 도금 막 (15)를 형성한다. 계속해서 동박 (21)을 패터닝하여 양면에 코일 회로 (28)와 패드 (27)를 제조한다.
도 10(B); 저유전율 프리프레그 (22)와 동박 (21)을 거듭 프레스 가공에 의해서 적층 접착한다.
도 10(C); 소정의 위치에 관통 구멍 (14)을 형성하여 관통 구멍 (14) 내에 도금 막 (15)을 형성한다.
도 10(D); 외층의 동박 (21)을 패터닝하여 배선 (23)을 형성한다. 코일 패턴은 관통 구멍을 사이에 두고 다시 적층하는 것도 가능하고, 동일면내에 복수의 코일 패턴을 형성하고, 배선으로 결합하는 것도 가능하다. 본 인덕터는 저유전율, 저유전 정접 절연층으로 피복되어 있기 때문에 유전 손실이 매우 적고 고효율의 회로가 된다.
<실시예 16>
이하에 충전기(컨덴서)의 제조 방법을 표시한다.
도 11(A); 실시예 9의 고유전율 프리프레그 (29)와 동박 (21)을 중첩시켜,프레스 가공에 의해서 적층판을 제조했다.
도 11(B); 적층판의 양면을 패터닝하여 컨덴서 패턴 (44), 패드 (27)를 형성한다.
도 11(C); 컨덴서 패턴을 갖는 적층판과 고유전율 프리프레그 (29)와 실시예 8의 저유전율 프리프레그 (22), 동박 (21)을 중첩시켜 프레스 가공함으로써 적층 접착한다. 경화 조건은 180 ℃/100분, 1.5 MPa 이다.
도 11(D); 소정의 위치에 관통 구멍 (14)을 형성하여, 관통 구멍 (14)내에 도금 막 (15)을 형성한다.
도 11(E); 외층의 동박을 패터닝하여 배선 (23)을 형성한다. 컨덴서 회로는 더욱 다층화할 수 있고, 외층의 배선을 통하여 병렬로 접속할 수 있다. 이에 의해 용량을 조정할 수 있다. 본 컨덴서는 유전 정접이 낮은 것에 기인하여 유전 손실을 저감할 수 있다. 또한, 고유전율화한 것에 따라 패턴 면적을 축소할 수 있고, 나아가서는 전기 부품의 소형화에 기여할 수 있다.
<실시예 17>
이하에 밸런 트랜스포머의 제조예를 도시한다. 실시예 9의 고유전율 프리프레그와 동박을 이용하여 도 12 내지 도 18에 표시하는 배선 기판 a 내지 g를 제조한다. 도 12 내지 도 14에 표시한 배선 기판 a, c는 그라운드 (30)와 내층 배선과의 접속을 도모하는 패드 (27)를 갖고 있고, 배선 기판 b는 양면에 그라운드층을 갖고 있다. 도 15 내지 도 18에 표시한 배선 기판 d, e, f, g는 신호 파장의 λ의 ¼ 길이의 스파이럴형 배선 (23)과 외부 단자에의 접속을 목적으로 한 패드 (27)및 배선 (23)을 갖는다. a 내지 g의 배선 기판을 고유전율 프리프레그를 통해 적층 접착함과 동시에, 스파이럴형 배선을 도 19의 등가 회로를 구성하도록 관통 구멍 등으로 접속하여, 도 20의 밸런 트랜스포머를 형성한다. 도 19의 (31) 내지 (34)는 λ/4의 길이를 갖는 스파이럴형 회로에 대응한다. 본 발명의 밸런 트랜스포머는 고유전율인 절연층을 이용하고 있기 때문에 파장 단축 효과가 높고, 고주파용 전기 부품의 소형화에 기여할 수 있다. 또한, 본 고유전율 절연층은 유전 정접이 매우 작기 때문에 유전 손실이 적고, 우수한 고주파 특성을 나타낸다.
<실시예 18>
이하에 적층 필터의 제조예를 도시한다. 도 21에 등가 회로를 표시하고, 구성 부재를 도 22에 표시한다. 실시예 9의 고유전율 프리프레그 (29)와 동박 (21)을 이용하여 도 21의 등가 회로의 부품에 대응하는 적층판을 제조한다. 본 적층판은 스트립 회로 (36), 컨덴서 회로(37)를 갖는 배선 기판(도 22(a),(b))이다. 계속해서 고유전율 프리프레그 (29)를 통해 적층판 a, b를 적층 접착하여, 도 22(c)에 표시하는 적층 필터를 제조한다. 이 적층 필터의 각 회로는 단면을 통하여 외부 전극 (38) 및 그라운드 (30)에 접속한다. 또한, 도 22에서는 그라운드 (30)와 스트립 회로 (36)의 접속 회로를 생략하고 있다. 본 적층 필터에 의해서 원하는 전달 특성이 얻어진다. 본 발명의 적층 필터는 그 절연층의 유전 정접이 매우 작고 고주파 특성이 우수하며 스트립 라인 공진기에 있어서 유전 손실을 낮게 억제할 수 있다.
<실시예 19>
이하에 커플러의 제조예를 도시한다. 도 23은 구성 부재, 도 24는 커플러의 단면도, 도 25는 내층 회로의 배선도, 도 26는 등가 회로를 표시한다. 도 23(a),(d)는 그라운드 (30)와 외부 단자나 내층 배선과 접속하는 패드 (27)를 갖는 배선 기판이다. 도 23(b), (c)는 도금 막 (15)을 갖는 관통 구멍 (14)으로 접속된 스파이럴형 배선 (23)과 배선 (23)의 말단에 형성된 패드 (27)를 갖는 배선 기판이다. 각 부재를 도 24에 도시한 바와 같이 본 발명의 프리프레그 (22)또는 (29)을 통해 적층하여, 프레스 가공에 의해서 접착한다. 계속해서, 내층과 외층을 전기적으로 접속하는 관통 구멍 (14) 및 도금 막 (15)을 형성한다. 도 25의 배선도에 도시한 바와 같이 배선 (23) 및 그라운드 (30)는 관통 구멍 (14)에 실시한 도금 막 (15)을 통해 적층 기판 표면의 패드 (27)에 접속되어 있다. 두개의 스파이럴형 배선 (23)은 코일로서, 이에 의해 트랜스가 형성된다. 이러한 구성으로 함으로써 도 26의 등가 회로에 대응한 커플러가 제조된다. 본 커플러에 광대역화를 구하는 경우에는 실시예 8의 저유전율 프리프레그를 사용하고, 커플러의 소형화를 도모하는 경우에는 실시예 9의 고유전율 프리프레그를 사용한다. 본 발명의 커플러에 이용하는 절연층은 매우 낮은 유전 정접을 갖는다. 따라서, 본 발명의 커플러는 유전 손실이 적은 고효율의 커플러가 된다.
<실시예 20>
이하에 안테나 회로의 제조예를 도시한다. 도 27에 안테나의 제조 공정을 표시한다.
도 27(A); 본 발명의 프리프레그 (22) 또는 (29)과 동박 (21)을 프레스 가공에 의해서 적층 접착한다.
도 27(B); 양 끝에 패드 (27)를 갖는 안테나용이 되는 배선 (23)을 형성한다. 본 실시예에서는 안테나 길이를 사용하여 주파수의 약 λ/4 길이가 된 리액턴스 소자로서 구성되며, 미로(meander)형으로 형성되어 있다.
도 27(C); 안테나를 형성하는 배선 (23)상에 프리프레그 (22) 또는 (29) 및 동박 (21)을 적층하여 프레스 가공에 의해서 적층 접착한다.
도 27(D); 외층의 소정의 위치에 관통 구멍 (14)을 형성하여, 관통 구멍내에 도금 막 (15)을 형성한다.
도 27(E); 외층의 동박을 에칭하여 외부 단자와의 접속을 도모하는 패드 (27)를 형성한다. 안테나 회로의 절연층에 실시예 8의 저유전율 프리프레그 (22)를 이용한 경우, 광대역의 신호에 대응할 수 있다. 한편, 절연층으로서 실시예 9의 고유전율 프리프레그를 사용한 경우 파장의 단축 경화에 의해서 회로의 소형화가 가능해진다. 본 발명의 안테나 회로는 매우 유전 정접이 낮기 때문에 유전 손실이 적은 고효율의 안테나가 된다.
<실시예 21>
전압 제어 발진기(VOC)의 제조예를 도시한다. 도 28에 단면도, 도 29에 등가 회로를 표시한다. 다층 배선판은 전원 또는 신호의 배선 (23), 인덕터 회로 (39), 컨덴서 회로 (37), 스트립 회로 (36), 그라운드 (30), 외부 전극 (38), 층간의 접속을 도모하는 관통 구멍 배선(도면 중 생략) 등으로부터 형성된다. 또한, 반도체 장치, 레지스터 등의 전자 부품 (40)을 마운트하여, 도 29에 표시하는 회로를 형성한다. 각 배선의 절연층은 회로의 성질에 따라서 선택한다. 인덕터 회로 (39), 배선 (23)의 절연층에는 유전율, 유전 정접이 낮은 절연층이 바람직하고 본예에서는 실시예 8의 저유전율 프리프레그 (22)를 이용하고 있으며, 컨덴서 회로 (37), 공진기를 형성하는 스트립 라인 (36)의 절연층에는 실시예 10의 고유전율 프리프레그 (29)를 이용하고 있다. 이러한 구성으로 함으로써 유전 손실이 매우 적고, 소형으로 고성능인 전압 제어 발진기를 제조할 수 있다.
<실시예 22>
파워 엠프의 제조예를 도시한다. 도 30에 등가 회로, 도 31에 단면도를 표시한다. 파워 엠프는 컨덴서, 인덕터, 반도체, 레지스터 등의 전자 부품 (40)를 외층에 탑재 또는 형성하여 스트립 회로 (36), 그라운드 (30), 전원 회로(도면 중 생략), 각각의 전자 부품을 결합하는 관통 구멍(도면 중 생략), 배선 (23)을 다층 기판내 및 표면에 형성함으로써 제조된다. 본 장치의 절연층에 저유전율 프리프레그 (22)를 이용한 경우, 고속 전송, 저유전 손실화가 이루어지고, 고유전율 프리프레그 (29)를 이용한 경우, 회로의 소형화, 저유전 손실화가 이루어진다.
<실시예 23>
RF 모듈의 제조예를 도시한다. 도 32에 단면도를 표시한다. RF 모듈은 컨덴서 회로 (37), 인덕터 회로 (39), 안테나 회로 (41), 스트립 회로 (36), 반도체 (42), 레지스터 (43)를 다층 기판의 내층 또는 외층에 설치하여 각 부품을 배선 (23), 관통 구멍(도면 중 생략)으로 접속함으로써 형성된다. 본 장치의 절연층에 저유전율 프리프레그 (22)를 이용함으로써 고속 전송, 저유전 손실화가 이루어지고, 한편, 고유전율 프리프레그 (29)를 이용함으로써 회로의 소형화, 저유전 손실화가 이루어진다.
이상의 실시예에 의하면, 고주파 특성이 우수한 저유전 정접 수지 조성물을 절연층으로 하는 각종 고주파용 전자 부품이 제조된다. 본 전자 부품은 그 절연층이 저유전 정접이기 때문에 유전 손실이 적고 효율이 양호한 고주파용 전자 부품이 된다. 또한, 저유전 정접 수지 조성물을 고유전율화함으로써 고주파용 전기 부품의 소형화가 이루어진다.
본 발명에 의하면, 고주파 특성이 우수한 저유전 정접 수지 조성물을 절연층으로 하는 각종 고주파용 전자 부품을 얻을 수 있다.

Claims (18)

  1. 0.3 내지 100 GHz의 전기 신호를 전송하는 도체 배선과 열경화성 수지 조성물의 경화물인 절연층을 갖는 고주파용 전자 부품으로서, 상기 절연층이 하기 화학식 1로 표시되는 가교 성분의 가교 구조체를 함유하는 것을 특징으로 하는 고주파용 전자 부품.
    [화학식 1]
    식 중, R은 탄화수소 골격을 나타내며, R1은 동일하거나 또는 상이하고, 수소 또는 탄소수 1 내지 20의 탄화수소기를 나타내며, R2, R3및 R4는 동일하거나 또는 상이하고, 수소 원자 또는 탄소수 1 내지 6의 탄화수소기를 나타내며, m은 1 내지 4의 정수, n은 2 이상의 정수를 나타낸다.
  2. 제1항에 있어서, 상기 절연층의 1 GHz에서 유전 정접의 값이 0.0005 내지 0.0025인 것을 특징으로 하는 고주파용 전자 부품.
  3. 제1항에 있어서, 상기 절연층이 중량 평균 분자량 5000 이상의 고분자량체를 함유하고 있는 것을 특징으로 하는 고주파용 전자 부품.
  4. 제1항에 있어서, 상기 절연층이 유전율이 상이한 복수의 절연 재료로부터 구성된 복합 재료인 것을 특징으로 하는 고주파용 전자 부품.
  5. 제1항에 있어서, 1 GHz에서의 유전율이 1.5 내지 3.0인 절연층을 갖는 것을 특징으로 하는 고주파용 전자 부품.
  6. 제5항에 있어서, 상기 절연층이 평균 입경 0.2 내지 100 ㎛의 저유전율 수지 입자, 중공 수지 입자, 중공 유리 벌룬 및 공극으로부터 선택되는 1종 이상의 저유전율상을 함유하고 있는 것을 특징으로 하는 고주파용 전자 부품.
  7. 제1항에 있어서, 1 GHz에서의 유전율이 3.1 내지 20인 절연층을 갖는 것을 특징으로 하는 고주파용 전자 부품.
  8. 제7항에 있어서, 상기 절연층이 평균 입경 0.2 내지 100 ㎛의 세라믹 입자 또는 절연 처리를 실시한 금속 입자를 함유하고 있는 것을 특징으로 하는 고주파용 전자 부품.
  9. 제1항에 있어서, 상기 절연층이 난연제를 함유하고 있는 것을 특징으로 하는 고주파용 전자 부품.
  10. 제9항에 있어서, 상기 난연제가 적린 입자 또는 하기 화학식 2 내지 6으로 표시되는 유기 난연제 중 어느 하나인 것을 특징으로 하는 고주파용 전자 부품.
    [화학식 2]
    [화학식 3]
    [화학식 4]
    [화학식 5]
    [화학식 6]
    식 중, R5, R6은 수소 또는 탄소수 1 내지 20인 동일하거나 또는 상이할 수 있는 유기 잔기이다.
  11. 제1항에 있어서, 상기 절연층이 제2 가교 성분으로 페놀 수지, 에폭시 수지, 시아네이트 수지, 비닐벤질에테르 수지 또는 열경화성 폴리페닐렌에테르 수지 중 어느 하나를 함유하고 있는 것을 특징으로 하는 고주파용 전자 부품.
  12. 반도체칩이 절연층에 의해 봉지된 고주파용 전자 부품으로서, 상기 절연층이 하기 화학식 1로 표시되는 가교 성분의 가교 구조체를 함유하는 것을 특징으로 하는 고주파용 전자 부품.
    [화학식 1]
    식 중, R은 탄화수소 골격을 나타내며, R1은 동일하거나 또는 상이하고, 수소 또는 탄소수 1 내지 20의 탄화수소기를 나타내며, R2, R3및 R4는 동일하거나 또는 상이하고, 수소 원자 또는 탄소수 1 내지 6의 탄화수소기를 나타내며, m은 1 내지 4의 정수, n은 2 이상의 정수를 나타낸다.
  13. 제12항에 있어서, 상기 고주파 전자 부품이 테이프 캐리어형 패키지인 것을 특징으로 하는 고주파용 전자 부품.
  14. 제12항에 있어서, 상기 반도체칩은 배선 기판상에 베어 칩이 실장되어 있는 것을 특징으로 하는 고주파용 전자 부품.
  15. 절연층과 도체 배선으로부터 구성되는 다층 배선 구조를 갖는 전자 부품으로서, 상기 절연층이 하기 화학식 1로 표시되는 가교 성분의 가교 구조체를 함유하는것을 특징으로 하는 고주파용 전자 부품.
    [화학식 1]
    식 중, R은 탄화수소 골격을 나타내며, R1은 동일하거나 또는 상이하고, 수소 또는 탄소수 1 내지 20의 탄화수소기를 나타내며, R2, R3및 R4는 동일하거나 또는 상이하고, 수소 원자 또는 탄소수 1 내지 6의 탄화수소기를 나타내며, m은 1 내지 4의 정수, n은 2 이상의 정수를 나타낸다.
  16. 제15항에 있어서, 충전기, 인덕터, 안테나 중 하나 이상의 기능을 갖는 것을 특징으로 하는 고주파용 전자 부품.
  17. 제16항에 있어서, 밸런 트랜스포머 회로, 필터 회로, 커플러, 전압 제어 발신기, 파워 엠프 또는 RF 모듈 중 어느 하나를 형성하고 있는 것을 특징으로 하는 고주파용 전기 부품.
  18. 제15항에 있어서, 상기 절연층으로서 유전율이 다른 절연층이 혼재되어 있는 것을 특징으로 하는 고주파용 전자 부품.
KR1020030059222A 2002-08-26 2003-08-26 저유전 정접 절연 재료를 이용한 고주파용 전자 부품 KR100612782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00244520 2002-08-26
JP2002244520A JP3985633B2 (ja) 2002-08-26 2002-08-26 低誘電正接絶縁材料を用いた高周波用電子部品

Publications (2)

Publication Number Publication Date
KR20040030271A true KR20040030271A (ko) 2004-04-09
KR100612782B1 KR100612782B1 (ko) 2006-08-17

Family

ID=31884646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059222A KR100612782B1 (ko) 2002-08-26 2003-08-26 저유전 정접 절연 재료를 이용한 고주파용 전자 부품

Country Status (5)

Country Link
US (1) US7193009B2 (ko)
JP (1) JP3985633B2 (ko)
KR (1) KR100612782B1 (ko)
CN (1) CN1273544C (ko)
TW (1) TW200404816A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773670B1 (ko) * 2006-12-14 2007-11-05 이해영 고주파 전송용 연성 케이블
KR100891394B1 (ko) * 2004-10-12 2009-04-02 도판 인사츠 가부시키가이샤 컬러 필터 및 그것을 구비하는 액정 표시 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
JP4325337B2 (ja) 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
WO2005117111A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
JP5339318B2 (ja) * 2004-08-27 2013-11-13 株式会社日立製作所 多層配線基板用低誘電損失樹脂、樹脂組成物、プリプレグ及び多層配線基板
TW200628536A (en) * 2004-11-30 2006-08-16 Ajinomoto Kk Curable resin composition
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
JP2007056158A (ja) * 2005-08-25 2007-03-08 Nagoya Institute Of Technology 樹脂組成物およびそれを用いた配線回路基板
CN1929308A (zh) * 2005-09-06 2007-03-14 马维尔国际贸易有限公司 带有温度补偿的锁相环
JP5040092B2 (ja) 2005-10-04 2012-10-03 日立化成工業株式会社 安定性の優れた低誘電正接樹脂ワニスおよびそれを用いた配線板材料
JP4854345B2 (ja) * 2006-03-16 2012-01-18 富士通株式会社 コンデンサシート及び電子回路基板
JP5176126B2 (ja) * 2006-10-06 2013-04-03 日立化成株式会社 相分離を抑制したポリブタジエン樹脂組成物とそれを用いたプリント基板
JP2008115280A (ja) * 2006-11-06 2008-05-22 Hitachi Ltd 低誘電損失樹脂組成物、その硬化物およびそれを用いた電子部品
WO2009062543A1 (en) * 2007-11-13 2009-05-22 Abb Research Ltd Fiber-reinforced composite system as electrical insulation
JP5088223B2 (ja) * 2008-04-28 2012-12-05 住友ベークライト株式会社 プリプレグおよび積層板
WO2011025961A2 (en) * 2009-08-28 2011-03-03 Park Electrochemical Corporation Thermosetting resin compositions and articles
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2013000995A (ja) 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
US9218989B2 (en) * 2011-09-23 2015-12-22 Raytheon Company Aerogel dielectric layer
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
CN102821565A (zh) * 2012-07-31 2012-12-12 深圳光启创新技术有限公司 一种电子设备及其壳体
CN102821570A (zh) * 2012-07-31 2012-12-12 深圳光启创新技术有限公司 电子设备及其壳体
US9099391B2 (en) * 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN105390192A (zh) * 2015-12-07 2016-03-09 杭州乐荣电线电器有限公司 Sfp+高频高速数据传输线缆及其制作方法
CN209914236U (zh) 2016-08-18 2020-01-07 株式会社村田制作所 多层基板
WO2018163982A1 (ja) * 2017-03-09 2018-09-13 株式会社村田製作所 多層基板
JP6885800B2 (ja) * 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
JP7339479B2 (ja) * 2018-05-02 2023-09-06 三菱ケミカル株式会社 ミリ波レーダー用カバー及びそれを備えるミリ波レーダーモジュール
JP7219654B2 (ja) 2019-03-28 2023-02-08 東京応化工業株式会社 組成物及び絶縁部の形成方法
JPWO2021033442A1 (ko) 2019-08-20 2021-02-25
JP7428491B2 (ja) 2019-08-20 2024-02-06 東京応化工業株式会社 硬化性組成物、硬化物、及び絶縁膜の形成方法
JP7378494B2 (ja) 2019-12-03 2023-11-13 デンカ株式会社 共重合体及びこれを含む積層体
US11753517B2 (en) 2019-12-12 2023-09-12 Raytheon Company Dispensable polyimide aerogel prepolymer, method of making the same, method of using the same, and substrate comprising patterned polyimide aerogel
EP4183843A4 (en) 2020-07-15 2023-11-22 Denka Company Limited COMPOSITION AND HARDENED BODY
WO2022054885A1 (ja) 2020-09-11 2022-03-17 デンカ株式会社 組成物及びその硬化体
WO2022172752A1 (ja) * 2021-02-10 2022-08-18 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、樹脂シート、積層板、金属箔張積層板、及びプリント配線板
CN117858798A (zh) 2021-10-14 2024-04-09 电化株式会社 包含绝缘层的多层结构体
WO2023189800A1 (ja) * 2022-03-30 2023-10-05 日本ゼオン株式会社 中空粒子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027063A (en) * 1972-09-14 1977-05-31 Sony Corporation Flame retardant thermosetting resin
JPH0722067B2 (ja) 1984-01-09 1995-03-08 日本石油化学株式会社 コンデンサー
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JP4467816B2 (ja) * 2001-02-27 2010-05-26 株式会社日立製作所 低誘電正接樹脂組成物、硬化性フィルム、硬化物およびそれを用いた電気部品とその製法
JP4550324B2 (ja) 2001-07-02 2010-09-22 株式会社日立製作所 低誘電正接樹脂組成物、その硬化物ならびに該組成物を用いたプリプレグ、積層板及び多層プリント基板
JP4499346B2 (ja) 2002-05-28 2010-07-07 株式会社日立製作所 赤燐粒子含有樹脂組成物、該樹脂組成物を用いたプリプレグ，積層板，多層プリント基板
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
JP2004083681A (ja) 2002-08-26 2004-03-18 Hitachi Ltd 低誘電正接樹脂組成物と液晶ポリマーの複合フィルムおよびそれを用いたフレキシブル配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891394B1 (ko) * 2004-10-12 2009-04-02 도판 인사츠 가부시키가이샤 컬러 필터 및 그것을 구비하는 액정 표시 장치
KR100773670B1 (ko) * 2006-12-14 2007-11-05 이해영 고주파 전송용 연성 케이블

Also Published As

Publication number Publication date
TWI304813B (ko) 2009-01-01
JP3985633B2 (ja) 2007-10-03
US20040039127A1 (en) 2004-02-26
US7193009B2 (en) 2007-03-20
CN1478824A (zh) 2004-03-03
CN1273544C (zh) 2006-09-06
TW200404816A (en) 2004-04-01
JP2004087639A (ja) 2004-03-18
KR100612782B1 (ko) 2006-08-17

Similar Documents

Publication Publication Date Title
KR100612782B1 (ko) 저유전 정접 절연 재료를 이용한 고주파용 전자 부품
KR100459501B1 (ko) 복합유전체, 복합유전체기판, 프리프레그, 금속박도포물, 성형물
KR100500150B1 (ko) 전자부품
JP2002158135A (ja) 電子部品
JP2008115280A (ja) 低誘電損失樹脂組成物、その硬化物およびそれを用いた電子部品
KR102311641B1 (ko) 수지 조성물, 이를 포함하는 프리프레그, 이를 포함하는 적층판, 및 이를 포함하는 수지 부착 금속박
JP4988218B2 (ja) 低誘電損失樹脂の製造方法
JP2006291125A (ja) 新規共重合体、樹脂組成物、その硬化物及び電子部品
JP5475214B2 (ja) ポリ（フェニレンエーテル）の製造方法およびポリ（フェニレンエーテル）
JP5339318B2 (ja) 多層配線基板用低誘電損失樹脂、樹脂組成物、プリプレグ及び多層配線基板
JPH10190241A (ja) 多層配線基板
JP4496858B2 (ja) 電子部品及び多層基板
JP2002033216A (ja) 積層バルントランス
JP2001247733A (ja) 電子部品
JP2004201333A (ja) バルントランス
JP2003289007A (ja) 電子部品
JP2004111908A (ja) 高周波電子部品
JP2004158879A (ja) インダクタ
JP2004207747A (ja) キャパシタ
JP2004006897A (ja) 積層電子部品
JP2004165698A (ja) 基板
JP2004208324A (ja) フィルタ
JP2004006909A (ja) 電子部品
JP2004207746A (ja) モジュール
JPH088501A (ja) 低誘電率プリント回路用積層板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee