TWI294688B - Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus - Google Patents

Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
TWI294688B
TWI294688B TW094124147A TW94124147A TWI294688B TW I294688 B TWI294688 B TW I294688B TW 094124147 A TW094124147 A TW 094124147A TW 94124147 A TW94124147 A TW 94124147A TW I294688 B TWI294688 B TW I294688B
Authority
TW
Taiwan
Prior art keywords
film
thin film
semiconductor
substrate
semiconductor device
Prior art date
Application number
TW094124147A
Other languages
English (en)
Other versions
TW200614515A (en
Inventor
Tsukasa Eguchi
Hiroshi Sera
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200614515A publication Critical patent/TW200614515A/zh
Application granted granted Critical
Publication of TWI294688B publication Critical patent/TWI294688B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Description

1294688 (1) 九、發明說明 【發明所屬之技術領域】 本發明是關於在同一基板上具備薄膜電晶體（以下， 稱爲TFT)和電容元件的薄膜半導體裝置、該製造方法、 將該薄膜半導體裝置當作光電裝置淤用基板使用之光電裝 置’及具備該光電裝置之電子機器。並且，詳細而言是關 於靜電電容高之電容元件之製造技術。
I 【先前技術】 構成在同一基板上具備有TFT和電容元件之薄膜半 導體裝置之時，若將TFT之半導體膜和同層之半導體膜 予以導電化而形成下電極，使用與閘極絕緣膜同層之絕緣 膜而形成介電質膜，並使用與閘極電極同層之導電膜而形 成上電極，則可以較少工程形成TFT和電容元件。如此 之構造多使用在使用TFT當作畫素切換用之非線形元件 φ的液晶裝置（光電裝置）之元件基板或各種薄膜半導體裝 置。 但是，電容元件若介電質膜之膜厚爲薄時，則可以取 得大靜電電容量，另外，TFT是若閘極絕緣膜爲薄時，耐 電壓則下降。在此，提案有於電容元件之側，形成使與閘 極絕緣膜同時形成之絕緣膜予以薄膜化之介電質膜的構造 (例如，參照專利文獻1 )。 [專利文獻]日本特開6- 1 3 04 1 3號公報 但是，於使電容元件之介電質膜之膜厚和TFT之閘 (2) 1294688 極絕緣膜之膜厚不同時，則必須追加用以蝕刻薄 件之介電質膜之罩幕。因此，必須各增加一工程 成工程及罩幕除去工程，則有生產性下降之問題 鑒於上述問題點，本發明之課題是提供一種 製造工程，可以使電容元件之介電質膜之膜厚tt 閘極絕緣膜之膜厚薄的薄膜半導體裝置之製造方 半導體裝置、將該薄膜半導體裝置當作光電裝置 用之光電裝置及具備有該光電裝置之電子機器。 【發明內容】 爲了解決上述課題，本發明是屬於具備有： 半導體膜、閘極絕緣膜及閘極電極之順序，自基 層的薄膜電晶體；和依照導電化與上述第1半導 之第2半導體膜而所構成之下電極，與上述閘極 層之介電質膜及與上述閘極電極同層之上電極之 上述基板側起疊層之電容元件的薄膜半導體裝置 法，其特徵爲：於同時形成上述閘極絕緣膜及上 膜之後，於形成上述閘極電極及上述上電極之前 形成在上述基板表面側上之罩幕之第1開口導入 述第2半導體膜而形成上述下電極之下電極形成 入工程；和自上述罩幕之上述第1開口蝕刻上述 之表面的介電質膜蝕刻工程。 如此之製造方法所製造出之薄膜半導體裝置 介電質膜上，形成使該介電質膜之膜厚比上述閘 化電容元 的罩幕形 點。 不用增加 ,TFT 之 法、薄膜 用基板使 依照第1 板側起疊 體膜同層 絕緣膜同 順序，自 之製造方 述介電質 ，執行自 雜質至上 用雜質導 介電質膜 是在上述 及絕緣膜 -6- (3) 1294688 之膜厚還薄之第1凹部，上述第2半導體膜是雜質被導入 至與上述第1凹部平面性重疊之區域而形成上述下電極。 本案說明書中之同層是指薄膜之一部分或是全體同樣 地被形成在基板上之相同層間的構造。 本發明是自基板側依照使和TFT側之第1半導體膜 同層之第2半導體膜予以導電化而所構成之下電極、與 TFT側之閘及絕緣膜同層之介電質膜及與TFT側之閘極 電極同層之上電極而構成電容元件，爲了製造如此之電容 元件之下電極，同時形成閘極絕緣膜及介電質膜之後，形 成閘極電極及上電極之前，必須有自罩幕之第1開口導入 雜質至第2半導體膜之工程。本發明因利用該罩幕，自該 第1開口蝕刻介電質膜之表面，故可以1片罩幕執行下電 極形成用雜質導入工程和介電質膜之表面的工程。因此， 若依據本發明，可以不用增加製造工程，使電容元件之介 電質膜之膜厚比TFT之閘極絕緣膜之膜厚薄。 於本發明中，上述罩幕是在上述薄膜電晶體中，與上 述雜質相同導電性之薄膜電晶體之上述第〗半導體膜上， 形成用以形成源極、汲極區域之一部分或全部的第2開口 ，上述下電極形成用雜質導入工程是自上述第1開口及上 述第2開口導入雜質至上述第2半導體膜及上述第1半導 體膜’上述介電質膜蝕刻工程是自上述第1開口及上述第 2開口蝕刻上述介電質膜之表面及上述閘極絕緣膜之表面 爲佳。以如此之製造方法所製造出之薄膜半導體裝置對於 上述TFT中，與上述雜質相同導電型之TFT，對於上述 (4) 1294688 閘極絕緣膜，形成有使與源極、汲極區域之一部分或是全 部重疊之區域的該閘極絕緣膜之膜厚，比與上述閘極電極 平面性重疊之區域的上述閘極絕緣膜之膜厚還薄的第2凹 部。 在此，上述源極、汲極區域是具備有在上述閘極電極 自動對位性地被形成的低濃度源極、汲極區域，和鄰接於 該低濃度源極、汲極區域的高濃度源極、汲極，上述第2 | 開口是被形成在應形成上述高濃度源極、汲極區域的區域 上。當構成如此之時，因以下電極形成用雜質導入工程， 可以形成高濃度源極、汲極區域，故減少1片罩幕之片數 。因此，因可以各減少1工程的罩幕形成工程及罩幕除去 工程，故提昇生產性。以如此之製造方法所製造出之薄膜 半導體裝置中，上述源極、汲極區域是具備有在上述閘極 電極自動對位性地被形成的低濃度源極、汲極區域，和鄰 接於該低濃度源極、汲極區域的高濃度源極、汲極，上述 φ第2凹部是被形成在與上述高濃度源極、汲極區域平面性 重暨區域上。 於本發明中，介電質膜蝕刻工程是於上述下電極形成 用雜質導入工程之後，使用可鈾刻除去上述介電質膜及上 述罩幕之蝕刻液來執行爲佳。當構成如此時，因也可以藉 電質膜蝕刻工程除去罩幕，故可以省略除去罩幕工程，更 提昇生產性。 有關本發明之薄膜半導體裝置是例如在光電裝置中， 當作保持光電物質之光電裝置用基板使用。在此，上述光 (5) 1294688 電物質是被保持在上述光電裝置用基板和與該光電裝置用 基板相向配置之對向基板之間的液晶，上述TFT及上述 電容元件是被構成配置成矩陣狀之多數畫素的各個。再者 ，上述光電物質即使爲被構成在上述光電裝置用基板上之 有機激光發光材料亦可，上述TFT及上述電容元件是被 構成配置成矩陣狀之多數畫素的各個。 有關本發明之光電裝置是使用於如筆記型電腦或行動 電話等之電子機器上之顯示部等。 【實施方式】 參照圖面，說明本發明適用於代表光電裝置之液晶裝 置。並且，於各圖中，因使各層或各構件成爲可在圖面上 辨識之大小，故各層或各構件之縮尺有所不同。 [實施形態1] , 第1圖（A ) 、 （ B )各爲自對向基板側觀看液晶裝 置，且被形成於上方之各構成要素的平面圖，及包含對向 基板而表示出之第J圖（A)的H_ H’截面圖。 於第1圖（A ) 、（ B )中，關於液晶裝置1 00 (光電 裝置），TFT陣列基板1 〇 (薄膜半導體裝置）和對向基 板2 0是藉由沿著對向基板2 0之邊緣被塗布之密封材料 1 07 (第1圖（A )之朝右下的斜線區域）而被貼合。再 者，於TFT陣列基板10和對向基板20之間保持有當作 光電物質之液晶5 0。在TFT陣列基板1 〇之周圍側，形成 (6) 1294688 有資料線驅動電路，使該在基板邊1 1 3、1 1 4之側與密封 材1 〇 7 —部分能夠重疊。基板邊1 1 3、1 1 4之側形成有掃 描線驅動電路1 0 4。T F T陣列基板1 0 1中自對向基板2 0 突出的突出區域10c形成有多數端子102。TFT陣列基板 10中，與基板邊U1相向之基板邊112是形成有用以連 接被設置在畫像顯示區域1 0a之兩側的掃描線驅動電路 104彼此之多數配線105。再者，在對向基板20之4個角 |部上，形成有用以在TFT陣列基板10和對向基板20之 間取得導通之基板間導通材1〇6，該基板間導通材106是 .在環氧樹脂系列之黏著劑成分中混合銀粉或鍍金纖維等之 導電粒子者。並且，密封材料107是由光硬化樹脂或熱硬 化性樹脂等所構成之黏著劑，配合著用以將兩基板間之距 離設爲特定値之玻璃纖維或是玻璃珠等之間隔材料。 詳細雖如後述，但是在TFT陣列基板1 0上，矩陣狀 地形成有畫素電極9a。對此，在對向基板20上密封材料 φ 1 07之內側區域上，形成有自遮光性材料所構成之周邊離 型用之遮光膜108。並且，在對向基板20中，與被形成 在TFT陣列基板10之畫素電極9a之縱橫境界區域的區 域上，形成有黑矩陣，或被稱爲黑條紋等之遮光膜2 3， 在該上層側上形成有由ITO膜所構成之對向電極21。 針對如此所構成之液晶裝置1 0 0是如後述般，於當作 筆記型電腦、行動電話機、液晶電視等之電子機器之彩色 顯示裝置使用之時，在對向基板20中與各畫素電極9a相 向之區域上，形成RGB之彩色濾光色（無圖式）等。 -10- (7) 1294688 (液晶裝置100之構成及動作） 第2圖是表示液晶裝置之電性構成的圖示。如第2圖 所示般，驅動電路內藏型之TFT陣列基板1 0是對應於互 相交叉之多數資料線6a，和多數掃描線3a交叉之部分而 矩陣狀地構成多數畫素l〇〇a。多數畫素l〇〇a之各個是形 成用以控制畫素電極9a及畫素電極9a之畫素切換用之 • TFT30 ’供給畫素訊號之資料線6a是被電性連接於畫素 切換用之TFT30。寫入於資料線6a之畫素訊號SI、S2、 …Sn是依該順序線順序地供給。再者，TFT30之閘極是 電氣性連接有掃描線3 a，被構成能夠以特定之時間，將 掃描訊號G 1、G2、…Gm，依該順序以線順序脈衝性施加 至掃描線3a。畫素電極9a是電性被連接於TFT30之汲極 ’藉由僅以一定期間使屬於切換元件之TFT30呈該接通 (ON )狀態，將自資料線6a所供給之畫素訊號si、S2、 肇…Sn在各特疋時間寫入至各畫素。如此一來，使畫素電 極9a介於中間而被寫入至液晶之特定位準之畫素訊號s ! 、S2、…Sn是在第〗圖（b )所式之對向基板20之對向 電極2 1之間被被保持一定期間。 在此’爲了防止所保持支畫素訊號洩漏爲目的，在 TFT陣列基板1〇上，與被形成在畫素電極9a和對向電極 2 1之間的液晶電容並聯，施加蓄積電容70 (電容元件） 。依據該蓄積電容7G，畫素電極9a之電壓是僅以比施加 源極電壓之時間長3位數之時間被保持。依此，可以實現 -11 - (8) 1294688 改善電荷之保持特性’可以執行對比度高之顯示的液 置1 0 0。並且，針對蓄積電容7 0，如本形態般，除形 與電容線3b之間外，也有形成在與前段之掃描線3a (TFT陣列基板之構成） 第3圖是TFT陣列基板中互相鄰接之畫素的平 | 。第4圖是相當於第3圖之A — A ’線之位置的截面圖 於第3圖中，在TFT陣列基板10上，矩陣狀地 由多數透明之ITO ( Indium Tin Oxide )膜所構成之 電極9a，對於該些畫素電極9a，各連接有畫素切換 TFT30。再者，沿著畫素電極9a之縱橫之境界，形 資料線6a、掃描線3a及電容線3b，TFT30是連接於 線6a及掃描線3a。即是，資料線6a是經由觸孔而 連接於TFT30之高濃度源極區域Id，掃描線3a是該 φ部分構成有TFT30之閘極電極。蓄積電容70是將使 形成畫素切換用之TFT30之半導體膜la之延伸設置 1 f予以導電化之部分當作下電極1 g，將與該下電極 疊之電容線3b之矩形部分當作上電極3c (上電極） 如第4圖所示般，TFT陣列基板1 〇是使用透明 10b當作該基體，在該透明基板10b之表面，形成有 爲3 00 nm〜5 00 nm之矽氧化膜（絕緣膜）所構成之 保護膜Π，並在該基底保護膜1 1之表面形成有厚度 nm〜100 nm之島狀之半導體膜la。在半導體膜la 晶裝 成在 之間 面圖 〇 形成 畫素 用之 成有 資料 電性 突出 用以 部分 1 g重 〇 基板 厚度 基底 爲30 之表 -12- (9) 1294688 面，形成有厚度大約爲50〜150 nm之矽氧化膜等之絕緣 膜2所構成之閘極絕緣膜2a，在該閘極絕於膜2a之表面 ，形成有厚度爲3 00 nm〜800 nm之掃描線3a。透過閘極 絕緣膜2a而與掃描線對峙之區域則成爲通道區域1 a’（主 動層）。對於該通道區域1 a’，在一方側形成有具備低濃 度源極區域1 b及高濃度源極區域1 d之源極區域，在另一 側上，形成有具備低濃度汲極區域1 c及高濃度汲極區域 | 1 e之汲極區域。 在畫素切換用之TFT30之表面側上，形成有厚度爲 3 00 nm〜8 00 nm之矽氧化膜所構成之層間絕緣膜4，在該 層間絕緣膜4之表面上，形成有厚度爲100 nm〜300 nm 之矽氮化膜所構成之層間絕緣膜5。層間絕緣膜4之表面 上形成有厚度爲3 00 nm〜8 00 nm之資料線6a，該資料線 6a是經由被形成在層間絕緣膜4之接觸孔而與高濃度源 極區域1 d電性連接。在層間絕緣膜4之表面形成與資料 φ線6a同時被形成之汲極電極6b，該汲極電極6b是經由 被形成在層間絕緣膜4之接觸孔而與高濃度汲極區域1 e 電性連接。 在層間絕緣膜5之上層，以規定圖案形成有由透光性 之感光性樹脂所構成之凹凸形成層1 3 a。凹凸形成層1 3 a 之表面，形成由透光性之感光性樹脂所構成之上層絕緣膜 7a，在該上層絕緣膜7a之表面上，依據鋁膜等，形成有 供以可在反射模式執行畫像顯示的光反射膜8a。在光反 射膜8a之表面上反映凹凸形成層13a之凹凸而形成有凹 -13- (10) 1294688 凸圖案8g，該凹凸圖案8g是成爲無邊緣，圓滑之形狀。 在光反射膜8a之上層形成有畫素電極9a。畫素電極9a 即使直接被疊層於光反射膜8a之上層亦可。再者，畫素 電極9a是經由上層絕緣膜7a、凹凸形成層13a、被形成 在層間絕緣膜5上之接觸孔而與汲極電極6b電性連接。 在畫素電極9a之表面側上形成有由聚醯亞胺膜所構成之 配向膜1 2。該配向膜1 2是對聚醯亞胺膜施予拋光處理之 |膜。並且，第3圖雖然針對凹凸形成層13a之平面形狀， 以表示6角形表示，但是針對該形狀，亦可以採用圓形或 八角形等之各種形狀。 光反射膜8a是在與畫素電極9a平面性重疊之區域之 一部分，形成可在透過模式執行畫像顯示之矩形光透過窗 8d，在相當該光透過窗8d之部分，存在有由ITO所構成 之畫素電極9a，但不存在有光反射膜8a。 對於由高濃度汲極區域1 e所延伸設置部分1 f (下電 φ極lg )，電容線3b之矩形部分當作上電極3c而經由與 閘極絕緣膜2a同時所形成之絕緣膜（介電質膜2b)予以 相向，依此構成蓄積電容70。 並且，TFT30最佳是如上述般，雖然持有LDD構造 ，但是即使具有不執行將雜質離子注入至相當於低濃度源 極區域1 b ,及低濃度汲極區域1 c之補償構造亦可。再者， TFT30即使爲將閘極電極（掃描線3a之一部分）當作罩 幕注入雜質離子，自我整合地形成高濃度之源極及汲極區 域之自行對準型之TFT亦可。 -14- (11) 1294688 再者，於本形態中，雖然爲在源極-汲極區域之間僅 配置一個TFT30之閘極電極（掃描線3a)之單閘極構造 ，但是即使於該些間配置2個以上之閘極電極亦可。此時 ，使各個閘極電極施加相同訊號。如此若以雙閘極（二閘 極）或是三閘極以上構成TFT30之時’則可以防止通道 和源極-汲極區域之接合部的洩漏電流，並可以降低關閉 (OFF )時之電流。若使該些閘極電極之至少1個設爲 鲁LDD構造或是補償構造之時，則更可以降低〇FF電流， 並可以取得安定之切換元件。 (蓄積電容70之詳細構成） 如第3圖及第4圖所示般，本形態是在蓄積電容 之介電質膜2c上形成使介電質膜2c之膜厚比閘極絕緣膜 2a之膜厚還薄之凹部2g (第1凹部），半導體膜之延伸 設置If是在與凹部2g平面重疊之區域導入雜質’而形成 0下電極1 g。 如此所構成之TFT陣列基板1 〇因在TFT3〇和蓄積電 容70上使雙方構成要素設爲同層’故製造方法如後述般 ，可以減少TFT30和蓄積電容7〇之工程數予以形成。在 此，蓄積電容70之介電質膜2c是與TFT30之閘極絕緣 膜2a同層，由於凹部2g之形成，介電質膜2c變薄’故 可以不會使TFT30之耐電壓降低，提昇蓄積電容70之靜 電電容。 -15- (12) 1294688 (對向基板20之構成） 對向基板20中，在與TFT陣列基板1 0所形成之畫 素電極9a之縱橫境界區域相向之區域上，形成有黑矩陣 或被稱爲黑條紋之遮光膜23，並於該上層側形成有由ITO 膜所構成之對向電極21。再者，在對向電極2 1之上層側 ，形成由聚醯亞胺膜所構成之配向膜22，該配向膜22是 對聚醯亞胺膜施予拋光處理之膜。 (驅動電路之構成） 再回到第1圖（A )中，本形態之液晶裝置1 00是利 用TFT陣列基板100之表面側中，畫像畫像顯示區域10a 之周邊區域而形成資料線驅動電路1 〇 1及掃描線驅動電路 1 04等之周邊電路。資料線驅動電路1 0 1及掃描線驅動電 路104基本上是藉由第5圖所示之N通道型之TFT和P 通道型之TFT所構成。 第5圖是表示構成掃描線驅動電路1 04及資料線驅動 電路101等之周邊電路的TFT之構成的截面圖。於第5 圖中，構成周邊電路之TFT是構成由P通道型之TFT 180 和N通道型之TFT 19.所構成之相輔型TFT。構成該些驅 動電路用之TFT180、190之半導體膜160是島狀被形成 在透明基板l〇b之基底保護膜1 1之表面。TFT 180、190 上，高電位線1 7 1和低電位線1 72是經由接觸孔1 63、 1 6 4而各連接於共同之閘極電極1 6 5上，輸出配線1 6 7是 經由接觸孔168、169而各電性連接於半導體膜160之汲 -16- (13) (13)1294688 極區域。 如此之周邊電路區域因經由與畫像顯示區域1 〇a相同 之製程而所形成，故在周邊電路區域亦形成有層間絕緣膜 4、5及絕緣膜2 (閘極絕緣膜）。再者，驅動電路用之N 通道型之TFT190也與畫素切換用之TFT30相同，具有 LDD構造，在通道形成區域19之兩側，具備有由高濃度 源極區域192及低濃度源極區域193所構成之源極區域、 由高濃度區域194及低濃度汲極區域195所構成之汲極區 域。驅動電路用之P通道型之TFT 180即使也與N通道型 之TFT 190相同，爲LDD構成亦可，但是於本形態中，爲 具有自行對準構造，在通道形成區域1 8 1之兩側具備有高 濃度之源極區域182和高濃度之汲極區域184。 (TFT陣列基板之製造方法） 無論第6圖及第7圖皆爲表示本形態之TFT陣列基 板10之製造方法之工程截面圖。並且，第6圖及第7圖 皆相當於對應於第4圖及第5圖之截面。 首先，如第6圖（A)所示般，準備藉由超音波洗淨 等被潔淨化後之玻璃製等之透明基板1 Ob後，在該表面形 成基底保護膜1 1，接著，形成島狀半導體膜1 a、1 60。爲 了形成該半導體膜1 a、1 6 0，例如以基板溫度爲1 5 0 °C〜 45 0°C之溫度條件，在基底保護膜1 1之表面，藉由CVD 法將非晶質之矽膜所構成之半導體膜形成膜厚3 0 nm〜 1 00 nm之後，使用微影成像技術予以圖案製作。 -17·

Claims (1)

  1. (1) 1294688 十、申請專利範圍 κ ~種薄膜半導體裝置之製造方法，是屬於具備有 =依照第1半導體膜、閘極絕緣膜及閘極電極之順序，自 基板側起疊層的薄膜電晶體；和依照導電化與上述第〗半 導體膜同層之第2半導體膜而所構成之下電極，與上述閘 極絕緣膜同層之介電質膜及與上述閘極電極同層之上電極 之順序’自上述基板側起疊層之電容元件的薄膜半導體裝 |置之製造方法，其特徵爲： 於同時形成上述閘極絕緣膜及上述介電質膜之後，於 形成上述閘極電極及上述上電極之前，執行自形成在上述 基板表面側上之罩幕之第1開口導入雜質至上述第2半導 體膜而形成上述下電極之下電極形成用雜質導入工程；和 自上述罩幕之上述第1開口蝕刻上述介電質膜之表面 的介電質膜蝕刻工程。 2 ·如申請專利範圍第1項所記載之薄膜半導體裝置 φ之製造方法，其中，上述罩幕是在上述薄膜電晶體中，與 上述雜質相同導電性之薄膜電晶體之上述第1半導體膜上 ，形成用以形成源極、汲極區域之一部分或全部的第2開 □， 上述下電極形成用雜質導入工程是自上述第1開口及 上述第2開口導入雜質至上述第2半導體膜及上述第1半 導體膜， 上述介電質膜蝕刻工程是自上述第1開口及上述第2 開口蝕刻上述介電質膜之表面及上述閘極絕緣膜之表面。 -32- (2) 1294688 3 ·如申請專利範圍第2項所記載之薄膜半導體裝置 之製造方法，其中，上述源極、汲極區域是具備有在上述 閘極電極自動對位性地被形成的低濃度源極、汲極區域， 和鄰接於該低濃度源極、汲極區域的高濃度源極、汲極， 上述第2開口是被形成在應形成上述高濃度源極、汲 極區域的區域上。 4·如申請專利範圍第1項至第3項中之任一項所記 |載之薄膜半導體裝置之製造方法，其中，上述介電質膜蝕 刻工程是在上述下電極形成用雜質導入工程後，使用可蝕 刻除去上述介電質膜及上述罩幕之蝕刻液而所執行。 5 · —種薄膜半導體裝置，其特徵爲：以申請專利範 圍第1項至第4項中之任一項所規定之方法所製造出。 6. —種薄膜半導體裝置，是屬於具備有：依照第1 半導體膜、閘極絕緣膜及閘極電極之順序，自基板側起疊 層的薄膜電晶體；和依照導電化與上述第1半導體膜同層 φ之第2半導體膜而所構成之下電極，與上述閘極絕緣膜同 層之介電質膜及與上述閘極電極同層之上電極之順序，自 上述基板側起疊層之電容元件的薄膜半導體裝置，其特徵 爲· 在上述介電質膜上形成有使該介電質膜之膜厚比上述 閘極絕緣膜之膜厚薄的第1凹部， 上述第2半導體膜是在與上述第1凹部平面性重疊之 區域上導入雜質而形成上述下電極。 7. 如申請專利範圍第6項所記載之薄膜半導體裝置 -33- (3) 1294688 ，其中，上述薄膜晶體中，與上述雜質相同導電型之薄膜 電晶體，對於閘極絕緣膜，是形成有使與源極、汲極區域 之一部分或全部平面性重疊之區域的該閘極絕緣膜之膜厚 ，比與上述閘極電極平面性重疊之區域的上述閘極絕緣膜 之膜厚薄之第2凹部。 8 .如申請專利範圍第7項所記載之薄膜半導體裝置 ，其中，上述源極、汲極區域是具備有在上述閘極電極自 動對位性地被形成的低濃度源極、汲極區域，和鄰接於該 低濃度源極、汲極區域的高濃度源極、汲極， 上述第2凹部是被形成在與上述高濃度源極、汲極區 域平面性重疊之區域上。 9. 一種光電裝置，是屬於將申請專利範圍第5項至 第8項中之任一項所規定之薄膜半導體裝置當作光電裝置 用基板使用的光電裝置，其特徵爲··在上述光電裝置用基 板上保持有光電物質。 1 0 ·如申請專利範圍第9項所記載之光電裝置，其中 ’上述光電物質是被保持在上述光電裝置用基板和與該光 電裝置用基板相向配置之對向基板之間的液晶， 上述薄膜電晶體及上述電容元件是被構成配置成矩陣 狀之多數畫素的各個。 11.如申請專利範圍第9項所記載之光電裝置，其中 ’上述光電物質是被構成在上述光電裝置用基板上之有機 激光發光材料， 上述薄膜電晶體及上述電容元件是被構成配置成矩陣 -34- (4) 1294688 狀之多數畫素的各個。 12. —種電子機器，其特徵爲：使用申請專利範圍第 9項至第1 1項中之任一項所規定之光電裝置。
    -35-
TW094124147A 2004-09-30 2005-07-15 Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus TWI294688B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288677A JP4063266B2 (ja) 2004-09-30 2004-09-30 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
TW200614515A TW200614515A (en) 2006-05-01
TWI294688B true TWI294688B (en) 2008-03-11

Family

ID=36145880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094124147A TWI294688B (en) 2004-09-30 2005-07-15 Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus

Country Status (5)

Country Link
US (1) US7371624B2 (zh)
JP (1) JP4063266B2 (zh)
KR (1) KR100671811B1 (zh)
CN (1) CN100394295C (zh)
TW (1) TWI294688B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP4720547B2 (ja) * 2006-03-07 2011-07-13 株式会社日立製作所 画像表示装置
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP4777159B2 (ja) * 2006-06-26 2011-09-21 キヤノン株式会社 デュアルゲート型センサ
US7952100B2 (en) * 2006-09-22 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008286953A (ja) 2007-05-16 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101065413B1 (ko) 2009-07-03 2011-09-16 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP5637629B2 (ja) * 2011-07-22 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP6077280B2 (ja) * 2011-11-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9478765B2 (en) * 2012-09-18 2016-10-25 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Electro-optical device stack, having patches covering layer breaches
CN106298840B (zh) * 2015-06-09 2019-08-02 群创光电股份有限公司 显示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404735A (en) * 1966-11-01 1968-10-08 Halliburton Co Sand control method
US3681287A (en) * 1971-03-03 1972-08-01 Quaker Oats Co Siliceous materials bound with resin containing organosilane coupling agent
JPH06130413A (ja) * 1992-10-14 1994-05-13 Seiko Epson Corp 液晶表示装置の製造方法
US5522460A (en) * 1995-01-30 1996-06-04 Mobil Oil Corporation Water compatible chemical in situ and sand consolidation with furan resin
JP2004206134A (ja) * 1996-10-22 2004-07-22 Seiko Epson Corp 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6177484B1 (en) * 1997-11-03 2001-01-23 Texaco Inc. Combination catalyst/coupling agent for furan resin
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4514871B2 (ja) * 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW487959B (en) * 1999-08-13 2002-05-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US6542205B2 (en) 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4896314B2 (ja) * 2000-08-04 2012-03-14 株式会社半導体エネルギー研究所 表示装置
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003197631A (ja) * 2001-12-25 2003-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP3964223B2 (ja) * 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP2003303770A (ja) * 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
JP3656640B2 (ja) * 2002-08-28 2005-06-08 セイコーエプソン株式会社 樹脂絶縁層の製造方法、電気光学装置用基板、電気光学装置の製造方法、及び電気光学装置
US6705400B1 (en) * 2002-08-28 2004-03-16 Halliburton Energy Services, Inc. Methods and compositions for forming subterranean fractures containing resilient proppant packs
TW586144B (en) * 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
TW588463B (en) * 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
JP4305192B2 (ja) * 2003-04-25 2009-07-29 セイコーエプソン株式会社 薄膜半導体装置の製造方法、電気光学装置の製造方法
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP2006098641A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Also Published As

Publication number Publication date
US7371624B2 (en) 2008-05-13
US20060079035A1 (en) 2006-04-13
KR20060046582A (ko) 2006-05-17
TW200614515A (en) 2006-05-01
JP2006106076A (ja) 2006-04-20
CN1755469A (zh) 2006-04-05
KR100671811B1 (ko) 2007-01-19
JP4063266B2 (ja) 2008-03-19
CN100394295C (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
TWI294688B (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
US9465246B2 (en) Substrate for in-cell type touch sensor liquid crystal display device and method of fabricating the same
TW478014B (en) Semiconductor device and method of manufacturing thereof
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7411216B2 (en) Thin film array panel and manufacturing method thereof
KR20050105113A (ko) 반도체장치 제작방법
TWI302746B (en) Thin-film semiconductor device, electro-optical device, and electronic apparatus
US8115215B2 (en) Array substrate and method for manufacturing the same
JP2006250985A (ja) 電気光学装置及び電子機器
US7046315B2 (en) Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
CN103137555B (zh) 薄膜晶体管液晶显示器件及其制造方法
JP4021053B2 (ja) 半導体装置
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR20130030975A (ko) 액정표시장치
US20020038893A1 (en) Thin film transistor flat display
TW594160B (en) Reflective electrooptic device and electronic apparatus
US6894755B2 (en) Liquid crystal display device integrating driving circuit on matrix substrate
CN114879416B (zh) 一种显示面板及显示装置
JP2003255853A (ja) 電気光学装置、および電子機器
KR102426498B1 (ko) 터치 표시장치용 어레이기판 및 그 제조방법
JP2005010690A (ja) 平面表示装置
JP2004119599A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
KR101294693B1 (ko) 액정표시장치용 어레이 기판
CN109491157B (zh) 显示面板用基板的制造方法
JPS6237729A (ja) 表示一体形入力機能装置