TWI290343B - Improved fill material for dual damascene processes - Google Patents

Improved fill material for dual damascene processes Download PDF

Info

Publication number
TWI290343B
TWI290343B TW089117234A TW89117234A TWI290343B TW I290343 B TWI290343 B TW I290343B TW 089117234 A TW089117234 A TW 089117234A TW 89117234 A TW89117234 A TW 89117234A TW I290343 B TWI290343 B TW I290343B
Authority
TW
Taiwan
Prior art keywords
composition
hole
patent application
film
filling
Prior art date
Application number
TW089117234A
Other languages
English (en)
Inventor
James E Lamb Iii
Xie Shao
Original Assignee
Brewer Science Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brewer Science Inc filed Critical Brewer Science Inc
Application granted granted Critical
Publication of TWI290343B publication Critical patent/TWI290343B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

1290343
發明領域 製關於用於保護在積體電路製造之雙重金屬鑲嵌 特別的:=孔或通孔之表面的充填組合物及方法。更 =二ί發明之組合物包括-定量之固態可交聯成分 ;轉刀聚合物結合劑、及固態成分之溶劑系統。溶 ^手n點較好比組合物之交聯溫度低，.因此基本上所 :的：：二統會在第一階段烘烤過程中揮發，而不會使充 二&物有任何明顯程度之交聯。應用上，充填組合物係 农、·无I方法塗佈於預先以接觸與通過孔形成圖案之基材 上，接著為了使Λ溶劑系統揮發，因此使組合物加教至並 再流動溫度’且使組合物流入孔洞中以均勾的覆蓋。組ς 物再經硬化，且依—船士古+、仓〜# μ 且依舣之万式進仃其餘之雙重金屬鑲嵌製 程0 先前技藝之敘述 、’ :鑲肷製程，或在預形成之溝槽中形成鑲嵌金屬圖案 <製程一般為積體電路製造連接之較佳方法。依其最簡單 之形式，雙重金屬鑲嵌製程以絕緣層起始，其先在基材上 形成’接著整平。接著將水平溝槽及垂直孔(亦即接觸孔或 通孔）再蝕刻成分別相當於所需金屬直線圖案及孔洞位置之 絕緣層，其將傾斜經過絕緣層到達裝置層（若經過第一絕緣 層’亦即接觸孔），a下到達下一金屬層（若經過基材構 造之上絕緣層，亦即通過孔）。金屬接著沈積在基材上，因 此充填溝槽及孔洞，且因此同時形成金屬直線以及連接孔 。至於最終步驟’戶斤得之表面係使用已知之化學機械抛光 -4- 本紙張尺度適用中國國家標準(CNS) A4规格(210x 297公釐) 1290343 ι A7 ____ B7 五、發明説明（2 ) (CMP)技術’且準備以接受另—雙重金屬鑲嵌構造。 、在雙重金屬鑲嵌製程中，接觸孔或通孔一般係在溝槽独 刻前蝕刻至芫全。因此，溝槽蝕刻之步驟使底部及接觸孔 或通孔之ί、〗土（其係由絕緣或電介質層形成）暴露至過蝕刻 ，其會使與基底層之接觸惡化。因此使用有機材料部份或 完全充填通孔或接觸孔，以保護底部或側壁，免於進一步 之腐蝕接觸。此等有機填料亦可當作底部抗反射塗料 (BARC)，以降低或消除溝槽形成圖案中，圖案之劣化及寬 度之改變’且將填料覆蓋在電介質層之表面上。 —填料以使用數年，其在一般之曝曬波長下具有高的光學 抬度。然而，此等先前技藝之材料具有有限之充填性質。 例如，當將先前技藝之組合物塗怖於在基材之中形成之通 過與接觸孔上，及塗佈在基材表面上，組合物形成之薄膜 在基材表面上因為相當的薄，因此可緊貼著孔，因而在後 續光曝曬過程中會造成不期望之光反射。而且，因為先前 技藝 < 組合物之蝕刻比墊介質層更慢，因此未充填之組合 物會再將沈積之蝕刻聚合物上形成壁。該蝕刻聚合物接著 在最終電路之金屬連接之中形成不期望之電阻。此等問題 會在下面詳述。 本技藝中對接觸孔或通孔之要求為充填材要可提供通過 及接觸孔之頂部完全之覆蓋。再者，此材料在蚀刻過程中 應對通過及接觸孔之底部提供適當之保護，以避免遮蔽層 受損，且損及下層之金屬導體。為避免側壁聚合物阻塞， 材料之蚀刻速率應等於或大於電介質層之蝕刻速率，或接 -5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 1290343 A7 ---?!____ 五、發明説明（3 ) 觸孔或通孔應經部分充填，因此孔中之填料在後續之溝槽 蝕刻中，不會延伸高過溝槽之基底。 發明概要 本發明藉由提供在金屬鑲嵌製程中可塗佈於通過及/或接 =孔，以提供表面完全覆蓋，同時避免蝕刻聚合物環繞著 金屬鑲嵌構造之溝槽基底處之孔洞上緣過度的阻塞之填料 或組合物。 更=細而言，本發明之組合物（填料以及充填組合物在此 "T X替使用）包括含聚合物結合劑或樹脂之一定量固態成 刀，及固態成分用之溶劑系統（單一種或多種溶劑）。本發 明之組合物再經調配以達成二種需求上優於先前技藝；本 發明之組合物在預烘烤階段（亦即第一段烘烤），可以以及 小或未父聯又組合物，自由或均勻的流入接觸孔或通孔中 ’且在預烘烤階段中，基本上所有溶劑均會蒸發，因此组 合物在最終烘烤過程中之收縮極小。此等二需求可藉由使 ^合，進彳tT面詳述之”預烘烤熱安定試驗，，及，，㈣收縮試 驗”量化。 影響充填組合物符合前述要求之能力有許多时。例如聚 合物結合劑或掛脂較好包括脂肪族主鏈，且分子量低於約 80:00，較妤低於約25〇〇〇，且更好自約2〇〇〇〜”⑽。適* <聚合物結合劑包含聚酯、聚丙烯酸酯、聚雜環化合物、= _、聚姓基苯乙#、聚碳酸酿、聚表氯醇、聚乙缔醇 聚合樹脂(如冠狀醚、環糊精、環氧樹脂），及前述之混合物 。本發明組合物中所用之溶劑系統之#點較好低方:約 -6-
本紙張尺度適財關家標準(CNS) A4規格 A7 B7 1290343 五、發明説明（4 ) 160°C，更好低於約140°C，且最妤低於約12(rC。溶劑系統 之閃蒸點亦應大於約8 5 °C，且更好大於約1〇〇。〇。當溶劑系 統中使用超過一種之溶劑時，溶劑系統之沸點或閃蒸點係 指最高沸騰或最低閃蒸溶劑之沸點或閃蒸點。對於特殊之 金屬鑲嵌製程’溶劑系統與所選用之光阻系統相容亦相各 重要。亦即，充填物組合物之空氣乾燥膜應在3 〇秒之中= 於選用之光阻溶劑系統中，且在溶液中基本上沒有未溶解 之殘留物。 組合物中存在之溶劑系統及其他揮發物之濃度並沒有一 走“午，只要薄膜中之溶劑系統及揮發物之總濃度在薄膜 又聯之七（亦即在第二段烘烤之前），以重填組合物之總重 量當作100重量％，低於約5重量％，且較好低於約2重量％ 即可。此溶劑系統以及揮發物重量百分比結合上述溶劑系 統之沸點及閃蒸點，在確保第二段烘烤過程中組合物之收 縮為取小相當重要。溶劑系統中所用較佳溶劑包含醇、醚 、一醇醚、醯胺、酯、酮、水、丙二醇單甲基醚（PGME) 丙一醇單甲基醚乙酸酯（PGMEA)、乳酸乙酯、及 PCBTF(對-氯苯並三氟）·，且最佳者為pGME。 本發明之充填組合物較好在約15〇〜22〇t之溫度下交聯， 且更好在約180°C下交聯。充填組合物在溫度高於組合物在 第一段再流動烘烤過程中加熱之溫度下交聯以避免組合物 在再㈣動步驟中過度叉聯相當的重要。該早期交聯可避免 組合物心全且均勻的流入接觸或過孔中。組合物中聚合物 、’、口口州之人聯可藉由在組合物中使用交聯劑，或藉由選擇 -7 - 本紙張尺度適财8國家格(21QX297公复 1290343 A7 B7
包含加入交聯部分之聚合物結合劑達成。較佳之交聯系统 包含酸或鹼催化、熱催化、及光催化之系統，如胺基塑膠 、環氧化物、封端之異氰酸酯、丙烯酸係及其混合物。 。本發明之充填組合物中所用之所有固態成分在低於約· c，且較好低於約12(rc之第—段再流動烘烤溫度下應形成 自由流動之液體，因而可避免組合物附著在孔洞之侧壁上 ’且形成陡㈣之液體凹凸面。所有成分在此等再流動溫度 下需維持至少15秒鐘之化學安定，且較好維持至少3〇秒鐘 。化學安定意指成分緊歷經物理態變化，而未歷經化學熊 變化(如成分之交聯）。化學安定性可在第一段烘烤之前： •藉由UV/VIS或FTIR分析。 為了避免先前技藝之蝕刻聚合物阻塞之問題，所有组入 物之蝕刻速率應大約相等於鹼性材料或電介質材料之蝕= 速率。再者，充填組合物之姓刻速率應快於光阻劑之姓刻 速率。組合物之蝕刻速率對光阻劑蝕刻速率之比至少應為 1-5 : 1，較好至少約3 _·丨，且更好至少約斗。達到該充 填組合物蝕刻速率之一方法係藉由選擇聚合物結合劑Γ高 氧化或鹵化類會導敢蝕刻速率增加。 同 組合物若需要亦可調配成包含選用成分。選用成分包本 潤濕劑（如氟化介面活性劑，離子性介面活性劑，非離子1 介面活性劑’及表面活化聚合物添加劑），及染料或發色图 。適當染料之實例包含在特殊製程使用之電磁波下吸收之 任一種化合物。可用染料之實例包含蒽、蒸、苯、查耳酮 、酞醯亞胺、.pam〇ic acid、吖啶、偶氮化合物、及二苯並 -8 - 本紙張尺度顧t㈣家料(CNS) A4規格(2l〇X297公釐) -------一 五、發明説明（6 :喃。染料可物理性的混合於組合物中，或另外可以與聚 ^結合劑化學性結合。對於電子束曝曬，可使用導電化 合物。 π將充填組合物塗佈在具有接觸孔或通孔基材上之方法， 間了《包括將—定量之組合物藉由任一種一般塗佈方法(包 含旋轉塗佈），塗佈於形成孔洞之基材表面上。組合物塗饰 二孔洞之後’其應在第一段烘烤過程中加熱至其再流動溫 又Ρ上述）’使组合物流入接觸孔或通孔，因此達成期望 之孔洞及基材表面之覆蓋。當達成希望之覆蓋後，所得充 真、且口物膜應再加熱至至少為組合物之交聯溫度，使薄 硬化。 ，在邵分无填製程中，孔洞中之硬化填料高度應為孔洞深 度《自約35〜65% ’且較好至少約為5〇%。在完全充殖製 程中，孔洞中之硬化填料高度應為孔洞深度之至、 二且較好至少約為100%。硬化充填組合物新月形凹凸面之 高度應比孔洞之深度低約15%，且較好低約孔洞深度之 10%。雖然新月形凹凸面一般均認為為在容器中之可流動 物質之上表面形成之凹陷表面或，，低凹處"，至於此處所用 之新月形凹凸面一詞亦將包含在容器(亦即，通過或接觸孔 )中之可流動⑯質之上表面形Α凸起表面或"突起"。此處所 用之=形凹凸面高度係指自組合物接觸接觸孔或通孔側 壁乏最高點至新月形凹凸面之凹陷表面之最低點之距離， 或對於凸起之新月形凹亞面，係指自組合物接觸孔或通孔 側壁之最高點·至凸起面上之最高點之距離。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7 B7 1290343 五、發明説明（7 ) 與接觸孔或通孔之邊緣相鄰基材之表面上之硬化填料膜 之厚度應至少為與距離接觸孔或通孔之邊緣約等於孔洞直 控之基材表面上之薄膜厚度之約4 0 %，較好至少約5 〇 %， 且更好至少約7 0 %。最後，組合物中固體之含量應經調配 ’使得基材表面上形成之薄膜厚度約為3 5〜250毫微米。藉 由本發明之方法將得到具有前述所需性質之雙重金屬鑲嵌 製程之前驅物構造。 附圖之簡要敘述 圖1 A敘述使用先前技藝之部分平面化底部抗反射塗料 (BARC)當作接觸孔或通孔填料之部分充.填製程中所用之起 始基材構造。 圖1B敘述圖1 A在光阻劑塗佈在電介質層之上，經曝曬及 顯像，且I虫刻出接觸孔或通孔圖案後之構造。 圖1C敘述圖1B之將先前技藝之BARC塗佈於構造上且硬 化後之構造。 圖1D敘述圖1C在光阻劑塗佈在構造上，經曝曬且顯像後 之構造。 圖1E敘述圖1D之溝槽圖案經蝕刻後之構造。 圖1 F敛述圖1 E之自構造移除光阻劑及填料後之構造。 圖1 G敘述圖1 F經移除遮蔽層後之構造。 圖1 Η敘述圖1 G在金屬沈積在接觸孔或通孔之後之構造。 圖II敘述在圖1 Α〜1Η中所示之步驟過程中形成之最終金 屬鑲嵌構造。 圖2A敘述使用先前技藝之平面化BARC當作接觸孔或通孔 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A7 B7 1290343 五，發明説明（8 ) 填料之全部充填製程中所用之起始基材構造。 圖2B敘述圖2A在光阻劑塗佈在電介質層之上，經曝曬及 顯像，且蝕刻出接觸孔或通孔圖案後之構造。 圖2C敘述圖2B之將先前技藝之BARC塗佈於構造上且硬 化後之構造。 圖2 D敘述圖2 C在光阻劑塗佈在構造上，經曝曬且顯像、後 之構造。 圖2E敘述圖2D之溝槽圖案經蝕刻後之構造。 圖2F敘述圖2E之自構造移除光阻劑及填料後之構造。 圖2 G敘述圖2F經移除遮蔽層後之構造。 圖2 Η敘述圖2 G在金屬沈積在接觸孔或通孔之後之構造。 圖21敘述在圖2 Α〜2 Η中所示之步驟過程中形成之最終金 屬銀嵌構造。 圖3 Α敘述使用先前技藝之小區域型B A R C當作接觸孔或 通孔填料之充填製程中所用之起始基材構造。 圖3B敘述圖3 A在光阻劑塗佈在電介質層之上，經曝囉及 顯像，且蝕刻出接觸孔或通孔圖案後之構造。 圖3 C敘述圖3 B之將先前技藝之小區域型b arc塗佈於構 造上且硬化後之構造。 圖3D敘述圖3C在光阻劑塗佈在構造上，經曝曬且顯像後 之構造。 ’ 圖3 E敘述圖3 D之溝槽圖案經蚀刻後之構造。 圖3 F敘述圖3 E之自構造移除光阻劑及填料後之構造。 圖3 G敘述圖3 F經移除剩餘之遮蔽層後之構造。 -11 - 1290343 A7 B7 五、發明説明（9 ) 圖3 Η敘述圖3 G在金屬沈積在接觸孔或通孔之後之構造。 圖31敘述在圖3Α〜3Η中所示之步驟過程中形成之最終金 屬鑲後構造。 圖4 Α敘述使用本發明之填料之完全充填製程中所用之起 始基材構造。 圖4B敘述圖4A在光阻劑塗佈在電介質層之.上，經曝曬及 顯像，且蝕刻出接觸孔或通孔圖案後之構造。 圖4C敘述圖4B之將本發明之填料塗佈於構造上，完全充 填接觸孔或通孔且硬化後之構造。 圖4D敘述圖4C在光阻劑塗佈在構造上，經曝曬且顯像後 之構造。 圖4E敘述圖4D之溝槽圖案經蝕刻後之構造。 圖4F敘述圖4E之自構造移除光阻劑及填料後之構造。 圖4G敘述圖4F經移除遮蔽層後之構造。 圖4H敘述圖4G在金屬沈積在接觸孔或通孔之後之構造。 圖41敘述在圖4A〜4H中所示之步驟過程中形成之最終金 屬鑲後構造。 圖5 A敘述使用本發明之填料之部分充填製程中所用之起 始基材構造。 圖敘述圖5 A在光阻劑塗佈在電介質層之上，經曝曬及 顯像’且^虫刻出接觸孔或通孔圖案後之構造。 圖5 C敘述圖5 B之將本發明之填料塗佈於構造上，部分充 填接觸孔或通孔且硬化後之構造。 圖5D敛述圖5C在光祖劑塗佈在構造上，經曝曬且顯像後 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7 1290343 五'發明説明（1〇 ) 之構造。 圖5 E敘述圖5D之溝槽圖案經蝕刻後之構造。 圖5 F敘述圖5 E之自構造移除光阻劑及填料後之構造。 圖5G敘述圖5F經移除遮蔽層後之構造。 圖5 Η敘述圖5 G在金屬沈積在接觸孔或通孔之後之構造。 圖51敘述在圖5Α〜5Η中所示之步騾過程中.形成之最終金 屬鑲後構造。 圖6 Α敘述使用本發明之填料，接著在通過接觸填料之上 塗佈薄B ARC之完全充填製程中所用之起始基材構造。 圖6 B敘述圖6 A在光阻劑塗佈在電介質層之上，經曝曬及 顯像，且蝕刻出接觸孔或通孔圖案後之構造。 圖6C敘述圖6B之將本發明之填料塗佈於構造上，完全充 填接觸孔或通孔，接著使填料硬化，接著塗佈薄膜B ARC於 硬化之填料上，接著使薄膜硬化後之構造。 圖6 D敘述圖6 C在光阻劑塗佈在構造上，經爆曬且顯像後 之構造。 ， 圖6 E敘述圖6 D之溝槽圖案經蝕刻後之構造。 圖6F敘述圖6E之自構造移除光阻劑、填料及薄膜BARC 後之構造。 圖6 G敛述圖6 F經移除遮蔽層後之構造。 圖6 Η敘述圖6 G在金屬沈積在接觸孔或通孔之後之構造。 圖61敘述在圖6 Α〜6 Η中所示之步驟過程中形成之最終金 屬銀嵌構造。 圖7敘述在接觸孔或通孔中使用先前技藝之充填組合物之 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) A7 B7 1290343 五、發明説明（11 ) 雙重金屬鑲嵌製程中，前驅物構造之金屬鑲嵌高度。 圖8敘述在接觸孔或通孔中使用本發明之充填組合物之雙 重金屬鑲嵌製程中，前驅物構造之金屬鑲嵌高度。 圖9敘述在雙重金屬鑲嵌製程中之前驅物構造中，由先前 技藝之充填組合物形成，且塗佈在環繞接觸孔或通孔表面 上之薄膜厚度。 圖10敘述在雙重金屬鑲嵌製程中之前驅物構造中，由本 發明之充填組合物形成，且塗佈在環繞接觸孔或通孔表面 上之薄膜厚度。 圖1 1為顯示將本發明之填料塗佈在通孔上且硬化之SEM 相片（50,000倍）。 圖12為顯示將本發明之填料塗佈在通孔上且硬化，接著 在該材料上塗佈抗反射塗料薄膜，接著是該薄膜硬化之 SEM相片（50,000倍）。 圖1 3為顯示將本發明之填料依據部分通過之充填製程， 塗佈在通過孔上之SEM相片（50,000倍）。 圖14為顯示將先前技藝之BARC塗佈在通過孔中，且硬化 後之SEM相片（60,000倍）。 圖1 5為顯示將不同之先前技藝之BARC材料塗佈在通過孔 中，且硬化後之SEM相片（50,000倍）。 圖1 6為顯示將先前技藝之硬化BARC部分充填通過孔之 SEM^j(50,00(H·)。 較佳具體例之詳細敘述 1 .先前技藝之方法及組合物之問題 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1290343 A7 _________ B7 五、發明説明（12 ) 圖1 A - 1 I顯示使用先前技藝之有機填料部分充填製程之 各階段。圖1 A中，係將包含電介質材料丨〇之起始金屬鑲嵌 構造1 1塗佈在基材1 2之上，且以閘極或金屬導體丨6之圖案 分佈。保護性遮蔽層18覆蓋且因此在進一步蝕刻過程中保 遵電介質材料以1 0及導體1 6。電介質材料2 〇係緊鄰遮蔽層 1 8塗佈。參照圖1 b，再將光阻劑2 2塗佈於電介質層2 〇之 上，接著曝曬且使光阻接觸孔或通孔圖案顯像在電介質層 2 0上，接著蝕刻形成接觸孔或通孔2 4。 圖ic中，係將先前技藝之BARc充填材料26塗佈在孔洞 24上，以部分充填孔洞原有孔動身度之35〜65%，接著使 材料2 6硬化。圖1 C中可看出一先前技藝之明顯缺點。首先 ，在孔洞24之上緣28處，使BARC材料26變薄，且可能完 全去潤濕，留下少許或沒有BARC材料26，以避免會對光阻 劑30之溝槽圖案形成在位置32處受損之圖1〇中所示之溝槽 形成圖案步騾造成負面衝擊之再射出。溝槽圖案形成之後 ，電介質材料20中蝕刻出溝槽34，且由於溝槽圖案之劣化 :使部分電介質材料在位置36處（見圖1E)之相鄰溝槽線間 受到腐蝕。先前技藝材料之其他問題為硬化材料形成陡深 之新月形凹凸面（金屬鑲嵌高度以圖1 C中之” M ”表示），且 BARC材料26之蝕刻速率比電介質層2〇慢。該較慢之蝕刻 速率與陡深之新月形凹凸面結合，形成可使蝕刻聚合物钟 沈和且阻塞在電介質層2 〇之上之BARC材料2 6之頂點3 8。 參照圖1F，·光阻劑材料3〇&BARC材料26接著自構造I! -15-
1290343 A7
移除。然而 敢IBAKC氣提組合物並不自聚合物仰移 且移除聚合物4〇之加工將會侵害到電介質層2q及/或保 二遮蔽層U。因此，聚合物40一般均留在構造丨1之上， 著進行金屬鑲嵌製程。 圖中，移除遮蔽層18，接著將金屬或閉極材料42沈積 在孔洞24及溝槽34(圖1H)之上。圖1H中所示之雙重金屬 鑲嵌金屬化之後，進行傳統之CMp製程，得到完全之全 鑲嵌構造44。 當檢查_中之構造44時，可立即看出上述先前技藝填 料义缺點所產生之問題。例·如，腐蝕之溝槽線位置％經常 d在點4 6處產生短路。而且，腐蝕聚合物4 〇 (其為絕緣材料 )炙阻塞導致較高之接觸/通過電阻性，此處構槽^及孔洞 24中之金屬間金屬對金屬之接觸區域係藉由聚合物之存 在降低。再者。聚合物40之阻塞將導致使環繞聚合物40之 金屬中之應力增加，因此通常會導致孔洞24及/或溝槽34四 周之金屬龜裂，造成最終電路之缺陷。 圖2A〜21敘述及類似圖1A〜U中所述製程之先前技藝之 金屬鑲嵌製程，氮圖2A〜21顯示如圖2C中所示之揍觸孔或 通孔24中先前技藝之BarC填料2 6之，，完全’，充填（亦即，超 過9 5 %)。芫全充填製程之應用可去除如上述般相對於圖1。 中孔洞2 4之上緣2 8變厚之問題。然而，將BARC材料2 6之 I虫刻速率變慢仍會造成如圖2E〜2][中所示蝕刻聚合物4 〇之 阻塞。又’此將導致較高之電阻性以及聚合物阻塞四周之 金屬應力。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1290343 A7 ____；__B7 五、發明説明（14 ) 圖3A〜31說明與上面討論之製程及類似之形成金屬鑲嵌 構造之先前技藝之製程，但係將先前技藝之B ARC填料2 6塗 佈在已知如"小區域”形式之通過或接觸孔2 4之上。參照圖 3 c ’係說明小區域塗佈，其中係將BARC材料2 6之薄膜塗 佈在電介質層20之上表面48上，孔洞24之下緣表面50上， 以及孔洞24之底表面52之上。當小區域塗佈BArc材料26 維持接近均勻之厚度時，可提供良好之反射控制，且使溝 槽圖案整體性之損害最小。然而，使BARC材料26之蝕刻速 率變慢會再次導致蝕刻聚合物40阻塞在電介質層2〇上之問 遞’噙口圖3E〜31戶斤示。 - 依小區域方式使用先前技藝BARC材料之另一問題為孔洞 24之底表面52再蝕刻加工過程中，對蝕刻氣體經常不具有 足夠之保護。參照圖3 E，在蝕刻過程中，遮蔽層丨8可能會 被撕裂’因此使導體16暴露出而受傷害。構槽蝕刻製程^ 光阻劑氣提移除過程中使用蝕刻氣體亦可如圖3 F中所示般 傷及導體16。光阻氣提法通常含數個步驟，包含氧電漿氣 提、臭氧電漿氣提、及各種潤濕化學品如臭氧化之水、硫 之過氧化物、過氧化氰、及稀釋之HF，接著以水洗務。對 大部分之金屬導體16 ’潤濕化學品在後續洗蘇步驟中將直 接蚀刻金屬且造成金屬腐蝕，無法保護遮蔽層18。以氧遊 離$為主之電漿氣提法亦可在金屬之表面上形成適當之金 屬氧化物，因此可確定會使通過及接觸 的通過或接觸抗性，及/或通過或接觸雙重金屬匕 之後在點5 4處連接失敗（圖3 I)。 -17- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 1290343
2 ·本發明 圖 4A*〜4Ι、^ϊδ《τ 埴 、〜51、及6Α〜Η說明可使用本發明調配之 ^ 改良金屬鑲嵌構造。圖4 Α〜41顯示使用具有上 2 、义有機填料之完全通過充填製程。圖4A中，起护金 6屬鑲嵌構造56包含塗佈在基材6〇上，及以閘極或金屬導體 由銘、鋼、4、或其他導電材料）分散之電介質材料58 :土材60可㈣、GaAs或其他具有參雜以提供源極及排極 ^域之半導體或任—種其他電源件形成。覆蓋保護之遮 献“6 ’因此在進一步之蝕刻步驟中可保護電介質材料” 以及導體64。遮蔽層66可由硬、鳩及氮化鈥以及飲及氧化 鈦形成。電介質層68塗佈在緊鄰之遮蔽層Μ之上。電介質 材料58及電介質材料68可由大部分之絕緣材形成，包含氧 化夕氮化矽、氟化氧化物、及氧化鈦。參照圖4 B、將光 阻劑70塗佈在電介質層68之上，接著曝曬且將接觸孔或通 孔圖案顯像在電介質層68之上，接著蝕刻形成接觸孔 孔 72 〇 、 圖4C中，將依本發明形調配iBARC材料74塗佈在孔了〕 之上（較好藉由旋轉塗佈或噴物塗佈法），使之基上完全（亦 即至少95%之孔深）充填孔72。接著藉由加熱至其交聯溫度 使材料74硬化。材料74沈積過程中，塗佈材料以之基材可 猙置’或可以以2〇〇〜5〇〇〇 rpm旋轉轉動。材料74可依輻射 或反輻射方式塗佈。相對的，材料7 4可以以自動噴霧法塗 佈。.若需要’為了改善通過或接觸孔深度，可在旋轉速度 至少"約1500 rpm下旋轉先前塗料約15〜6〇秒後塗佈第二種 -18- 本紙張尺度適用中國國家標準(C沒S) A4規袼(210X297公釐) !29〇343 A7 ___ B7 五、發明説明（16 ) 或第三種充填組合物。最後，亦可使用道釘旋轉法塗佈 材料7 4 ’其中矽將材料7 4塗佈在基材上，同時使基材加速 至旋轉速度約3000〜7000 rpm，之旋轉速度約！〜3秒，接著 減加速至旋轉速度自約200〜3000 rpm，且旋轉至乾燥。再 塗佈一種或多種通過或接觸充填組合物塗料且旋轉至乾燥 以移除溶劑後，立即烘烤材料7 4之薄膜。 起初之烘烤步驟（或第一段烘烤）自充填組合物膜移除揮發 性副產物及溶劑系統，且使薄膜加熱至溫度超過材料7 4中 結合之固態成分之再流動點。當加熱至再流動點時，材料 74會液化，且在重力、虹吸力或表面潤濕動態力下立即流 入通過或接觸孔72中，以提供所需之覆蓋及孔洞充填水準 ，且取代自材料74釋出之噴出空氣，溶劑，及择發物。起 初之烘烤溫度應低於約2〇〇°c，較好低於約14(rc，且更好 低於約120°C。起初之烘烤步驟應不造成液態填料74之化學 改k (例如材料應不叉聯）。起初之烘烤步騾可以依任何數 量之方式進行，包含（但不限）與加熱板接觸，具有在基材 與加熱板表面足間足氣枕之鄰近加熱板，具有在基材與加 熱板表面之間之鄰近，傳導烘箱，紅外線烘箱，或自素快 速熱處理烘箱。當起始烘烤步驟中被液化時，材料74將在 低於約60秒，較好低於約15秒，且最好低於約1秒達到所 需之覆蓋。 -一旦材料74充分流動達到所需覆蓋時，材料”會在第二 :-段烘烤中硬化。第二段烘烤使材料74之薄膜交聯:以避: 材料74受到後續光阻劑塗佈及處理時之傷害。一旦材料μ -19- 本紙張尺度適用中國國家標準(C泣S) A4規格(210 X297公董) 一.晴_____ 1290343 A7 _ B7 五、發明説明（17 ) 硬化，則塗佈光阻劑材料76，經曝曬且顯像以形成後績在 蚀刻之溝槽7 8用圖案。因為材料74之蝕刻速率等於或大於 電介質層6 8之蝕刻速率，因此先前技藝中佔優勢之蝕刻聚 合物阻塞層6 8上之問題會被消除，如圖4]E〜4I中所見般。 參照圖4F，光阻劑材料以76及barc材料74自構造56移 除，而不損及遮蔽層6 6。此一般係藉由電漿姓刻、臭氧氣 槌、臭氧化之水氣提、有機溶劑氣提、硫之過氧化物清洗 、過氧化氫清洗，或結合前述氣提與清洗製程達成。圖 中，再移除（如電漿蝕刻）遮蔽層66，接著使金屬或閘極材 料8 0 (若舄要可配合適當之遮蔽與播晶層）沈積在孔洞7 2及 溝槽78(圖4H)中。如圖4H中所示之雙重金屬鑲嵌金屬化之 後，會進行傳統之CMP加工，得到完整之金恿鑲嵌構造8 2. 。與先前技藝不同，所形成之構造82並不會有任何通過或 接觸孔充填殘留物，側壁聚合物之阻塞，或通過及接觸孔 上方四周之冠狀物，或導致相鄰溝槽短路之圖案損壞。 圖5 A〜51中所不之方法與上述圖4 A〜41相關之方法類似 ’但圖5 A〜5 I說明使用本發明填料之部分充填方法。圖 6A〜61敘述另一具體例，其中BARC 84之薄膜旋轉塗佈在 硬化之填料74之上，接著使BARC膜硬化。膜84可承受後 續光阻曝曬所用之電磁波長。第二層膜保護後續之光阻圖 案免於導致光阻圖案受損之電磁波變化。相對的，可塗佈 -電予束曝曬用之導電膜取代膜84，以降低會造成電子束光 阻圖案文抽之基材中電荷之衝擊。再塗佈光阻膜7 6，且如 前述般形成圖案。 -20- 本紙張尺度適用「國國家獨Ns) A4規袼(21〇Χ297公釐j 1290343 A7 ____B7_ 五、發明説明（18 1 ~" -— 圖7〜⑽較使用本發明之充填組合物之金屬鑲嵌構造食 使用先前技藝之充填組合物之構造。圖8中，依據本發明調 配之充填組合物86形成且塗佈於通過或接觸孔88之凹凸液 面，f比藉由將先前技藝之填料9〇塗佈在通過或接觸孔Μ 上且是於圖7中之凹凸液面淺。因此，相對於通過或接觸孔 之高度Η，本發明之充填組合物之凹凸液面高度馗约比η低 ，15% ’ JL較好低約1〇%。例如，若通孔或接觸孔之 高度Η為200毫微米，則凹凸液面之高度M應少於約“毫微 米，且較好低於約20毫微米。該凹凸液面高度㈣充填組 合物之蝕刻速率結合可避免先前技藝之聚合物阻塞問題， 因此在接觸孔或通孔之中得到金屬導體而不會增加其抗性。 圖9顯示先其技藝薄膜9〇在與通孔或接觸孔開口…相鄰 之電介質材料96表面94上之厚度。圖1〇說明本發明之薄膜 100在與通孔或接觸孔開口 1〇6相鄰之電介質材料表面 102上之厚度。爾9及圖1〇二圖中，各薄膜9〇、1〇〇之厚度 在距離孔洞之邊緣約等於孔洞直徑處為，，τ,,。各薄膜在孔洞 邊、彖之上或緊鄰處液具有厚度,，t„。本發明薄膜之厚度t 大於先前技藝薄膜90之厚度t。當雙重金屬鑲嵌製程中使用 本發明芡充填組合物時，t至少應為τ之4 〇 %，較好至少約 為丁之/〇%，且最好至少約為了之70%。例如，若給啶孔洞 之直彳二為200毫极米，則在距離孔洞邊緣該距離處之t應至 - 少約為0.4T。 組合物試驗 為了測定特殊之組合物是否符合本發明之要求，組合物 -21 - 本紙張从觀甲關家標準(_) A4_21QX 297公爱) 1290343 A7 B7 五、發明説明（19 )
應進行下列試驗： 1 .預烘烤熱安定試驗 為了達到所需《充填程度以及充填輪廓，填料在預 步驟之過程中應再流動且密實。未達成此目的，基材„ 料而加熱土 t自薄膜移除洗鑄溶劑，且在填料交聯之 薄膜说動及加贫〈溫度。對於交聯之補償，當溶劑中之 膜溶解度降低時，薄膜之年度及由動點增加，且化學u 變硬，因此降低薄膜之潛在密度。 。口 至於此處所用 < ”預烘烤熱安定性試驗，，測定預烘烤 中之交聯程度且如下列般進行。通過充填材料旋轉塗佈^ 平的碎晶圓上，接著在下列溫度下預烘烤30秒：由特殊之 先則技藝填料製造者建議之標準預煤烤溫度；或高於 明填料中所含所有溶劑之滞點。預洪烤之後，以擴圓對稱 計及紀錄器測量薄膜厚度。洗鑄溶劑或諸溶劑（選自欲試驗 (特殊无填組合物）之溶液再塗佈^晶圓之表面上5秒鐘， 接著再5000 rpm下旋轉乾燥3〇秒。最後，在1〇〇。〇下烘烤樣 品3〇秒，且再次測量薄膜厚度，以測定由繞鑄溶劑移除之 填料％。移除材料之％相#於未交聯充额合物之量。本發 明之充填組合物移除至少約7〇%，較好移除至少約85%， 且最好基本上在此試驗中完全移除。 2 .最終之烘烤薄膜溶劑抗性試驗 -為了使填料適當的執行用作光阻劑層之底層，因此填料 需相對的不溶於交主特殊光阻劑之溶劑系統中。此在避免 一般會使光阻劑之性能受損之填料與光阻劑之混合上係需
琴· 訂
-22- 本紙張尺度適用中國國家標準(Cf^S) A4規格(2l〇X297公釐) 五、發明説明（2〇 ) 要。至於此處所用之測定特殊硬化填料是否 阻溶劑手絲Φ >丨丨田ω h 不/谷於較佳光 W系扁中足取終烘烤薄膜溶劑抗性試驗加 進行。該通過填科旋轉塗体於平的梦晶圓上，：：= ::度下預烘烤30秒··由特殊之先前技藝填料製列 胃占H、人Γ、人心本發明填料中所含所有溶劑之滞 Μ〜0 : 料交聯溫度之溫度下進行最終之烘烤 〜〇秒。最後烘烤後，測量（擴 八 之厚度。將_塗佈在晶圓之表 至伸在日日0 <表面上5秒鐘， 二下旋轉乾燥30秒鐘，且在_下烘烤3〇秒。：二： 專膜厚度。最終之薄膜應維持且厚度未減少或增加之完整 性。因此，溶劑接觸後之膜厚變化應少於約土 3 %。 3·薄膜收縮試驗 為了得到通孔或接觸孔中所需之填料輪廊，預 終烘烤間填料膜之收縮應為最小。至於此處所用之”薄膜收 縮試驗•，係如下列般進行。填料旋轉塗佈於平的碎晶圓上， ^著在下列溫度下預烘烤3G秒：由特殊之先前技=填料製 造者建議之標準預烘烤溫度；或高於本發明填料中所含所 有溶劑之沸點。預烘烤後，測量（以橢圓對稱計）且紀ς薄 膜之厚度。在使塗饰之晶圓在至少為材料之交聯溫度之溫 度下進行最後之烘烤，隨後測定薄膜厚度。收縮百分比如 下列般計算： %收縮=[(預烘烤厚度一最終之厚度}/預烘烤厚度]χ i⑼ 本發明填料之收縮在此試驗中低於約1 5 %，且較好低於 約 10% 〇 * 、 -23- 本紙張尺度適用中國國家標準(C於s) A4規格(210X 297公釐) 1290343 A7 _—_B7 __ 五、發明説明（21 ) 實例 下列實例說明依據本發明較佳之方法。然而，需瞭解此 等實例僅用於說明，在此處並非用於限制本發明之總範圍。 實例1 1 ·共聚物之合成 使用加熱用之加熱罩，在裝置機械攪拌棒，溫度計，氮 氣輸入加熱電偶，及具有氮氣排出口之冷凝器之三升、四 頸瓶進行本反應。在常態下，倒入下列化合物：13.59克之 甲基丙烯酸縮水甘油酯，25.25克之甲基丙婦酸羥基丙基酯 1’17克之2，2 -偶鼠雙異丁骑’及含1· 17克之1-十二燒硫 鮮之158.83克PGME。所得溶液在氮氣下攪拌15分鐘，以移 除氧氣，接著在氮氣中、7 0。(；下攪拌2 4小時。關掉加熱及 氮氣，且使反應混合物冷卻至室溫。 2.母液之合成 使用加熱用之加熱罩，在裝置機械攪拌棒，溫度計，氮 氣輸入加熱電偶，及具有氮氣排出口之冷凝器之三升、.四 頸瓶進行本反應。在常態下，倒入下列化合物：6 5克知本 實例之第1部分中製備之共聚物（PGME中20重量％); 6.85 克之9-蒽甲酸；0.173克之氯化苯甲基三乙胺；及27.75克之 PGME。反應混合物接著在氮氣下回流24小時，隨後將加熱 關掉且切掉氮氣，且使混合物冷卻至室溫。 … 實例2 全充填通過或接觸填料之製備 藉由將27.62重量％之實例1之第2部分中製備之母液與 -24- 本紙張尺度適用中國國家標準(C校S) A4規格(210 X 297公釐) 1290343 A7 B7 五、發明説明（22 ) 1.73重量％之Cymel 303LF(購自Cytech工業股份有限公司之 交聯材料)，27.35%之？〇^^八，及43.3重量％之？01^混合 製備通過或接觸填料。混合物攪拌約1小時，得到透明溶液 ’隨後使其與7_24%(乙混合物之重量為準）之650C交換樹脂 交換1 5小時。所得之混合物再經過2 X 〇 ·丨微米（絕對）之終 點過遽器過滤。將此材料在2 5 00 rpm之旋轉速度下塗佈於二 碎晶圓上60秒鐘，接著在160°C下烘烤1分鐘，且再於215°C 下烘烤90秒。所得薄膜之厚度約為156〇埃。 接著將該組合物以旋轉塗佈塗佈在二矽晶圓上。靜電塗 佈通過之填料’接著以2〇,〇〇〇 rpm/秒加速至2500 rpm且維持 6 0秒。晶圓以接觸加熱板形式，在丨6〇。〇下預烘烤6 〇秒。晶 圓1之膜厚為1701埃，且晶圓2.之膜厚為1702埃。 在晶圓1上進行上述試驗段中所列之預烘烤熱安定性試驗 。氣提後之膜厚為0埃。因此，薄膜在預烘烤階段仍完全可 溶，顯示基本上並未發生交聯。晶圓2在依接觸加熱板形式 在215°C下’烘烤90秒。所得膜厚為1561埃，降低141埃（收縮 8.3%)。最後，使晶圓2進行上述之最終烘烤薄膜溶劑抗性 試驗。後氣提厚度為1563埃，增加2埃或〇.13%。因此，該 組合物符合本發明充填組合物之最低薄膜要求。 實例3 部分充填之通過或接觸填料之製備 以PGME及PGMEA稀釋上述實例2中製備之材料，製成可 .提供約550〜600埃膜厚之通過或接觸填料。將該填料在25〇〇 rpm之旋轉速度下塗佈於二矽晶圓上6〇秒鐘，接著在16〇1 -25- 本紙張尺度適用中國國家標準(CiiS) A4規格(210X 297公貪） ----- 1290343 A7 _______— B7 五、發明説明（23 ) 下烘烤1分鐘，且在215°c下烘烤60秒。形成厚度約59〇埃之 薄膜，確定該材料經適當之稀釋。 經稀釋之填料再以靜電塗佈旋轉塗佈在二矽晶圓上，接 著以20,〇〇〇 rpm/秒加速至25〇〇 rpm且維持6〇秒。二晶圓以 接觸加熱板形式，在160°C下預烘烤60秒。晶圓！及2之膜厚 分別為639埃及644埃。在晶圓1上進行預烘烤熱安定牲試驗 。氣提後之薄膜厚度為〇埃。薄膜在預烘烤後仍完全可溶， 顯示基本上並未發生交聯。晶圓2再依接觸加熱板形式在 215°C下烘烤60秒。所得膜厚為593埃，降低51埃，相當於 7 · 9 %之膜收縮。最後，使晶圓2進行上述之最終烘烤薄膜 溶劑抗性試驗。所得後氣提厚度為587埃，最終烘烤後損失 6埃（或1%)。因此，該填料符合最低之要求。 實例4 全充填之通過或接觸充填組合物 將實例2中製備之組合物塗佈在於矽晶圓上形成圖案之具 有1微米深、〇·35微米直徑孔洞之氧化物膜上。組合物以在 400 rpm旋轉速度持續5秒之動態分散塗佈在基材上，接著 以20,000 rpm/秒加速至15〇〇 rpm之最終旋轉速度且維持 30秒二薄膜再以接觸加熱板之模式，於丨⑼艽下預烘烤⑼秒 ，接著以215°C之接觸加熱板最終烘烤烘烤6〇秒。晶圓再經 秘剖，供孔洞中之充填組合物輪廓之SEM分析（50,000倍）用 …（見圖。使填料完全充填孔洞，且在孔洞上緣處之厚度 為米，且在距離孔洞邊緣約35〇毫微米處之厚度為 113毫微米。凹凸液面之高度馗約為66毫微米。 -26-
本紙張尺度適用中國國豕標準(CNS) A4規格(210 X 297公D A7 B7 1290343 五、發明説明（24 ) 因此，填料若需亦可以依全通過或接觸孔之充填應用完 全充填孔洞，孔洞邊緣與孔洞中心間之充填程度之差異應 低於原始孔深之約15%。本例中之差異低於約6.6%。孔洞 邊緣處之充填組合物之膜厚應至少約為與孔洞邊緣之距離 等於孔洞直徑處之薄膜厚度之40%。本實例中，孔洞邊緣 處之薄膜厚度為與孔洞邊緣距離一孔洞直徑（亦即3 5 〇毫微 米）之厚度之92 %。 實例5 具有第二層薄的抗反射塗料之全充填通過或接觸填料 重複實例4之步驟，且使用薄的、工業標準之抗反射塗料 (DUV 30-6 ARC®，其依據製造者之說明，可在所用之平的 硬晶圓上提供約600埃厚之薄膜，購自Brewer Science，Inc.， Rolla，MO)塗佈在通過填料之上。DUV 30-6以在400 rpm旋 轉分佈5秒中之動態分散塗佈在基材上，接著以2〇,〇〇〇 rpm/ 秒加速至3000 rpm之最終旋轉速度，且維持3〇秒。薄膜再 以接觸加熱板之模式，於l〇〇°c下預烘烤3〇秒，接著以175。〇 之接觸加熱板最終烘烤烘烤6 〇秒。晶圓再經橫剖，以檢測 孔洞中之充填組合物輪廓之处从分析（50,000倍）用（見圖12) 。若需要’可使填料完全充填孔洞。薄膜在孔洞上緣處之 厚度為150毫微米，且在距離孔洞邊緣約35〇毫微米處之厚 度為150毫微米，且凹凸液面之高度μ約為3 1毫微米。孔洞 -邊緣處之充填深度與孔洞中心處之充填深度間之差異為原 始孔深之3 · 1 %。離孔35〇微米之薄膜厚度於孔緣處之厚度 相同’符合薄膜之所有要求。 -27- 本紙痕尺度適用中國國豕標準(C汾S) Α4規格(210X297公爱) A7 B7 1290343 五、發明説明（25 ) 實例6 部分充填之通過或接觸孔應用 將實例3製備之組合物塗佈在於矽晶圓上形成圖案之具有 1微米深、0.35微米直徑孔洞之氧化物膜上。組合物以在4〇〇 rpm旋轉速度持續5秒之動態分散塗佈在基材上，接著以 20,000 rpm/秒加速至1500 rpm之最終旋轉速度，且維持3 〇 秒。薄膜再以接觸加熱板之模式，於l6(Tc下預烘烤60秒， 接著以215 °C之接觸加熱板最終烘烤烘烤6 〇秒。晶圓再經橫 剖，供孔洞中之充填組合物輪廓之SEM分析（50,000倍）用（ 見圖1 3 )。使填料充填孔洞至535毫微米，且在孔洞上緣處 之厚度為38毫微米，且在距離孔洞邊緣約35〇毫微米處之厚 度約為5 9晕微米。凹凸液面之高度μ約為129毫微米。 在部分通過或接觸孔充填應用中，填料應充填孔洞至孔 洞深度之3 5 %至6 5 %之間。在該實例中，孔洞充填至5 3 % 。孔洞邊緣與孔洞中心間之充填程度之差異為原始孔深之 約12.9 %。孔動邊緣處之充填組合物之薄膜厚度為距離孔洞 3 5 0毫微米處之厚度之6 4 · 4 %。因此’該組合物符合立規格。 實例7 以先前技藝之BARC塗佈之全充填孔洞或接觸充填 使用先前技藝之BARC(DUV 30-16)證明先前技藝組合物 -·之效能。DUV 3 0 - 1 6以在400 rpm旋轉速度持續5秒之動態 分散塗佈在晶圓上，接著以20000 rpm/秒加速至15〇〇 rpm之 最終旋轉速度’且維持3 0秒。使二晶圓以接觸加熱板之模 -28 · 本紙張尺度適财® »家料邮s) A4規格(21Gx 297公董) ' -- 1290343 A7 ____B7 ^發明説明（26 ) ~一 " - 式，於HKTC下預烘烤30秒。晶目⑴上之薄膜厚度分別為 Π1〇埃及1758埃。在晶，上進行預烘烤熱安定性試驗，且 後氣提厚度為1484埃。薄膜再預烘烤之後實質上不溶，顯 示並未造成明顯之交聯。 晶圓2再依接觸加熱板模式於175它下烘烤6〇秒。所得膜 厚為刪埃，降低153埃，相當於8.7%之薄膜收縮。晶圓2 再進行最終之薄膜溶劑抗性試驗。晶圓2最終烘烤後之後氣 提厚度為1610埃，增加5埃（或收縮_31%)。因此，先前技 藝之BARC通過最終之烘烤溶劑抗性試驗，及薄膜收縮試驗 。然而，先前技藝之BARC無法通過預烘烤安定性試驗，其 中在預烘烤後僅13.2%之充填組合物以溶劑移除，實質上: 於至少移除約70%之最低要求。 DUV30- 1 6塗佈在於矽,晶圓上形成圖案之具有i微米深、 〇·35微米直徑孔洞之氧化物膜上。組合物以在4〇〇卬瓜旋轉 速度持續5秒之動態分散塗佈在基材上，接著以2〇,〇〇〇 rpm/ 秒加速至1500 rpm之最終旋轉速度，且維持3〇秒。薄膜再 以接觸加熱板之模式，於100°c下預烘烤30秒，接著以175〇c <接觸加熱板最終烘烤烘烤6 〇秒。晶圓再經橫剖，供孔洞 中之充填組合物輪廓之SEM分析（6〇,〇〇〇倍）用（見圖。填 料未完全充填孔洞，但以充填高度僅908毫微米取代。孔洞 上緣處之膜厚為93毫微米，且在距離孔洞邊緣約35〇毫微米 _·處之厚度約為157毫微米，凹凸液面之高度μ約為220毫微米 〇 因此，填料僅充填孔洞至孔洞深度之9 3 %，而非如通過 -29- 本紙張尺度適用中國國家標準(CSJS) Α4規格(21〇X 297公釐) A7 B7 1290343 五、發明説明（27 ) 或接觸孔洞充填應用中要求之至少9 5 %。而且，孔洞邊緣 與孔洞中心（亦即凹凸液面之高度M)間之充填程度之差異為 原始孔深之約1 5 %。在該例中之差異為2 2 %，大於可允許 之1 5 %凹凸液面高度Μ。孔洞邊緣處之充填組合物膜厚應 至少約為與孔洞邊緣之距離等於孔洞直徑處之薄膜厚度之 4 0 %。本實例中，孔洞邊緣處之薄膜厚度為與孔洞.邊緣距 離一孔洞直徑（亦即350毫微米）之厚度之59.5%。因此，該 組合物符合該後需續之說明。 總括而言，薄膜在預烘烤步驟中實質經交聯，且未達到 全充填應用之全充填要求，導致凹凸液面高度Μ超過最大 可容許之高度。 實例8 以先前技藝之B ARC塗佈之全充填孔洞或接觸填料 使用先前技藝之BARC(EXP97053，購自Brewer科學工業 月殳份有限公司）證明先前技藝組合物之效能。EXP97053以在 400 rpm旋’轉速度持續5秒之動態分散塗佈在晶圓上，接著 以20000 rpm/秒加速至2500 rpm之最終旋轉速度，且持續30 秒。使二晶圓以接觸加熱板之模式，於100°C下預烘.烤30秒 。晶圓1及2上之薄膜厚度分別為2281埃及2272埃。在晶圓1 上進行預烘烤熱安定性試驗，、且後氣提厚度為138埃。因此 ’薄膜在預洪烤之後大邵分均維持可溶，顯示造成小量之 交聯。 晶圓2再依接觸加熱板模式於175°C下烘烤60秒。所得膜 厚為1888埃，降低384埃，相當於16.9%之薄膜收縮。晶圓2 -30- 本紙張尺度適用中國國家標準(C^fS) A4規格(210X297公釐)
1290343 再進行最終之薄膜溶劑抗性試驗。晶圓2最終烘烤後之後^ 提厚度為1877埃，最後烘烤後減少11埃（或收縮〇 6%)。= 此，先前技藝之BARC通過最終之烘烤溶劑抗性試驗，及預 洪烤熱安定性試驗。然而’先前技藝之BARC無法通過薄膜 收縮試驗，其中在後烘烤過程中薄膜厚度減fl6 9%。 EXP97053塗佈在於矽晶圓上形成圖案之具有丨微米深、 0.35微米直徑孔洞之氧化物膜上。組合物以在4〇〇卬爪旋轉 速度持續5秒之動態分散塗佈在基材上，接著以2〇〇〇〇 rpm/ 秒加速至2500 rpm之最終旋轉速度，且維持3〇秒。薄膜再 以接觸加熱板之模式，於1〇〇°C下預烘烤3〇秒，接著以175。〇 之接觸加熱板最終烘烤烘烤6 0秒。晶圓再經橫剖，供孔洞 中之充填組合物輪廓之SEM分析（50,000倍）用（見圖1 5)。該 填料並未完全填滿孔洞，反之，取而代之者係僅具有745 nm之填料高度，孔洞頂端之膜厚度係102 nm，而遠離孔洞 端3 5 0 nm處則為大約124 nm，凹凸液面高度Μ為約412 nm。 填料僅充填孔洞至孔洞深度之7 4.5 %，而非如通過或接 觸孔洞充填應用中要求之至少9 5 %。而且，孔洞邊緣與孔 洞中心間之充填程度之差異為約41.2%，大於可允許之1 5 % 凹凸液面高度Μ。孔洞邊緣處之薄膜厚度為與孔洞邊緣距 離一孔洞直徑（亦即350毫微米）之厚度之82.3%。因此，該 組合物符合該後需續之說明。 總括而言，薄膜並未達到全充填應用之全充填要求。當 然，薄膜在預烘烤與最後烘烤之間具有大量之收縮’導致 大的凹凸液面高度Μ及無法完全充填孔洞。 31 - 本紙張尺度適用中國國家標準(Cf^S) Α4規格(210X 297公釐) A7 B7 1290343 五、發明説明（29 ) 實例9 以先前技藝之B ARC塗佈之部分充填孔洞或接觸填料 使用先前技藝之BARC(EXP97053 ’其係經調配以提供約 800埃之膜厚）證明先前技藝組合物之效能。EXP97053以在 400 rpm旋轉速度持續5秒之動態分散塗佈在矽晶圓上，接 著以2〇000 rpm/秒加速至25〇0 rpm之最終旋轉速度，且持續 6 0秒。使二晶圓以接觸加熱板之模式，於1 〇〇 °c下預烘烤3 〇 秒。晶圓1及2上之薄膜厚度分別為799埃及8〇5埃。在晶圓1 上進行預烘烤熱安定性試驗，且後氣提厚度為345埃。薄膜 在預洪烤之後邵分維持可落’顯示造成部份之交聯，且氣 提為5 6.8 % 〇 晶圓2再依接觸加熱板模式於17 5 °C下烘烤6 〇秒。所得膜 厚為662埃，降低143埃，相當於17.8%之薄膜收縮。晶圓2 再進行最終之薄膜溶劑抗性試驗。晶圓2最終烘烤後之後氣 提厚度為657埃，最後烘烤後減少5埃（或收縮〇·7 %)。因此 ，先前技藝之BARC通過最終之烘烤溶劑抗性試驗。然而， 先前技藝之BARC無法通過薄膜收縮試驗，其中在後烘烤過 程中薄膜厚度減少17.8%。先前技藝之BARC亦無法通過其 中僅移除56.8%充填組合物之預烘烤熱安定性試驗。 EXP97053塗佈在於石夕晶圓上形成圖案之具有1微米深、
0 · 3 5微米直控孔洞之氧化物膜上。組合物以在4〇〇 rpm旋轉 速度持續5秒之動態分散塗佈在基材上，接著以20000 rpm/ 秒加速至2500 rpm之最終旋轉速度，且維持30秒。薄膜再 以接觸加熱板之模式，於l〇〇°C下預烘烤30秒，接著以175°C -32- 本紙張尺度適用中國國家標準(CiiS) A4規格(210X 297公釐) A7 B7 1290343 五、發明説明（30 ) 之接觸加熱板最終烘烤烘烤6 0秒。晶圓再經橫剖，供孔洞 中之充填組合物輪廓之SEM分析（50,000倍）用（見圖16)。填 料僅充填孔洞至426毫微米，且孔洞上緣處之薄膜厚度為14 毫微米，且距離孔洞邊緣處約350毫微米處之膜厚約為32毫 微米。凹凸液面之高度約為257毫微米。 部分充填應用中，材料應充填孔洞至3 5 %至6 5 %之間。 該實例中，材料充填孔洞至42.6%。孔洞邊緣與孔洞中心間 之充填程度之差異為約25.7%，大於可允許之1 5%凹凸液面 高度Μ。孔洞邊緣處充填組合物之薄膜厚度為與孔洞邊緣 距離一孔洞直徑（亦即350毫微米）之厚度之43.8%，正符合 該要求。 總拾而言，該組合物具有明顯的交聯，且在預烘烤與最 後烘烤之間具有大量之收縮（導致大的凹凸液面）且無法.符 合最低之要求。 圖式元件符號簡單說明 符號 意義 Η 前驅物構造之高度 Μ 凹凸液面之高度 Τ 距離約等於孔洞直徑處之層厚度 t 接近孔洞邊緣之層厚度 10 電介質 -33 - 本紙張尺度適用中國國家標準(Cf^S) Α4規格(210 X 297公釐) 1290343 B7 五、發明説明（31 ) 11 鑲嵌構造 12 基材 16 閘極或金屬導體 18 遮蔽層 20 電介質層 22 光阻劑 24 接觸孔或通孔洞 26 BARC充填材料 28 上緣 30 光阻劑 32 位置 34 溝槽 36 位置 38 頂點 40 蝕刻聚合物 42 金屬或閘極材料 44 報欲構造 46 點 48 上表面 -34- 本紙張尺度適用中國國家標準(CfiS) A4規格(210 X 297公釐) 1290343 A7 B7 五、發明説明（32 ) 50 邊緣表面 52 底表面 54 點 56 鑲嵌構造 58 電介質材料 60 基材 64 閘極或金屬導體 66 遮蔽層 68 電介質材料 70 光阻劑 72 接觸孔或通孔洞 74 BARC充填材料 76 光阻劑 78 溝槽 80 金屬或閘極材料 82 構造 、 84 BARC薄膜 86 充填組合物 88 接觸孔或通孔洞 -35- 本紙張尺度適用中國國家標準(CiiS) A4規格(210 X 297公釐) A7 B7 1290343 五、發明説明（33 ) 90 充填材料 92 接觸孔或通孔洞 94 表面 96 電介質材料 98 通過或接觸孔洞開口 100 本發明薄膜 102 表面 104 電介質材料 106 通過或接觸孔洞開口 -36- 本紙張尺度適用中國國家標準(C泣S) A4規槔(210X297公釐)

Claims (1)

1290343六、申請專利範園 年今月 1 . 2. 3 . 6. 一種微電子結構，其包括： 一具有表面之微電予基材；及 鄰近該微電子基材表面乏 物包含： 又无填組合物，其中該組合 一足量之包含聚合物結合劑之固態成分；及 供孩固態成分用之溶劑系統，且 當進行預烘烤熱安定性試驗 仏；认α』上"丄 飞^時’至少約7 0 %之該組合 物由驗性材料中被移除；及 S進行薄膜收縮試驗時，兮 甘士二、取人a 邊組合物之收縮少於約15% ，其中咸水合物結合劑係選自： _ ^ ^ 目氷知、聚丙婦酸酯、聚雜 工丞丰乙埽、聚碳酸酯、聚表氯 ^ 衣糊精、環氧樹脂及其混合物 所組成之群組，而絲統包㈣自醇、鍵、二醇酿 、醯胺、酷、_及其混合物所組成之群組之溶劑，且該 組合物包含交聯劑。 根據申請專利範圍第1項之結構 點低於約1 6 0 °C。 根據申請專利範圍第1項之結構 蒸點高於約8 5 °C。 根據申請專利範圍第1項之結構 之分子量低於約80000。 根據申請專利範圍第1項之結構 包括聚丙缔酸g旨。 根據申請專利範圍第1項之結構， 其中該溶劑系統之沸 其中該溶劑系統之閃 其中遠聚合物結合劑 其中該聚合物結合劑 其中該溶劑為丙二醇單 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董） 1290343 申請專利範圍 7 9 0 12 13 4 15 6. 甲基醚（PGME)。 根據申請專利範圍第丨，之結構，其中該交聯劑係選自 包含胺基塑料、環氧化物、異氰酸酯、兩烯酸及其混合 物所組成之群組。 根據申請專利範圍第1項之結構， 包含交聯分子團。 根據申請專利範圍第1項之結構， 溫度為約1 5 0〜2 2 0 °C。 •根據申請專利範圍第1項之結構， 該固態成分之溶點低於約2 〇 〇 。 .根據申諝專利範圍第1項之結構， 電子基材均具有個別之蝕刻速率， 率約等於該微電子基材之蝕刻速率 •根據申請專利範圍第1項之結構，其中該組合物尚包含 光吸收染料。 •根據申請專利範圍第1 2項之結構，其中該染料係與該聚 合物結合劑結合。 根據申請專利範圍第1項之結構 潤濕劑。 根據申請專利範圍第1 4項之結構 之介面活性劑。 根據申請專利範圍第1項之結構 選自由碎及GaAs所組成之群中。 種將充填組合物施加在具有底部及側劈且於基材上 其中該聚合物結合劑 其中該組合物之交聯 其中混合在一起時之 其中該組合物及該微 且該組合物之银刻速 其中該組合物尚包含 其中該潤濕劑為氟化 其中該微電子基材係 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公着） 1290343 έΐ C8 __ · _ D8 ^六、申請專利範園 — 成之接點或通孔之方法，該孔洞另具有深度，該組合物 係在蝕刻製程中用於保護基材，該方法包括之步驟為： 提供一定量之充填組合物，其包含一定量之包含聚合 物結合劑之固態成分以及供該固態成分用之溶劑系統， 當進行預烘烤熱安定性試驗時，至少約7〇 %之該組合物 被移除，且當進行薄膜收縮試驗時，該組合物之收縮少 於約1 5 % ; 將該組合物施加於該底部及該側壁之至少一部分上， 其中該聚合物結合劑係選自聚酯、聚丙烯酸酯、聚雜環 化合物、聚醚酮、聚羥基苯乙烯、聚碳酸酯、聚表氯醇 、聚乙婦醇、冠狀醚、環糊精、環氧樹膪及其混合物所 組成之群組，而該溶劑系統包括選自醇、醚、二醇醚、 醯胺、酯、顯I及其混合物所組成之群組之溶劑，且該組 合物包含交聯劑；及 藉由將組合物加熱至至少約其交聯溫度，使該組合物 硬化，其中接點或通孔中之硬化充填組合物高度至少為 孔洞深度之約50%。 1 8·根據申請專利範圍第丨7項之方法，其中該組合物為可 在交聯溫度下交聯者，且另包含之步驟為將該組合物加 熱至其再流動溫度，以造成至少部分之組合物流入接點 或通孔中’該再流動溫度係低於該組合物之交聯溫度。 1 9 ·根據申請專利範圍第i 8項之方法，其中該加熱至流動溫 度之步驟包括將該組合物加熱至低於約丨2 〇 t之溫度。 20·根據申請專利範圍第18項之方法其中硬化充填組合物之 -3 ~ 本紙張尺度適财國g家標準(CNS) Α4·(21()Χ297公董）一 一 ~·
、申請專利範園 !29〇343 凹凸液面高度少於接點或通孔深度之約1〇%。 21.根據中請專利範圍第18項之方法，其中該孔洞具有直徑 及具有界定開口之上環狀邊緣，該基材具有與該環狀邊 緣相鄰之表面，其中該施加步驟包括將一定量之該組合 物與孩基材表面接觸形成薄膜，該薄膜在距離該環狀邊 緣約等於孔洞直徑處之厚度為了，於孔洞邊緣相鄰處之 厚度為t，且其中在該硬化步驟之後，1至少約為τ之 40% 〇 22·根據申請專利範圍第17項之方法，纟中該施加步驟包括 將該組合物旋轉塗佈在基材之表面上及接點或通孔之底 邵及侧壁上。 23·根據申請專利範圍第17項之方法，其中該溶劑系統之閃 點高於約85°C。 2 4.根據申請專利範圍第17項之方法，其中該聚合物結合劑 之分子量低於約8 0 0 0 0。 25. 根據申請專利範圍第17項之方法，其中該聚合物結合劑 包括聚丙稀酸g旨。 26. 根據申請專利範圍第17項之方法，其中該溶劑系統包括 選自醇、醚、二醇醚、醯胺、酯、酮及其混合物所組成 之群組之溶劑。 27. 根據申請專利範圍第26項之方法，其中該溶劑為丙二醇 單甲基醚（PGME) 〇 2 8 ·根據申請專利範圍第1 7項之方法，其中該組合物進一步 包含交聯劑。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A8 B8 C8 D8 1290343 :、申請專利範圍 2 9 ·根據申請專利範圍第1 7項之方法，其中該聚合物結合劑 包含叉聯分子團。 3 〇 ·根據申請專利範圍第2 8項之方法，其中該組合物之交聯 溫度為約150〜22 0 °C。 3 1 .根據申請專利範圍第1 7項之方法，其中混合在一起時之 該固態成分之溶點低於約2 0 0 °C。 3 2 .根據申請專利範圍第1 7項之方法，其中該組合物及該基 材均具有個別之蝕刻速率，且該組合物之蝕刻速率約等 於該基材之蚀刻速率。 33 •一種在雙重金屬鑲嵌圖案化製程中形成之前驅物構造， 包括： 具有在其中形成孔洞且以底壁及側壁界定之電介質材 料，且該孔洞具有孔洞深度；及 孔洞中一定量之硬化、有機充填組合物與至少一部分 之底壁及侧壁表面接觸，該組合物具有凹凸液面，該凹 凸液面之高度Μ少於該孔洞深度約15%，其中該硬化之 充填組合物係由包含如申請專利範圍第丨項所定義之成 分之組合物所形成。 34 根據申請專利範圍第33项之構造，其中該孔洞具有直徑 =界疋開π(上環狀邊緣，該電介質材料具有與該環狀 2相鄰之表面，其中至少-部分之該充填組合物係以 处；丨貝材科表面，該薄膜在距離環 狀坆、、彖約寺於孔洞直徑處 虛 > 芦洛& 各度為T，於孔洞邊緣相鄰 處《厚度4t，且其中t至少約為Τ之40%。 本紙張尺度(⑽) -5- 1290343 、申請專利範園 A8 B8 C8 D8 其中該組合物充填孔 其中該組合物充填孔 其中該組合物充填孔 其中該組合物充填孔 尚包含施加在該硬化 35_根據申請專利範圍第33項之構造 洞深度之至少約5 〇 %。 36·根據申請專利範圍第35項之構造 洞深度之至少約9 5 %。 3 7 ·根據申凊專利範圍第3 4項之構造 洞深度之至少約5 〇 %。 3 8 ·根據申請專利範圍第3 7項之構造 洞深度之至少約95%。 40 3 9 ·根據申請專利範圍第3 3項之構造巧e 充填組合物之至少一部分上之抗反射^ -種在雙重金屬鑲㈣案化製程中^之前驅物構造， 包括： 具有在其中形成孔洞之電介質材料，該孔洞具有直徑 :且以辰壁及側壁界定，該側壁具有界定開口之上環狀 ^緣，且孩電介質材料具有與該環狀邊緣相鄰之表面； 4 1 孔洞中一定量之硬化、有機充填組合物，且盥底壁及 側壁之至少一部分表面接觸，且在電介質表面上形成薄 膜形式，該薄膜在距離該環狀邊緣約等於孔洞直徑處之 厚度為T，於孔洞邊緣相鄰處之厚度為t，且其中丨至少 約為T之4 0%，其中該硬化之充填組合物係由包含如申 請專利範圍第1項所定義之成分之組合物所形成。' 根據申請專利範圍第4 0項之構造，其中該組合物充填孔 洞深度之至少約5 0 %。 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） A8 B8 C8 D8 1290343 六、申請專利範圍 42 ·根據申請專利範圍第4 1項之構造，其中該組合物充填孔 洞深度之至少約9 5 °/〇。 4 3 .根據申請專利範圍第4 0項之構造，尚包含施加在該充填 組合物之至少一部分上之抗反射層。 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW089117234A 1999-08-26 2000-08-25 Improved fill material for dual damascene processes TWI290343B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US38378599A 1999-08-26 1999-08-26

Publications (1)

Publication Number Publication Date
TWI290343B true TWI290343B (en) 2007-11-21

Family

ID=23514719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089117234A TWI290343B (en) 1999-08-26 2000-08-25 Improved fill material for dual damascene processes

Country Status (8)

Country Link
US (6) US20010056144A1 (zh)
EP (1) EP1212788B1 (zh)
JP (1) JP5079959B2 (zh)
KR (1) KR100708491B1 (zh)
CN (2) CN1196180C (zh)
AU (1) AU6790000A (zh)
TW (1) TWI290343B (zh)
WO (1) WO2001015211A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874989B2 (ja) * 2000-03-21 2007-01-31 シャープ株式会社 パターンの形成方法
US6521542B1 (en) * 2000-06-14 2003-02-18 International Business Machines Corp. Method for forming dual damascene structure
US7054256B2 (en) * 2000-10-20 2006-05-30 Ochoa Optics Llc High capacity digital data storage by transmission of radiant energy through arrays of small diameter holes
JP3568158B2 (ja) * 2000-12-20 2004-09-22 東京応化工業株式会社 保護膜形成材料
US6514860B1 (en) * 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
US6670425B2 (en) * 2001-06-05 2003-12-30 Brewer Science, Inc. Anti-reflective coating of polymer with epoxide rings reacted with light attenuating compound and unreacted epoxide rings
US6893684B2 (en) * 2001-06-05 2005-05-17 Brewer Science Inc. Anti-reflective coating compositions for use with low k dielectric materials
JP2002373936A (ja) * 2001-06-14 2002-12-26 Nec Corp デュアルダマシン法による配線形成方法
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP2003136014A (ja) * 2001-11-02 2003-05-13 Nec Corp 塗布膜形成方法
US6548401B1 (en) * 2002-01-23 2003-04-15 Micron Technology, Inc. Semiconductor processing methods, and semiconductor constructions
DE10210673A1 (de) * 2002-03-12 2003-09-25 Creavis Tech & Innovation Gmbh Spritzgusskörper mit selbstreinigenden Eigenschaften und Verfahren zur Herstellung solcher Spritzgusskörper
JP2003309172A (ja) * 2002-04-17 2003-10-31 Nec Electronics Corp デュアルダマシンプロセスにおけるパターン形成方法
JP3516446B2 (ja) * 2002-04-26 2004-04-05 東京応化工業株式会社 ホトレジスト剥離方法
US6849293B2 (en) * 2002-05-02 2005-02-01 Institute Of Microelectronics Method to minimize iso-dense contact or via gap filling variation of polymeric materials in the spin coat process
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US7005236B2 (en) * 2003-04-23 2006-02-28 Taiwan Semiconductor Manufacturing Company Maintaining photoresist planarity at hole edges
US7030031B2 (en) * 2003-06-24 2006-04-18 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
US7183224B2 (en) * 2003-07-30 2007-02-27 Hitachi Global Storage Technologies Netherlands B.V. Liftoff process for thin photoresist
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
US7364835B2 (en) * 2003-10-15 2008-04-29 Brewer Science Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
US7101798B2 (en) * 2003-11-17 2006-09-05 Intel Corporation Method to modulate etch rate in SLAM
US7673197B2 (en) * 2003-11-20 2010-03-02 Practical Engineering Inc. Polymorphic automatic test systems and methods
US7275306B2 (en) * 2003-12-12 2007-10-02 Hitachi Global Storage Technologies Netherlands B.V. Damascene method for forming write coils of magnetic heads
US20050255410A1 (en) * 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US7053004B2 (en) * 2004-05-14 2006-05-30 Sharp Kabushiki Kaisha Decreasing the residue of a silicon dioxide layer after trench etching
US8420435B2 (en) * 2009-05-05 2013-04-16 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US20090107545A1 (en) * 2006-10-09 2009-04-30 Soltaix, Inc. Template for pyramidal three-dimensional thin-film solar cell manufacturing and methods of use
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US7189640B2 (en) * 2004-12-02 2007-03-13 United Microelectronics Corp. Method of forming damascene structures
US20060138599A1 (en) * 2004-12-29 2006-06-29 Tessera, Inc. Semiconductor members having a halogenated polymeric coating and methods for their formation
US7754818B2 (en) * 2005-01-11 2010-07-13 Brewer Science Inc. Gap fill materials and bottom anti-reflective coatings comprising hyperbranched polymers
US7600527B2 (en) 2005-04-01 2009-10-13 Fike Corporation Reverse acting rupture disc with laser-defined electropolished line of weakness and method of forming the line of weakness
US8735016B2 (en) * 2005-05-12 2014-05-27 GM Global Technology Operations LLC Hydrophilic, electrically conductive fluid distribution plate for fuel cell
US20070082477A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Integrated circuit fabricating techniques employing sacrificial liners
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US20100304521A1 (en) * 2006-10-09 2010-12-02 Solexel, Inc. Shadow Mask Methods For Manufacturing Three-Dimensional Thin-Film Solar Cells
US8168465B2 (en) 2008-11-13 2012-05-01 Solexel, Inc. Three-dimensional semiconductor template for making high efficiency thin-film solar cells
US8293558B2 (en) * 2006-10-09 2012-10-23 Solexel, Inc. Method for releasing a thin-film substrate
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
US7482266B2 (en) * 2007-02-15 2009-01-27 United Microelectronics Corp. Method of forming composite opening and method of dual damascene process using the same
WO2009026240A1 (en) * 2007-08-17 2009-02-26 Solexel, Inc. Methods for liquid transfer coating of three-dimensional substrates
CN101971102B (zh) 2008-01-29 2012-12-12 布鲁尔科技公司 用来通过多次暗视场曝光对硬掩模进行图案化的在线法
US20100144080A1 (en) * 2008-06-02 2010-06-10 Solexel, Inc. Method and apparatus to transfer coat uneven surface
US8089135B2 (en) * 2008-07-30 2012-01-03 International Business Machine Corporation Back-end-of-line wiring structures with integrated passive elements and design structures for a radiofrequency integrated circuit
US8288195B2 (en) * 2008-11-13 2012-10-16 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
WO2010063003A1 (en) * 2008-11-26 2010-06-03 Solexel, Inc. Truncated pyramid structures for see-through solar cells
US9640396B2 (en) 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
US8926803B2 (en) * 2009-01-15 2015-01-06 Solexel, Inc. Porous silicon electro-etching system and method
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
US8999058B2 (en) 2009-05-05 2015-04-07 Solexel, Inc. High-productivity porous semiconductor manufacturing equipment
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
MY162405A (en) * 2009-02-06 2017-06-15 Solexel Inc Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template
US8828517B2 (en) 2009-03-23 2014-09-09 Solexel, Inc. Structure and method for improving solar cell efficiency and mechanical strength
EP2419306B1 (en) * 2009-04-14 2016-03-30 Solexel, Inc. High efficiency epitaxial chemical vapor deposition (cvd) reactor
US9099584B2 (en) * 2009-04-24 2015-08-04 Solexel, Inc. Integrated three-dimensional and planar metallization structure for thin film solar cells
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
US8445314B2 (en) * 2009-05-22 2013-05-21 Solexel, Inc. Method of creating reusable template for detachable thin film substrate
US8551866B2 (en) * 2009-05-29 2013-10-08 Solexel, Inc. Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
JP5426333B2 (ja) * 2009-11-24 2014-02-26 信越化学工業株式会社 中空の構造体製造方法
EP2510552A4 (en) 2009-12-09 2014-11-05 Solexel Inc HIGHLY EFFICIENT PHOTOVOLTAIC BACK CONTACT STRUCTURES FOR SOLAR CELLS AND METHOD OF MANUFACTURING THEM BY USING SEMICONDUCTOR WAFERS
CN102844883B (zh) 2010-02-12 2016-01-20 速力斯公司 用于制造光电池和微电子器件的半导体衬底的双面可重复使用的模板
KR101369282B1 (ko) 2010-06-09 2014-03-04 솔렉셀, 인크. 고생산성 박막 증착 방법 및 시스템
WO2013055307A2 (en) 2010-08-05 2013-04-18 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
EP2710639A4 (en) 2011-05-20 2015-11-25 Solexel Inc SELF-ACTIVATED FRONT SURFACE POLARIZATION FOR A SOLAR CELL
US9190285B1 (en) * 2014-05-06 2015-11-17 International Business Machines Corporation Rework and stripping of complex patterning layers using chemical mechanical polishing
US10340182B2 (en) 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
US11008481B1 (en) * 2017-05-31 2021-05-18 Seagate Technology Llc Polymer brush reflow for directed self-assembly of block copolymer thin films
US10658521B2 (en) 2018-05-15 2020-05-19 International Business Machines Corporation Enabling residue free gap fill between nanosheets

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451597A (en) * 1982-11-15 1984-05-29 E. I. Du Pont De Nemours And Company High solids color coat containing alcohol soluble cellulose acetate butyrate
JPS6170720A (ja) 1984-09-14 1986-04-11 Hitachi Ltd パタ−ン形成方法
US4665007A (en) 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
US4727100A (en) * 1986-08-15 1988-02-23 E. I. Du Pont De Nemours And Company Coating composition containing a reactive urethane component an acrylic fatty acid drying oil resin and a metallic alkylate
JPS63155044A (ja) 1986-12-19 1988-06-28 Fujitsu Ltd レジストパタ−ン形成方法
US4834799A (en) * 1987-10-27 1989-05-30 Videojet Systems International, Inc. Jet ink for vinyl substrate marking
JPH01225318A (ja) 1988-03-04 1989-09-08 Matsushita Electric Works Ltd レジスト層の形成方法
US4981891A (en) * 1988-11-09 1991-01-01 Armstrong World Industries, Inc. Static dissipative composition
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
JPH0543780A (ja) 1991-08-09 1993-02-23 Daicel Huels Ltd ポリオクテナマ−樹脂組成物および彫塑材
JPH05107767A (ja) 1991-10-17 1993-04-30 Tosoh Corp 段差基板用塗布溶液
KR970004447B1 (ko) * 1993-09-08 1997-03-27 삼성전자 주식회사 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US5445850A (en) * 1994-02-18 1995-08-29 Ppg Industries, Inc. Aminoplast cured acid etch resistant coating with good durability
JP2728025B2 (ja) 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
EP0793406B1 (en) 1996-02-29 2005-12-28 Tokyo Ohka Kogyo Co., Ltd. Process for producing multilayer wiring boards
US5886102A (en) 1996-06-11 1999-03-23 Shipley Company, L.L.C. Antireflective coating compositions
JP3607424B2 (ja) 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
KR19980064176A (ko) * 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
JP3854367B2 (ja) 1997-06-04 2006-12-06 Ａｚエレクトロニックマテリアルズ株式会社 光吸収性ポリマー、光吸収膜形成性組成物及び光吸収膜とそれを用いた反射防止膜
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6054254A (en) * 1997-07-03 2000-04-25 Kabushiki Kaisha Toshiba Composition for underlying film and method of forming a pattern using the film
US5891799A (en) 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US5989623A (en) 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US5962195A (en) 1997-09-10 1999-10-05 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating
EP0908945A3 (en) * 1997-09-29 2000-09-27 Siemens Aktiengesellschaft Dual damascene with self aligned via interconnects
US6156479A (en) * 1997-09-30 2000-12-05 Brewer Science, Inc. Thermosetting anti-refective coatings
US5877075A (en) 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US5882996A (en) 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US5935760A (en) 1997-10-20 1999-08-10 Brewer Science Inc. Thermosetting polyester anti-reflective coatings for multilayer photoresist processes
JP3309783B2 (ja) 1997-10-31 2002-07-29 日本電気株式会社 半導体装置の製造方法
US5859136A (en) * 1997-11-03 1999-01-12 E. I. Du Pont De Nemours And Company Coating composition containing an amine functional dispersed polymer and an isocyanate curing agent
JP3183238B2 (ja) 1997-11-27 2001-07-09 日本電気株式会社 半導体装置の製造方法
US6229174B1 (en) * 1997-12-08 2001-05-08 Micron Technology, Inc. Contact structure for memory device
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
JPH11204638A (ja) * 1998-01-12 1999-07-30 Toshiba Corp 平坦化方法、パターン形成方法およびパターン加工方法
US6140226A (en) 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6100190A (en) 1998-02-19 2000-08-08 Rohm Co., Ltd. Method of fabricating semiconductor device, and semiconductor device
US6103456A (en) 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6204166B1 (en) 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6649515B2 (en) * 1998-09-30 2003-11-18 Intel Corporation Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures
US6316165B1 (en) * 1999-03-08 2001-11-13 Shipley Company, L.L.C. Planarizing antireflective coating compositions
US6117781A (en) 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene processing
US6329118B1 (en) 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
US6461717B1 (en) 2000-04-24 2002-10-08 Shipley Company, L.L.C. Aperture fill

Also Published As

Publication number Publication date
US20010056144A1 (en) 2001-12-27
EP1212788A4 (en) 2008-04-16
US20020041953A1 (en) 2002-04-11
AU6790000A (en) 2001-03-19
KR100708491B1 (ko) 2007-04-16
CN1658375A (zh) 2005-08-24
US6391472B1 (en) 2002-05-21
EP1212788B1 (en) 2014-06-11
US7026237B2 (en) 2006-04-11
CN1658375B (zh) 2011-03-30
KR20020059378A (ko) 2002-07-12
JP2003508894A (ja) 2003-03-04
WO2001015211A1 (en) 2001-03-01
CN1376306A (zh) 2002-10-23
US20020016057A1 (en) 2002-02-07
US20030148601A1 (en) 2003-08-07
JP5079959B2 (ja) 2012-11-21
EP1212788A1 (en) 2002-06-12
CN1196180C (zh) 2005-04-06
US20020183426A1 (en) 2002-12-05
US20040147108A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
TWI290343B (en) Improved fill material for dual damascene processes
USRE40920E1 (en) Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers
US7745540B2 (en) Gap fill materials and bottom anti-reflective coatings comprising hyperbranched polymers
TWI360178B (en) Method of filling structures for forming via-first
TWI435178B (zh) 用於微影方法之非共價可交聯材料
JP5368674B2 (ja) 現像液に可溶な材料および現像液に可溶な材料をビアファーストデュアルダマシン適用において用いる方法
TW544850B (en) A method for forming a metal wire using a damascene process and the semiconductor device for the same
US7998318B2 (en) Crosslinkable fill compositions for uniformly protecting via and contact holes
US20090093114A1 (en) Method of forming a dual-damascene structure using an underlayer
Bhave et al. Developer-soluble gap fill materials for patterning metal trenches in via-first dual damascene process
Wang et al. Development of full-fill bottom antireflective coatings for dual-damascene process
TWI843733B (zh) 用於euv微影之黏著層
Takei et al. Advanced ultraviolet cross-link process and materials for global planarization-art. no. 69232K
Deshpande et al. Sub-0.35-um i-line lithography with new advanced bottom antireflective coatings optimized for high-topography and dual-damascene applications
JP2009200521A (ja) 半導体デバイスの製造方法
JP2004311617A (ja) レジスト材及び／又は平坦化材の除去方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees