JPH01225318A - レジスト層の形成方法 - Google Patents
レジスト層の形成方法Info
- Publication number
- JPH01225318A JPH01225318A JP5234788A JP5234788A JPH01225318A JP H01225318 A JPH01225318 A JP H01225318A JP 5234788 A JP5234788 A JP 5234788A JP 5234788 A JP5234788 A JP 5234788A JP H01225318 A JPH01225318 A JP H01225318A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- resist layer
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000007788 liquid Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板表面にレジスト層を形成する方法
に関する。
に関する。
半導体基板への不純物領域形成工程では、所定の個所に
窓が明いているマスクを基板表面に形成し、同窓から不
純物を注入(さらには拡散)させるようにしている。こ
のマスクは、つぎのようにして形成する。感光性レジス
ト材を用いて基板表面全体にレジスト層を形成し、つい
で窓パターンを有するフィルムを当て露光した後、窓部
分のレジスト層だけを選択的に除去する。基板表面に残
ったレジスト層がマスクとなる。
窓が明いているマスクを基板表面に形成し、同窓から不
純物を注入(さらには拡散)させるようにしている。こ
のマスクは、つぎのようにして形成する。感光性レジス
ト材を用いて基板表面全体にレジスト層を形成し、つい
で窓パターンを有するフィルムを当て露光した後、窓部
分のレジスト層だけを選択的に除去する。基板表面に残
ったレジスト層がマスクとなる。
しかしながら、半導体基板の表面に凹凸がある場合は、
レジスト層の厚みは均一にならず、しかも、レジスト層
表面にも基板の凹凸面に合わせて凹凸ができる。レジス
ト層の厚みが不均一であったり、表面に凹凸があると、
レジスト層を感光させる光の照射がうまくいかない。そ
の結果、マスクを正常に形成することができないという
問題がある。
レジスト層の厚みは均一にならず、しかも、レジスト層
表面にも基板の凹凸面に合わせて凹凸ができる。レジス
ト層の厚みが不均一であったり、表面に凹凸があると、
レジスト層を感光させる光の照射がうまくいかない。そ
の結果、マスクを正常に形成することができないという
問題がある。
レジスト層を思い切って厚く形成すれば、厚みの不均一
や凹凸の影響は軽減されるが、レジスト層が厚くなると
層の深い個所には充分に光が到達しなくなり、やはり、
レジスト層の感光はうまくいかない。
や凹凸の影響は軽減されるが、レジスト層が厚くなると
層の深い個所には充分に光が到達しなくなり、やはり、
レジスト層の感光はうまくいかない。
この発明は、上記の事情に鑑み、半導体基板表面に凹凸
があっても、薄く、かつ均一な厚みでもってレジスト層
を形成することができる方法を提供することを課題とす
る。
があっても、薄く、かつ均一な厚みでもってレジスト層
を形成することができる方法を提供することを課題とす
る。
前記課題を解決するため、この発明にかかるレジスト層
の形成方法は、前記レジスト層の形成に先だって半導体
基板の凹凸をならして平坦化する下地層を形成するよう
にする。
の形成方法は、前記レジスト層の形成に先だって半導体
基板の凹凸をならして平坦化する下地層を形成するよう
にする。
半導体基板の表面に凹凸があっても、同凹凸は下地層に
よってならされ平坦化されている。そのため、レジスト
層形成面がフラット面となる。
よってならされ平坦化されている。そのため、レジスト
層形成面がフラット面となる。
以下、この発明にがかるレジス)JWの形成方法を、そ
の−例をあられす図面を参照しながら詳しく説明する。
の−例をあられす図面を参照しながら詳しく説明する。
第1図+8)〜(h)は、この発明の方法の一例を用い
て、いわゆる絶縁層分離基板(DI基板)を製造すると
きの様子を順を追ってあられす。
て、いわゆる絶縁層分離基板(DI基板)を製造すると
きの様子を順を追ってあられす。
第1図(a)にみるように、N°型シリコン半導体基板
1の表面に異方性エツチングでV溝2を形成する。■溝
2により半導体基板1表面は凹凸面となっている。この
実施例ではこの凹凸面にマスクを形成する。ついで、第
1図(b)にみるように、SiO!膜形成用の液状スピ
ンコード材(SOG;スピンオングラス−スピンコード
可能なグラス(SiO□)〕を、スピンコードし乾燥す
ることにより下地層3を半導体基板1の表面に形成して
凹凸をならし平坦化する。SOGは、東京応化工業@製
のOCD (Ohka Coat Diffusion
−3ourse)がある。このOCDは、ケイ素化合物
CRrb S i(OH)4−ル、シラノール)と添加
剤を有機溶剤に熔解したものである。
1の表面に異方性エツチングでV溝2を形成する。■溝
2により半導体基板1表面は凹凸面となっている。この
実施例ではこの凹凸面にマスクを形成する。ついで、第
1図(b)にみるように、SiO!膜形成用の液状スピ
ンコード材(SOG;スピンオングラス−スピンコード
可能なグラス(SiO□)〕を、スピンコードし乾燥す
ることにより下地層3を半導体基板1の表面に形成して
凹凸をならし平坦化する。SOGは、東京応化工業@製
のOCD (Ohka Coat Diffusion
−3ourse)がある。このOCDは、ケイ素化合物
CRrb S i(OH)4−ル、シラノール)と添加
剤を有機溶剤に熔解したものである。
この下地層3の上に、第1図(C1にみるように、感光
性高分子材料を用いてレジスト層4を、例えば、スピン
コードにより形成する。レジスト層4を形成した後、パ
ターンフィルムを当て光照射してレジスト層4を感光し
てから、同レジストN4のうちの窓となる個所だけを選
択的に除去して、第1図(d)にみるように、窓5を明
ける。
性高分子材料を用いてレジスト層4を、例えば、スピン
コードにより形成する。レジスト層4を形成した後、パ
ターンフィルムを当て光照射してレジスト層4を感光し
てから、同レジストN4のうちの窓となる個所だけを選
択的に除去して、第1図(d)にみるように、窓5を明
ける。
このレジスト層4形成面は、下地TVI3でならされた
凹凸のないフラットな面である。そのため、形成された
レジスト層4は薄く、均一な厚みであることから、レジ
スト層4の感光がうまく行われ、窓5が所望の通りに明
けられる。
凹凸のないフラットな面である。そのため、形成された
レジスト層4は薄く、均一な厚みであることから、レジ
スト層4の感光がうまく行われ、窓5が所望の通りに明
けられる。
このようにして、窓5を有する精緻なマスク6が所望通
り完成できるのである。続いて、このマスク6を用いて
、第1図(e)にみるように、下地層3における窓5の
下の部分をエツチングにより選択的に除去する。下地層
3は、マスク6を用いて選択的にエツチング除去できる
ような材料で形成するようにする。窓5下の下地層3を
除去すると、窓5には半導体基板表面が露出するので、
ここに、N型用不純物をイオン注入を行い、第1図(f
)にみるように、N゛領域7を形成する。
り完成できるのである。続いて、このマスク6を用いて
、第1図(e)にみるように、下地層3における窓5の
下の部分をエツチングにより選択的に除去する。下地層
3は、マスク6を用いて選択的にエツチング除去できる
ような材料で形成するようにする。窓5下の下地層3を
除去すると、窓5には半導体基板表面が露出するので、
ここに、N型用不純物をイオン注入を行い、第1図(f
)にみるように、N゛領域7を形成する。
同N゛領域7の形成後、マスク6と下地層2を除去し、
第1図(幻にみるように、半導体基板1の表面に絶縁層
(酸化膜)8を形成し、その上にポリシリコンからなる
支持体層9を形成する。その後、半導体基板1の裏面側
から溝2の底部が露出するように研磨すると、第1図(
h)にみるように、絶縁層分離基fl!Dが完成する。
第1図(幻にみるように、半導体基板1の表面に絶縁層
(酸化膜)8を形成し、その上にポリシリコンからなる
支持体層9を形成する。その後、半導体基板1の裏面側
から溝2の底部が露出するように研磨すると、第1図(
h)にみるように、絶縁層分離基fl!Dが完成する。
島状領域10では、その底にN°領域7が形成されてお
り、同N゛領域7は、例えば、第2図にみるように、ベ
ースBがP領域で、エミッタとコレクタがN領域である
NPN型バイポーラトランジスタが島状領域10に形成
する際に、その埋め込み層として用いることができる。
り、同N゛領域7は、例えば、第2図にみるように、ベ
ースBがP領域で、エミッタとコレクタがN領域である
NPN型バイポーラトランジスタが島状領域10に形成
する際に、その埋め込み層として用いることができる。
上記の実施例において、半導体基板をP−型とし、島状
領域10の底にN+領領域かえてP+領域7を形成した
場合には、同P゛領域7は、例えば、第3図にみるよう
に、ベースBがN領域で、エミッタとコレクタがP領域
であるPNP型バイポーラトランジスタを形成する際に
、その埋め込み層として用いることができる。
領域10の底にN+領領域かえてP+領域7を形成した
場合には、同P゛領域7は、例えば、第3図にみるよう
に、ベースBがN領域で、エミッタとコレクタがP領域
であるPNP型バイポーラトランジスタを形成する際に
、その埋め込み層として用いることができる。
さらに、マスク6に明ける窓の位置や形、さらに、イオ
ン注入する不純物を適当に選択することにより、第4図
や第5図にみるような、島状領域lOをもつ絶縁層分離
基板りを製造することもできる。
ン注入する不純物を適当に選択することにより、第4図
や第5図にみるような、島状領域lOをもつ絶縁層分離
基板りを製造することもできる。
この発明は上記実施例に限らない。半導体基板が絶縁層
分離基板の製造で使われる■溝形成基扱以外のものであ
ってもよい。要は凹凸がついていればよいのである。レ
ジスト層が感光性レジスト以外のものであってもよい。
分離基板の製造で使われる■溝形成基扱以外のものであ
ってもよい。要は凹凸がついていればよいのである。レ
ジスト層が感光性レジスト以外のものであってもよい。
基板表面の凹凸の程度が激しくて液状のスピンコード材
の塗布のみでは平坦化が困難な場合は、液状のスピンコ
ード材の塗布によるSi0g膜形成−CVD法によるS
iO□膜形成を繰り返して下地層を形成するようにする
。
の塗布のみでは平坦化が困難な場合は、液状のスピンコ
ード材の塗布によるSi0g膜形成−CVD法によるS
iO□膜形成を繰り返して下地層を形成するようにする
。
スピンコード材は、sio、膜形成用材料に限らず、例
えばエポキシ樹脂系材料等を用いて形成されてもよい。
えばエポキシ樹脂系材料等を用いて形成されてもよい。
以上述べたように、この発明のレジスト層の形成方法は
、半導体基板表面に凹凸があっても、下地層でもって予
め凹凸をならしておくから、レジスト層形成面がフラッ
トとなる。そのため、薄く、かつ均一な厚みのレジスト
層が形成でき、例えば、半導体基板の凹凸面に不純物領
域形成用マスクを精度よく形成することができる。
、半導体基板表面に凹凸があっても、下地層でもって予
め凹凸をならしておくから、レジスト層形成面がフラッ
トとなる。そのため、薄く、かつ均一な厚みのレジスト
層が形成でき、例えば、半導体基板の凹凸面に不純物領
域形成用マスクを精度よく形成することができる。
第1図(al〜(hlは、この発明の方法の一例を、い
わゆる絶縁層分離基板(DI基板)の製造工程で用いた
ときの様子を順を追ってあられす概略説明図、第2図お
よび第3図は、それぞれ、この発明の方法の一例を用い
て製造された絶縁層分離基板の島状領域に作成されたト
ランジスタをあられす概略説明図、第4図および第5図
は、それぞれ、この発明の方法を用いて形成された絶縁
層分離基板の他の例をあられす。 l・・・半導体基板 2・・・下地層 3・・・
レジスト層 代理人 弁理士 松 本 武 彦 第1図
わゆる絶縁層分離基板(DI基板)の製造工程で用いた
ときの様子を順を追ってあられす概略説明図、第2図お
よび第3図は、それぞれ、この発明の方法の一例を用い
て製造された絶縁層分離基板の島状領域に作成されたト
ランジスタをあられす概略説明図、第4図および第5図
は、それぞれ、この発明の方法を用いて形成された絶縁
層分離基板の他の例をあられす。 l・・・半導体基板 2・・・下地層 3・・・
レジスト層 代理人 弁理士 松 本 武 彦 第1図
Claims (1)
- 1、半導体基板の凹凸面にレジスト層を形成するにあた
り、前記レジスト層の形成に先だって前記凹凸をならし
て平坦化する下地層を形成するようにすることを特徴と
するレジスト層の形成方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5234788A JPH01225318A (ja) | 1988-03-04 | 1988-03-04 | レジスト層の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5234788A JPH01225318A (ja) | 1988-03-04 | 1988-03-04 | レジスト層の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01225318A true JPH01225318A (ja) | 1989-09-08 |
Family
ID=12912279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5234788A Pending JPH01225318A (ja) | 1988-03-04 | 1988-03-04 | レジスト層の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01225318A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026237B2 (en) | 1999-08-26 | 2006-04-11 | Brewer Science Inc. | Fill material for dual damascene processes |
US7998318B2 (en) | 1999-08-26 | 2011-08-16 | Brewer Science Inc. | Crosslinkable fill compositions for uniformly protecting via and contact holes |
-
1988
- 1988-03-04 JP JP5234788A patent/JPH01225318A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026237B2 (en) | 1999-08-26 | 2006-04-11 | Brewer Science Inc. | Fill material for dual damascene processes |
US7998318B2 (en) | 1999-08-26 | 2011-08-16 | Brewer Science Inc. | Crosslinkable fill compositions for uniformly protecting via and contact holes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0054164B1 (en) | Method for planarizing non-level silicon dioxide in semiconductor devices | |
US5229315A (en) | Method for forming an isolated film on a semiconductor device | |
US3542551A (en) | Method of etching patterns into solid state devices | |
US4624047A (en) | Fabrication process for a dielectric isolated complementary integrated circuit | |
JPH01225318A (ja) | レジスト層の形成方法 | |
GB2081187A (en) | Retro-etch process for integrated circuits | |
US5192680A (en) | Method for producing semiconductor device | |
CN112147848A (zh) | 一种小尺寸沟槽的制备方法 | |
US5731214A (en) | Manufacture of semiconductor device with self-aligned doping | |
KR940010596B1 (ko) | 열적산화막 습식식각방법 | |
JPH02172215A (ja) | 半導体装置の製造方法 | |
KR0161467B1 (ko) | 반도체장치의 평탄화 방법 | |
JPS6159667B2 (ja) | ||
KR0159012B1 (ko) | 2층 감광막 패턴 형성방법 | |
KR910006748B1 (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 | |
JPS5952550B2 (ja) | 半導体装置の製造方法 | |
KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
KR930008890B1 (ko) | 반도체소자 분리층 형성방법 | |
JPH0467648A (ja) | 半導体装置の製造方法 | |
JPS5978575A (ja) | Mos半導体装置の製造方法 | |
JPH0955426A (ja) | 半導体装置の製造方法 | |
JPH01135016A (ja) | 半導体装置の製造方法 | |
JPS62291134A (ja) | 半導体装置の製造方法 | |
JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 |